JP2000068716A - 多層伝送線路 - Google Patents
多層伝送線路Info
- Publication number
- JP2000068716A JP2000068716A JP10239724A JP23972498A JP2000068716A JP 2000068716 A JP2000068716 A JP 2000068716A JP 10239724 A JP10239724 A JP 10239724A JP 23972498 A JP23972498 A JP 23972498A JP 2000068716 A JP2000068716 A JP 2000068716A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor layer
- line
- layers
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguides (AREA)
Abstract
(57)【要約】
【課題】 製造性に優れ、かつ信頼性の高いマイクロス
トリップ線路とトリプレート線路の多層伝送線路を得
る。 【解決手段】 外部導体層、内部導体層を誘電体層に被
着形成し、外部導体層間を接着シートで一体化し、その
後に、内部導体層間にある複数のスルーホールメッキ導
体による伝送線路をマイクロストリップ線路及びトリプ
レート線路より高いインピーダンスとしてメッキ処理で
形成した。
トリップ線路とトリプレート線路の多層伝送線路を得
る。 【解決手段】 外部導体層、内部導体層を誘電体層に被
着形成し、外部導体層間を接着シートで一体化し、その
後に、内部導体層間にある複数のスルーホールメッキ導
体による伝送線路をマイクロストリップ線路及びトリプ
レート線路より高いインピーダンスとしてメッキ処理で
形成した。
Description
【０００１】
【発明の属する技術分野】この発明は、マイクロ波を伝
送する多層伝送線路に関するものであり、特にその中で
マイクロストリップ線路とトリプレート線路の多層化に
関するものである。
送する多層伝送線路に関するものであり、特にその中で
マイクロストリップ線路とトリプレート線路の多層化に
関するものである。
【０００２】
【従来の技術】近年、アンテナ給電系の多層化、プリン
ト基板の高周波化等、マイクロストリップ線路とトリプ
レート線路との層間接続する多層伝送線路の要求が多く
なっている。従来、多層伝送線路としては、類似するも
のとして１９９７年の電子通信学会総合大会、Ｂ−１−
１１２、平面アンテナＳＮＧ用薄形サブアレーの放射特
性の中で示されているように、金属ピンを用いているも
のもある。図４（ａ）、（ｂ）は従来の多層伝送線路の
構成図を示すもので、図４（ａ）は平面図、図４（ｂ）
はＡ−Ａ断面図を示す。図４（ａ）、（ｂ）において、
１ａ、１ｂ、１ｃはそれぞれ第１、第２及び第３の誘電
体層、２ａ、２ｂはそれぞれ第１及び第２の内部導体
層、３ａ、３ｂ、３ｃは第１、第２及び第３の外部導体
層、４ａ、４ｂは第１及び第２のスルーホールメッキ導
体、５ａ、５ｂは第１及び第２のメッキ層である。
ト基板の高周波化等、マイクロストリップ線路とトリプ
レート線路との層間接続する多層伝送線路の要求が多く
なっている。従来、多層伝送線路としては、類似するも
のとして１９９７年の電子通信学会総合大会、Ｂ−１−
１１２、平面アンテナＳＮＧ用薄形サブアレーの放射特
性の中で示されているように、金属ピンを用いているも
のもある。図４（ａ）、（ｂ）は従来の多層伝送線路の
構成図を示すもので、図４（ａ）は平面図、図４（ｂ）
はＡ−Ａ断面図を示す。図４（ａ）、（ｂ）において、
１ａ、１ｂ、１ｃはそれぞれ第１、第２及び第３の誘電
体層、２ａ、２ｂはそれぞれ第１及び第２の内部導体
層、３ａ、３ｂ、３ｃは第１、第２及び第３の外部導体
層、４ａ、４ｂは第１及び第２のスルーホールメッキ導
体、５ａ、５ｂは第１及び第２のメッキ層である。
【０００３】次に従来の多層伝送線路について説明す
る。図４（ａ）、（ｂ）において、第１の誘電体層１ａ
に、第１の内部導体層２ａ、第１の外部導体層３ａ、第
１、第２のスルホールメッキ導体４ａ、４ｂ及び第１、
第２のメッキ層５ａ、５ｂを、第２の誘電体層１ｂに、
第２の内部導体層２ｂ、第２の外部導体層３ｂ、第１、
第２のスルホールメッキ導体４ａ、４ｂ、及び第１、第
２のメッキ層５ａ、５ｂを、第３の誘電体層１ｃに、第
３の外部導体層３ｃ、第２のスルホールメッキ導体４ｂ
及び第２のメッキ層５ｂを各々メッキ処理で形成し、そ
れらを単に第１、第２のメッキ層５ａ、５ｂ相互、及
び、第１、第２の外部導体層３ａ、３ｂ相互が向かい合
うように第１、第２及び第３の誘電体層１ａ、１ｂ及び
１ｃを重ね合せている。上記第１の誘電体層１ａでは上
記第１の内部導体層２ａと上記第１の外部導体層３ａに
よるマイクロストリップ線路が形成され、上記第２、第
３の誘電体層１ｂ、１ｃでは上記第２の内部導体層２ｂ
と上記第２、第３の外部導体層３ｂ、３ｃによるトリプ
レート線路が形成され、マイクロストリップ線路とトリ
プレート線路の多層構造をなす。マイクロストリップ線
路とトリプレート線路を形成する第１及び第２の内部導
体層２ａ、２ｂは、第１及び第２のスルーホールメッキ
導体４ａ、４ｂ、第１及び第２のメッキ層５ａ、５ｂに
よる伝送線路で多層構造の電気的接続が実現出来てい
る。
る。図４（ａ）、（ｂ）において、第１の誘電体層１ａ
に、第１の内部導体層２ａ、第１の外部導体層３ａ、第
１、第２のスルホールメッキ導体４ａ、４ｂ及び第１、
第２のメッキ層５ａ、５ｂを、第２の誘電体層１ｂに、
第２の内部導体層２ｂ、第２の外部導体層３ｂ、第１、
第２のスルホールメッキ導体４ａ、４ｂ、及び第１、第
２のメッキ層５ａ、５ｂを、第３の誘電体層１ｃに、第
３の外部導体層３ｃ、第２のスルホールメッキ導体４ｂ
及び第２のメッキ層５ｂを各々メッキ処理で形成し、そ
れらを単に第１、第２のメッキ層５ａ、５ｂ相互、及
び、第１、第２の外部導体層３ａ、３ｂ相互が向かい合
うように第１、第２及び第３の誘電体層１ａ、１ｂ及び
１ｃを重ね合せている。上記第１の誘電体層１ａでは上
記第１の内部導体層２ａと上記第１の外部導体層３ａに
よるマイクロストリップ線路が形成され、上記第２、第
３の誘電体層１ｂ、１ｃでは上記第２の内部導体層２ｂ
と上記第２、第３の外部導体層３ｂ、３ｃによるトリプ
レート線路が形成され、マイクロストリップ線路とトリ
プレート線路の多層構造をなす。マイクロストリップ線
路とトリプレート線路を形成する第１及び第２の内部導
体層２ａ、２ｂは、第１及び第２のスルーホールメッキ
導体４ａ、４ｂ、第１及び第２のメッキ層５ａ、５ｂに
よる伝送線路で多層構造の電気的接続が実現出来てい
る。
【０００４】
【発明が解決しようとする課題】上記の多層伝送線路
は、メッキ処理での電気的接続が第１、第２、第３の誘
電体層１ａ、１ｂ、１ｃ内で行なわれているだけで、全
体の電気的接続が第１、第２、第３の誘電体層１ａ、１
ｂ、１ｃの第１、第２のメッキ層５ａ、５ｂ相互、及
び、第１、第２の外部導体層３ａ、３ｂ相互の接触だけ
で実現されているため、信頼性面でも、また多層基板の
製造方法からも逸脱しているため、製造性も悪く、課題
があった。これらの課題を改善する方法として、例え
ば、特公６２−５４８２号公報のトリープレートストリ
ップラインの多層一体化方法にあるように、内部導体部
への予備ハンダを行ない、誘電体層間を接着シートで張
り付け、全体に熱と圧力を加え一体化する方法もある
が、予備ハンダ等、製造工程が多くなるという課題を残
していた。
は、メッキ処理での電気的接続が第１、第２、第３の誘
電体層１ａ、１ｂ、１ｃ内で行なわれているだけで、全
体の電気的接続が第１、第２、第３の誘電体層１ａ、１
ｂ、１ｃの第１、第２のメッキ層５ａ、５ｂ相互、及
び、第１、第２の外部導体層３ａ、３ｂ相互の接触だけ
で実現されているため、信頼性面でも、また多層基板の
製造方法からも逸脱しているため、製造性も悪く、課題
があった。これらの課題を改善する方法として、例え
ば、特公６２−５４８２号公報のトリープレートストリ
ップラインの多層一体化方法にあるように、内部導体部
への予備ハンダを行ない、誘電体層間を接着シートで張
り付け、全体に熱と圧力を加え一体化する方法もある
が、予備ハンダ等、製造工程が多くなるという課題を残
していた。
【０００５】この発明はかかる課題を解決するためにな
されたものであり、製造の簡略化と信頼性の向上を目的
とする。
されたものであり、製造の簡略化と信頼性の向上を目的
とする。
【０００６】
【課題を解決するための手段】第１の発明による多層伝
送線路は、外部導体層、内部導体層を誘電体層に被着形
成し、外部導体層間及び誘電体層間を接着シートで一体
化してマイクロストリップ線路とトリプレート線路の多
層構造とし、その後にメッキ処理で各層間を貫通するス
ルホールメッキ導体を形成し、複数本のスルーホールメ
ッキ導体からなる内部導体層間の伝送線路をマイクロス
トリップ線路及びトリプレート線路より高いインピーダ
ンスで構成したものである。
送線路は、外部導体層、内部導体層を誘電体層に被着形
成し、外部導体層間及び誘電体層間を接着シートで一体
化してマイクロストリップ線路とトリプレート線路の多
層構造とし、その後にメッキ処理で各層間を貫通するス
ルホールメッキ導体を形成し、複数本のスルーホールメ
ッキ導体からなる内部導体層間の伝送線路をマイクロス
トリップ線路及びトリプレート線路より高いインピーダ
ンスで構成したものである。
【０００７】また、第２の発明による多層伝送線路は、
外部導体層、内部導体層を誘電体層に被着形成し、外部
導体層間を接着シートで一体化してマイクロストリップ
線路とトリプレート線路の多層構造とし、その後にメッ
キ処理で各層間を貫通するスルホールメッキ導体を形成
し、スルホールメッキ導体に接続されたマイクロストリ
ップ線路及びトリプレート線路の一部を高インピーダン
スで構成したものである。
外部導体層、内部導体層を誘電体層に被着形成し、外部
導体層間を接着シートで一体化してマイクロストリップ
線路とトリプレート線路の多層構造とし、その後にメッ
キ処理で各層間を貫通するスルホールメッキ導体を形成
し、スルホールメッキ導体に接続されたマイクロストリ
ップ線路及びトリプレート線路の一部を高インピーダン
スで構成したものである。
【０００８】また、第３の発明による多層伝送線路は、
外部導体層、内部導体層を誘電体層に被着形成し、外部
導体層間を接着シートで一体化してマイクロストリップ
線路とトリプレート線路の多層構造とし、その後にメッ
キ処理で各層間を貫通するスルホールメッキ導体を形成
し、スルホールメッキ導体に接続されたマイクロストリ
ップ線路及びトリプレート線路の内部導体層に容量性素
子を設けて構成したものである。
外部導体層、内部導体層を誘電体層に被着形成し、外部
導体層間を接着シートで一体化してマイクロストリップ
線路とトリプレート線路の多層構造とし、その後にメッ
キ処理で各層間を貫通するスルホールメッキ導体を形成
し、スルホールメッキ導体に接続されたマイクロストリ
ップ線路及びトリプレート線路の内部導体層に容量性素
子を設けて構成したものである。
【０００９】
【発明の実施の形態】実施の形態１．図１（ａ）、
（ｂ）は、この発明の実施の形態１を示す構成図であ
り、図１（ａ）は平面図、図１（ｂ）はＡ−Ａ断面図を
示す。図１（ａ）、（ｂ）において、１ａ、１ｂ、１ｃ
はそれぞれ第１、第２及び第３の誘電体層、２ａ、２ｂ
はそれぞれ第１及び第２の内部導体層、３ａ、３ｂ、３
ｃは第１、第２及び第３の外部導体層、４ｃ、４ｄは第
３及び第４のスルーホールメッキ導体、５ｃ、５ｄは第
３及び第４のメッキ層、６ａ、６ｂは第１、第２の接着
シートである。
（ｂ）は、この発明の実施の形態１を示す構成図であ
り、図１（ａ）は平面図、図１（ｂ）はＡ−Ａ断面図を
示す。図１（ａ）、（ｂ）において、１ａ、１ｂ、１ｃ
はそれぞれ第１、第２及び第３の誘電体層、２ａ、２ｂ
はそれぞれ第１及び第２の内部導体層、３ａ、３ｂ、３
ｃは第１、第２及び第３の外部導体層、４ｃ、４ｄは第
３及び第４のスルーホールメッキ導体、５ｃ、５ｄは第
３及び第４のメッキ層、６ａ、６ｂは第１、第２の接着
シートである。
【００１０】次に動作について説明する。図１（ａ）、
１（ｂ）において、第１の誘電体層１ａに第１の内部導
体層２ａ、第１の外部導体層３ａ、及び第４のメッキ層
５ｄを、第２の誘電体層１ｂに第１の内部導体層２ｂ、
第２の外部導体層３ｂを、第３の誘電体層１ｃに第３の
外部導体層３ｂ、及び第３のメッキ層５ｃを、各々メッ
キ処理で形成し、上記第１の外部導体層３ａと上記第２
の外部導体層３ｂの間に第１の接着シート６ａを、上記
第２の誘電体層２ａと上記第３の誘電体層３ａの間に第
２の接着シート６ｂを設け、マイクロストリップ線路と
トリプレート線路の多層構造とし、その後にメッキ処理
で上記第１の内部導体層２ａと上記第２の内部導体層２
ｂと上記第３のメッキ層５ｃの間、及び上記第１、第
２、第３の外部導体層３ａ、３ｂ、３ｃと第４のメッキ
層５ｄとの間を、第３、第４のスルーホールメッキ導体
４ｃ、４ｄで各層間を貫通接続させ、第３、第４のスル
ーホールメッキ導体４ｃ、４ｄは伝送線路の役目を成し
ており、各層間を貫通接続させる構造上、第１の内部導
体層２ａと第４のメッキ層５ｄとの間、第２の内部導体
層２ｂと第４のスルーホールメッキ導体４ｄとの間、第
３のスルーホールメッキ導体４ｃと第１、第２の外部導
体層３ａ、３ｂとの間、第３のメッキ層５ｃと第３の外
部導体層３ｃとの間、で容量性を示すが、第１、第２の
内部導体層２ａ、２ｂ間にある第３、第４のスルーホー
ルメッキ導体４ｃ、４ｄによる伝送線路をマイクロスト
リップ線路及びトリプレート線路より高いインピーダン
スにすることで、等価的に低域通過フィルタとなり整合
が得られ、多層構造の電気的接続が実現出来、またこの
構成は多層基板の製造方法にも合致している。
１（ｂ）において、第１の誘電体層１ａに第１の内部導
体層２ａ、第１の外部導体層３ａ、及び第４のメッキ層
５ｄを、第２の誘電体層１ｂに第１の内部導体層２ｂ、
第２の外部導体層３ｂを、第３の誘電体層１ｃに第３の
外部導体層３ｂ、及び第３のメッキ層５ｃを、各々メッ
キ処理で形成し、上記第１の外部導体層３ａと上記第２
の外部導体層３ｂの間に第１の接着シート６ａを、上記
第２の誘電体層２ａと上記第３の誘電体層３ａの間に第
２の接着シート６ｂを設け、マイクロストリップ線路と
トリプレート線路の多層構造とし、その後にメッキ処理
で上記第１の内部導体層２ａと上記第２の内部導体層２
ｂと上記第３のメッキ層５ｃの間、及び上記第１、第
２、第３の外部導体層３ａ、３ｂ、３ｃと第４のメッキ
層５ｄとの間を、第３、第４のスルーホールメッキ導体
４ｃ、４ｄで各層間を貫通接続させ、第３、第４のスル
ーホールメッキ導体４ｃ、４ｄは伝送線路の役目を成し
ており、各層間を貫通接続させる構造上、第１の内部導
体層２ａと第４のメッキ層５ｄとの間、第２の内部導体
層２ｂと第４のスルーホールメッキ導体４ｄとの間、第
３のスルーホールメッキ導体４ｃと第１、第２の外部導
体層３ａ、３ｂとの間、第３のメッキ層５ｃと第３の外
部導体層３ｃとの間、で容量性を示すが、第１、第２の
内部導体層２ａ、２ｂ間にある第３、第４のスルーホー
ルメッキ導体４ｃ、４ｄによる伝送線路をマイクロスト
リップ線路及びトリプレート線路より高いインピーダン
スにすることで、等価的に低域通過フィルタとなり整合
が得られ、多層構造の電気的接続が実現出来、またこの
構成は多層基板の製造方法にも合致している。
【００１１】上記のように構成された多層伝送線路は、
第１、第２の内部導体層２ａ、２ｂ間にある第３、第４
のスルーホールメッキ導体４ｃ、４ｄによる伝送線路を
マイクロストリップ線路及びトリプレート線路より高い
インピーダンスとなる寸法としてメッキ処理で一体化形
成し、マイクロ波伝送を可能としているため、信頼性の
向上、低コスト化が可能である。
第１、第２の内部導体層２ａ、２ｂ間にある第３、第４
のスルーホールメッキ導体４ｃ、４ｄによる伝送線路を
マイクロストリップ線路及びトリプレート線路より高い
インピーダンスとなる寸法としてメッキ処理で一体化形
成し、マイクロ波伝送を可能としているため、信頼性の
向上、低コスト化が可能である。
【００１２】実施の形態２．図２は、この発明の実施の
形態２を示す構成図であり、マイクロストリップ線路及
びトリプレート線路を構成する第１、第２の内部導体層
面を示す。図２において、７は高インピーダンス部であ
る。なお、他の構成は、図１（ａ）、（ｂ）に示すこの
発明の実施の形態１の構成と同じであるため、説明も合
わせ、重複する箇所は省略する。
形態２を示す構成図であり、マイクロストリップ線路及
びトリプレート線路を構成する第１、第２の内部導体層
面を示す。図２において、７は高インピーダンス部であ
る。なお、他の構成は、図１（ａ）、（ｂ）に示すこの
発明の実施の形態１の構成と同じであるため、説明も合
わせ、重複する箇所は省略する。
【００１３】次に動作について説明する。図２におい
て、マイクロストリップ線路及びトリプレート線路を形
成する第３のスルホールメッキ導体４ｃに接続された第
１、第２の内部導体層２ａ、２ｂに高インピーダンス部
７を設けて構成した。図１（ａ）、（ｂ）の構成では、
第１、第２の内部導体層２ａ、２ｂ間にある第３、第４
のスルーホールメッキ導体４ｃ、４ｄによる伝送線路を
マイクロストリップ線路及びトリプレート線路より高い
インピーダンスにすることで、整合を実現しているが、
周波数が高くなると、第３、第４のスルーホールメッキ
導体４ｃ、４ｄの間隔を広げると高次モードが発生する
ため、第３、第４のスルーホールメッキ導体４ｃ、４ｄ
による伝送線路をマイクロストリップ線路及びトリプレ
ート線路よりインピーダンスをあまり高く出来ないが、
図２の構成では、第１、第２の内部導体層２ａ、２ｂに
高インピーダンス部７を設けているため、第１の内部導
体層２ａと第４のメッキ層５ｄとの間、第２の内部導体
層２ｂと第４のスルーホールメッキ導体４ｄとの間、第
３のスルーホールメッキ導体４ｃと第１、第２の外部導
体層３ａ、３ｂとの間、第３のメッキ層５ｃと第３の外
部導体層３ｃとの間、の容量性を補うことが出来、等価
的に低域通過フィルタとなり整合が実現できる。
て、マイクロストリップ線路及びトリプレート線路を形
成する第３のスルホールメッキ導体４ｃに接続された第
１、第２の内部導体層２ａ、２ｂに高インピーダンス部
７を設けて構成した。図１（ａ）、（ｂ）の構成では、
第１、第２の内部導体層２ａ、２ｂ間にある第３、第４
のスルーホールメッキ導体４ｃ、４ｄによる伝送線路を
マイクロストリップ線路及びトリプレート線路より高い
インピーダンスにすることで、整合を実現しているが、
周波数が高くなると、第３、第４のスルーホールメッキ
導体４ｃ、４ｄの間隔を広げると高次モードが発生する
ため、第３、第４のスルーホールメッキ導体４ｃ、４ｄ
による伝送線路をマイクロストリップ線路及びトリプレ
ート線路よりインピーダンスをあまり高く出来ないが、
図２の構成では、第１、第２の内部導体層２ａ、２ｂに
高インピーダンス部７を設けているため、第１の内部導
体層２ａと第４のメッキ層５ｄとの間、第２の内部導体
層２ｂと第４のスルーホールメッキ導体４ｄとの間、第
３のスルーホールメッキ導体４ｃと第１、第２の外部導
体層３ａ、３ｂとの間、第３のメッキ層５ｃと第３の外
部導体層３ｃとの間、の容量性を補うことが出来、等価
的に低域通過フィルタとなり整合が実現できる。
【００１４】上記のように構成された多層伝送線路は、
第３のスルホールメッキ導体４ｃに接続されるマイクロ
ストリップ線路及びトリプレート線路の一部に高インピ
ーダンス部７を設け、第１、第２の内部導体層２ａ、２
ｂ間にある第３、第４のスルーホールメッキ導体４ｃ、
４ｄによる伝送線路をメッキ処理で一体化形成し、マイ
クロ波伝送を可能としているため、信頼性の向上、低コ
スト化が可能である。
第３のスルホールメッキ導体４ｃに接続されるマイクロ
ストリップ線路及びトリプレート線路の一部に高インピ
ーダンス部７を設け、第１、第２の内部導体層２ａ、２
ｂ間にある第３、第４のスルーホールメッキ導体４ｃ、
４ｄによる伝送線路をメッキ処理で一体化形成し、マイ
クロ波伝送を可能としているため、信頼性の向上、低コ
スト化が可能である。
【００１５】実施の形態３．図３は、この発明の実施の
形態３を示す構成図であり、マイクロストリップ線路及
びトリプレート線路を構成する第１、第２の内部導体層
面を示す。図３において、８は容量性素子である。な
お、他の構成は、図１（ａ）、（ｂ）に示すこの発明の
実施の形態１の構成と同じであるため、説明も合わせ、
重複する箇所は省略する。
形態３を示す構成図であり、マイクロストリップ線路及
びトリプレート線路を構成する第１、第２の内部導体層
面を示す。図３において、８は容量性素子である。な
お、他の構成は、図１（ａ）、（ｂ）に示すこの発明の
実施の形態１の構成と同じであるため、説明も合わせ、
重複する箇所は省略する。
【００１６】次に動作について説明する。図３におい
て、マイクロストリップ線路及びトリプレート線路を形
成する第３のスルホールメッキ導体４ｃに接続された第
１、第２の内部導体層２ａ、２ｂに容量性素子８を設け
て構成した。図１（ａ）、（ｂ）の構成では、第１、第
２の内部導体層２ａ、２ｂ間にある第３、第４のスルー
ホールメッキ導体４ｃ、４ｄによる伝送線路をマイクロ
ストリップ線路及びトリプレート線路より高いインピー
ダンスにすることで、整合を実現しているが、第４のス
ルホールメッキ導体４ｄの本数を多くできない場合ある
いは第１及び第２の誘電体層１ａ、１ｂの誘電率が低い
場合は、逆にインピーダンスが高く成り過ぎる場合もあ
り、その場合、第１の内部導体層２ａと第４のメッキ層
５ｄとの間、第２の内部導体層２ｂと第４のスルーホー
ルメッキ導体４ｄとの間、第３のスルホールメッキ導体
４ｃと第１、第２の外部導体層３ａ、３ｂとの間、第３
のメッキ層５ｃと第３の外部導体層３ｃとの間、の容量
だけでは不足となり増加させ補う必要もあり、第３のス
ルホールメッキ導体４ｃに接続されたマイクロストリッ
プ線路及びトリプレート線路を形成する第１、第２の内
部導体層２ａ、２ｂの一部に容量性素子８を設けること
で、等価的に整合が実現できる。
て、マイクロストリップ線路及びトリプレート線路を形
成する第３のスルホールメッキ導体４ｃに接続された第
１、第２の内部導体層２ａ、２ｂに容量性素子８を設け
て構成した。図１（ａ）、（ｂ）の構成では、第１、第
２の内部導体層２ａ、２ｂ間にある第３、第４のスルー
ホールメッキ導体４ｃ、４ｄによる伝送線路をマイクロ
ストリップ線路及びトリプレート線路より高いインピー
ダンスにすることで、整合を実現しているが、第４のス
ルホールメッキ導体４ｄの本数を多くできない場合ある
いは第１及び第２の誘電体層１ａ、１ｂの誘電率が低い
場合は、逆にインピーダンスが高く成り過ぎる場合もあ
り、その場合、第１の内部導体層２ａと第４のメッキ層
５ｄとの間、第２の内部導体層２ｂと第４のスルーホー
ルメッキ導体４ｄとの間、第３のスルホールメッキ導体
４ｃと第１、第２の外部導体層３ａ、３ｂとの間、第３
のメッキ層５ｃと第３の外部導体層３ｃとの間、の容量
だけでは不足となり増加させ補う必要もあり、第３のス
ルホールメッキ導体４ｃに接続されたマイクロストリッ
プ線路及びトリプレート線路を形成する第１、第２の内
部導体層２ａ、２ｂの一部に容量性素子８を設けること
で、等価的に整合が実現できる。
【００１７】上記のように構成された多層伝送線路は、
第３のスルホールメッキ導体４ｃに接続される第１、第
２の内部導体層２ａ、２ｂの一部に容量性素子８を設
け、第１、第２の内部導体層間にある第３、第４のスル
ーホールメッキ導体４ｃ、４ｄによる伝送線路をメッキ
処理で一体化形成し、マイクロ波伝送を可能としている
ため、信頼性の向上、低コスト化が可能である。
第３のスルホールメッキ導体４ｃに接続される第１、第
２の内部導体層２ａ、２ｂの一部に容量性素子８を設
け、第１、第２の内部導体層間にある第３、第４のスル
ーホールメッキ導体４ｃ、４ｄによる伝送線路をメッキ
処理で一体化形成し、マイクロ波伝送を可能としている
ため、信頼性の向上、低コスト化が可能である。
【００１８】
【発明の効果】第１の発明によれば、内部導体層間にあ
る複数のスルーホールメッキ導体による伝送線路をマイ
クロストリップ線路及びトリプレート線路より高いイン
ピーダンスとしてメッキ処理で一体化形成し、マイクロ
波伝送を可能としているため、信頼性の向上、低コスト
化が可能である。
る複数のスルーホールメッキ導体による伝送線路をマイ
クロストリップ線路及びトリプレート線路より高いイン
ピーダンスとしてメッキ処理で一体化形成し、マイクロ
波伝送を可能としているため、信頼性の向上、低コスト
化が可能である。
【００１９】また、第２の発明によれば、スルホールメ
ッキ導体に接続されるマイクロストリップ線路及びトリ
プレート線路の一部に高インピーダンス部を設け、内部
導体層間にある複数のスルーホールメッキ導体による伝
送線路をメッキ処理で一体化形成し、周波数の高い領域
でのマイクロ波伝送を可能としているため、信頼性の向
上、低コスト化が可能である。
ッキ導体に接続されるマイクロストリップ線路及びトリ
プレート線路の一部に高インピーダンス部を設け、内部
導体層間にある複数のスルーホールメッキ導体による伝
送線路をメッキ処理で一体化形成し、周波数の高い領域
でのマイクロ波伝送を可能としているため、信頼性の向
上、低コスト化が可能である。
【００２０】また、第３の発明によれば、スルホールメ
ッキ導体に接続されるマイクロストリップ線路及びトリ
プレート線路を構成する内部導体層の一部に容量性素子
を設け、内部導体層間にある複数のスルーホールメッキ
導体による伝送線路をメッキ処理で一体化形成し、低誘
電率の誘電体層を用いた場合でのマイクロ波伝送を可能
としているため、信頼性の向上、低コスト化が可能であ
る。
ッキ導体に接続されるマイクロストリップ線路及びトリ
プレート線路を構成する内部導体層の一部に容量性素子
を設け、内部導体層間にある複数のスルーホールメッキ
導体による伝送線路をメッキ処理で一体化形成し、低誘
電率の誘電体層を用いた場合でのマイクロ波伝送を可能
としているため、信頼性の向上、低コスト化が可能であ
る。
【図１】 この発明による多層伝送線路の実施の形態１
を示す図である。
を示す図である。
【図２】 この発明による多層伝送線路の実施の形態２
を示す図である。
を示す図である。
【図３】 この発明による多層伝送線路の実施の形態３
を示す図である。
を示す図である。
【図４】 従来の多層伝送線路の構成を示す図である。
１ａ 第１の誘電体層、１ｂ 第２の誘電体層、１ｃ
第３の誘電体層、２ａ第１の内部導体層、２ｂ 第２の
内部導体層、３ａ 第１の外部導体層、３ｂ第２の外部
導体層、３ｃ 第３の外部導体層、４ａ 第１のスルホ
ールメッキ導体、４ｂ 第２のスルホールメッキ導体、
４ｃ 第３のスルホールメッキ導体、４ｄ 第４のスル
ホールメッキ導体、５ａ 第１のメッキ層、５ｂ 第２
のメッキ層、５ｃ 第３のメッキ層、５ｄ 第４のメッ
キ層、６ａ 第１の接着シート、６ｂ 第２の接着シー
ト、７ 高インピーダンス部、８ 容量性素子。
第３の誘電体層、２ａ第１の内部導体層、２ｂ 第２の
内部導体層、３ａ 第１の外部導体層、３ｂ第２の外部
導体層、３ｃ 第３の外部導体層、４ａ 第１のスルホ
ールメッキ導体、４ｂ 第２のスルホールメッキ導体、
４ｃ 第３のスルホールメッキ導体、４ｄ 第４のスル
ホールメッキ導体、５ａ 第１のメッキ層、５ｂ 第２
のメッキ層、５ｃ 第３のメッキ層、５ｄ 第４のメッ
キ層、６ａ 第１の接着シート、６ｂ 第２の接着シー
ト、７ 高インピーダンス部、８ 容量性素子。
Claims (3)
- 【請求項１】 第１の誘電体層と、この第１の誘電体層
の一方の面に被着した第１の内部導体層と、上記第１の
誘電体層の他方の面に被着した第１の外部導体層と、第
２の誘電体層と、この第２誘電体層の一方の面に被着し
た第２の外部導体層と、上記第２の誘電体層の他方の面
に被着した第２の内部導体層と、第３の誘電体層と、こ
の第３誘電体層の一方の面に被着した第３外部導体層
と、上記第１の外部導体層と上記第２の外部導体層の間
に第１の接着シートを設け、上記第２の内部導体層と上
記第３の誘電体層の間に第２の接着シートを設け、上記
第１の誘電体層に被着した第１の内部導体層、第１の外
部導体層からなるマイクロストリップ線路と上記第２の
誘電体層と上記第３の誘電体層を上記第２の外部導体層
と上記第３の外部導体層を外側にしてなるトリップレー
ト線路との多層構造とし、上記第１の内部導体層と上記
第２の内部導体層の間、上記第１の外部導体層と上記第
２の外部導体層及び上記第３の外部導体層の間を、複数
本のスルーホールメッキ導体で接続し、複数本のスルー
ホールメッキ導体からなる上記第１の内部導体層と上記
第２の内部導体層間の伝送線路を上記マイクロストリッ
プ線路及び上記トリプレート線路より高インピーダンス
としたことを特徴とする多層伝送線路。 - 【請求項２】 複数のスルホールメッキ導体に接続され
たマクロストリップ線路及びトリプレート線路の一部を
高いインピーダンスとしたことを特徴とする請求項１記
載の多層伝送線路。 - 【請求項３】 複数のスルホールメッキ導体に接続され
た第１及び第２の内部導体層に容量性素子を設けたこと
を特徴とする請求項１記載の多層伝送線路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10239724A JP2000068716A (ja) | 1998-08-26 | 1998-08-26 | 多層伝送線路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10239724A JP2000068716A (ja) | 1998-08-26 | 1998-08-26 | 多層伝送線路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000068716A true JP2000068716A (ja) | 2000-03-03 |
Family
ID=17048990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10239724A Pending JP2000068716A (ja) | 1998-08-26 | 1998-08-26 | 多層伝送線路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000068716A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6677839B2 (en) | 2000-10-31 | 2004-01-13 | Mitsubishi Denki Kabushiki Kaisha | Vertical transition device for differential stripline paths and optical module |
| EP1467430A1 (en) * | 2003-04-11 | 2004-10-13 | TDK Corporation | High frequency transmission line and high frequency board |
| KR100651627B1 (ko) | 2005-11-25 | 2006-12-01 | 한국전자통신연구원 | 교차결합을 갖는 유전체 도파관 필터 |
| US7868257B2 (en) | 2004-03-09 | 2011-01-11 | Nec Corporation | Via transmission lines for multilayer printed circuit boards |
| US8164005B2 (en) | 2007-04-10 | 2012-04-24 | Kabushiki Kaisha Toshiba | Multilayer high-frequency circuit board |
| CN102511110A (zh) * | 2010-05-12 | 2012-06-20 | 联发科技股份有限公司 | 具有信号线转接组件的电路装置 |
| WO2023226758A1 (zh) * | 2022-05-23 | 2023-11-30 | 华为技术有限公司 | 辐射单元、基站天线及基站天馈系统 |
-
1998
- 1998-08-26 JP JP10239724A patent/JP2000068716A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6677839B2 (en) | 2000-10-31 | 2004-01-13 | Mitsubishi Denki Kabushiki Kaisha | Vertical transition device for differential stripline paths and optical module |
| EP1467430A1 (en) * | 2003-04-11 | 2004-10-13 | TDK Corporation | High frequency transmission line and high frequency board |
| US7193490B2 (en) | 2003-04-11 | 2007-03-20 | Tdk Corporation | High frequency transmission line and high frequency board |
| US7868257B2 (en) | 2004-03-09 | 2011-01-11 | Nec Corporation | Via transmission lines for multilayer printed circuit boards |
| KR100651627B1 (ko) | 2005-11-25 | 2006-12-01 | 한국전자통신연구원 | 교차결합을 갖는 유전체 도파관 필터 |
| US8164005B2 (en) | 2007-04-10 | 2012-04-24 | Kabushiki Kaisha Toshiba | Multilayer high-frequency circuit board |
| CN102511110A (zh) * | 2010-05-12 | 2012-06-20 | 联发科技股份有限公司 | 具有信号线转接组件的电路装置 |
| JP2012520652A (ja) * | 2010-05-12 | 2012-09-06 | メディアテック インコーポレーテッド | 信号ライン遷移素子を備えた回路装置 |
| US8558637B2 (en) | 2010-05-12 | 2013-10-15 | Mediatek Inc. | Circuit device with signal line transition element |
| WO2023226758A1 (zh) * | 2022-05-23 | 2023-11-30 | 华为技术有限公司 | 辐射单元、基站天线及基站天馈系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040150969A1 (en) | High speed circuit board and method for fabrication | |
| JPH0446405A (ja) | ディレイライン及びその製造方法 | |
| KR20010104646A (ko) | 다층 기판 상의 고주파 회로 모듈 | |
| US7209362B2 (en) | Multilayer ceramic substrate with a cavity | |
| KR20040043736A (ko) | 세라믹 다층기판 및 그 제조방법 | |
| US20020017963A1 (en) | Multilayer wiring board embedded with transmission line conductor | |
| JP5323435B2 (ja) | 差動伝送用多層配線基板 | |
| US6825819B2 (en) | Ceramic chip antenna | |
| CN104054141A (zh) | 扁平电缆及电子设备 | |
| JP2000068716A (ja) | 多層伝送線路 | |
| JPH10135713A (ja) | 積層型導波管線路 | |
| US12431603B2 (en) | Multilayer substrate and manufacturing method therefor | |
| KR20010093792A (ko) | 사각동축전송라인을 갖는 발룬을 구비한 마이크로웨이브믹서 | |
| WO2022113618A1 (ja) | 伝送線路及び電子機器 | |
| JP4471281B2 (ja) | 積層型高周波回路基板 | |
| JP2000040903A (ja) | 多層伝送線路 | |
| JP2000031709A (ja) | 多層伝送線路 | |
| JP6222747B2 (ja) | 回路構造体 | |
| US12046792B2 (en) | Transmission line substrate and electronic device | |
| CN116193708B (zh) | 一种厚膜薄膜混合电路及其实现方法 | |
| JP2005012559A (ja) | カプラ及びカプラアレー | |
| JPH10200223A (ja) | 印刷配線基板装置 | |
| WO2024237037A1 (ja) | 多層基板及び電子機器 | |
| JPH03187503A (ja) | 多層基板 | |
| JPS5892101A (ja) | マイクロ波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040622 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050304 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050412 |