TWI413245B - 具有背面鈍化及金屬層的影像感應器 - Google Patents

Description

具有背面鈍化及金屬層的影像感應器

本發明大體關於影像感應器，具體而言但不限於，關於前照式影像感應器。

積體電路已被研發以減少用於實施電路系統之元件的尺寸。舉例來說，積體電路使用越來越小的設計特徵，其將減小用於實施該電路系統之面積，使得現在設計特徵遠小於可見光之波長。利用影像感應器之越來越小的尺寸及為一感應陣列之部分的單獨像素，重要的係更有效地抓取當入射光照射該感應陣列時形成的電荷。因此，更有效地抓取光子產生的電荷有助於維持或改善被尺寸越來越小之感應陣列所抓取之電子影像之品質。

本文描述一種具有背面鈍化及金屬層之影像感應器的實施例。在如下之描述中將提到一些具體細節以徹底理解該等實施例。然而，相關技術熟練者將瞭解描述於此之該等技術可在不具有一個或更多個該等具體細節的情況下實施，或利用其他方法、元件、材料等而實施。在其他情況中，未詳細顯示或描述熟知之結構、材料或操作以避免混淆某些態樣。

貫穿此說明書，對「一個實施例」或「一實施例」之敘述意為聯繫該實施例而描述之一特定特徵、結構或特性被包含於本發明之至少一個實施例中。因此，在貫穿此說明書的多個地方出現的語句「在一個實施例中」或「在一實施例中」並不一定全都涉及同一個實施例。此外，該等特定特徵、結構或特性可以任何適當方式組合於一個或更多個實施例中。使用於此之用語「或」通常意為一種涵蓋一包含性功能(諸如「及/或」)的意思。

此說明書中使用一些技術術語。這些術語採用其在其所來自之該技術中的普通意義，除非在文中被明確地界定或其使用背景明確提議。「量子效率」在此被界定為被產生之載子的數量與入射於一影像感應器之一有源區域之上之光子之數量的比率。「暗電流」在此被界定為在沒有入射光之一影像感應器中流動的電流。「白像素缺陷」在此被界定為一影像感應器中包含一具有一過量漏電流之有源區域的像素。

圖1係一根據本發明之一實施例之一影像感應器100的方塊圖。所顯示之影像感應器100之實施例包含一像素陣列105、讀出電路系統110、功能邏輯115及控制電路系統120。

像素陣列105為一二維(「2D」)的影像感應器或像素(例如像素P1、P2...、Pn)陣列。在一個實施例中，各個像素為一主動像素感應器(「APS」)，例如一種互補型金屬-氧化物-半導體(「CMOS」)影像像素。如圖所示，各個像素被配置於一列(例如列R1到Ry)及一行(例如行C1到Cx)以獲取一人物、地點或物體之影像資料，然後該資料可被用於表現該人物、地點或物體之一2D影像。

在各個像素獲得其影像資料或影像電荷後，該影像資料被讀出電路系統110讀出並傳送至功能邏輯115。讀出電路系統110可包含放大電路系統、類比-數位轉換電路系統或其他。邏輯功能115可僅儲存該影像資料或藉由應用後期影像效果(例如剪裁、旋轉、移除紅眼、調整亮度、調整對比度或其他)而操控該影像資料。在一個實施例中，讀出電路系統110可沿著讀出行線(已顯示)同時讀出一列影像資料或可利用許多其他技術(未顯示)讀出該影像資料，例如連續讀出或同時完全平行讀出所有像素。

控制電路系統120被耦合至像素陣列105以控制像素陣列105之操作特性。舉例來說，控制電路系統120可產生一快門信號以控制影像採集。

圖2為一種前照式影像感應器之一成像像素200之一截面圖。成像像素200為顯示於圖1中之像素陣列105之至少一個像素的可行實施。成像像素200之該被顯示之實施例包含一半導體層(即P型基板205)。基板205中形成有一光電二極體(即N^- 區域210)、一P⁺ 釘紮層215、一P⁺ 植入層220、一淺溝渠隔離(「STI」)225、一傳送閘極230及一浮動擴散(即N⁺ 區域235)。為便於顯示某些特徵，該圖式不必按比例繪製。

成像像素200對入射於基板205之前表面207的光具有光敏性。在成像像素200中，大部分的光子吸收作用發生於基板205之背面209附近。為分離由光子吸收作用產生的該等電子-電洞對並將電子驅動至N^- 區域210，一靠近基板205之背面209的電場被使用。因此藉由摻雜基板205之該背面209可產生一高度摻雜的P⁺ 植入層220藉以產生此電場。在一個實施例中，P⁺ 植入層220可利用硼植入及雷射退火產生。

如圖2所示，一P⁺ 植入層被植入至一植入深度211，使得有一剩餘基板厚度213。總體而言，較大的剩餘厚度可提高該像素對較長波長的敏感性，並增加串擾(導致敏感性下降)。

在被顯示之實施例中，植入深度211代表從背面209測量的P⁺ 植入層延伸至基板205中的距離。剩餘基板厚度213代表從植入深度211至前表面207的距離。根據揭示於此之該等實施例，植入深度211、P⁺ 植入層220之離子濃度及/或剩餘基板厚度213可被選擇以提高(例如優化)成像像素200之光譜及總體性能。舉例來說，藉由細心選擇植入深度211、離子濃度及/或剩餘基板厚度213，成像像素200之量子效率及光譜性能可被提高。此外，亦可減弱暗電流。

在一個實施例中，P⁺ 植入層220係一高摻雜硼植入層。該硼摻雜層可具有一被選擇以提高成像像素200之量子效率的硼離子濃度。該硼植入層亦可具有一被選擇以減弱暗電流的硼離子濃度。在一個實施例中，硼植入層可具有一分級的硼離子濃度，其中背面209附近之硼離子濃度高於在植入深度211附近的離子濃度。舉例來說，P⁺ 植入層220在背面209附近可具有一在大約3×10¹⁷ 離子/cm³ 到5×10¹⁹ 離子/cm³ 範圍內的硼離子濃度，而在植入深度211附近之硼離子濃度可在大約1×10¹⁴ 離子/cm³ 到3×10¹⁵ 離子/cm³ 範圍內。在一個實施例中，P⁺ 植入層220之硼植入可利用氟化硼(BF₂ )作為摻雜劑或利用乙硼烷(B₂ H₆ )作為摻雜劑源而被實施。

如上面所提到，植入深度211亦可被選擇以便提高量子效率、提高對紅色波長及近IR波長之敏感度及減弱暗電流。在一個實施例中，從P⁺ 層220之背面測量植入深度211在大約100 nm到400 nm之範圍內。P⁺ 層220被用於鈍化成像像素200之P型基板205之背側(用於金屬層222之製備，該金屬層原本趨向於捕獲被釋放之電子)。(金屬層222亦可由矽化物或其他合適的反射材料構成。)

在一個實施例中，剩餘基板厚度213可具有較佳的值。例如，剩餘基板厚度213及P⁺ 層220之一總和可為大約1-4微米，一示例性值為3微米。剩餘基板厚度213亦可被選擇使得金屬層222被用於主要反射光之紅色(或更長的)波長。因此，形成於該半導體層之背面的該金屬層可被用於主要向該N^- 區域反射具有更長波長的光子。金屬層222之金屬深度215一般可為任何適於反射光的厚度。

有色光射線R、G及B分別顯示紅色波長、綠色波長及藍色波長的光。該剩餘基板厚度被選擇使得藍色及綠色光在該基板中的穿透深度大體不如更長波長之光。因此剩餘基板厚度213可被選擇使得該基板之厚度吸收大部分具有更短波長的光子(例如超過一半的波長短於紅色波長之光子被吸收)，同時一更大比例的具有更長波長之光子不被吸收。如上所述，剩餘基板厚度213亦可被選擇使得金屬層222被用於主要反射紅色(及更長)波長之光(例如超過50%的被金屬層222反射之光子具有紅色或更長波長)。因此，該像素對光的紅色(或更長之)波長之敏感度可藉由提供金屬層222而被改善，該金屬層將更長之波長反射回到該前表面207，附加電子電洞對可被產生於此處(N^- 區域210可捕獲該等被釋放之電子)。該有效深度(例如金屬層222之頂面到前表面207之距離)可被選擇使得大部分被金屬層222反射之光為紅色波長。

圖3A-3D顯示一種形成一根據本發明之一實施例之影像感應器之一成像像素300的方法。成像像素300為顯示於圖1中之像素陣列105之至少一個像素的可行實施。顯示於圖3A中之成像像素300之實施例包含一半導體層(即基板305)、一保護氧化物310、一中間層電介質315，及一金屬堆疊320。基板305係顯示為包含淺溝渠隔離(「STI」)溝渠、光電二極體325、一浮動擴散(「FD」)及一釘紮層330。金屬堆疊320係顯示為包含金屬互連層M1及M2、金屬間電介質層340及345。圖3A中亦顯示一傳送閘極355。

在圖3A所顯示之實施例中，光電二極體325係形成於基板305內，並經組態以從前表面307接收光。藉由可選之釘紮層330，光電二極體325係顯示為一釘紮光電二極體。在一個實施例中，光電二極體325可為一非釘紮光電二極體或一部分釘紮光電二極體。此外，光電二極體325可為任何光敏元件，例如一光閘或光電容。此外，術語「像素」在此旨在包含所有像素設計，包括CCD像素。

傳送閘極335亦被包含於成像像素300中，其經耦合以將聚積於光電二極體325中的電荷傳送至浮動擴散FD。在一個實施例中，傳送閘極335為一種多結晶矽(即多晶矽)結構。保護氧化物310及中間層電介質315被耦合至前表面307。在一個實施例中，中間層電介質315係氧化矽。

如圖3A所示，成像像素300包含金屬堆疊320。所顯示之金屬堆疊320的實施例包含兩個金屬層M1及M2，其被金屬間電介質層340及345分隔。雖然圖3A顯示一種兩層金屬堆疊，金屬堆疊320亦可包含更多或更少的金屬層，以便在基板305之前表面307之上按線路發送信號。在一個實施例中，金屬互連層M1及M2為一種諸如鋁、銅之金屬或不同金屬的合金。在一個實施例中，金屬互連層M1及M2藉由濺鍍、準直濺鍍、低壓濺鍍、反應性濺鍍、電鍍、化學氣相沈積或蒸鍍之方式而形成。在一個實施例中，傳送閘極335及浮動擴散FD藉由一洞、通孔或其他貫穿保護氧化物310及中間層電介質315的連接方式(未顯示)而被電耦合至金屬互連層M1及M2之一或多者。在一個實施例中，一鈍化層(未顯示)被配置於金屬堆疊320之上。

參考圖3B，於背面309執行一硼植入。在一個實施例中，硼植入可利用氟化硼(BF₂ )作為摻雜劑或利用乙硼烷(B₂ H₆ )作為摻雜劑源而執行。成像像素300之改善性能可源自硼離子350在大約3×10¹³ 離子/cm² 到5×10¹⁵ 離子/cm² 之範圍內的劑量範圍。成像像素300之進一步的改善性能可源自硼離子350在大約1×10¹⁴ 離子/cm² 到1×10¹⁵ 離子/cm² 之範圍內的劑量範圍。

參考圖3C，其顯示所獲得的硼植入層355。在一個實施例中，從背面309測量，植入深度360在大約100 nm到400 nm的範圍內。在一個實施例中，剩餘基板厚度365可具有較佳值以大體反射光的紅色波長(例如，使得大部分被反射之光為紅色波長或更長波長)。舉例來說，對於一個1.75微米之像素，剩餘基板厚度365可為大約3微米。

如圖3D所顯示，一金屬層370被形成於背面309上。一可選的彩色濾光片380可被形成於該金屬堆疊之上。例如，一用於檢測紅色波長的像素可包含一為紅色的彩色濾光片380。

圖4為一顯示根據本發明之一實施例之前照式成像陣列中兩個4電晶體(「4T」)像素之像素電路系統400的電路圖。像素電路系統400為一種用於實施圖1之像素陣列100、圖2之像素200或圖3D之像素300中之各個像素的可行像素電路系統構造。然而，應理解本發明之實施例不限於4T像素構造；3T設計、5T設計及多種其他像素構造亦可被使用。

在圖4中，像素Pa及Pb被配置於兩個列及一個行中。各個像素電路系統400之被顯示的實施例包含一光電二極體PD、一傳送電晶體T1、一重設電晶體T2、一源極隨動(「SF」)電晶體T3及一選擇電晶體T4。在操作時，傳送電晶體T1接收一傳送信號TX，其將積聚於光電二極體PD中的電荷傳送至一浮動擴散節點FD。

重設電晶體T2被耦合於一電軌VDD及該浮動擴散節點FD之間以在一重設信號RST的控制下重設(例如將該FD放電或充電至一預設電壓)。該浮動擴散節點FD被耦合至SF電晶體T3之閘極。SF電晶體T3被耦合於該電軌VDD及選擇電晶體T4之間。SF電晶體T3作為一從浮動擴散節點FD提供一高阻抗輸出的源極隨動器而操作。最後，選擇電晶體T4在一選擇信號SEL控制下選擇性地將像素電路系統400之輸出耦合至讀出行線。在一個實施例中，該TX信號、RST信號及SEL信號被控制電路系統120產生。該TX信號、RST信號、SEL信號、VDD及地線可藉由金屬互連層M1及M2之方式而被定線於像素電路系統400中。在一個實施例中，電晶體T1、T2、T3及T4、光電二極體PD及浮動擴散節點FD可如圖4所示藉由金屬互連層M1及M2之方式而被連接。

本發明之上述實施例，包含發明摘要所描述之內容不具有排他性或將本發明限制為被揭示之精確形式。雖然本發明之具體實施例及實例為說明性之目的而被描述於此，但相關技術熟練者將理解本發明範圍中的多種修改係可行的。

鑒於如上之詳細描述，可對本發明做出這些修改。使用於如下請求項中的術語不應被解釋為將本發明限制為揭示於此說明書中的具體實施例。相反，本發明之範圍完全由如下之請求項界定，其根據請求項解釋之既定原則而被理解。

100．．．影像感應器

110．．．讀出電路系統

115．．．功能邏輯

120．．．控制電路系統

200．．．成像像素

205．．．P型基板

207．．．前表面

209．．．背面

210．．．N^- 區域

211．．．植入深度

213．．．剩餘基板厚度

215．．．金屬深度

220．．．P⁺ 植入層

222．．．金屬層

225．．．淺溝渠隔離

230．．．傳送閘極

235．．．N⁺ 區域

300．．．成像像素

305．．．基板

307．．．前表面

309．．．背面

310．．．保護氧化物

315．．．中間層電介質

320．．．金屬堆疊

325．．．光電二極體

330．．．釘紮層

340．．．金屬間電介質層

345．．．金屬間電介質層

350．．．硼離子

355．．．硼植入層

360．．．植入深度

365．．．剩餘基板厚度

370．．．金屬層

380．．．彩色濾光片

400．．．像素電路系統

T1．．．傳送電晶體

T2．．．重設電晶體

T3．．．源極隨動電晶體

T4．．．選擇電晶體

圖1為一種根據本發明之一實施例的影像感應器之一方塊圖。

圖2為一種根據本發明之一實施例的前照式影像感應器之一成像像素的截面圖。

圖3A-3D顯示一種形成根據本發明之一實施例之前照式影像感應器之一成像像素的方法。

圖4為一顯示根據本發明之一實施例之前照式成像陣列中兩個4電晶體(「4T」)像素之像素電路的電路圖。

200．．．成像像素

205．．．P型基板

207．．．前表面

209．．．背面

210．．．N^- 區域

211．．．植入深度

213．．．剩餘基板厚度

215．．．金屬深度

220．．．P⁺ 植入層

222．．．金屬層

225．．．淺溝渠隔離

230．．．傳送閘極

235．．．N⁺ 區域

Claims (27)

1. 一種前照式(frontside illuminated，簡稱「FSI」)影像感應器，其包括：一P型半導體層；一具有一置於該P型半導體層中之光電二極體的成像像素，該光電二極體用於吸收具有可見光中較短波長及較長波長的光子，其中該光電二極體為一形成於該P型半導體層中的N區域，其中該等光子入射於該前照式影像感應器之一前側；一置於該P型半導體層中且在該光電二極體之該N區域與該P型半導體層之一背面之間的P⁺ 植入層，其中該背面係在該等光子入射之該前側的對面；及一置於該P型半導體層之該背面上之金屬層，其中選擇該P型半導體層之一厚度以使得主要係該等具有該等較長波長之光子被該金屬層反射至朝向該N區域，而該等具有該等較短波長之光子係在到達該金屬層前大體上被吸收。
2. 如請求項1之前照式影像感應器，其中該等較長波長包含紅色波長或較該等紅色波長更長之波長。
3. 如請求項1之前照式影像感應器，其中該基板之深度從該半導體層之一前表面到該半導體層之背面為4微米。
4. 如請求項1之前照式影像感應器，其中該基板之深度經選擇以吸收大部分波長短於紅光之波長的光子。
5. 如請求項1之前照式影像感應器，其中該半導體層具有 一吸收大部分該等較短波長光子的厚度，且形成於該半導體層之背面上之該金屬層向該N區域反射大部分該等具有較長波長的光子。
6. 如請求項1之前照式影像感應器，其中該P⁺ 植入層包含一硼摻雜劑，其中該硼植入層具有一經選擇以減弱暗電流的離子濃度。
7. 如請求項6之前照式影像感應器，其中該硼植入層在該半導體層之背面具有一第一離子濃度，且在離該半導體層之背面一段距離處具有一第二離子濃度，其中該第一離子濃度大於該第二離子濃度。
8. 如請求項7之前照式影像感應器，其中該第一離子濃度在大約3×10¹⁷ 離子/cm³ 到5×10¹⁹ 離子/cm³ 的範圍內。
9. 如請求項7之前照式影像感應器，其中該第二離子濃度在大約1×10¹⁴ 離子/cm³ 到3×10¹⁵ 離子/cm³ 的範圍內，其中以3×10¹⁴ 離子/cm³ 到2×10¹⁵ 離子/cm³ 較佳。
10. 如請求項9之前照式影像感應器，其中在該第二離子濃度與該半導體層之背面之間之該距離為大約100 nm到大約400 nm的範圍內。
11. 如請求項7之前照式影像感應器，其中一在該第二離子濃度與該半導體層之前表面之間的距離經選擇以提高該成像像素之一量子效率。
12. 如請求項11之前照式影像感應器，其中在該第二離子濃度與該半導體層之前表面之間之該距離經選擇以便在具有紅色及/或近紅外波長之光子被該金屬層向該N區域反 射時提高該成像像素之一量子效率。
13. 如請求項11之前照式影像感應器，其中該成像像素為一種1.75微米的互補型金屬氧化物半導體(「CMOS」)背照式成像像素，且在該第二離子濃度與該半導體層之前表面之間之該距離為大約2微米到4微米。
14. 如請求項1之前照式影像感應器，其中該成像像素進一步包含：一形成於該半導體層之前表面上的浮動擴散區域；及一被耦合於該光電二極體與該浮動擴散區之間的傳送閘極。
15. 如請求項1之前照式影像感應器，進一步包括一形成於該半導體層之一前表面上的紅色濾光片。
16. 如請求項1之前照式影像感應器，其中該金屬層包含一單一連續完整之層，其置於一包括該成像像素之像素陣列之下。
17. 如請求項1之前照式影像感應器，其中該P⁺ 植入層自該金屬層置於該P型半導體層之上之該P型半導體層的該背面延伸。
18. 一種方法，其包括：接收入射於一前照式(FSI)影像感應器之一前側之可見光，該前照式影像感應器包括一屬於一第一摻雜劑類型之光電二極體區域，該發光二極體區域係置於一屬於一第二摻雜劑類型之半導體層之中且該第二摻雜劑類型係相對於該第一摻雜劑類型，其中該可見光包括具有較短 及較長波長之光子；在該半導體層之中以及在一摻雜劑層之中過濾該可見光，該摻雜劑層係置於該半導體層之中且在該光電二極體區域與該半導體層之一背側之間，其中該摻雜劑層相較於該半導體層具有一更高濃度之該第二類型摻雜劑；藉一置於該半導體層之該背側上的反射層來將該等具有該等較長波長之光子反射至朝向該發光二極體區域，其中選擇該半導體層之一厚度以使得主要係該等具有該等較長波長之光子被該反射層反射至朝向該發光二極體區域，而該等具有該等較短波長之光子係在到達該反射層前大體上被吸收；及響應可見光而產生電信號。
19. 如請求項18之方法，其中該半導體層包含一P型半導體層，且該光電二極體區域包含一N型區域。
20. 如請求項19之方法，其中該摻雜劑層包含一P⁺ 植入層。
21. 如請求項18之方法，其中該前照式影像感應器為一種互補型金屬氧化物半導體(「CMOS」)影像感應器。
22. 一種成像感應器，其包括：一具有一前表面及一背面的半導體層，該半導體層具有一互補型金屬氧化物半導體(CMOS)成像像素之前照式陣列，其中各個成像像素包含：一P型區域；一具有一形成於該半導體層內之光電二極體的成像像素，其中該光電二極體為一形成於該P型區域內的N 區域；一置於該半導體層中且在該光電二極體之該N區域與該半導體層之該背面之間的P型植入層，其中該P型植入層自該半導體層之該背面延伸；及一置於該半導體層之該背面上之該P型植入層之下方的反射表面，其中選擇該半導體層之一厚度以使得該反射表面反射包括有可見紅光及紅外光波長之光子，而具有較短之可見波長之光子係在到達該反射表面前大體上被吸收。
23. 如請求項22之成像感應器，其中該P型植入層為一硼植入層。
24. 如請求項23之成像感應器，其中該硼植入層在該半導體層之背面具有一第一離子濃度，且在離該半導體層之背面一段距離處具有一第二離子濃度，其中該第一離子濃度大於該第二離子濃度。
25. 如請求項22之成像感應器，其中各個成像像素進一步包含：一形成於該半導體層內的浮動擴散區域；及一耦合於該光電二極體與該浮動擴散區域之間的傳送閘極。
26. 如請求項22之成像感應器，其中各個成像像素為一種互補型金屬氧化物半導體(「CMOS」)前照式成像像素。
27. 如請求項22之成像感應器，其中該反射表面包含一金屬層或一矽化物層中之至少一者。