TWI413241B - Solid-state imaging device - Google Patents

Description

固體攝像裝置

本發明，係有關於複數像素部被排列為一維或二維的固體攝像裝置。

固體攝像裝置，係在受光部有複數像素部被排列為一維或二維者；此等複數像素部分別設置有光電轉換元件。作為光電轉換元件，一般使用光二極體。一般具有pn接合構造之光二極體，係將配合光線射入而產生之電荷，儲存於接合電容部者。由此，一般之光二極體在被賦予一定的偏壓電壓之後，若切斷而射入光線，則接合電容部之電容值會響應儲存電荷量來變動，而使輸出電壓變動。亦即，已知會達成Q(儲存電荷量)=C(接合電容)×V(輸出電壓)的關係，但是因為此接合電容C會配合儲存電荷量Q之變化而變化，故輸出電壓V不會對儲存電荷量做線性變化。

作為可解決此問題之光二極體，已知有專利文件1所揭示之埋入型光二極體。埋入型光二極體，係例如在p型之第1半導體區域上形成n^- 型的第2半導體區域，在此第2半導體區域及其周圍上形成p⁺ 型的第3半導體區域，藉由第1半導體區域上及第2半導體區域上來形成pn接合，又藉由第2半導體區域上及第3半導體區域上來形成pn接合。此種埋入型光二極體，係可使第2半導體區 域空乏化而將接合電容的電壓關聯性作為零，若完全空乏化來使用則會減少接合電容，使輸出電壓對儲存電荷量做線性變化，可幾乎完全讀出在pn接合部所產生之電荷，空乏層(Depletion Layer)不會接觸半導體區域與一般設置在半導體區域上之絕緣膜區域的界面，故可抑制半導體區域與絕緣膜區域之界面所產生的洩漏電流，使光檢測之S/N比較為優良。

專利文件1：日本特開平11-274454號公報

然而，埋入型光二極體，若完全空乏化則接合電容值會變小，電荷馬上就會飽和，而有在擴大動態範圍之觀點會有極限的問題點。

本發明係為了解決上述問題點而發明者，其目的為提供一種可謀求線性及動態範圍雙方之提升的，固體攝像裝置。

本發明之固體攝像裝置，係複數像素部被排列為一維或二維的固體攝像裝置，其特徵為：此等複數像素部，係分別具備：產生響應射入光強度之量之電荷的埋入型光二極體；及對埋入型光二極體並聯連接，儲存埋入型光二極體所產生之電荷的電容元件。若依本發明，隨著光線射入 而在埋入型光二極體PD所產生之電荷，會被儲存在對此埋入型光二極體PD並聯設置的電容元件C。然後配合儲存於此電容元件C之電荷量的電壓值，會被輸出。藉此，此固體攝像裝置，可謀求線性及動態範圍雙方之提升。

又，電容元件，係形成於埋入型光二極體之上方，並包含透明的一對電極層，和被包夾在此一對電極層之間的透明介電質層；又，埋入型光二極體，係接收透過電容元件而射入的光者為佳。此時，因為透過電容元件C而射入的光，可被埋入型光二極體PD接收，故各像素部P_m,n 之佈局面積可以縮小。或者可抑制P_m,n 之佈局面積的擴大，並確保埋入型光二極體PD的受光面積和感度。

又，複數像素部，係更分別具備：將響應輸入到閘極端子之電壓值的電壓值，加以輸出的放大用電晶體；將響應電容元件之儲存電荷量的電壓值，輸入到放大用電晶體之閘極端子的傳送用電晶體；將電容元件的電荷加以放電的放電用電晶體；及將從放大用電晶體所輸出之電壓值，加以選擇性輸出的選擇用電晶體者為佳。

又，若依本發明之固體攝像裝置，則更具備：連接於包含於1個像素列之複數像素部之個別之選擇用電晶體之輸出的配線；連接於此配線，將第1期間中從各像素部輸出之亮訊號成分，加以保持的第1保持部；連接於配線，將第2期間中從各像素部輸出之暗訊號成分，加以保持的第2保持部；及輸入有第1及第2保持部之輸出，並將輸入訊號之差分加以輸出的差運算部。此時，按訊號成分會 被去除，使S/N比更優良。

若依本發明之固體攝像裝置，則可謀求線性及動態範圍雙方之提升。

以下參考附加圖示，詳細說明用以實施本發明之最佳形態。另外圖示說明中，相同要素係附加相同符號，省略重複說明。

第1圖，係本實施形態之固體攝像裝置1的整體構造圖。此圖所示之固體攝像裝置1，係具備受光部2、讀出部3及控制部4。此等係形成在共通的半導體基板上。

受光部2，係具有二維排列為M行N列的M×N個像素部P_1,1 ~P_M,N 。各像素部P_m,n ，係位於第m行第n列。在此，M及N分別是2以上的整數，m為1以上M以下之整數，n為1以上N以下之整數。各像素部P_m,n ，係具有共同構造，為包含埋入型光二極體等之APS(主動像素感測器)型，將響應射入該光二極體之光線強度的電壓值，輸出到配線L_n 。各配線L_n ，係共通連接於位在第n列之M個像素部P_1,n ~P_M,n 個別的輸出端。

讀出部3，係經由N條配線L₁ ~L_N 而連接於受光部2，將從各像素部P_m,n 輸出到配線L_n 之電壓值加以輸入，進行特定處理之後，依序輸出代表射入到各像素部P_m,n 之光 線強度的電壓值V_out,m,n 。讀出部3，係包含N個電壓保持部H₁ ~H_N 及1個差運算部S。各電壓保持部H_n ，係經由配線L_n 而共通連接於位在第n列之M個像素部P_1,n ~P_M,n 個別的輸出端；依序輸入從各像素部P_m,n 往配線L_n 輸出之2種電壓值V_m,n,1 及V_m,n,2 並加以保持。差運算部S，係經由2條配線L₃₁ 及L₃₂ 連接於各電壓保持部H_n 的輸出端，依序輸入有從各電壓保持部H_n 往配線L₃₁ 、L₃₂ 輸出之2種電壓值V_m,n,1 及V_m,n,2 ，進行差運算[V_m,n,1 -V_m,n,2 ]，輸出代表其運算結果的電壓值V_out,m,n 。

控制部4，係控制受光部2及讀出部3個別之動作者。此控制部4，係藉由位移暫存器電路在各種時機產生各種控制訊號，將此等控制訊號分別送出到受光部2及讀出部3。另外第1圖中，係將用來傳送控制訊號之配線圖示加以簡略化。

第2圖，係各像素部P_m,n 的電路圖。各像素部P_m,n ，係包含產生響應射入光強度之量之電荷的埋入型光二極體PD；對埋入型光二極體PD並聯連接，儲存該埋入型光二極體PD所產生之電荷的電容元件C；將響應輸入到閘極端子之電壓值的電壓值，加以輸出的放大用電晶體T₁ ；將響應電容元件C之儲存電荷量的電壓值，輸入到放大用電晶體T₁ 之閘極端子的傳送用電晶體T₂ ；將電容元件C的電荷加以放電的放電用電晶體T₃ ；及將從放大用電晶體T₁ 所輸出之電壓值，加以選擇性往配線L_n 輸出的選擇用電晶 體T₄ 。

與先前之APS型構造相比，此像素部P_m,n ，係具有對埋入型光二極體PD並聯設置有電容元件C的特徵。先前之APS型的像素部，等效來說係使光二極體之接合電容部，對光二極體並聯設置。但是本實施形態之固體攝像裝置1的像素部P_m,n ，係與埋入型光二極體PD之接合電容部分開，而蓄意形成電容元件C。

放大用電晶體T₁ ，係其汲極端子作為偏壓電位。傳送用電晶體T₂ ，其汲極端子係連接於放大用電晶體T₁ 之閘極端子，其源極端子則連接於光二極體PD之陰極以及電容元件C一邊的端子。光二極體PD之陽極與電容元件C相反側的端子，係連接於接地電位。放電用電晶體T₃ ，係將其源極端子連接於放大用電晶體T₁ 之閘極端子，將其汲極端子作為偏壓電位。選擇用電晶體T₄ ，係將其源極端子連接於放大用電晶體T₁ 之源極端子，將其汲極端子連接於配線L_n 。又，此配線L_n 係連接於定電流源。放大用電晶體T₁ 及選擇用電晶體T₄ ，係與定電流源一起構成源極隨耦電路。

傳送用電晶體T₂ ，其閘極端子輸入有傳送控制訊號Trans。放電用電晶體T₃ ，其閘極端子輸入有放電控制訊號Reset。又，選擇用電晶體T₄ ，其閘極端子輸入有選擇控制訊號Address。傳送控制訊號Trans為高準位，放電控制訊號Reset為低準位時，傳送用電晶體T₂ ，會將響應電容元件C之儲存電荷的電壓值，輸入到放大用電晶體T₁ 之閘極端子。傳送控制訊號Trans為高準位，放電控制訊號Reset也為高準位時，傳送用電晶體T₂ 及放電用電晶體T₃ ，會將電容元件C之電荷放電。又，選擇控制訊號Address為高準位時，選擇用電晶體T₄ ，會將從放大用電晶體T₁ 輸出之電壓值，輸出到配線L_n 。

如此構成之各像素部P_m,n ，係藉由使傳送控制訊號Trans為低準位而放電控制訊號Reset為高準位，將放大用電晶體T₁ 之閘極端子的電荷放電；若選擇控制訊號Address為高準位，則在該初期化狀態下從放大用電晶體T₁ 輸出之電壓值(暗訊號成分)會經過選擇用電晶體T₄ 而輸出到配線L_n 。另一方面，當放電控制訊號Reset為低準位，傳送控制訊號Trans及選擇控制訊號Address分別為高準位時，配合在光二極體PD所產生而儲存於電容元件C之電荷量的電壓值，會輸入到放大用電晶體T₁ 之閘極端子，然後配合該輸入電壓值，使從放大用電晶體T₁ 輸出之電壓值(亮訊號成分)經過選擇用電晶體T₄ 而輸出到配線L_n 。

第3圖，係各像素部P_m,n 之一部分的剖面圖。此圖，係表示埋入型光二極體PD、電容元件C及傳送用電晶體T₂ 的剖面。如此圖所示，各像素部P_m,n 係具有形成在半導體基板10上之p型第1半導體區域11，n^- 型第2半導體區域12、p⁺ 型第3半導體區域13、n⁺ 型第4半導體區域14、n⁺ 型第5半導體區域15、絕緣層16、閘極電極層17、第1電極層18、介電質層19及第2電極層20。

p⁺ 型第3半導體區域13和n⁺ 型第4半導體區域14，分別形成於p型第1半導體區域11以及n^- 型第2半導體區域12雙方的上方。n⁺ 型第5半導體區域15，係形成於p型第1半導體區域11上。絕緣層16，係除了此半導體層上的一部分以外，略整體的形成。閘極電極層17，係在n⁺ 型第4半導體區域14與n⁺ 型第5半導體區域15之間的p型第1半導體區域11上方，而形成於絕緣層16上。第1電極層18、介電質層19及第2電極層20，係在p⁺ 型第3半導體區域13上方，而在絕緣層16上依序形成。第1電極層18係電氣連接於p型第1半導體區域11，第2電極層20則電氣連接於n⁺ 型第4半導體區域14。

p型第1半導體區域11、n^- 型第2半導體區域12及p+型第3半導體區域13，係構成埋入型光二極體PD。p型第1半導體區域11、n⁺ 型第4半導體區域14、n⁺ 型第5半導體區域15以及閘極電極層17，則構成傳送用電晶體T₂ 。又第1電極層18、介電質層19及第2電極層20，構成電容元件C。

在此種埋入型光二極體PD上方形成電容元件C，分別使構成電容元件C之第1電極層18、介電質層19及第2電極層20為透明者為佳。此時，透過電容元件C而射入的光線，可由埋入型光二極體PD來接收，故可縮小各像素部P_m,n 的佈局面積。例如一對電極層18、20係由多晶矽所構成，被包夾在此一對電極層18、20之間的介電質層19則由石英(SiO₂ )所構成。

第4圖，係各電壓保持部H_n 的電路圖。如此圖所示，各電壓保持部H_n ，係包含第1保持部H_n,1 和第2保持部H_n,2 。第1保持部H_n,1 和第2保持部H_n,2 ，分別為互相相同之構造，可以將從位在第n列之M個像素部P_1,n ~P_M,n 個別之選擇用電晶體T₄ 所依序輸出的電壓值，加以輸入並保持，又可輸出該保持中電壓值。

第1保持部H_n,1 ，係包含電晶體T₁₁ 、電晶體T₁₂ 及電容元件C₁ 。電容元件C₁ 之一端作為接地電位，電容元件C₁ 之另一端則分別連接於電晶體T₁₁ 之汲極端子以及電晶體T₁₂ 之源極端子。電晶體T₁₁ 之源極端子，係經由配線L_n 而連接於像素部P_m,n 之選擇用電晶體T₄ 。電晶體T₁₂ 之汲極端子，係連接於配線L₃₁ 。如此構成之第1保持部H_n,1 ，當輸入於電晶體T₁₁ 之閘極端子的第1輸入控制訊號Swm1為高準位時，將經由配線L_n 而連接之像素部P_m,n 所輸出的電壓值保存於電容元件C₁ ；當輸入於電晶體T₁₂ 之閘極端子的輸出控制訊號Read為高準位時，則將保持於電容元件C₁ 之電壓V_m,n,1 輸出到配線L₃₁ 。

第2保持部H_n,2 ，係包含電晶體T₂₁ 、電晶體T₂₂ 及電容元件C₂ 。電容元件C₂ 之一端作為接地電位，電容元件C₂ 之另一端則分別連接於電晶體T₂₁ 之汲極端子以及電晶體T₂₂ 之源極端子。電晶體T₂₁ 之源極端子，係經由配線L_n 而連接於像素部P_m,n 之選擇用電晶體T₄ 。電晶體T₂₂ 之汲極端子，係連接於配線L₃₂ 。如此構成之第2保持部H_n,2 ，當輸入於電晶體T₂₁ 之閘極端子的第2輸入控制訊號 Swm2為高準位時，將經由配線L_n 而連接之像素部P_m,n 所輸出的電壓值保存於電容元件C₂ ；當輸入於電晶體T₂₂ 之閘極端子的輸出控制訊號Read為高準位時，則將保持於電容元件C₂ 之電壓V_m,n,2 輸出到配線L₃₂ 。

第1保持部H_n,1 和第2保持部H_n,2 ，係分別以不同時機動作。例如第2保持部H_n,2 在經由配線L_n 而連接之像素部P_m,n 中，當傳送控制訊號Trans為低準位，而放電控制訊號Reset及選擇控制訊號Address分別為高準位時，會將從放大用電晶體T₁ 輸出之電壓值(暗訊號成分)V_m,n,2 加以輸入並保持。另一方面，第1保持部H_n,1 在經由配線L_n 而連接之像素部P_m,n 中，當放電控制訊號Reset為低準位，而傳送控制訊號Trans及選擇控制訊號Address分別為高準位時，會將從放大用電晶體T1輸出之電壓值(亮訊號成分)V_m,n,1 加以輸入並保持。

另外，傳送控制訊號Trans、放電控制訊號Reset、選擇控制訊號Address、第1輸入控制訊號Swm1、第2輸入控制訊號Swm2以及輸出控制訊號Read，分別是從控制部4輸出。

第5圖，係為了說明本實施形態之固體攝像裝置1之動作的時序圖。另外以下，雖說明1個像素部P_m,n 之動作，但實際上，藉由輸入到各像素部P_m,n 之選擇用電晶體T₄ 之閘極端子的選擇控制訊號Address，以及輸入到各電壓保持部H_n 之電晶體T₁₂ 及T₂₂ 之個別閘極端子的輸出控制訊號Read，對M×N個像素部P_1,1 ~P_m,n ，依序從讀出部3被 輸出配合射入光強度的電壓值V_out,1,1 ~V_out,M,N 。

此圖中，從上面依序表示輸入到像素部P_m,n 之傳送用電晶體T₂ 之閘極端子的傳送控制訊號Trans，輸入到像素部P_m,n 之放電用電晶體T₃ 之閘極端子的放電控制訊號Reset，輸入到第1保持部H_n,1 之電晶體T₁₁ 之閘極端子的第1輸入控制訊號Swm1，以及輸入到第2保持部H_n,2 之電晶體T₁₂ 之閘極端子的第2輸入控制訊號Swm2等個別的準位變化。另外配合對像素部P_m,n 之射入光線強度的電壓值V_out,m,n ，在從讀出部3被輸出的期間中，輸入到像素部P_m,n 之選擇用電晶體T₄ 之閘極端子的選擇控制訊號Address為高準位。

在時刻t₁ 之前，傳送控制訊號Trans為低準位，放電控制訊號Reset為高準位，第1輸入控制訊號Swm1及第2輸入控制訊號Swm2為低準位。放電控制訊號Reset在時刻t₁ 會轉為低準位。然後第2輸入控制訊號Swm2在時刻t₂ 會轉為高準位，在時刻t₃ 轉為低準位。在此第2輸入控制訊號Swm2為高準位之時刻t₂ 到時刻t₃ 的期間內，從像素部P_m,n 之放大用電晶體T₁ 輸出之電壓值(暗訊號成分)V_m,n,2 ，會被保持於第2保持部H_n,2 之電容元件C₂ 。

接著，傳送控制訊號Trans在時刻t₄ 會轉為高準位，在時刻t₅ 會轉為低準位。藉此，在光二極體PD產生而被儲存於電容元件C之電荷量所對應的電壓值，會被輸入到放大用電晶體T₁ 之閘極端子。更接下來，第1輸入控制訊號Swm1在時刻t₆ 會轉為高準位，在時刻t₇ 會轉為低準位 。在此第1輸入控制訊號Swm1為高準位之時刻t₆ 到時刻t₇ 的期間內，從像素部P_m,n 之放大用電晶體T₁ 輸出之電壓值(亮訊號成分)V_m,n,1 ，會被保持於第1保持部H_n,1 之電容元件C₁ 。

然後，傳送控制訊號Trans在時刻t₈ 會轉為高準位，在時刻t₉ 會轉為低準位。放電控制訊號Reset在時刻t₉ 會轉為高準位。藉此，將電容元件C之電荷放電。

又在時刻t₇ 之後，輸出控制訊號Read會橫渡一定時間成為高準位。此期間，保持於第1保持部H_n,1 之電容元件C₁ 的電壓值(亮訊號成分)V_m,n,1 會輸出到配線L₃₁ ，同時保持於第2保持部H_n,2 之電容元件C₂ 的電壓值(暗訊號成分)V_m,n,2 會輸出到配線L₃₂ 。然後將此等電壓值V_m,n,1 及V_m,n,2 輸入到差運算部S，藉由此差運算部S進行差運算[V_m,n,1 -V_m,n,2 ]，並輸出代表該運算結果的電壓值V_out,m,n 。如此從讀出部3所輸出之電壓值V_out,m,n ，係配合射入到像素部P_m,n 之埋入型光二極體PD的光線強度者，暗訊號成分被去除而S/N比較優良。

本實施形態中，隨著光線射入而在埋入型光二極體PD所產生的電荷，係儲存於對此埋入型光二極體PD並聯設置的電容元件C。然後配合被儲存於此電容元件C之電荷量的電壓值V_m,n,1 ，會從選擇用電晶體T₄ 被輸出到配線L_n 。因為使用此種埋入型光二極體PD，故可使第2半導體區域12完全空乏化，減少接合電容值，幾乎完全讀出在pn接合部所產生之電荷，抑制洩漏電流之產生，使光檢測 之S/N比或線性特性更優良。又因為對埋入型光二極體PD並聯形成電容元件C，將埋入型光二極體PD所產生之電荷儲存於電容元件C，故會解決埋入型光二極體之接合電容部中電荷的飽和問題，而可擴大動態範圍。如此一來，此固體攝像裝置1，可謀求線性特性及動態範圍兩者的提升。

又本實施形態中，構成電容元件C之第1電極層18、介電質層19及第2電極層20分別是透明的。藉此，透過電容元件C而射入的光，可被埋入型光二極體PD接收，故各像素部P_m,n 之佈局面積可以縮小。或者可抑制P_m,n 之佈局面積的擴大，並確保埋入型光二極體PD的受光面積和感度。

本發明並非限定於上述實施形態，而可有各種變形。例如針對各像素部P_m,n ，埋入型光二極體PD、電容元件C及電晶體T₁ ~T₄ 的佈局，並不限於上述實施形態。第6圖，係模式化表示其他實施形態中各像素部P_m,n 之佈局的俯視圖。第6圖(a)、第6圖(b)、第6圖(c)所分別表示之佈局的任一個，埋入型光二極體PD及電容元件C各自之配置區域都互相分開。

第6圖(a)所示之佈局中，電晶體T₁ ~T₄ 之配置區域，係被埋入型光二極體PD之配置區域及電容元件C之配置區域所包圍。第6圖(b)所示之佈局中，電晶體T₁ ~T₄ 之配置區域和電容元件C之配置區域，係分別在埋入型光二極體PD之配置區域的外側。第6圖(c)所示之佈局中 ，電晶體T₁ ~T₄ 之配置區域在埋入型光二極體PD之配置區域的外側，而電容元件C之配置區域則被埋入型光二極體PD之配置區域所包圍。此等情況下，電容元件即使不透明亦可，但使用透明電容元件時，透過電容之光線會在電容元件C之配置區域產生電荷，其擴散而被埋入型光二極體PD之配置區域捕捉，而可更提高效率。

產業上之可利用性

本發明，可使用於固體攝像裝置。

1‧‧‧固體攝像裝置

2‧‧‧受光部

3‧‧‧讀出部

4‧‧‧控制部

P_m,n ‧‧‧像素部

H_n ‧‧‧電壓保持部

S‧‧‧差運算部

〔第1圖〕第1圖係本實施形態之固體攝像裝置1的整體構造圖。

〔第2圖〕第2圖係各像素部P_m,n 的電路圖。

〔第3圖〕第3圖係各像素部P_m,n 之一部分的剖面圖。

〔第4圖〕第4圖係各電壓保持部H_n 的電路圖。

〔第5圖〕第5圖係用以說明本實施形態之固體攝像裝置1之動作的時序圖。

〔第6圖〕第6圖(a)、第6圖(b)、第6圖(c)係模式化表示其他實施形態中各像素部P_m,n 之佈局的俯視圖。

1‧‧‧固體攝像裝置

2‧‧‧受光部

3‧‧‧讀出部

4‧‧‧控制部

P_m,n ‧‧‧像素部

H_n ‧‧‧電壓保持部

S‧‧‧差運算部

Claims (5)

1. 一種固體攝像裝置，係複數像素部被排列為一維或二維的固體攝像裝置，其特徵為：上述複數像素部，係分別具備：產生響應射入光強度之量之電荷的埋入型光二極體；對上述埋入型光二極體並聯連接，儲存以上述埋入型光二極體所產生之電荷的電容元件；及傳送用電晶體；上述埋入型光二極體，係具備：第1導電型的第1半導體區域；形成於上述第1半導體區域之第2導電型的第2半導體區域；及形成於上述第1半導體區域及上述第2半導體區域雙方之上之第1導電型的第3半導體區域；上述傳送用電晶體，係具備：上述第1半導體區域；形成於上述第1半導體區域及上述第2半導體區域雙方之上之第2導電型的第4半導體區域；及形成於上述第1半導體區域之第2導電型的第5半導體區域；對應前述傳送用電晶體之源極端子的上述第4半導體區域，係接觸連接於前述埋入型光二極體的上述第2半導體區域，與電容元件之一方的端子；上述電容元件的另一方端子，係電氣連接於上述第1 半導體區域。
2. 如申請專利範圍第1項所記載之固體攝像裝置，其中，上述電容元件，係形成於上述埋入型光二極體之上方，並包含透明的一對電極層，和被包夾在此一對電極層之間的透明介電體層；上述埋入型光二極體，係接收透過上述電容元件而射入的光。
3. 如申請專利範圍第1項所記載之固體攝像裝置，其中，上述複數像素部，更分別具備：將響應輸入到閘極端子之電壓值的電壓值，加以輸出的放大用電晶體；將響應上述電容元件之儲存電荷量的電壓值，輸入到上述放大用電晶體之閘極端子的上述傳送用電晶體；將上述電容元件的電荷加以放電的放電用電晶體；及將從上述放大用電晶體所輸出之電壓值，加以選擇性輸出的選擇用電晶體。
4. 申請專利範圍第3項所記載之固體攝像裝置，其中，更具備：連接於包含於1個像素列之複數像素部之個別之上述選擇用電晶體之輸出的配線；連接於上述配線，將第1期間中從各像素部輸出之亮訊號成分，加以保持的第1保持部；連接於上述配線，將第2期間中從各像素部輸出之暗 訊號成分，加以保持的第2保持部；及輸入有上述第1及第2保持部之輸出，並將輸入訊號之差分加以輸出的差運算部。
5. 如申請專利範圍第4項所記載之固體攝像裝置，其中，在上述半導體基板上，上述埋入型光二極體及上述電容元件個別的配置區域彼此分開，且上述放大用電晶體、上述傳送用電晶體、上述放電用電晶體及上述選擇用電晶體的配置區域被上述埋入型光二極體及上述電容元件的配置位置包圍。