[go: up one dir, main page]

CN117810211A - 电容器及集成电路 - Google Patents

电容器及集成电路 Download PDF

Info

Publication number
CN117810211A
CN117810211A CN202311861424.2A CN202311861424A CN117810211A CN 117810211 A CN117810211 A CN 117810211A CN 202311861424 A CN202311861424 A CN 202311861424A CN 117810211 A CN117810211 A CN 117810211A
Authority
CN
China
Prior art keywords
metal layer
layer
field plate
capacitor
coupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311861424.2A
Other languages
English (en)
Inventor
张晓宇
岳丹诚
胡燕萌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Huatai Electronics Co Ltd
Original Assignee
Suzhou Huatai Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Huatai Electronics Co Ltd filed Critical Suzhou Huatai Electronics Co Ltd
Priority to CN202311861424.2A priority Critical patent/CN117810211A/zh
Publication of CN117810211A publication Critical patent/CN117810211A/zh
Pending legal-status Critical Current

Links

Classifications

    • H10W44/601
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/111Field plates
    • H10D64/112Field plates comprising multiple field plate segments

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请实施例涉及半导体技术领域,提供了一种电容器,其包括:MIM电容和耦合电容模块。其中,耦合电容模块包括至少一个耦合电容,每个耦合电容分别与MIM电容并联;每个耦合电容的各极板在MIM电容厚度方向上处于不同高度。通过形成耦合电容并使耦合电容与MIM电容并联,提高了电容器容值密度。由于每个耦合电容的各极板在MIM电容厚度方向上处于不同高度,因此可以利用制作LDMOS器件的金属场板所使用的掩膜制作耦合电容的极板,能够在不增加器件掩膜的前提下提升电容密度。本申请还公开了一种集成电路。

Description

电容器及集成电路
技术领域
本申请涉及半导体技术领域,具体地,涉及一种电容器及集成电路。
背景技术
现有MMIC(Monolithic Microwave Integrated Circuit,单片微波集成电路)设计中,常使用MIM(Metal-Insulator-Metal,金属-绝缘体-金属)电容作为电容使用。MIM电容的容值受制于绝缘介质的厚度与材料,在不改变耐压及材料的前提下,很难提升MIM电容的容值密度,且为了提升MIM电容的容值密度,常常会使得成本增加,这些原因限制了MMIC芯片面积的小型化。
在背景技术中公开的上述信息仅用于加强对本申请的背景的理解,因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。
发明内容
本申请实施例提供了一种电容器及集成电路,以易于以较低成本获得容值密度较高的电容器。
根据本申请实施例的第一个方面,提供了一种电容器,该电容器包括:MIM电容;耦合电容模块,包括至少一个耦合电容,每个耦合电容分别与MIM电容并联;每个耦合电容的各极板在MIM电容厚度方向上处于不同高度。
在本申请一个可选的实施例中,耦合电容模块包括:至少一层金属层和至少一层场板层,至少一层场板层和一层金属层形成耦合电容。
在本申请一个可选的实施例中,与距离MIM电容最近的一层金属层与MIM电容的极板形成耦合电容。
在本申请一个可选的实施例中,在有多层场板层的情况下,相邻的场板层形成耦合电容。
在本申请一个可选的实施例中,耦合电容模块还包括:栅极金属层,距离栅极金属层最近的一层场板层与栅极金属层形成耦合电容。
在本申请一个可选的实施例中,耦合电容模块包括一层金属层和一层场板层;金属层和MIM电容的极板形成耦合电容;场板层和金属层形成耦合电容。
在本申请一个可选的实施例中,耦合电容模块包括一层金属层、两层场板层和一层栅极金属层;所述金属层和所述MIM电容的极板形成耦合电容;距离所述金属层最近的场板层和所述金属层形成耦合电容;两层场板层形成耦合电容;距离所述栅极金属层最近的场板层和所述栅极金属层形成耦合电容。
在本申请一个可选的实施例中,耦合电容模块包括两层场板层和一层栅极金属层;两层场板层形成耦合电容;距离所述栅极金属层最近的场板层和所述栅极金属层形成耦合电容。
在本申请一个可选的实施例中,耦合电容模块包括一层金属层、两层场板层和一层栅极金属层;所述金属层和所述MIM电容的极板形成耦合电容;距离所述金属层最近的场板层和所述金属层形成耦合电容;相邻的两层场板层分别形成耦合电容;距离所述栅极金属层最近的场板层和所述栅极金属层形成耦合电容。
在本申请一个可选的实施例中,耦合电容模块包括:第一顶层金属层,位于MIM电容上方,第一顶层金属层通过第一导电通孔连接MIM电容的上极板;第一金属层,位于MIM电容的下方;第一金属层内设有第二金属层,第二金属层位于第一金属层沿厚度方向挖空的区域内,第二金属层与第一金属层之间由空隙隔开;第二金属层通过第二导电通孔连接MIM电容的下极板;第一金属层通过第一导电结构连接第一顶层金属层,第一金属层与MIM电容的下极板之间设置有电容介质,使得第一金属层、下极板及其之间的电容介质形成第一耦合电容;第一场板层,位于第一金属层下方;第一场板层通过第三导电通孔连接第二金属层;第一场板层与第一金属层之间设置有电容介质,使得第一场板层、第一金属层及其之间的电容介质形成第二耦合电容;第二场板层,位于第一场板层下方;第二场板层通过第四导电通孔连接第一金属层;第二场板层与第一场板层之间设置有电容介质,使得第一场板层、第二场板层及其之间的电容介质形成第三耦合电容;第一栅极金属层,位于第二场板层下方;第一场板层和第二场板层分别沿厚度方向挖空形成第一空腔和第二空腔,第五导电通孔穿过第一空腔和第二空腔将第一栅极金属层和第二金属层进行连接;第一栅极金属层和第二场板层之间设置有电容介质,使得第一栅极金属层、第二场板层及其之间的电容介质形成第四耦合电容。
在本申请一个可选的实施例中,耦合电容模块包括:第二顶层金属层,位于MIM电容上方,第二顶层金属层通过第六导电通孔连接MIM电容的上极板;第三金属层,位于MIM电容的下方;第三金属层通过第七导电通孔连接MIM电容的下极板;第三场板层,位于第三金属层下方;第三场板层通过第八导电通孔连接第三金属层;第四场板层,位于第三场板层下方;第四场板层通过第二导电结构连接第二顶层金属层;第四场板层与第三场板层之间设置有电容介质,使得第三场板层、第四场板层及其之间的电容介质形成第五耦合电容;第二栅极金属层,位于第二场板层下方;第三场板层和第四场板层分别沿厚度方向挖空形成第三空腔和第四空腔,第九导电通孔穿过第三空腔和第四空腔将第二栅极金属层和第三金属层进行连接;第二栅极金属层和第四场板层之间设置有电容介质,使得第二栅极金属层、第四场板层及其之间的电容介质形成第六耦合电容。
在本申请一个可选的实施例中,耦合电容模块包括:第三顶层金属层,位于MIM电容上方,第三顶层金属层通过第十导电通孔连接MIM电容的上极板;第四金属层,位于MIM电容的下方;第四金属层内设有第五金属层,第五金属层位于第四金属层沿厚度方向挖空的区域内,第五金属层与第四金属层之间由空隙隔开;第五金属层通过第十一导电通孔连接MIM电容的下极板;第四金属层通过第三导电结构连接第三顶层金属层,第四金属层与MIM电容的下极板之间设置有电容介质,使得第四金属层、下极板及其之间的电容介质形成第七耦合电容;第五场板层,位于第四金属层下方;第五场板层通过第十二导电通孔连接第四金属层;第六场板层,位于第五场板层下方;第六场板层通过第十三导电通孔连接第五金属层;第六场板层与第五场板层之间设置有电容介质,使得第五场板层、第六场板层及其之间的电容介质形成第八耦合电容;第七场板层,位于第六场板层下方;第七场板层通过第十四导电通孔连接第四金属层;第七场板层与第六场板层之间设置有电容介质,使得第六场板层、第七场板层及其之间的电容介质形成第九耦合电容;第三栅极金属层,位于第七场板层下方;第六场板层和第七场板层分别沿厚度方向挖空形成第六空腔和第七空腔,第十五导电通孔穿过第六空腔和第七空腔将第三栅极金属层和第五金属层进行连接;第三栅极金属层和第七场板层之间设置有电容介质,使得第三栅极金属层、第七场板层及其之间的电容介质形成第十耦合电容。
在本申请一个可选的实施例中,耦合电容模块包括:
第四顶层金属层,位于MIM电容上方,第四顶层金属层通过第十六导电通孔连接MIM电容的上极板;第六金属层,位于MIM电容的下方;第六金属层内设有第七金属层,第七金属层位于第六金属层沿厚度方向挖空的区域内,第七金属层与第六金属层之间由空隙隔开;第七金属层通过第十七导电通孔连接MIM电容的下极板;第六金属层通过第四导电结构连接第四顶层金属层,第六金属层与MIM电容的下极板之间设置有电容介质,使得第六金属层、下极板及其之间的电容介质形成第十一耦合电容;第八场板层,位于第六金属层下方;第八场板层通过第十八导电通孔连接第七金属层;第八场板层与第六金属层之间设置有电容介质,使得第八场板层、第六金属层及其之间的电容介质形成第十二耦合电容。
根据本申请实施例的第二个方面,提供了一种集成电路,包括衬底;外延层,设置在衬底上;上述电容器,设置在外延层上。
在本申请一个可选的实施例中,电容器和外延层之间还设置有场氧层。
在本申请一个可选的实施例中,集成电路还包括:LDMOS器件;LDMOS器件包括至少一个金属场板;电容器的耦合电容模块中至少一个极板利用制作金属场板的掩膜制成。
本申请实施例由于采用以上技术方案,具有以下技术效果:
通过形成耦合电容并使耦合电容与MIM电容并联,提高了电容器容值密度。多层金属场板是许多LDMOS器件的通用设计,由于每个耦合电容的各极板在MIM电容厚度方向上处于不同高度,因此可以利用制作LDMOS器件的金属场板所使用的掩膜制作耦合电容的极板,能够在不增加器件掩膜的前提下提升电容密度。因此,本申请易于以较低成本获得容值密度较高的电容器。
附图说明
此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1为现有MMIC中的电容器的示意图;
图2为本申请实施例提供的第一个应用在MMIC中的电容器的示意图;
图3为本申请实施例提供的第二个应用在MMIC中的电容器的示意图;
图4为本申请实施例提供的第三个应用在MMIC中的电容器的示意图;
图5为本申请实施例提供的第四个应用在MMIC中的电容器的示意图;
图6为本申请实施例提供的在第三场板层和第四场板层处的导电通孔示意图;
图7为本申请实施例提供的一个制作电容器的方法的流程示意图;
图8为本申请实施例提供的另一个制作电容器的方法的流程示意图;
图9为本申请实施例实施图8对应的方法中,执行步骤S201获得的结构的示意图;
图10为本申请实施例实施图8对应的方法中,执行步骤S202获得的结构的示意图;
图11为本申请实施例实施图8对应的方法中,执行步骤S203获得的结构的示意图。
具体实施方式
为了使本申请实施例中的技术方案及优点更加清楚明白,以下结合附图对本申请的示例性实施例进行进一步详细的说明,显然,所描述的实施例仅是本申请的一部分实施例,而不是所有实施例的穷举。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
现有MIM电容通常由两层金属极板及金属极板之间的绝缘介质构成,如图1所示,MMIC芯片集成MIM电容时,MIM电容的第一金属极板1034通过顶层金属通孔1035连接到顶层金属1036。MIM电容的第一金属极板1034和第二金属极板1032之间有SiN介质层1033。MIM电容的第二金属极板1032通过导电通孔连接到金属层1031。金属层1031通过连接通孔1037连接到低阻衬底1039,其中,连接通孔1037通过低阻衬底1039上的外延层1038连接到低阻衬底1039。MIM电容的容值受制于绝缘介质的厚度与材料,在不改变耐压及材料的前提下,很难提升MIM电容的容值密度,且为了提升MIM电容的容值密度,常常会使得成本增加。如何实现低成本提升电容的容值密度,进而缩小MMIC芯片的面积,是半导体领域一直研究的一个难题。
基于此,本申请对电容器进行改进,以易于以较低成本获得容值密度较高的电容器。
实施例一:
本申请实施例的一种电容器,包括:MIM电容和耦合电容模块。其中,耦合电容模块包括至少一个耦合电容,每个耦合电容分别与MIM电容并联;每个耦合电容的各极板在MIM电容厚度方向上处于不同高度。
采用本申请实施例的电容器,通过形成耦合电容并使耦合电容与MIM电容并联,提高了电容器容值密度。多层金属场板是许多LDMOS器件的通用设计,由于每个耦合电容的各极板在MIM电容厚度方向上处于不同高度,因此可以利用制作LDMOS器件的金属场板所使用的掩膜制作耦合电容的极板,能够在不增加器件掩膜的前提下提升电容密度。因此,本申请实施例易于以较低成本获得容值密度较高的电容器。
进一步的,每个耦合电容和MIM电容在MIM电容厚度方向上分别处于不同高度。由于耦合电容和MIM电容处于不同层次,在MMIC上设置电容时,易于将耦合电容设置在MIM电容下方。耦合电容越集中在MIM电容下方越不会扩大MMIC芯片面积,这样在提升电容的容值密度的同时便于使MMIC芯片面积有更小的设计空间。
进一步地,耦合电容模块包括:至少一层金属层和至少一层场板层,至少一层场板层和一层金属层形成耦合电容。
进一步地,与距离MIM电容最近的一层金属层与所述MIM电容的极板形成耦合电容。
进一步地,在有多层场板层的情况下,相邻的场板层形成耦合电容。
进一步地,耦合电容模块还包括:栅极金属层,距离所述栅极金属层最近的一层场板层与所述栅极金属层形成耦合电容。
可选地,耦合电容模块包括一层金属层和一层场板层;金属层和MIM电容的极板形成耦合电容;场板层和金属层形成耦合电容。
可选地,耦合电容模块包括一层金属层、两层场板层和一层栅极金属层;金属层和MIM电容的极板形成耦合电容;距离金属层最近的场板层和金属层形成耦合电容;两层场板层形成耦合电容;距离栅极金属层最近的场板层和栅极金属层形成耦合电容。
可选地,耦合电容模块包括两层场板层和一层栅极金属层;两层场板层形成耦合电容;距离栅极金属层最近的场板层和栅极金属层形成耦合电容。
可选地,耦合电容模块包括一层金属层、三层场板层和一层栅极金属层;金属层和MIM电容的极板形成耦合电容;距离金属层最近的场板层和金属层形成耦合电容;相邻的两层场板层分别形成耦合电容;距离栅极金属层最近的场板层和栅极金属层形成耦合电容。
为了节约成本以及配合不同类型的MMIC器件的制作工艺,耦合电容模块可以有多种实施方式。
耦合电容模块具体实施方式一:
在一些实施例中,耦合电容模块包括:第一顶层金属层、第一金属层、第二金属层、第一场板层、第二场板层和第一栅极金属层。其中,第一金属层和MIM电容的下极板形成第一耦合电容的一对极板,第一场板层和第一金属层形成第二耦合电容的一对极板,第一场板层和第二场板层形成第三耦合电容的一对极板,第一栅极金属层和第二场板层形成第四耦合电容的一对极板。四对极板内分别设置有电容介质,四对极板及各对极板内的电容介质构成了四对耦合电容。如图2所示,MMIC上设置的电容器形成在第一衬底210上,电容器从上到下依次设置MIM电容、第一耦合电容、第二耦合电容、第三耦合电容和第四耦合电容。MIM电容包括从上至下层叠设置的上极板219、介质层218和下极板217。第一顶层金属层201位于MIM电容上方,第一顶层金属层201通过第一导电通孔220连接MIM电容的上极板219。第一金属层205位于MIM电容的下方。第一金属层205内设有第二金属层221,第二金属层221位于第一金属层205沿厚度方向挖空的区域内,第二金属层221与第一金属层205之间由空隙隔开。第二金属层221通过第二导电通孔216连接MIM电容的下极板217。第一金属层205通过第一导电结构连接第一顶层金属层201,第一金属层205与MIM电容的下极板217之间设置有电容介质,使得第一金属层205、下极板217及其之间的电容介质形成第一耦合电容。第一场板层215位于第一金属层205下方;第一场板层215通过第三导电通孔211连接第二金属层221;第一场板层215与第一金属层205之间设置有电容介质,使得第一场板层215、第一金属层205及其之间的电容介质形成第二耦合电容。第二场板层207位于第一场板层215下方;第二场板层207通过第四导电通孔206连接第一金属层205。第二场板层207与第一场板层215之间设置有电容介质,使得第一场板层215、第二场板层207及其之间的电容介质形成第三耦合电容。第一栅极金属层208位于第二场板层207下方。第一场板层215和第二场板层207分别沿厚度方向挖空形成第一空腔和第二空腔,第五导电通孔212穿过第一空腔和第二空腔将第一栅极金属层208和第二金属层221进行连接。第一栅极金属层208和第二场板层207之间设置有电容介质,使得第一栅极金属层208、第二场板层207及其之间的电容介质形成第四耦合电容。其中,第一导电结构包括第一金属通孔204、第一金属连接层203和第二金属通孔202。第一金属层205通过第一金属通孔204连接第一金属连接层203,第一金属连接层203通过第二金属通孔202连接第一顶层金属层201。第一栅极金属层208背向MIM电容的一面依次通过第一场氧层209、第一外延层213设置在第一衬底210上。这些电容介质、导电通孔、导体结构和金属通孔在电容器中还起到连接支撑作用,使得MIM电容和各耦合电容形成整体的电容器。可选地,第二金属层221通过第一到地通孔214连接到第一衬底210。可选地,该第一衬底210为低阻衬底。可选地,MIM电容的上极板219通过第一顶层金属层201连接高压,MIM电容的下极板217连接低压。可选地,在第一金属层205内有多处沿厚度方向挖空的区域,这些区域内分别设置有第二金属层221,任意一个或多个第二金属层221通过第一到地通孔214连接到第一衬底,该第一到地通孔214伸入第一衬底210中。其中,第一金属连接层203与MIM电容的下极板217为同一层掩膜制成,第一金属层205和第二金属层221为同一层掩膜制成。
可选地,图2示出的结构可以是可重复堆叠的周期结构,例如在图2所示结构左侧设置沿第一到地通孔将图2所示结构向左水平旋转的结构,或,在图2所示结构右侧设置沿第一导体结构将图2所示结构向右水平旋转的结构。
多层金属场板是许多LDMOS器件的通用设计,可选地,利用制作LDMOS器件中的金属场板所使用的掩膜制作耦合电容的极板。本实施例的电容器适用于应用在集成有双层场板结构LDMOS器件的MMIC上。在MMIC上制作电容器时,便于利用制作双层场板结构LDMOS器件中的金属场板的掩膜(Mask)来制作耦合电容的场板层,并将其作为耦合电容的极板,即本实施例的第一场板层和第二场板层。这样,能够在不增加MMIC器件Mask及面积的前提下,有效提升电容密度。上述实施例利用场板-栅极金属层,场板-场板,场板-金属层,金属层-金属层的耦合电容极大的增加了单位面积内的电容容值。通过第二金属层向下打孔的方式降低薄层金属第一场板层和栅极金属层的接出电阻,提升电容的Q值。且由于利用场氧层垫高第一场板层,使得第一场板层离第一金属层更近,进一步提高了容值密度。
表1为具有三层金属两层场板结构的电容器与MIM电容的仿真对比,如表1所示,具有三层金属两层场板结构的电容器的容值密度为981pF/mm2,MIM电容的容值密度为225.9pF/mm2,相较MIM电容,具有三层金属两层场板结构的电容器的容值密度明显更高。
容值密度@2GHz(pF/mm2)
MIM电容 225.9
三层金属两层场板电容 981
表1具有三层金属两层场板结构的电容器与MIM电容的仿真对比耦合电容模块具体实施方式二:
在一些实施例中,耦合电容模块包括:第二顶层金属层、第三金属层、第三场板层、第四场板层和第二栅极金属层。其中,第三场板层和第四场板层形成第五耦合电容的一对极板,第二栅极金属层和第四场板层形成第六耦合电容的一对极板。两对极板内分别设置有电容介质,两对极板及各对极板内的电容介质构成了两对耦合电容。如图3所示,MMIC上设置的电容器形成在第二衬底310上,电容器从上到下依次设置MIM电容、第五耦合电容和第六耦合电容。MIM电容包括从上至下层叠设置的上极板319、介质层318和下极板317。第二顶层金属层301位于MIM电容上方,第二顶层金属层301通过第六导电通孔320连接MIM电容的上极板319。第三金属层316位于MIM电容的下方。第三金属层316通过第七导电通孔321连接MIM电容的下极板317。第三场板层315位于第三金属层316下方,第三场板层315通过第八导电通孔311连接第三金属层316。第四场板层307位于第三场板层315下方。第四场板层307通过第二导电结构连接第二顶层金属层301。第四场板层307与第三场板层315之间设置有电容介质,使得第三场板层315、第四场板307层及其之间的电容介质形成第五耦合电容。第二栅极金属层308位于第四场板层307下方。第三场板层315和第四场板层307分别沿厚度方向挖空形成第三空腔和第四空腔,第九导电通孔312穿过第三空腔和第四空腔将第二栅极金属层308和第三金属层316进行连接。第二栅极金属层308和第四场板层307之间设置有电容介质,使得第二栅极金属层308、第四场板层307及其之间的电容介质形成第六耦合电容。其中,第二导电结构包括第三金属通孔306、第二金属连接层305、第四金属通孔304、第三金属连接层303和第五金属通孔302。第四场板层307通过第三金属通孔306连接第二金属连接层305,第二金属连接层305通过第四金属通孔304连接第三金属连接层303,第三金属连接层303通过第五金属通孔302连接第二顶层金属层301。第二栅极金属层308背向MIM电容的一面依次通过第二场氧层309、第二外延层313设置在第二衬底310上。这些电容介质、导电通孔、导体结构和金属通孔在电容器中还起到连接支撑作用,使得MIM电容和各耦合电容形成整体的电容器。可选地,第三金属层316通过第二到地通孔314连接到第二衬底310。可选地,该第二衬底310为低阻衬底。可选地,MIM电容的上极板319通过第二顶层金属层301连接高压,MIM电容的下极板317连接低压。其中,第三金属连接层303与MIM电容的下极板317为同一层掩膜制成,第二金属连接层305和第三金属层316为同一层掩膜制成。
可选地,图3示出的结构可以是可重复堆叠的周期结构,例如在图3所示结构左侧设置沿第二到地通孔将图3所示结构向左水平旋转的结构,或,在图3所示结构右侧设置沿第二导体结构将图3所示结构向右水平旋转的结构。
多层金属场板是许多LDMOS器件的通用设计,可选地,利用制作LDMOS器件中的金属场板所使用的掩膜制作耦合电容的极板。本实施例的电容器适用于应用在集成有双层场板结构LDMOS器件的MMIC上。在MMIC上制作电容器时,便于利用制作双层场板结构LDMOS器件中的金属场板的掩膜(Mask)来制作耦合电容的场板层,并将其作为耦合电容的极板,即本实施例的第三场板层和第四场板层。这样,能够在不增加MMIC器件Mask及面积的前提下,有效提升电容密度。上述实施例利用场板-栅极金属层,场板-场板的耦合电容来提升容值密度,相比耦合电容模块具体实施方式一牺牲了场板-金属层,金属层-金属层的耦合电容,但由于第三金属层没有挖空,面积更大从而可以设置更多的连接通孔到第三场板层,能够降低薄层金属第三场板层的接触电阻,从而进一步提高电容Q值。
第三金属层通过第八导电通孔连接第三场板层、第三金属层通过第九导电通孔连接第二栅极金属层处的结构是为了加强薄层金属的连接,在略微牺牲容值密度的基础上提升器件Q值。如图6所示,在第三场板层315和第四场板层307的版图结构中设计镂空结构,在一个此接触结构中可同时实现栅极金属层和第三场板层的接出,第八导电通孔311打在第三场板层315上,第八导电通孔311围住的四个第九导电通孔312打在第二栅极金属层308上,第九导电通孔312与第四场板层307和第三场板层315没有连接。
耦合电容模块具体实施方式三:
在一些实施例中,耦合电容模块包括:第三顶层金属层、第四金属层、第五金属层、第五场板层、第六场板层、第七场板层和第三栅极金属层。其中,第四金属层和MIM电容的下极板形成第七耦合电容的一对极板,第五场板层和第六场板层形成第八耦合电容的一对极板,第六场板层和第七场板层形成第九耦合电容的一对极板,第三栅极金属层和第七场板层形成第十耦合电容的一对极板。四对极板内分别设置有电容介质,四对极板及各对极板内的电容介质构成了四对耦合电容。如图4所示,MMIC上设置的电容器形成在第三衬底411上,电容器从上到下依次设置MIM电容、第七耦合电容、第八耦合电容、第九耦合电容和第十耦合电容。MIM电容包括从上至下层叠设置的上极板420、介质层419和下极板423。第三顶层金属层401位于MIM电容上方,第三顶层金属层401通过第十导电通孔421连接MIM电容的上极板420。第四金属层405位于MIM电容的下方。第四金属层405内设有第五金属层418,第五金属层418位于第四金属层405沿厚度方向挖空的区域内,第五金属层418与第四金属层405之间由空隙隔开。第五金属层418通过第十一导电通孔422连接MIM电容的下极板423。第四金属层405通过第三导电结构连接第三顶层金属层401,第四金属层405与MIM电容的下极板423之间设置有电容介质,使得第四金属层405、下极板423及其之间的电容介质形成第七耦合电容。第五场板层417位于第四金属层405下方,第五场板层417通过第十二导电通孔412连接第四金属层405。第六场板层416位于第五场板层417下方,第六场板层416通过第十三导电通孔413连接第五金属层。第六场板层416与第五场板层417之间设置有电容介质,使得第五场板层417、第六场板层416及其之间的电容介质形成第八耦合电容。第七场板层407位于第六场板层416下方。第七场板层407通过第十四导电通孔406连接第四金属层405。第七场板层407与第六场板层416之间设置有电容介质,使得第六场板层416、第七场板层407及其之间的电容介质形成第九耦合电容。第三栅极金属层408位于第七场板层407下方。第六场板层416和第七场板层407分别沿厚度方向挖空形成第六空腔和第七空腔,第十五导电通孔414穿过第六空腔和第七空腔将第三栅极金属层408和第五金属层418进行连接。第三栅极金属层408和第七场板层407之间设置有电容介质,使得第三栅极金属层408、第七场板层407及其之间的电容介质形成第十耦合电容。其中,第三导电结构包括第六金属通孔404、第四金属连接层403和第七金属通孔402。第四金属层405通过第六金属通孔404连接第四金属连接层403,第四金属连接层403通过第七金属通孔402连接第三顶层金属层401。第三栅极金属层408背向MIM电容的一面依次通过第三场氧层409、第三外延层410设置在第三衬底411上。这些电容介质、导电通孔、导体结构和金属通孔在电容器中还起到连接支撑作用,使得MIM电容和各耦合电容形成整体的电容器。可选地,第五金属层418通过第三到地通孔415连接到第三衬底411。可选地,该第三衬底411为低阻衬底。可选地,MIM电容的上极板通过第三顶层金属层401连接高压,MIM电容的下极板423连接低压。可选地,在第四金属层405内有多处沿厚度方向挖空的区域,这些区域内分别设置有第五金属层418,任意一个或多个第五金属层418通过第三到地通孔415连接到第三衬底411,该第三到地通孔415伸入第三衬底411中。其中,第四金属连接层403与MIM电容的下极板423为同一层掩膜制成,第四金属层405和第五金属层418为同一层掩膜制成。
可选地,图4示出的结构可以是可重复堆叠的周期结构,例如在图4所示结构左侧设置沿第三到地通孔将图4所示结构向左水平旋转的结构,或,在图2所示结构右侧设置沿第三导体结构将图4所示结构向右水平旋转的结构。
本具体实施方式的电容器适用于应用在集成有三层场板结构LDMOS器件的MMIC上。在MMIC上制作电容器时,便于利用制作三层场板结构LDMOS器件中的金属场板的掩膜(Mask)来制作耦合电容的场板层,并将其作为耦合电容的极板,即本实施例的第五场板层、第六场板层和第七场板层。这样,能够在不增加MMIC器件Mask及面积的前提下,有效提升电容密度。上述具体实施方式中,第五场板层和第六场板层之间的介质层厚度更薄,远大于第四金属层和第六场板层之间距离的容值密度,所以相比耦合电容模块具体实施方式一、二,本具体实施方式会有更高的容值密度,但由于第五场板层也属于薄层金属,其电阻较大,所以Q值相比具体实施方式一会有所下降。
耦合电容模块具体实施方式四:
在一些实施例中,耦合电容模块包括:第四顶层金属层、第六金属层、第七金属层、第八场板层。其中,第六金属层和MIM电容的下极板形成第十一耦合电容的一对极板,第八场板层和第六金属层形成第十二耦合电容的一对极板。两对极板内分别设置有电容介质,两对极板及各对极板内的电容介质构成了两对耦合电容。如图5所示,MMIC上设置的电容器形成在第四衬底509上,电容器从上到下依次设置MIM电容、第十一耦合电容、第十二耦合电容。MIM电容包括从上至下层叠设置的上极板515、介质层514和下极板513。第四顶层金属层501位于MIM电容上方,第四顶层金属层501通过第十六导电通孔516连接MIM电容的上极板515。第六金属层505位于MIM电容的下方。第六金属层505内设有第七金属层512,第七金属层512位于第六金属层505沿厚度方向挖空的区域内,第七金属层512与第六金属层505之间由空隙隔开。第七金属层512通过第十七导电通孔517连接MIM电容的下极板513。第六金属层505通过第四导电结构连接第四顶层金属层501。第六金属层505与MIM电容的下极板513之间设置有电容介质,使得第六金属层505、下极板513及其之间的电容介质形成第十一耦合电容。第八场板层511位于第六金属层505下方。第八场板层511通过第十八导电通孔506连接第七金属层512。第八场板层511与第六金属层505之间设置有电容介质,使得第八场板层511、第六金属层505及其之间的电容介质形成第十二耦合电容。其中,第四导电结构包括第八金属通孔504、第五金属连接层503和第九金属通孔502。第六金属层505通过第八金属通孔504连接第五金属连接层503,第五金属连接层503通过第九金属通孔502连接第四顶层金属层501。第四栅极金属层501背向MIM电容的一面依次通过第四场氧层507、第四外延层508设置在第四衬底509上。这些电容介质、导电通孔、导体结构和金属通孔在电容器中还起到连接支撑作用,使得MIM电容和各耦合电容形成整体的电容器。可选地,第七金属层512通过第四到地通孔510连接到第四衬底509。可选地,该第四衬底509为低阻衬底。可选地,MIM电容的上极板515通过第四顶层金属层501连接高压,MIM电容的下极板513连接低压。可选地,在第六金属层505内有多处沿厚度方向挖空的区域,这些区域内分别设置有第七金属层512,任意一个或多个第七金属层512通过第四到地通孔510连接到第四衬底509,该第四到地通孔510伸入第四衬底509中。其中,第五金属连接层503与MIM电容的下极板513为同一层掩膜制成,第六金属层505和第七金属层512为同一层掩膜制成。
可选地,图5示出的结构可以是可重复堆叠的周期结构,例如在图5所示结构左侧设置沿第四到地通孔将图5所示结构向左水平旋转的结构,或,在图5所示结构右侧设置沿第四导体结构将图5所示结构向右水平旋转的结构。
本具体实施方式的电容器适用于应用在集成有单层场板结构LDMOS器件的MMIC上。在MMIC上制作电容器时,便于利用制作单层场板结构LDMOS器件中的金属场板的掩膜(Mask)来制作耦合电容的场板层,并将其作为耦合电容的极板,即本实施例的第八场板层。这样,能够在不增加MMIC器件Mask及面积的前提下,有效提升电容密度。相比耦合电容模块具体实施方式一、二和三,本耦合电容模块具体实施方式的容值密度会略低,但本具体实施方式能够兼容仅有单层场板的LDMOS工艺来提升电容容值密度。
在一些实施例中,MIM电容的介质层为SiN介质层。
在一些实施例中,耦合电容模块中的各电容介质均为氧化物层。例如,SiO2
在一些实施例中,耦合电容模块中的各栅极金属层为栅极上形成的金属硅化物。
在一些实施例中,利用制作LDMOS器件中的金属板或栅极金属层所使用的掩膜制作耦合电容的极板。
示例性地,对于一个1700A SiN介质的MIM电容,其理论容值密度可有平行板电容器公式算出:约为400pF/mm2,一个氧化层介质(SiO2)厚度为800A的栅极金属硅化物-场板耦合电容可达400pF/mm2左右,一个氧化层介质(SiO2)厚度为1300A的场板1-场板2耦合电容可达270pF/mm2左右,可见使用金属场板作为极板可使电容容值密度翻倍。除了场板-场板的电容,同理场板-金属,金属-金属,场板-金属硅化物之间的电容也可以进一步增加电容的容值密度。
实施例二:
本申请实施例提供一种集成电路,包括衬底、外延层和上述的电容器。外延层设置在衬底上,电容器设置在外延层上。
进一步地,电容器和外延层之间还设置有场氧层。使用场氧层LOCOS能够垫高场板层整体结构,从而增加容值密度。
进一步的,集成电路还包括LDMOS器件。LDMOS器件包括至少一个金属场板。电容器的耦合电容模块中至少一个极板利用制作金属场板的掩膜制成。
示例性地,集成电路为单片微波集成电路,单片微波集成电路上集成有LDMOS器件、MIM电容和耦合电容模块。
实施例三:
如图7所示,本申请实施例提供一种制作电容器的方法,包括以下步骤:
步骤S101.形成包括至少一个耦合电容的耦合电容模块。
步骤S102.在耦合电容模块上形成MIM电容,使得每个耦合电容分别与MIM电容并联;每个耦合电容的各极板在MIM电容厚度方向上处于不同高度。
示例性地,对应耦合电容模块具体实施方式一的耦合电容模块,如图8所示采用如下步骤制作电容器:
步骤S201.在第一衬底上的第一外延层上形成第一场氧层,在第一场氧层上淀积并刻蚀栅极,在栅极上淀积并刻蚀金属硅化物。步骤S201所获得的结构如图9所示,包括从上往下依次层叠的第一栅极金属层208、第一场氧层209、第一外延层213和第一衬底210。
步骤S202.在金属硅化物上形成第一场板层和第二场板层,第一场板层和第二场板层间、第二场板层与金属硅化物间均设置电容介质,这些电容介质均为氧化硅。步骤S202所获得的结构如图10所示,第二场板层207设置在第一栅极金属层208上方,第一场板层215设置在第二场板层207上方。第二场板层207和第一栅极金属层208之间设置有氧化硅介质,第一场板层215和第二场板层207之间也设置有氧化硅介质。
步骤S203.在步骤S202形成的结构上形成第三导电通孔、第四导电通孔、第五导电通孔及第一到地通孔。步骤S203所获得的结构如图11所示,第三导电通孔211设置在第一场板层215上,第四导电通孔206设置在第二场板层207上,第一场板层215和第二场板层207分别沿厚度方向挖空形成第一空腔和第二空腔,第五导电通孔212穿过第一空腔和第二空腔设置在第一栅极金属层208上。
步骤S204.在步骤S203形成的结构上形成金属层次和MIM电容,获得如图2所示的电容器。
具体地,步骤S204包括:
在第三导电通孔、第四导电通孔、第五导电通孔及第一到地通孔上形成第一金属层和第二金属层,第一金属层内设有第二金属层,第二金属层位于第一金属层沿厚度方向挖空的区域内,第二金属层与第一金属层之间由空隙隔开。第一场板层通过第三导电通孔连接第二金属层;第二场板层通过第四导电通孔连接第一金属层。第五导电通孔穿过第一空腔和第二空腔将第一栅极金属层和第二金属层进行连接。在第二金属层上设置第二导电通孔,在第一金属层上设置第一金属通孔。在第二导电通孔上方设置MIM电容,并在第一金属通孔上方设置第一金属连接层。其中第二导电通孔与MIM电容的下极板连接。在MIM电容的上极板上设置第一导电通孔,在第一金属连接层的上方设置第二金属通孔。在第一导电通孔的上方设置第一顶层金属层,该第一顶层金属层通过第二金属通孔与第一金属连接层连接。
在本申请及其实施例的描述中,需要理解的是,术语“顶”、“底”、“高度”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
在本申请及其实施例中,除非另有明确的规定和限定,术语“设置”、“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接,还可以是通信;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请及其实施例中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度小于第二特征。
上文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开,上文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本申请。此外,本申请可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。此外,本申请提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
尽管已描述了本申请的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然,本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。

Claims (16)

1.一种电容器,其特征在于,包括:
MIM电容;
耦合电容模块,包括至少一个耦合电容,每个所述耦合电容分别与所述MIM电容并联;每个所述耦合电容的各极板在MIM电容厚度方向上处于不同高度。
2.根据权利要求1所述的电容器,其特征在于,所述耦合电容模块包括:
至少一层金属层和至少一层场板层,至少一层场板层和一层金属层形成耦合电容。
3.根据权利要求2所述的电容器,其特征在于,与距离MIM电容最近的一层金属层与所述MIM电容的极板形成耦合电容。
4.根据权利要求2或3所述的电容器,其特征在于,在有多层场板层的情况下,相邻的场板层形成耦合电容。
5.根据权利要求4所述的电容器,其特征在于,所述耦合电容模块还包括:
栅极金属层,距离所述栅极金属层最近的一层场板层与所述栅极金属层形成耦合电容。
6.根据权利要求3所述的电容器,其特征在于,所述耦合电容模块包括一层金属层和一层场板层;
所述金属层和所述MIM电容的极板形成耦合电容;所述场板层和所述金属层形成耦合电容。
7.根据权利要求5所述的电容器,其特征在于,所述耦合电容模块包括一层金属层、两层场板层和一层栅极金属层;
所述金属层和所述MIM电容的极板形成耦合电容;
距离所述金属层最近的场板层和所述金属层形成耦合电容;
两层场板层形成耦合电容;
距离所述栅极金属层最近的场板层和所述栅极金属层形成耦合电容。
8.根据权利要求5所述的电容器,其特征在于,所述耦合电容模块包括两层场板层和一层栅极金属层;
两层场板层形成耦合电容;
距离所述栅极金属层最近的场板层和所述栅极金属层形成耦合电容。
9.根据权利要求5所述的电容器,其特征在于,所述耦合电容模块包括一层金属层、三层场板层和一层栅极金属层;
所述金属层和所述MIM电容的极板形成耦合电容;
距离所述金属层最近的场板层和所述金属层形成耦合电容;
相邻的两层场板层分别形成耦合电容;
距离所述栅极金属层最近的场板层和所述栅极金属层形成耦合电容。
10.根据权利要求6所述的电容器,其特征在于,所述耦合电容模块包括:
第四顶层金属层,位于所述MIM电容上方,所述第四顶层金属层通过第十六导电通孔连接所述MIM电容的上极板;
第六金属层,位于所述MIM电容的下方;所述第六金属层内设有第七金属层,所述第七金属层位于所述第六金属层沿厚度方向挖空的区域内,所述第七金属层与所述第六金属层之间由空隙隔开;所述第七金属层通过第十七导电通孔连接所述MIM电容的下极板;所述第六金属层通过第四导电结构连接所述第四顶层金属层,所述第六金属层与所述MIM电容的下极板之间设置有电容介质,使得所述第六金属层、所述下极板及其之间的电容介质形成第十一耦合电容;
第八场板层,位于所述第六金属层下方;所述第八场板层通过第十八导电通孔连接所述第七金属层;所述第八场板层与所述第六金属层之间设置有电容介质,使得所述第八场板层、所述第六金属层及其之间的电容介质形成第十二耦合电容。
11.根据权利要求7所述的电容器,其特征在于,所述耦合电容模块包括:
第一顶层金属层,位于所述MIM电容上方,所述第一顶层金属层通过第一导电通孔连接所述MIM电容的上极板;
第一金属层,位于所述MIM电容的下方;所述第一金属层内设有第二金属层,所述第二金属层位于所述第一金属层沿厚度方向挖空的区域内,所述第二金属层与所述第一金属层之间由空隙隔开;所述第二金属层通过第二导电通孔连接所述MIM电容的下极板;所述第一金属层通过第一导电结构连接所述第一顶层金属层,所述第一金属层与所述MIM电容的下极板之间设置有电容介质,使得所述第一金属层、所述下极板及其之间的电容介质形成第一耦合电容;
第一场板层,位于所述第一金属层下方;所述第一场板层通过第三导电通孔连接所述第二金属层;所述第一场板层与所述第一金属层之间设置有电容介质,使得所述第一场板层、所述第一金属层及其之间的电容介质形成第二耦合电容;
第二场板层,位于所述第一场板层下方;所述第二场板层通过第四导电通孔连接所述第一金属层;所述第二场板层与所述第一场板层之间设置有电容介质,使得所述第一场板层、所述第二场板层及其之间的电容介质形成第三耦合电容;
第一栅极金属层,位于所述第二场板层下方;所述第一场板层和所述第二场板层分别沿厚度方向挖空形成第一空腔和第二空腔,第五导电通孔穿过所述第一空腔和第二空腔将所述第一栅极金属层和所述第二金属层进行连接;所述第一栅极金属层和所述第二场板层之间设置有电容介质,使得所述第一栅极金属层、所述第二场板层及其之间的电容介质形成第四耦合电容。
12.根据权利要求8所述的电容器,其特征在于,所述耦合电容模块包括:
第二顶层金属层,位于所述MIM电容上方,所述第二顶层金属层通过第六导电通孔连接所述MIM电容的上极板;
第三金属层,位于所述MIM电容的下方;所述第三金属层通过第七导电通孔连接所述MIM电容的下极板;
第三场板层,位于所述第三金属层下方;所述第三场板层通过第八导电通孔连接所述第三金属层;
第四场板层,位于所述第三场板层下方;所述第四场板层通过第二导电结构连接所述第二顶层金属层;所述第四场板层与所述第三场板层之间设置有电容介质,使得所述第三场板层、所述第四场板层及其之间的电容介质形成第五耦合电容;
第二栅极金属层,位于所述第二场板层下方;所述第三场板层和所述第四场板层分别沿厚度方向挖空形成第三空腔和第四空腔,第九导电通孔穿过所述第三空腔和第四空腔将所述第二栅极金属层和所述第三金属层进行连接;所述第二栅极金属层和所述第四场板层之间设置有电容介质,使得所述第二栅极金属层、所述第四场板层及其之间的电容介质形成第六耦合电容。
13.根据权利要求9所述的电容器,其特征在于,所述耦合电容模块包括:
第三顶层金属层,位于所述MIM电容上方,所述第三顶层金属层通过第十导电通孔连接所述MIM电容的上极板;
第四金属层,位于所述MIM电容的下方;所述第四金属层内设有第五金属层,所述第五金属层位于所述第四金属层沿厚度方向挖空的区域内,所述第五金属层与所述第四金属层之间由空隙隔开;所述第五金属层通过第十一导电通孔连接所述MIM电容的下极板;所述第四金属层通过第三导电结构连接所述第三顶层金属层,所述第四金属层与所述MIM电容的下极板之间设置有电容介质,使得所述第四金属层、所述下极板及其之间的电容介质形成第七耦合电容;
第五场板层,位于所述第四金属层下方;所述第五场板层通过第十二导电通孔连接所述第四金属层;
第六场板层,位于所述第五场板层下方;所述第六场板层通过第十三导电通孔连接所述第五金属层;所述第六场板层与所述第五场板层之间设置有电容介质,使得所述第五场板层、所述第六场板层及其之间的电容介质形成第八耦合电容;
第七场板层,位于所述第六场板层下方;所述第七场板层通过第十四导电通孔连接所述第四金属层;所述第七场板层与所述第六场板层之间设置有电容介质,使得所述第六场板层、所述第七场板层及其之间的电容介质形成第九耦合电容;
第三栅极金属层,位于所述第七场板层下方;所述第六场板层和所述第七场板层分别沿厚度方向挖空形成第六空腔和第七空腔,第十五导电通孔穿过所述第六空腔和第七空腔将所述第三栅极金属层和所述第五金属层进行连接;所述第三栅极金属层和所述第七场板层之间设置有电容介质,使得所述第三栅极金属层、所述第七场板层及其之间的电容介质形成第十耦合电容。
14.一种集成电路,其特征在于,包括:
衬底;
外延层,设置在所述衬底上;
如权利要求1至13任一项所述的电容器,设置在所述外延层上。
15.根据权利要求14所述的集成电路,其特征在于,所述电容器和所述外延层之间还设置有场氧层。
16.根据权利要求14所述的集成电路,其特征在于,所述集成电路还包括:
LDMOS器件;所述LDMOS器件包括至少一个金属场板;
所述电容器的耦合电容模块中至少一个极板利用制作所述金属场板的掩膜制成。
CN202311861424.2A 2023-12-29 2023-12-29 电容器及集成电路 Pending CN117810211A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311861424.2A CN117810211A (zh) 2023-12-29 2023-12-29 电容器及集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311861424.2A CN117810211A (zh) 2023-12-29 2023-12-29 电容器及集成电路

Publications (1)

Publication Number Publication Date
CN117810211A true CN117810211A (zh) 2024-04-02

Family

ID=90426521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311861424.2A Pending CN117810211A (zh) 2023-12-29 2023-12-29 电容器及集成电路

Country Status (1)

Country Link
CN (1) CN117810211A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119628408A (zh) * 2024-11-14 2025-03-14 北京中科银河芯科技有限公司 一种电荷泵升压电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119628408A (zh) * 2024-11-14 2025-03-14 北京中科银河芯科技有限公司 一种电荷泵升压电路

Similar Documents

Publication Publication Date Title
TWI400731B (zh) 電容元件及其製造方法
CN101410944A (zh) 高成品率高密度芯片上电容器设计
TWI761540B (zh) 分佈式lc濾波器結構
US20210327867A1 (en) Integrated rc architecture, and methods of fabrication thereof
CN202905470U (zh) 多层硅基电容器电极连接结构
CN101390211B (zh) 三维集成电容结构
CN117810211A (zh) 电容器及集成电路
US7061746B2 (en) Semiconductor component with integrated capacitance structure having a plurality of metallization planes
CN104022015A (zh) Mim双电容器结构及其制造方法
CN105575945A (zh) 一种mom电容及其制作方法
US8154847B2 (en) Capacitor structure
CN103700645A (zh) Mom电容及其制作方法
CN101419969A (zh) 金属-氧化物-金属电容结构
US7190014B2 (en) Vertically-stacked plate interdigital capacitor structure
CN117542843A (zh) 电容结构、电容结构制作方法及其应用
CN115295525A (zh) 一种半导体封装结构及其制备方法
CN115249685B (zh) 半导体结构及其形成方法
US7502218B2 (en) Multi-terminal capacitor
CN101305449B (zh) 电容器结构及其制造方法
CN101677100A (zh) 电容元件及其制造方法
CN118280965A (zh) 电容器件及其形成方法
JP2018073888A (ja) 電子部品およびその製造方法
CN117476595A (zh) 电容器件及其形成方法
CN118613148B (zh) 一种电容器件及电容器件的制造方法
CN117497512A (zh) 电容器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination