[go: up one dir, main page]

TWI408735B - 半導體元件的製造方法 - Google Patents

半導體元件的製造方法 Download PDF

Info

Publication number
TWI408735B
TWI408735B TW098115789A TW98115789A TWI408735B TW I408735 B TWI408735 B TW I408735B TW 098115789 A TW098115789 A TW 098115789A TW 98115789 A TW98115789 A TW 98115789A TW I408735 B TWI408735 B TW I408735B
Authority
TW
Taiwan
Prior art keywords
hard mask
mask layer
layer
forming
semiconductor device
Prior art date
Application number
TW098115789A
Other languages
English (en)
Other versions
TW201011815A (en
Inventor
廖舜章
鍾昇鎮
鄭光茗
莊學理
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201011815A publication Critical patent/TW201011815A/zh
Application granted granted Critical
Publication of TWI408735B publication Critical patent/TWI408735B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0275—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline semiconductor source or drain regions resulting in recessed gates, e.g. forming raised source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/608—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having non-planar bodies, e.g. having recessed gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H10D64/669—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers the conductor further comprising additional layers of alloy material, compound material or organic material, e.g. TaN/TiAlN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

半導體元件的製造方法
本發明係有關於一種IC電路元件，且特別是有關於一種高介電常數金屬閘極結構及一種IC電路元件的形成方法。
隨著積體電路尺寸不斷的減小，半導體工業已試著使用許多方法來滿足其需求。其中一種方法即為使用高介電常數材料作為閘極電極。高介電常數閘極介電質為包含介電常數較傳統閘極介電質(例如二氧化矽)高的介電材料。高介電常數閘極介電質可在相似的等效氧化層厚度(EOT)下提供一較厚的閘極介電層(例如相對於二氧化矽)。此較厚的介電層可加強可靠度及有較低的漏電流(leakage currents)。在半導體製造的最近趨勢為使用金屬閘極技術。金屬閘極的電阻可低於傳統多晶矽閘極，且可與位於其下方的高介電常數介電質相容。
然而，使用高介電常數介電質加上金屬閘極結構的製程面臨了挑戰。“後閘極”(gate last)製程的發展可用於減少最後閘極結構損壞的風險，例如在高溫製程中形成閘極堆疊。一後閘極製程包含在基材上形成虛置閘極結構(dummy gate structure)，此虛置閘極結構包含可被金屬閘極結構替換的犧牲閘極結構。然而，仍然有許多問題存在於後閘極製程中，例如關於在閘極之間的化學機械研磨(CMP)製程及層間介電層(ILD)的沉積(例如減少空洞)。
因此，業界需要的是一形成閘極結構的改良方法。
在一實施例中，本發明提供一種半導體元件的製造方法，包含：提供一基材，其上設置有一虛置閘極結構(dummy gate structure)；形成一硬罩幕層於該虛置閘極結構上；沉積一介電層；平坦化該介電層並使用該硬罩幕層作為一停止層；及移除該硬罩幕層。
在另一實施例中，本發明提供提供一種半導體元件的製造方法，包含：提供一基材，其上設置有一虛置閘極結構；形成一第一及一第二硬罩幕層於該虛置閘極結構上；形成一應變區(strained region)於該虛置閘極結構旁；在形成該應變區後移除該第二罩幕層；在移除該第二罩幕層後，於該應變區中形成一源極及一汲極區；沉積一介電層；及使用該第一硬罩幕層作為一停止層來移除至少一部份該介電層。
在一實施例中，本發明提供一種半導體元件的製造方法，包括：形成一犧牲多晶矽閘極於一基材上，其中在該基材上形成該犧牲多晶矽閘極包含使用一第一及一第二硬罩幕層至少其一來圖案化該犧牲多晶矽層；形成一源極及一汲極區於該犧牲多晶矽閘極旁；形成一接觸點於該源極及該汲極區上，其中該接觸點的形成包含使用該第一及該第二硬罩幕層至少其一來防止矽化物形成在該犧牲多晶矽閘極上。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
以下將先說明在一基材上形成半導體元件的製程，且特別是有關於形成閘極結構的說明。在本說明書的各種例子中可能會出現重複的元件符號以便簡化描述，但這不代表在各個實施例及/或圖示之間有何特定的關連。再者，當提到某一層在另一層“之上”或“上方”，可代表兩層之間直接接觸或中間更插有其他元件或膜層。
第1圖顯示本發明提供一實施例形成閘極電極的方法100。第2圖至第9圖為依照第1圖之製造步驟相對應的製程剖面示意圖。方法100可包含部分或完整之積體電路的製程，包含靜態隨機存取記憶體(Static Random Access Memory;SRAM)及/或其他邏輯電路、被動元件例如電阻、電容及電感(inductor)，及主動元件例如P通道場效電晶體(P-channel field effect transistor;PFE\T)、N通道場效電晶體(N-channel field effect transistor;NFET)，金氧半場效電晶體(MOSFET)、互補型金氧半場效(CMOS)電晶體、雙極電晶體(bipolar transistors)、高功率電晶體(high voltage transistor)、高頻電晶體(high frequency transistors)、其他記憶胞(memory cells)或其他合適的元件。本方法100包含一後閘極(gate last)製程用以製造高介電常數金屬閘極結構。
本方法100之起始步驟102為提供一基材例如晶圓。此基材包含一虛置閘極結構形成於其上。第一及第二硬罩幕層形成在此虛置閘極結構上。此虛置閘極結構可為在一後閘極(金屬閘極)製程中所形成之犧牲多晶矽閘極結構。在一實施例中，此第一硬罩幕層包含氮化矽。在一實施例中，此第二硬罩幕層包含一氧化物(例如氧化矽)。此第一及/或第二硬罩幕層可在形成虛置閘極結構時作為罩幕的元件(例如圖案化)。例如，可沉積一多晶矽層，然後形成第一硬罩幕層及第二硬罩幕層於此多晶矽層上。可藉由像是旋轉塗佈光阻、圖案化此光阻、蝕刻此光阻以提供圖案、使用此光阻圖案作為罩幕來圖案化此第一硬罩幕層及/或第二硬罩幕層(例如蝕刻或其他合適處理方式)。
第2圖顯示提供一基材202。在一實施例中，此基材202包含一晶體結構的矽基材(例如晶圓)。此基材202可包含各種習知且依照需求設計配置的摻質(dopant)，例如p型基材或n型基材。在另一些實施例中，此基材202可包含其他元素半導體例如鍺及鑽石。或者，此基材202可包含化合物半導體例如碳化矽(SiC)、砷化鎵(GaAs)、砷化銦(InAs)或磷化銦(InP)。此外，此基材202可包含一磊晶層(epitaxial layer;epi layer)，其可藉由應變效應以增進效能，及/或包含絕緣層上覆矽(Silicon on Insulator；SOI)結構。此基材202包含多個隔離區域，例如淺溝槽隔離(STI)結構204。此淺溝槽隔離(STI)結構204定義出第一元件區域206及第二元件區域208。淺溝槽隔離(STI)結構204可包含氧化矽、氮化矽、氮氧化矽、含氟摻雜矽玻璃(FSG)及/或一低介電常數材料。除了淺溝槽隔離(STI)之外，其他的隔離方法及/或元件也可適用。此淺溝槽隔離結構204可使用像是反應式離子蝕刻(reactive ion etch;RIE)的製程形成溝槽，接著將此溝槽填滿介電材料然後進行化學機械研磨(CMP)製程。
在一實施例中，此第一元件區域206包含一PMOS元件區域及此第二元件區域包含一NMOS元件區域，不過有可能是任何結構。虛置閘極結構210係設置在基材202上。此虛置閘極結構210可包含多晶矽。此虛置閘極結構210可使用像是沉積、微影技術(photolithography)(例如使用光阻圖案化)、蝕刻及/或其他合適製程來形成。此虛置閘極結構210可藉由使用硬罩幕層212及/或214作為罩幕元件來形成(例如圖案化)。
多個膜層可位於虛置閘極結構210之下方，包含像是界面層、閘極介電層、蓋層及/或其他合適的膜層。界面層可包含矽、氧及/或氮。在一實施例中，此界面層為二氧化矽。界面層可用原子層沉積(ALD)或其他合適的製程形成。閘極介電層包含一高介電常數材料。在一實施例中，此高介電常數介電材料包含氧化鉿(HfO2 )。在其他例子中，此高介電常數介電質包含HfSiO、HfSiON、HfTaO、HfTiO、HfZrO或前述之組合，及/或其他合適的材料。一蓋層可形成在此閘極介電層上。此蓋層可包含一金屬氧化物層，例如La2 O3 、DyO、Al2 O3 及/或其他合適材料。在一實施例中，蓋層可對隨後形成之金屬閘極的功函數造成影響。
第2圖顯示第一硬罩幕層212及第二硬罩幕層214設置在虛置閘極結構210上。在一實施例中，此第一硬罩幕層212包含氮化矽。在一實施例中，此第二硬罩幕層214包含一氧化物。
步驟104為在基材中形成一應變區(strained region)。此應變區可增加基材中電子或電洞的遷移率。因此，可增進與此應變區相連之元件的效能。在一實施例中，一應變區形成在一元件(例如一PMOS元件)的源/汲極區中。此應變區可包含鍺化矽(SiGe)區。此鍺化矽區可用磊晶成長製程來形成。此應變區可鄰近虛置閘極且與其間隔一段距離。虛置間隔元件可用於控制此應變區的位置。
第3圖顯示虛置間隔元件302形成在基材202上。虛置間隔元件及罩幕層304可保護此元件區域208。此罩幕層304可與虛置間隔元件302同時形成且大抵與虛置間隔元件302相同。虛置間隔元件302可形成在此包含虛置閘極結構210(及下方膜層)的閘極結構之兩側。此虛置元件302可由氧化矽、氮化矽、氮氧化矽、碳化矽、氟摻雜玻璃(FSG)、低介電常數材料或前述之組合，及/或其他合適材料形成。虛置間隔元件302可擁有一多層結構，例如包含一或多個襯層(liner layers)。這些襯層可包含一介電材料，像是二氧化矽、氮化矽及/或其他合適材料。虛置間隔元件302的形成方法包含沉積適當的介電材料及對此材料做一非等向性蝕刻以形成虛置間隔元件302的輪廓。
應變區306為形成在基材202中(例如在基材中沒有被罩幕層304及虛置間隔元件302遮蓋的區域)。此應變區306包含鍺化矽，例如磊晶的鍺化矽。以第3圖所示為例，虛置隔離元件302確保了應變區306與虛置閘極結構210的隔離；此應變區306大抵沿著此虛置隔離元件的邊緣對齊。在一實施例中，此應變區306提供一應變區讓第一區域206中的一PMOS元件的源/汲極可在此形成。可犧牲此虛置間隔元件302(例如在應變區306成長後將其移除)。
步驟106接著為移除一罩幕層，例如從基材中移除在步驟102形成的第二硬罩幕層。在一實施例中，可移除一包含氧化物的硬罩幕層。可用濕蝕刻製程或乾蝕刻製程(例如RIE，電漿蝕刻)及/或其他合適製程將此硬罩幕層移除。第4圖顯示將第3圖中虛置間隔元件302(及罩幕層304)移除後的結構。第二硬罩幕層214也已被移除。閘極結構400包含此虛置閘極結構210及硬罩幕層212。因此，此閘極結構400可包含一縮減的高度(相對於第2圖及第3圖所描述之閘極結構，係包含虛置閘極結構210、硬罩幕層212及硬罩幕層214)。
步驟108為形成源極及汲極區。可依照電晶體結構的需求來佈植P型或N型的摻質或雜質進入基材中以形成此源/汲極區。此源/汲極元件可使用包括微影技術(photolithography)、離子佈植、擴散及/或其他合適製程形成。步驟108可包含下列所述的一或多個製程。
步驟108可起始於形成輕摻雜汲極(low dose drain;LDD)區。此輕摻雜汲極區可藉由佈植摻質進入鄰近於閘極結構的基材中來形成。依方法100所製造之閘極結構，其高度在此可為一縮減後的高度。此縮減後的高度可減少進行輕摻雜汲極(LDD)佈植時的遮影效應(shadow effect)。
進行輕摻雜汲極(LDD)佈植之後，步驟108可包含形成間隔元件。此間隔元件可形成在虛置閘極結構之兩側且遮蓋基材中的輕摻雜汲極部分。在此間隔物形成後，可進行源極及汲極的佈植。此源極及汲極的形成可包含使用一或多種的摻質進行離子佈植，例如使用硼、磷及/或其他合適的摻質。
第5圖顯示間隔物502可在進行輕摻雜汲極(LDD)佈植之後(如果有)形成於基材上。此間隔物502可形成在此包含虛置閘極結構210(及下方膜層)的閘極結構之兩側。此間隔物可由氧化矽、氮化矽、碳化矽、氟摻雜矽玻璃(FSG)、低介電常數材料或前述之組合及/或其他合適材料形成。此間隔物502可擁有一多層結構，例如包含一或多個襯層。這些襯層可包含一介電材料，例如氧化矽、氮化矽及/或其他合適材料。間隔物502的形成方法包含沉積適當的介電材料及對此材料做一非等向性蝕刻以形成間隔物502的輪廓。汲/源極區504/506(例如源/汲極佈植提供在基材中的摻雜區域)設置在基材202中，大抵對齊間隔物502。在PMOS元件中，此源/汲極區504可包含硼或其他合適的P型摻質。在NMOS元件中，此源/汲極區506可包含磷、砷或其他合適的N型摻質。值得注意的是，此源/汲極區佈植504與設置於基材中202的區域206中的一元件相關，且該元件至少部分位於應變區306中。
步驟108可包含形成設置在此源/汲極區上的接觸元件。此接觸點(contacts)可包含矽化鎳(nickel silicide)、矽化鈷(cobalt silicide)、矽化鎢(tungsten silicide)、矽化鉭(tantalum silicide)、矽化鈦(titanium silicide)、矽化鉑(platinum silicide)、矽化鉺(erbium silicide)、矽化鈀(palladium silicide)或前述之組合。依第6圖所示為例，接觸點602為設置在此基材上並且與汲/源極區504/506相接觸。在一實施例中，此接觸點602包含矽化鎳。可藉由一自對準矽化(salicide)製程使此接觸點602形成在源/汲極區域504及/或506上。硬幕罩層212可防止矽化物形成在虛置閘極結構210上。
步驟110為在基材上形成層間介電層(ILD)。可用層間介電層材料進行沉積以形成一覆蓋層。化學機械研磨(CMP)製程可用於平坦化此層間介電層。在一實施例中，第一硬罩幕層(在第2圖中所述)可用於作為此CMP製程的停止層。第7圖為顯示為層間介電層702的形成。此介電層702可用可由化學氣相沉積(CVD)、高密度電漿CVD、旋塗(spin-on)、濺鍍(sputtering)或其他合適方法形成。此介電層可包含氧化矽、氮氧化矽或一低介電常數材料。在一實施例中，此介電層702為一高密度電漿(high density plasma;HDP)介電質。硬罩幕層212可用於作為化學機械研磨(CMP)製程的停止層以提供此介電層702。在一實施例中，此硬罩幕層212包含氮化矽。值得注意的是閘極結構400包含虛置閘極結構212及硬罩幕層212，而此閘極結構的高度可降低兩個閘極結構之間的開口之深寬比(例如在基材202中，區域206的閘極與區域208的閘極之間的間隙)。因此，可使介電層702填充間隙的效果較佳(例如減少空洞)。
步驟112為移除第一硬幕罩層。在一實施例中，可繼續使用如步驟110所述之化學機械研磨(CMP)製程將第一硬幕罩層移除(過研磨步驟)。以第8圖所示為例，部分的介電層702被移除後，此介電層702與虛置閘極結構210共平面。第一硬幕罩層已被移除。
步驟114為形成一金屬閘極結構。如步驟102所述之虛置閘極結構將從基材上移除。此虛置閘極結構可用濕蝕刻、乾蝕刻(例如RIE、電漿蝕刻)及/或其他合適製程來移除。第9圖所顯示為移除虛置閘極結構210而留下溝槽902。金屬閘極可形成在此溝槽902中。
此金屬閘極可包含一或多層，係包含鈦、氮化鈦(TiN)、氮化鉭(TaN)、鉭、碳化鉭(TaC)、氮矽化鉭(TaSiN)、鎢、氮化鎢(WN)、氮化鉬(MoN)、氮氧化鉬(MoON)、氧化釕(RuO2 )或前述之組合。此閘極可包含一或多層，可由物理氣相沉積(PVD)、化學氣相沉積(CVD)、原子層沉積(ALD)、電鍍(plating)及/或其他合適製程形成。在一些實施例中，此金屬材料可包含沉積P型金屬材料及N型金屬材料。P型金屬材料成分可包含例如釕、鈀、鉑、鈷、鎳、導電金屬氧化物及/或其他合適材料。N型金屬材料成分包含例如鉿、鋯、鈦、鉭、鋁、金屬碳化物(例如碳化鉿、碳化鋯、碳化鉿、碳化鈦、碳化鋁)、鋁化物(aluminides)及/或其他合適材料。在一實施例中，一金屬閘極形成在基材202中區域208的溝槽902內並包含N型金屬。在一實施例中，一金屬閘極形成在基材202中區域206的溝槽902內並包含P型金屬。除了功函數金屬之外亦可沉積其他材料例如填充金屬，可包含氮化鈦、鎢、鈦、鋁、鉭、氮化鉭、鈷、銅、鎳及/或其他合適材料。此金屬閘極可包含及/或位於蓋層、閘極介電層、界面層及/或其他合適的膜層之上。
在一些實施例中，方法100可繼續更進一步的製程步驟，像是形成內連線、蓋層及/或其他合適的元件。
綜上所述，本發明提供了使用後閘極製程製造金屬閘極結構的方法。本方法使用虛置閘極結構使層間介電層對間隙的填充效果較佳。此虛置閘極堆疊也包含一高度用以防止在進行佈植製程(例如輕摻雜汲極；LDD)的遮影效應(shadow effect)。本方法也可防止矽化物形成在虛置閘極結構上(例如在犧牲多晶矽上)。矽化物的成長可能會使化學機械研磨(CMP)在平坦化層間介電層時造成問題。最後，本方法以硬罩幕層作為化學機械研磨(CMP)製程在平坦化層間介電層時之良好的停止層。
雖然本發明已以數個較佳實施如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
202．．．基材
204．．．淺溝槽隔離(STI)結構
206．．．第一元件區域
208．．．第二元件區域
210．．．虛置閘極結構
212．．．第一硬罩幕層
214．．．第二硬罩幕層
302．．．虛置間隔元件
306．．．應變區
400．．．閘極結構
502．．．間隔物
504．．．含P型摻質之源/汲極區
506．．．含N型摻質之源/汲極區
602．．．接觸點
702．．．層間介電層
902．．．溝槽
第1圖為一實施例之流程圖，用以說明形成一閘極結構的方法。
第2～9圖為一系列與第1圖之流程步驟相對應之半導體元件剖面圖。
202．．．基材
206．．．第一元件區域
208．．．第二元件區域
210．．．虛置閘極結構
212．．．第一硬罩幕層
306．．．應變區
504．．．含P型摻質之源/汲極區
506．．．含N型摻質之源/汲極區
602．．．接觸點
702．．．層間介電層

Claims (12)

  1. 一種半導體元件的製造方法，包含：提供一基材，其上設置有一虛置閘極結構；形成一第一及一第二硬罩幕層於該虛置閘極結構上；形成一應變區(strained region)於該虛置閘極結構旁；在形成該應變區後移除該第二硬罩幕層；在移除該第二硬罩幕層後，於該應變區中形成一源極及一汲極區；沉積一介電層；及使用該第一硬罩幕層作為一停止層來移除至少一部份該介電層。
  2. 如申請專利範圍第1項所述之半導體元件的製造方法，更包含繼續該移除步驟超過該停止層以移除該第一硬罩幕層。
  3. 如申請專利範圍第1項所述之半導體元件的製造方法，其中該應變區的形成包含磊晶成長一鍺化矽區。
  4. 如申請專利範圍第1項所述之半導體元件的製造方法，其中至少一部份該介電層的移除包含一化學機械研磨(CMP)製程。
  5. 如申請專利範圍第1項所述之半導體元件的製造方法，其中該源極及汲極的形成包含佈植P型摻質。
  6. 如申請專利範圍第1項所述之半導體元件的製造方法，更包含： 移除該虛置閘極結構及形成一金屬閘極。
  7. 一種半導體元件的製造方法，包括：形成一犧牲多晶矽閘極於一基材上，其中在該基材上形成該犧牲多晶矽閘極包含使用一第一及一第二硬罩幕層至少其一來圖案化該犧牲多晶矽層，其中該第二硬罩幕層係堆疊於該第一硬罩幕層上；形成一應變區於該犧牲多晶矽閘極旁；在形成該應變區後，移除該第二硬罩幕層；在移除該第二硬罩幕層後，於該應變區中形成一源極及一汲極區；及形成一接觸點於該源極及該汲極區上，其中該接觸點的形成包含使用該第一硬罩幕層來防止矽化物形成在該犧牲多晶矽閘極上。
  8. 如申請專利範圍第7項所述之半導體元件的製造方法，更包含：沉積一介電層於該犧牲多晶矽閘極上；及使用該第一硬罩幕層作為一停止層來移除至少一部份該介電層。
  9. 如申請專利範圍第7項所述之半導體元件的製造方法，其中該第一硬罩幕層包含氮化矽。
  10. 如申請專利範圍第7項所述之半導體元件的製造方法，其中該第二硬罩幕層包含一氧化物。
  11. 如申請專利範圍第7項所述之半導體元件的製造方法，其中該接觸點的形成包含形成一矽化鎳。
  12. 如申請專利範圍第7項所述之半導體元件的製造 方法，更包含：繼續移除該介電層並超過該停止層以移除該第一硬罩幕層。
TW098115789A 2008-09-10 2009-05-13 半導體元件的製造方法 TWI408735B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9584408P 2008-09-10 2008-09-10
US12/270,466 US8008145B2 (en) 2008-09-10 2008-11-13 High-K metal gate structure fabrication method including hard mask

Publications (2)

Publication Number Publication Date
TW201011815A TW201011815A (en) 2010-03-16
TWI408735B true TWI408735B (zh) 2013-09-11

Family

ID=41799644

Family Applications (2)

Application Number Title Priority Date Filing Date
TW098115789A TWI408735B (zh) 2008-09-10 2009-05-13 半導體元件的製造方法
TW101150030A TWI534870B (zh) 2008-09-10 2009-05-13 半導體元件的製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW101150030A TWI534870B (zh) 2008-09-10 2009-05-13 半導體元件的製造方法

Country Status (3)

Country Link
US (2) US8008145B2 (zh)
CN (1) CN101673676A (zh)
TW (2) TWI408735B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8034692B2 (en) * 2009-10-20 2011-10-11 International Business Machines Corporation Structure and method for manufacturing asymmetric devices
US8497210B2 (en) 2010-10-04 2013-07-30 International Business Machines Corporation Shallow trench isolation chemical mechanical planarization
CN102479721B (zh) * 2010-11-30 2014-05-07 中芯国际集成电路制造(北京)有限公司 晶体管及其形成方法
TWI493603B (zh) * 2011-02-23 2015-07-21 United Microelectronics Corp 具有金屬閘極之半導體元件之製作方法
US8338242B2 (en) 2011-03-31 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Backside bevel protection
US8409960B2 (en) 2011-04-08 2013-04-02 Micron Technology, Inc. Methods of patterning platinum-containing material
US20120282783A1 (en) * 2011-05-03 2012-11-08 Jui-Chen Chang Method for fabricating high-k dielectric layer
US8637931B2 (en) * 2011-12-27 2014-01-28 International Business Machines Corporation finFET with merged fins and vertical silicide
CN103187259B (zh) * 2011-12-31 2016-04-13 中芯国际集成电路制造(北京)有限公司 一种互补结型场效应晶体管c-JFET器件及其后栅极的制造方法
CN103187310B (zh) * 2011-12-31 2017-03-15 中芯国际集成电路制造(北京)有限公司 一种互补结型场效应晶体管c‑JFET器件及其后栅极的制造方法
US9034701B2 (en) * 2012-01-20 2015-05-19 International Business Machines Corporation Semiconductor device with a low-k spacer and method of forming the same
US8969922B2 (en) * 2012-02-08 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Field effect transistors and method of forming the same
CN103295965B (zh) * 2012-03-02 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体结构的制作方法
CN103311184B (zh) * 2012-03-12 2015-11-25 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法，cmos的形成方法
US9111746B2 (en) * 2012-03-22 2015-08-18 Tokyo Electron Limited Method for reducing damage to low-k gate spacer during etching
CN103681274B (zh) 2012-09-12 2016-12-28 中国科学院微电子研究所 半导体器件制造方法
US9337103B2 (en) * 2012-12-07 2016-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method for removing hard mask oxide and making gate structure of semiconductor devices
US20140210011A1 (en) * 2013-01-31 2014-07-31 Globalfoundries Inc Dual Silicide Process
CN104810265A (zh) * 2014-01-28 2015-07-29 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US9401416B2 (en) * 2014-12-04 2016-07-26 Globalfoundries Inc. Method for reducing gate height variation due to overlapping masks
US9548314B1 (en) 2015-11-19 2017-01-17 Nxp Usa, Inc. Method of making a non-volatile memory (NVM) with trap-up reduction
US11527444B2 (en) * 2019-09-25 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Air spacer formation for semiconductor devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060189061A1 (en) * 2004-02-25 2006-08-24 Amos Ricky S CMOS silicide metal gate integration

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6797572B1 (en) * 2003-07-11 2004-09-28 Advanced Micro Devices, Inc. Method for forming a field effect transistor having a high-k gate dielectric and related structure
US7902058B2 (en) * 2004-09-29 2011-03-08 Intel Corporation Inducing strain in the channels of metal gate transistors
US7569443B2 (en) * 2005-06-21 2009-08-04 Intel Corporation Complementary metal oxide semiconductor integrated circuit using raised source drain and replacement metal gate
JP2007258267A (ja) * 2006-03-20 2007-10-04 Toshiba Corp 半導体装置及びその製造方法
US7494884B2 (en) * 2006-10-05 2009-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. SiGe selective growth without a hard mask
US7799630B2 (en) * 2008-01-23 2010-09-21 United Microelectronics Corp. Method for manufacturing a CMOS device having dual metal gate
US7888195B2 (en) * 2008-08-26 2011-02-15 United Microelectronics Corp. Metal gate transistor and method for fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060189061A1 (en) * 2004-02-25 2006-08-24 Amos Ricky S CMOS silicide metal gate integration

Also Published As

Publication number Publication date
CN101673676A (zh) 2010-03-17
TW201320166A (zh) 2013-05-16
US8008145B2 (en) 2011-08-30
TWI534870B (zh) 2016-05-21
US20110312141A1 (en) 2011-12-22
US8372706B2 (en) 2013-02-12
US20100062577A1 (en) 2010-03-11
TW201011815A (en) 2010-03-16

Similar Documents

Publication Publication Date Title
TWI408735B (zh) 半導體元件的製造方法
TWI462187B (zh) 半導體元件及其製造方法
KR101785864B1 (ko) 하이 Ｋ 금속 게이트를 갖는 ｎＦＥＴ에 대한 구조 및 방법
US7981801B2 (en) Chemical mechanical polishing (CMP) method for gate last process
US9111906B2 (en) Method for fabricating semiconductor device having spacer elements
TWI489589B (zh) 製造半導體裝置的方法
US8766379B2 (en) Multi-layer scavenging metal gate stack for ultra-thin interfacial dielectric layer
US8035165B2 (en) Integrating a first contact structure in a gate last process
US8278196B2 (en) High surface dopant concentration semiconductor device and method of fabricating
US9691876B2 (en) Enhanced gate replacement process for high-K metal gate technology
US8609484B2 (en) Method for forming high-K metal gate device
US9070624B2 (en) Semiconductor device including polysilicon resistor and metal gate resistor and methods of fabricating thereof
US20130146987A1 (en) Integrated Semiconductor Structure for SRAM and Fabrication Methods Thereof
US20100052066A1 (en) structure and method for a cmos device with doped conducting metal oxide as the gate electrode
US8835294B2 (en) Method for improving thermal stability of metal gate
US9496367B2 (en) Mechanism for forming metal gate structure
CN105244284A (zh) 制造栅极结构的方法
US9190326B2 (en) Semiconductor device having a post feature and method of manufacturing the same
US8860151B2 (en) Semiconductor device having a spacer and a liner overlying a sidewall of a gate structure and method of forming the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees