TWI408781B - 形成保護膜於晶片級封裝上之裝置及其形成方法 - Google Patents
形成保護膜於晶片級封裝上之裝置及其形成方法 Download PDFInfo
- Publication number
- TWI408781B TWI408781B TW100102733A TW100102733A TWI408781B TW I408781 B TWI408781 B TW I408781B TW 100102733 A TW100102733 A TW 100102733A TW 100102733 A TW100102733 A TW 100102733A TW I408781 B TWI408781 B TW I408781B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- protective film
- support plate
- substrate
- forming
- Prior art date
Links
- 230000001681 protective effect Effects 0.000 title claims abstract description 82
- 238000000034 method Methods 0.000 title claims description 30
- 238000012546 transfer Methods 0.000 claims abstract description 63
- 235000012431 wafers Nutrition 0.000 claims description 151
- 238000003825 pressing Methods 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 26
- 230000004224 protection Effects 0.000 claims description 4
- 238000003780 insertion Methods 0.000 claims 1
- 230000037431 insertion Effects 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 239000000725 suspension Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本發明係有關於一種晶片級封裝,更特定而言,是有關於一種形成保護膜於晶片級封裝上之方法。
在半導體元件領域中,元件之密度持續增加,且體積逐漸減小。高密度元件之封裝或交互連接技術的需求亦日益增加,以符合上述情況。晶粒封裝之功能包含電源分配、訊號分配、散熱、保護及支撐等。由於半導體結構趨向複雜化,而一般傳統技術,例如導線封裝(lead frame package)、軟性封裝(flex package)、剛性封裝(rigid package)技術,已無法達成於晶粒上產生具有高密度元件之小型晶粒。再者,由於晶粒封裝技術與積體電路之發展有密切關聯,因此封裝技術對於電子元件之尺寸要求越來越高。基於上述之理由,現今之封裝技術已逐漸趨向採用球柵陣列封裝(ball grid array,BGA)、覆晶球柵陣列封裝(flip chip ball grid array,FC-BGA)、晶片尺寸封裝(chip scale package,CSP)之技術。
晶片級封裝可以使得晶片面積與封裝面積約為球柵陣列封裝的1/3,或者相當於小型化封裝記憶體晶片面積的1/6。因此,在晶片級封裝之下,相同體積可以配置更多的積體電路晶片,從而增大單位容量。換言之,與球陣列封裝相比,相同空間下的晶片級封裝可以將儲存容量提升約三倍。晶片級封裝不但具有體積小的優點,同時封裝厚度更薄,通常其金屬基板到散熱體的最有效散熱路徑僅有0.2mm或者更小,大大提升了晶片在長時間運作後的可靠性,並且線路阻抗顯著減小,元件的運作速度也隨之得到大幅度的提升。
晶片級封裝的封裝單元在運送的過程中容易造成刮傷、靜電或是粉塵(particles)的污染,刮傷、靜電或是粉塵污染會影響其影像擷取品質甚至電性失效,所以在晶片級封裝的晶片之上形成一保護膜以防止粉塵的污染。然而,傳統的晶片級封裝之晶片之上形成保護膜的方法,係透過手動方式一個一個地(piece by piece)將保護膜貼附於晶片上。此種方法不容易將單一保護膜準確地對準晶片,容易產生保護膜貼合製程的不良率,並且對於大量的晶片級封裝之晶片之保護膜貼附需花費較多時間。
因此,鑑於傳統保護膜於晶片級封裝之晶片上之形成方法具有上述缺點,本發明提供一種優於習知保護膜貼附於晶片級封裝之晶片上之方法以克服上述缺點。
有鑑於此,本發明之主要目的在於提供一種形成保護膜於晶片尺寸封裝(CSP)之晶片上之裝置及其形成方法,其係利用多種治具之搭配以提升保護膜的貼附效率與組裝的精確度。
本發明之另一目的在於提供一種保護膜於晶片上之形成方法,其可以容易貼附保護膜於晶片上,使保護膜均勻、準確地附著於晶片上。
本發明之再一目的在於提供一種保護膜於晶片上之形成方法,其可以允許保護膜依群組的方式放(配)置。
本發明之又一目的就是在提供一種保護膜於晶片上之形成方法,利用更低的成本組裝保護膜於晶片上,以節省產品的成本。
綜上所述,依據本發明之一觀點,提出一種形成保護膜於晶片上之裝置,包括一外罩組件,其包括一外罩、至少一導引桿及至少一壓桿,導引桿配置於外罩之二側,壓桿接合於導引桿上以利於在導引桿上滑動;一晶片盤,係用於承載複數個晶片,其上具有複數個凹洞以利於複數個晶片嵌入於其中;一基板組件,係用於支撐晶片盤及固定外罩組件,基板組件包括一基板、至少一夾具及一支撐板,基板係用於承載支撐板與夾具,夾具係配置於基板的二側之上以利於夾緊外罩組件,支撐板具有至少一彈性元件以用於支撐晶片盤;以及一轉貼膜,係用於承載複數個保護膜單元,以利於將複數個保護膜單元附著於複數個晶片之上。
上述裝置更包含一導引桿支架用於支撐導引桿而一起配置於外罩之二側,以及一軟墊置放於支撐板之上,以支撐複數個晶片。
依據本發明之另一觀點,提出一種保護膜於晶片上之形成方法,其包括首先提供一支撐板,用於承載一晶片盤,以固定晶片盤的位置,晶片盤上可配置複數個晶片;然後,提供一轉貼膜,具有複數個保護膜單元附著於其底面上,將轉貼膜置放於一外罩組件之上;之後,將外罩組件置放於支撐板之上,使轉貼膜上的複數個保護膜單元對準晶片盤上的該複數個晶片;接下來,利用一夾具以下壓外罩組件,使得複數個保護膜單元貼附於複數個晶片之表面;然後,利用一導引桿,使得一壓桿於外罩組件上從第一端移動至第二端;將轉貼膜之一端壓合於第一壓桿與第二壓桿之間;利用移動轉貼膜,以分離轉貼膜與外罩;最後,移開夾具,並分離外罩組件與支撐板,以完成轉印轉貼膜上之複數個保護膜單元於複數個晶片之上。
本發明之保護膜於晶片上之形成方法與裝置不但克服先前技術之缺點,且可有效增加保護膜於晶片上之形成方法之效率及可靠度,並可大幅降低成本。
本發明將配合其較佳實施例與隨附之圖示詳述於下。應可理解者為本發明中所有之較佳實施例僅為例示之用,並非用以限制。因此除文中之較佳實施例外,本發明亦可廣泛地應用在其他實施例中。且本發明並不受限於任何實施例,應以隨附之申請專利範圍及其同等領域而定。
以下,將搭配參照相應之圖式,詳細說明依照本發明之較佳實施例。關於本發明新穎概念之更多觀點以及優點,將在以下的說明提出,並且使熟知或具有此領域通常知識者可瞭解其內容並且據以實施。
本發明提供一種於晶片級封裝之晶片上之形成保護膜之裝置與方法,其可以應用於晶片級封裝(CSP)晶片、矽晶穿孔(through-silicon via:TSV)晶片、帶引腳陶瓷片式載體(ceramic leaded chip carrier:CLCC)、或MiniPak開關二極體等產品。
如第一圖所示,其顯示根據本發明之用於晶片級封裝之保護膜貼附裝置(protective tape mount apparatus)之構成部件之示意圖。此裝置僅為本發明之一實施例,並非用以限制本發明,此裝置包括一外罩組件(housing plate set)、基板組件(base plate set)、晶片盤(chip tray)104以及轉貼膜(transfer tape)110。其中外罩組件係用於使晶片位置更精確,並且緊縮晶片於平面上(X,Y軸)的位置容差。此外,外罩組件之另一功能係用於處理保護膜移轉程序(taping process)。外罩組件包括一外罩107、導引桿108及導引桿支架(guide rod holder)106、一壓桿(press bar)109及一壓桿111等部件,其中外罩107可針對不同的產品而改變其構造,外罩107具有栓部107b及107c以利於對位,以及複數個凹洞107a,而凹洞107a的數目係基於晶片盤上容許晶片置放的數量。導引桿支架106係用於支撐導引桿108而一起配置(固定)於外罩107之二側,壓桿109及壓桿111接合於導引桿108以利於在導引桿108上滑動。導引桿108及導引桿支架106的設計可以類似滑軌(rail)。壓桿109係用於緊壓轉貼膜110,使保護膜可以精確地附著於晶片表面;而壓桿111係於移除轉貼膜110之前,置放在壓桿109之上,目的係在於移除轉貼膜110的期間限制晶片於垂直方向(Z軸)的自由度,使得晶片於移除轉貼膜110之後仍維持於晶片盤之中。基於壓桿109及壓桿111的設計,保護膜單元可以附著於外罩107表面之上,並且快速地移除轉貼膜110。基板組件係用於支撐盤模組(tray module)並且精確地固定外罩組件,盤模組例如係為晶片盤104與其上的晶片105而組成。基板組件包括一基板100、至少一對肘節夾具(toggle clamp)103、一支撐板(support)101以及一軟墊102等部件,其中支撐板101係配置於基板100之上(例如位於中央(心)區域),而肘節夾具103係配置於基板100的二側之上,於保護膜單元移轉期間,可以利用肘節夾具103將外罩107夾緊於支撐板101之上。軟墊102,例如為橡膠墊(rubber)102,係位於支撐板101之上(例如位於其中央(心)區域),其上具有複數個凸起部102a對應於晶片104置放位置,而於保護膜單元附著程序期間支撐(高)晶片104,並限制晶片104於垂直方向(Z軸)移動。基板100係用於承載及裝配支撐板101與肘節夾具103。
此外,上述部(構)件之構造、用途與目的將於底下組裝方法中一併敘述。
如第二圖所示,其顯示根據本發明之支撐板之示意圖。支撐板101係用於限制晶片盤104(請參考第一圖)於X,Y軸中的位置,支撐板中設計至少一懸吊栓(suspension pin)或彈性元件101a以用於支撐晶片盤104,其位於支撐板101之每一角落。根據外罩板組件的操作,並基於懸吊栓101a的設計,晶片盤104將平滑地向上及向下移動。值得注意者乃本發明之支撐板101包括容置空間101b位於中央(心)區域,例如為支撐板空腔101b,以利於承載橡膠墊102及晶片盤104,並固定晶片盤104的位置。
如第三圖所示,其顯示根據本發明之晶片盤之設計示意圖。晶片盤104係用於承載晶片105(請參考第一圖),其上包括複數個凹洞104a以利於複數個晶片105嵌入於其中,此凹洞104a例如為格狀凹洞,凹洞104a之深度可以使晶片105得以穿出其上。晶片盤104之凹洞104a係一對一容納(對應)晶片105之放置,此凹洞104a中之孔洞104b係對應於軟墊102之凸起部102a(請參考第一圖)。晶片105例如為晶片級封裝之晶片、矽晶穿孔(TSV)晶片、帶引腳陶瓷片式載體(CLCC)、或MiniPak開關二極體等。晶片105係以陣列方式配置於晶片盤104之上。當晶片盤104向下壓時,軟墊102之凸起部102a可穿過晶片盤104之凹洞104a中之孔洞104b,將位於凹洞104a中之晶片105撐高。換言之,本發明之晶片盤104之凹洞104a中包含至少一穿孔(洞)104b,在晶片盤104下壓過程中,軟墊102之凸起部102a可通過該至少一穿孔104b,將晶片105撐起,使晶片105表面接近外罩107(請參考第一圖)之上表面。
如第四圖所示,其顯示根據本發明之轉貼膜組件之結構之示意圖。舉一實施例而言,轉貼膜組件係由二層材料層所構成,第一層為聚亞醯胺膜層(polyimide layer)作為轉貼膜110,係用於承載複數個保護膜單元(protective film unit)110a,第二層為離型膜(liner)110d與轉貼膜110互相貼合,其中複數個保護膜單元110a黏附或貼合於轉貼膜110與離型膜110d之間。轉貼膜110,例如為保護膠帶110,具有複數個保護膜單元110a附著於其底面上。轉貼膜110之結構中,其上下二端包括轉貼膜開口110b及110c,以利於分別與外罩107上之栓部107b及107c(請參考第一圖)對位與接合,參考第六圖。轉貼膜110之尺寸大小端視晶片盤104上的晶片矩陣大小(或凹洞104a大小)而定,請參考第一圖。
底下接著敘述晶片上形成保護膜之方法。首先,晶片盤104置放於支撐板101上之彈性元件101a上,晶片盤104中具有晶片105放置於其中,參考第五圖。承載有晶片105之晶片盤104藉由彈性元件101a而支撐於支撐板101之上。
下一步驟為取一片轉貼膜組件,移除離型膜110d,以留下轉貼膜110及附著於其上之複數個保護膜單元110a;之後,轉貼膜110置放於外罩107上,藉由外罩107上的栓部107b及107c對位轉貼膜110之轉貼膜開口110b及110c(請參考第四圖),使得外罩107與轉貼膜110互相接合,而將具有複數個保護膜單元110a附著於其底面上之轉貼膜110置放於外罩組件(包含外罩107)之上,參考第六圖。此時,外罩107上的凹洞107a約略對準轉貼膜110上的保護膜單元110a。舉例而言,外罩107上的凹洞107a之大小與保護膜單元110a之大小約略相等,複數個凹洞107a之配置與複數個保護膜單元110a一一對應。
接下來,將與轉貼膜110接合之外罩組件(包含外罩107)置放或固定於支撐板101之上,參考第七圖。外罩組件將藉由晶片盤104(請參考第五圖)而得到支撐。此時,轉貼膜110上的保護膜單元110a微微地對準與貼合晶片盤104上的晶片105。轉貼膜110配置於壓桿109之下方。
之後,先下壓外罩組件以約略維持一定壓力,再推動基板組件上的至少一對肘節夾具103以下壓外罩組件,使得保護膜單元110a貼附並覆蓋晶片盤104上的晶片105之表面,參考第八圖。
然後,沿著導引桿108而從位於外罩107上之一端推動(移)壓桿109至其另一端,導引桿108即達至外罩107上之另一端,參考第九圖。基於轉貼膜110係配置於壓桿109之下方,使得推動(移)壓桿109時不會接觸到下方的保護膜單元110a(請參考第八圖),以避免保護膜單元110a受到損害。
接著,舉起轉貼膜110之一端110d而接觸壓桿109之上方,參考第九圖及十a圖。然後,將壓桿111置放於壓桿109之上方,藉由壓桿111下方的壓桿栓部111a(請參考第一圖)對位壓桿109之壓桿開口109a,使得壓桿111與壓桿109互相接合,此時轉貼膜110之一端位於壓桿109與壓桿111之間,並且轉貼膜110緊緊壓合於壓桿109與壓桿111之間,參考第十b圖。
下一步驟為分離轉貼膜110與外罩107。其係透過拉動轉貼膜110,而基於轉貼膜110緊壓於壓桿109與壓桿111之間,因此壓桿109與壓桿111將連同轉貼膜110的拉動而沿著導引桿108一起從轉貼膜110壓合處移動。而當壓桿109與壓桿111從轉貼膜110壓合處移動至另一端時,轉貼膜110可以從外罩107上移除,參考第十一圖。
最後,移開肘節夾具103,參考第十二a圖。並移除整個外罩組件,以分離外罩組件與支撐板101,此時晶片105(請參考第五圖)上完成乾淨的保護膜單元110a黏附於其上以保護其免於粉塵粒子的污染,參考第十二b圖。
值得注意者乃本發明之上述部(構)件之間的移動、推動、下壓、對位、結合與分離等步驟可以透過手動或自動的方式完成。
傳統式保護膜於晶片上之形成方法存在諸多缺點,本發明之保護膜於晶片上之形成方法優於傳統式保護膜於晶片上之形成方法,並且具有傳統式保護膜於晶片上之形成方法無法預期的效果。
從上述可知本發明之保護膜於晶片上之裝置及其形成方法,其特徵以及優點包括:
1. 利用多種治具之搭配,因此可以提升保護膜的貼附效率與組裝的精確度。
2. 利用治具貼附方式,可以容易貼附保護膜於晶片上,並使保護膜均勻且準確地附著於晶片上。
3. 可以允許保護膜依一群的方式放(配)置,而非傳統的個別置放單一保護膠帶於單一晶片上。
4. 利用更低的成本貼附保護膜於晶片上,以節省產品的成本。
對熟悉此領域技藝者,本發明雖以較佳實例闡明如上,然其並非用以限定本發明之精神。在不脫離本發明之精神與範圍內所作之修改與類似的配置,均應包含在下述之申請專利範圍內,此範圍應覆蓋所有類似修改與類似結構,且應做最寬廣的詮釋。
100...基板
101...支撐板
101a...懸吊栓
101b...容置空間
102...軟墊
102a...凸起部
103...肘節夾具
104...晶片盤
104a...凹洞
104b...孔洞
105...晶片
106...導引桿支架
107...外罩
107a...凹洞
107b、107c...栓部
108...導引桿
109、111...壓桿
109a...壓桿開口
110...轉貼膜
110a...保護膜單元
110b、110c...轉貼膜開口
111a...壓桿栓部
上述元件,以及本發明其他特徵與優點,藉由閱讀實施方式之內容及其圖式後,將更為明顯:
第一圖係根據本發明之用於晶片級封裝之保護帶裝配裝置之構成部件之示意圖。
第二圖係根據本發明之支撐板之示意圖。
第三圖係根據本發明之晶片盤之示意圖。
第四圖係根據本發明之轉貼膜組件之示意圖。
第五圖係根據本發明之晶片盤置放於支撐板上之示意圖。
第六圖係根據本發明之轉貼膜對位外罩之示意圖。
第七圖係根據本發明之外罩組件置放於支撐板之上之示意圖。
第八圖係根據本發明之對肘節夾具下壓外罩組件之示意圖。
第九圖係根據本發明之推動(移)壓桿至其另一端之示意圖。
第十a與十b圖係根據本發明之轉貼膜壓合於二壓桿之間之示意圖。
第十一圖係根據本發明之分離轉貼膜與外罩之示意圖。
第十二a與十二b圖係根據本發明之分離外罩組件與支撐板之示意圖。
100...基板
101...支撐板
102...軟墊
102a...凸起部
103...肘節夾具
104...晶片盤
105...晶片
106...導引桿支架
107...外罩
107a...凹洞
107b、107c...栓部
108...導引桿
109、111...壓桿
109a...壓桿開口
110...轉貼膜
110a...保護膜單元
110b、110c...轉貼膜開口
111a...壓桿栓部
Claims (10)
- 一種形成保護膜於晶片上之裝置,包含:一外罩組件,包括一外罩、至少一導引桿及至少一壓桿,該導引桿配置於該外罩之二側,該壓桿接合於該導引桿上以利於在該導引桿上滑動;一晶片盤,係用於承載複數個晶片,其上具有複數個凹洞以利於該複數個晶片嵌入於其中;一基板組件,係用於支撐該晶片盤及固定該外罩組件,該基板組件包括一基板、至少一夾具、一軟墊及一支撐板,該基板係用於承載該支撐板與該夾具,該夾具係配置於該基板的二側之上以利於夾緊該外罩,該軟墊置放於該支撐板之上以支撐該複數個晶片;以及一轉貼膜,係用於承載複數個保護膜單元,以利於將該複數個保護膜單元轉印於該複數個晶片之上。
- 如請求項1之形成保護膜於晶片上之裝置,更包含一導引桿支架用於支撐該導引桿而配置於該外罩之二側。
- 如請求項1之形成保護膜於晶片上之裝置,其中該支撐板具有至少一彈性元件以用於支撐該晶片盤。
- 如請求項1之形成保護膜於晶片上之裝置,其中該晶片盤之該凹洞中包含至少一穿孔,以利於該軟墊之凸起部通過該至少一穿孔而將該晶片撐起,使該晶片表面接近該外罩之上表面。
- 一種形成保護膜於晶片上之方法,包含:提供一支撐板,用於承載一晶片盤,以固定該晶片盤的位置,該晶片盤上可配置複數個晶片;提供一轉貼膜,具有複數個保護膜單元附著於其底面上,將該轉貼膜置放於一外罩組件之上;將該外罩組件置放於該支撐板之上,使該轉貼膜上的該複數個保護膜單元對準該晶片盤上的該複數個晶片;利用一夾具以下壓該外罩組件,使得該複數個保護膜單元貼附於該複數個晶片之表面;利用一導引桿,使得一壓桿於該外罩組件上從第一端移動至第二端;將該轉貼膜之一端壓合於第一壓桿與第二壓桿之間;利用移動該轉貼膜,以分離該轉貼膜與該外罩;移開該夾具,並分離該外罩組件與該支撐板,以完成轉印該轉貼膜上之該複數個保護膜單元於該複數個晶片之上。
- 如請求項5之形成保護膜於晶片上之方法,更包含提供一導引桿支架用於支撐該導引桿而一起配置於該外罩之二側。
- 如請求項5之形成保護膜於晶片上之方法,更包含提供一軟墊置放於該支撐板之上,以支撐該複數個晶片。
- 如請求項5之形成保護膜於晶片上之方法,其中該外罩組件,包括該外罩、至少一該導引桿及至少一該第一壓桿與該第二壓桿,該導引桿配置於該外罩之二側,該壓桿接合於該導引桿上以利於在該導引桿上滑動。
- 如請求項5之形成保護膜於晶片上之方法,更包含提供一基板組件,係用於支撐該晶片盤及固定該外罩組件,該基板組件包括一基板、至少一夾具及一支撐板,該基板係用於承載該支撐板與該夾具,該夾具係配置於該基板的二側之上以利於夾緊該外罩。
- 如請求項5之形成保護膜於晶片上之方法,其中該支撐板具有至少一彈性元件以用於支撐該晶片盤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100102733A TWI408781B (zh) | 2011-01-25 | 2011-01-25 | 形成保護膜於晶片級封裝上之裝置及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100102733A TWI408781B (zh) | 2011-01-25 | 2011-01-25 | 形成保護膜於晶片級封裝上之裝置及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201232717A TW201232717A (en) | 2012-08-01 |
| TWI408781B true TWI408781B (zh) | 2013-09-11 |
Family
ID=47069681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100102733A TWI408781B (zh) | 2011-01-25 | 2011-01-25 | 形成保護膜於晶片級封裝上之裝置及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI408781B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108550680A (zh) * | 2018-04-19 | 2018-09-18 | 如皋市大昌电子有限公司 | 一种发光二极管及其制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105564706B (zh) * | 2014-10-14 | 2019-01-15 | 富鼎电子科技(嘉善)有限公司 | 包膜装置及其使用方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW434852B (en) * | 1999-11-03 | 2001-05-16 | Festec Co Ltd | A plastic package having an air cavity and manufacturing method thereof |
| US6873044B2 (en) * | 2000-09-11 | 2005-03-29 | Xytrans, Inc. | Microwave monolithic integrated circuit package |
| TW200739838A (en) * | 2006-01-23 | 2007-10-16 | Tessera Tech Hungary Kft | Wafer level chip packaging |
| US20100084665A1 (en) * | 2004-03-29 | 2010-04-08 | John James Daniels | Solid state light sheet and encapsulated bare die semiconductor circuits |
| TWI330392B (en) * | 2006-06-09 | 2010-09-11 | Fujitsu Semiconductor Ltd | Semiconductor device, manufacturing method of the semiconductor device, and mounting method of the semiconductor device |
| US7848002B2 (en) * | 2006-12-26 | 2010-12-07 | Silicon Quest Kabushiki-Kaisha | Method for aligning die to substrate |
-
2011
- 2011-01-25 TW TW100102733A patent/TWI408781B/zh active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW434852B (en) * | 1999-11-03 | 2001-05-16 | Festec Co Ltd | A plastic package having an air cavity and manufacturing method thereof |
| US6873044B2 (en) * | 2000-09-11 | 2005-03-29 | Xytrans, Inc. | Microwave monolithic integrated circuit package |
| US20100084665A1 (en) * | 2004-03-29 | 2010-04-08 | John James Daniels | Solid state light sheet and encapsulated bare die semiconductor circuits |
| TW200739838A (en) * | 2006-01-23 | 2007-10-16 | Tessera Tech Hungary Kft | Wafer level chip packaging |
| TWI330392B (en) * | 2006-06-09 | 2010-09-11 | Fujitsu Semiconductor Ltd | Semiconductor device, manufacturing method of the semiconductor device, and mounting method of the semiconductor device |
| US7848002B2 (en) * | 2006-12-26 | 2010-12-07 | Silicon Quest Kabushiki-Kaisha | Method for aligning die to substrate |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108550680A (zh) * | 2018-04-19 | 2018-09-18 | 如皋市大昌电子有限公司 | 一种发光二极管及其制备方法 |
| CN108550680B (zh) * | 2018-04-19 | 2020-04-14 | 如皋市大昌电子有限公司 | 一种发光二极管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201232717A (en) | 2012-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI523162B (zh) | 含保護性散熱片的晶片等級封裝 | |
| US8164181B2 (en) | Semiconductor device packaging structure | |
| US7294531B2 (en) | Wafer level chip stack method | |
| TWI420640B (zh) | 半導體封裝裝置、半導體封裝結構及其製法 | |
| US6653731B2 (en) | Semiconductor device and method for fabricating same | |
| US7842548B2 (en) | Fixture for P-through silicon via assembly | |
| KR100708283B1 (ko) | 반도체 장치의 시험 장치 및 시험 방법 | |
| JPH10319087A (ja) | ダイ検査法およびその装置 | |
| JP2019521526A (ja) | 半導体後工程用のチャックプレート、これを有するチャック構造物及びチャック構造物を有するチップ分離装置 | |
| KR20090030540A (ko) | 반도체 패키지, 이를 제조하기 위한 반도체 패키지의제조장치와 반도체 패키지의 제조방법, 그리고 반도체패키지를 구비한 전자 기기 | |
| TWI408781B (zh) | 形成保護膜於晶片級封裝上之裝置及其形成方法 | |
| US20090025882A1 (en) | Die molding for flip chip molded matrix array package using uv curable tape | |
| TWI710034B (zh) | 半導體製造裝置及半導體裝置的製造方法 | |
| CN102543768B (zh) | 形成保护膜于芯片封装上的装置及其形成方法 | |
| US8232183B2 (en) | Process and apparatus for wafer-level flip-chip assembly | |
| KR100571512B1 (ko) | 소잉소터장치의 반도체 패키지 이송방법 및 그 시스템 | |
| HK1174150B (zh) | 形成保護膜於芯片級封裝上的裝置及其形成方法 | |
| HK1174150A1 (zh) | 形成保護膜於芯片級封裝上的裝置及其形成方法 | |
| TWI451503B (zh) | 形成保護膜於晶片封裝上之裝置及其形成方法 | |
| US7378616B2 (en) | Heating apparatus and method for semiconductor devices | |
| US7445944B2 (en) | Packaging substrate and manufacturing method thereof | |
| TW400597B (en) | Method and apparatus for testing die | |
| Schnegg et al. | Handling of thin dies with emphasis on chip-to-wafer bonding | |
| KR100621437B1 (ko) | 수리가 쉬운 반도체 패키지의 기판 실장 구조, 적층 패키지및 반도체 모듈 | |
| TW202308020A (zh) | 保護構件形成裝置及保護構件的形成方法 |