TWI405325B - 靜電放電保護電路 - Google Patents

Description

靜電放電保護電路

本發明係關於一種靜電放電保護電路，特別是關於一種以疊接架構將先進製程元件運用於高工作電壓應用的靜電放電保護電路。

半導體晶片(晶粒、積體電路)是現代資訊社會最重要的硬體基礎。晶片中會整合多種功能各異的電路功能方塊，不同的電路功能方塊會有不同的工作電壓需求，因此，晶片內也會劃分出各種電源領域(power domain)，不同的電源領域分別提供不同的工作電壓。例如說，晶片的輸出入電路會經由輸出入接墊和外界交換資料訊號，需要較高的工作電壓，如3.3伏；相對地，晶片中的核心電路，例如邏輯運算電路，就可運作於較低的工作電壓，像是1.8伏。晶片會設置電源接墊以由外界汲取運作所需的電力，再由晶片內的各種電源軌線(power rail)來將不同的工作電壓傳輸至不同電源領域的各個電路功能方塊。

隨著半導體製程朝著深次微米的先進製程發展演進，已經可在晶片中利用面積小、功耗低、速度快的先進製程元件來構築各種電路功能方塊。不過，由於先進製程元件的電壓耐受程度較差，比較適合用來構築低工作電壓的電路功能方塊，難以應用在高工作電壓的電路功能方塊。

為了防止晶片在搬運、加工、組裝與測試的過程中遭到靜電放電的破壞，需在晶片中安排靜電放電保護機制；而暴露於外界的電源接墊與輸出入接墊就成為靜電放電保護機制的部署重點。例如說，可在一第一電源軌線與一第二電源軌線之間安排靜電放電保護電路，並在輸出入接墊與第一電源軌線之間安排放電路徑。如此，當輸出入接墊與第二電源軌線的電源接墊間有靜電放電事件發生時，靜電放電的電流就可經由輸出入接墊與第一電源軌線間的放電路徑導通至第一電源軌線，再由靜電放電保護電路導通至第二電源軌線，使靜電放電的電流可以由第二電源軌線的電源接墊流出晶片，避免靜電放電的電流流至其他的電路功能方塊，進而達到靜電放電保護的目的。

在一種習知技術中，靜電放電保護電路設有兩個疊接電晶體，其源極與汲極間的通道串接於3.3伏電源軌線與0伏(地端)電源軌線之間，閘極則耦接1.8伏電源軌線。配合此種靜電放電保護電路，輸出入電路需在3.3伏電源軌線與輸出入接墊間配置兩個的疊接p通道金氧半電晶體，並在輸出入接墊與0伏電源軌線間配置另兩個疊接的n通道金氧半電晶體。輸出入電路中的兩對疊接金氧半電晶體不僅用來驅動訊號輸出，當靜電放電發生時也用來將輸出入接墊導通至3.3伏電源軌線或0伏電源軌線。

此種習知技術的缺點在於輸出入電路需佔用較大的布局面積來實現兩對疊接的金氧半電晶體，影響晶片的集積度與整體布局面積。

在另一種習知技術的靜電放電保護電路中，會在3.3伏電源軌線與0伏電源軌線間配置串連的電阻與電容以偵測靜電放電是否發生，電阻與電容耦接處的電壓會由一反相器反相，以控制一鉗壓電晶體的導通。反相器工作於3.3伏電源軌線與0伏電源軌線之間，鉗壓電晶體的汲極與源極也耦接在3.3伏電源軌線與0伏電源軌線之間，閘極受控於反相器。

由以上描述可知，此種習知的靜電放電保護電路需要運作於3.3伏的高工作電壓下，不能直接以先進製程元件實現。

本發明的目的之一是提供一種靜電放電保護電路，設有第一、第二與第三電源端，並包括一偵測電路、一觸發電路與一鉗壓電路。第一、第二與第三電源端分別用以耦接第一、第二與基準工作電壓。其中，第一工作電壓高於該第二工作電壓。

偵測電路設有一第一響應端與一第二響應端，並包括一第一電容、一第二電容、一第一阻抗電路與一電阻。第一電容耦接於第一響應端與第二響應端之間，第二電容耦接於第二響應端與第三電源端之間。第一阻抗電路耦接於第一電源端與第一響應端之間，在第一電源端與第一響應端間提供一第一等效電阻。電阻則耦接於第二電源端與第二響應端之間。

觸發電路設有一第一觸發端與一第二觸發端，並包括第一、第二與第三觸發電晶體。第一觸發電晶體耦接於第一響應端、第一電源端與第一觸發端之間，第二觸發電晶體耦接於第二響應端、第一觸發端與第二觸發端之間，而第三觸發電晶體則耦接於第二響應端、第二觸發端與第三電源端之間。

鉗壓電路具有一第一受控端與一第二受控端，分別耦接第一觸發端與第二觸發端，並包括一第一鉗壓電晶體、一第二鉗壓電晶體與一第二阻抗電路。鉗壓電晶體具有一第一閘極、一第一汲極與一第一源極，分別耦接於第一受控端、第一電源端與一第一節點。第二鉗壓電晶體具有一第二閘極、一第二汲極與一第二源極，分別耦接第二受控端、第一節點與第三電源端。第二阻抗電路則耦接於第一受控端與第二電源端之間，在第一受控端與第二電源端間提供一第二等效電阻。

在偵測電路中，第一電容可由一p通道金氧半電晶體實現，其具有一第一電容閘極、一第一電容源極與一第一電容汲極，分別耦接第二響應端、第一響應端與第一響應端。第二電容可由一n通道金氧半電晶體實現，具有一第二電容閘極、一第二電容源極與一第二電容汲極，分別耦接第二響應端、第三電源端與第三電源端。

在觸發電路中，第一觸發電晶體與第二觸發電晶體可以是p通道金氧半電晶體，而第三觸發電晶體可以是n通道金氧半電晶體。

在鉗壓電路中，第一鉗壓電晶體與第二鉗壓電晶體可以是n通道金氧半電晶體。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

請參考第1圖，其所示意的是依據本發明一實施例的靜電放電保護電路10a。節點np1、np2與np3為電源端，分別耦接工作電壓Vdd1、Vdd2與G所對應的電源軌線PR1、PR2與PR3，用以耦接工作電壓Vdd1、Vdd2與G；其中，工作電壓Vdd1大於工作電壓Vdd2。例如說，工作電壓Vdd1與Vdd2可以分別是3.3伏與1.8伏，工作電壓G則是0伏的地端工作電壓。靜電放電保護電路10a中設有一偵測電路12、一觸發電路14及一鉗壓電路16。

偵測電路12的節點na1與na2作為兩響應端，並設有電晶體MC1、MC2、阻抗電路17與電阻R2。電晶體MC1可以是一p通道金氧半電晶體，其閘極耦接節點na2，源極與汲極則共同耦接至節點na1，以實現一電容。電晶體MC2可以是一n通道金氧半電晶體，其閘極耦接節點na2，源極與汲極共同耦接至節點np3，以實現另一個電容。阻抗電路17中設有一電阻R1，耦接於節點np1與節點na1之間。電阻R2則耦接於節點np2與節點na2之間。

觸發電路14的節點nb1與nb2為兩觸發端，並設有三電晶體M1、M2與M3。電晶體M1與M2可以是p通道金氧半電晶體，電晶體M3則可以是n通道金氧半電晶體。電晶體M1的閘極、源極與汲極分別耦接節點na1、節點np1與節點nb1，體極(bulk)則耦接節點np1。電晶體M2的閘極、源極與汲極分別耦接於節點na2、nb1與nb2，體極耦接節點np1。電晶體M3的閘極、源極與汲極則分別耦接節點na2、np3與nb2。

鉗壓電路16於節點nb1與nb2的兩受控端耦接至觸發電路14，其設有兩電晶體N1、N2與一阻抗電路18。電晶體N1與N2可以是n通道金氧半電晶體；電晶體N1的閘極、汲極與源極分別耦接節點nb1、np1與nc，電晶體N2的閘極、汲極與源極則分別耦接nb2、nc與np3。阻抗電路18設有一電阻R3，耦接於節點nb1與np2之間。

本發明靜電放電保護電路10a可應用於晶片中；配合本發明的靜電放電保護電路10a，晶片的接墊Pd(如一輸出入接墊)與電源軌線PR1間僅需以一簡單的二極體D1來實現靜電放電路徑，不需要在接墊Pd的輸出入電路使用疊接的驅動電晶體。二極體D1的陽極耦接接墊Pd，陰極則耦接電源軌線PR1。同理，電源軌線PR3與接墊Pd間也只要設置一二極體D2，其陽極耦接電源軌線PR3，陰極耦接接墊Pd。

靜電放電保護電路10a進行靜電放電保護的情形可舉例描述如下。當接墊Pd與電源軌線PR3之間發生靜電放電事件而使接墊Pd的電壓快速上升時，二極體D1導通，使電源軌線PR1的電壓也隨接墊Pd的電壓快速升高。在偵測電路12中，由於電晶體MC1、MC2與電阻R1、R2的電容電阻網路不會及時響應電源軌線PR1的快速電壓上升，節點na1與na2的電壓會維持於低位準(相對於電源軌線PR1的高電壓)。因此，電晶體M1與M2會導通，將電源軌線PR1的高電壓導通至節點nb1與nb2，連帶使電晶體N1與N2受到觸發而導通。導通的電晶體N1與N2會將電源軌線PR1導通至電源軌線PR3，使靜電放電的電流可以被導引至電源軌線PR3而流出晶片。如此，靜電放電的電流就不會流到晶片中的其他電路功能方塊(第1圖中省略未繪出)而使晶片的功能受損。

相對於靜電放電事件，當晶片要開啟電源(power on)並進行正常運作時，靜電放電保護電路10a中的電晶體N1與N2就不會導通，使電源軌線PR1不會被錯誤地導通至電源軌線PR3。當晶片開啟電源時，電源軌線PR1與PR2的電壓會緩慢地分別上升至工作電壓Vdd1與Vdd2，偵測電路12中的電容電阻網路可以及時響應，使節點na1的電壓能追隨電源軌線PR1的電壓。因此，電晶體M1不會導通。同理，節點na2的電壓會追隨電源軌線PR2的電壓，使電晶體M2也不導通。相對地，電晶體M3會將節點nb2導通至工作電壓G，使電晶體N2維持關閉而不導通。如此，就可避免電源軌線PR1被導通至電源軌線PR3。

當電源軌線PR1與PR2的電壓穩定於工作電壓Vdd1與Vdd2而使晶片正常運作後，節點na2的電壓會經由電阻R2維持於工作電壓Vdd2，節點na1的電壓由電阻R1維持於工作電壓Vdd1。由於觸發電路14中採用了三個電晶體的疊接架構，節點nb1與nb2的電壓可以不相同；節點nb1的電壓會由電阻R3維持於工作電壓Vdd2，節點nb2的電壓則因電晶體M3的導通而相當於工作電壓G。因此，電晶體M1、M2與M3的閘極源極間電壓差、閘極汲極間電壓差與源極汲極間電壓差均會維持在先進製程元件所能耐受的電壓範圍內。因此，本發明靜電放電保護電路10a可以用先進製程元件構築。

請參考第2圖，其所示意的是依據本發明另一實施例的靜電放電保護電路10b。靜電放電保護電路10b設有一偵測電路12’，並沿用第1圖中的觸發電路14與鉗壓電路16。類似偵測電路12，偵測電路12’中設有兩個作為電容的電晶體MC1、MC2，以及電阻R2。較為不同的是，偵測電路12’中的阻抗電路17’改採用一電晶體MP，以在節點np1與na1間提供一可變的等效電阻。電晶體MP可以是一具有長通道的p通道金氧半電晶體，其閘極、源極與汲極分別耦接節點nb1、np1與na1，體極耦接節點np1。

當靜電放電發生時，電晶體MP可在節點np1與na1間提供一個高電阻值的等效電阻。當晶片正常運作時，電晶體MP則在節點np1與na1間提供一個低電阻值的等效電阻，使節點na1的電壓可趨近(並追隨)節點np1的工作電壓Vdd1，避免在電晶體M1至M3由電源軌線PR1導通漏電流。

請參考第3圖，其所示意的是依據本發明又一實施例的靜電放電保護電路10c。靜電放電保護電路10c沿用偵測電路第1圖的偵測電路12與觸發電路14，並設有一鉗壓電路16’。類似於第1圖中的鉗壓電路16，鉗壓電路16’中設有電晶體N1與N2；較為不同的是，鉗壓電路16’中的阻抗電路18’採用一原生元件(native device)的電晶體MN，以在節點nb1與np2間提供一可變的等效電阻。電晶體MN可以是一長通道的金氧半電晶體，其通道中不摻雜載子，使其導通的臨限電壓可以低至0伏。電晶體MN的閘極耦接節點na2，源極與汲極則耦接於節點np2與nb1之間。

當靜電放電發生時，電晶體MN可在節點np1與nb1間提供一高電阻值的等效電阻。當晶片正常運作時，電晶體MN則在節點np1與nb1間提供一低電阻值的等效電阻，吸收電晶體M1的漏電流與電晶體N1中經由汲極閘極間大電容的位移電流(displacement current)，確保節點nb2的電壓能趨近工作電壓G。

總結來說，相較於習知技術，本發明可以放鬆靜電放電保護機制對輸出入電路的限制，簡化輸出入電路的電路架構，縮減其布局面積，另外，本發明也適合以先進製程元件來實現。

綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10a-10c．．．靜電放電保護電路

12、12’．．．偵測電路

14．．．觸發電路

16、16’．．．鉗壓電路

17-18、17’-18’．．．阻抗電路

R1-R3．．．電阻

MC1-MC2、M1-M3、N1-N2、MN、MP．．．電晶體

D1-D2．．．二極體

Pd．．．接墊

np1-np3、na1-na2、nb1-nb2、nc．．．節點

Vdd1、Vdd2、G．．．工作電壓

PR1-PR3．．．電源軌線

第1圖至第3圖示意的是依據本發明不同實施例的靜電放電保護電路。

10a．．．靜電放電保護電路

12．．．偵測電路

14．．．觸發電路

16．．．鉗壓電路

17-18．．．阻抗電路

R1-R3．．．電阻

MC1-MC2、M1-M3、N1-N2．．．電晶體

D1-D2．．．二極體

Pd．．．接墊

np1-np3、na1-na2、nb1-nb2、nc．．．節點

Vdd1、Vdd2、G．．．工作電壓

PR1-PR3．．．電源軌線

Claims (10)

1. 一種靜電放電保護電路，包含：一第一電源端、一第二電源端與一第三電源端，分別用以耦接一第一工作電壓、一第二工作電壓與一基準工作電壓；一偵測電路，設有一第一響應端與一第二響應端，並包含：一第一電容，耦接於該第一響應端與該第二響應端之間；一第二電容，耦接於該第二響應端與該第三電源端之間；一第一阻抗電路，耦接於該第一電源端與該第一響應端之間，於該第一電源端與該第一響應端之間提供一第一等效電阻；以及一電阻，耦接於該第二電源端與該第二響應端之間；一觸發電路，設有一第一觸發端與一第二觸發端，並包含：一第一觸發電晶體，耦接於該第一響應端、該第一電源端與該第一觸發端之間；一第二觸發電晶體，耦接於該第二響應端、該第一觸發端與該第二觸發端之間；以及一第三觸發電晶體，耦接於該第二響應端、該第二觸發端與該第三電源端之間；以及一鉗壓電路，具有一第一受控端與一第二受控端，分別耦接該第一觸發端與該第二觸發端，並包含：一第一鉗壓電晶體，具有一第一閘極、一第一汲極與一第一源極，分別耦接於該第一受控端、該第一電源端與一第一節點；一第二鉗壓電晶體，具有一第二閘極、一第二汲極與一第二源極，分別耦接該第二受控端、該第一節點與該第三電源端；以及一第二阻抗電路，耦接於該第一受控端與該第二電源端之間，於該第一受控端與該第二電源端之間提供一第二等效電阻。
2. 如申請專利範圍第1項的靜電放電保護電路，其中該第一電容係一p通道金氧半電晶體，具有一第一電容閘極、一第一電容源極與一第一電容汲極，分別耦接該第二響應端、該第一響應端與該第一響應端。
3. 如申請專利範圍第1項的靜電放電保護電路，其中該第二電容係一n通道金氧半電晶體，具有一第二電容閘極、一第二電容源極與一第二電容汲極，分別耦接該第二響應端、該第三電源端與該第三電源端。
4. 如申請專利範圍第1項的靜電放電保護電路，其中該第一鉗壓電晶體與該第二鉗壓電晶體係n通道金氧半電晶體。
5. 如申請專利範圍第1項的靜電放電保護電路，其中該第一工作電壓高於該第二工作電壓。
6. 如申請專利範圍第1項的靜電放電保護電路，其中該第一觸發電晶體與該第二觸發電晶體係p通道金氧半電晶體，而該第三觸發電晶體係n通道金氧半電晶體。
7. 如申請專利範圍第1項的靜電放電保護電路，其中該第一阻抗電路包含一p通道金氧半電晶體，具有一閘極、一源極與一汲極，分別耦接該第一觸發端、該第一電源端與該第一響應端。
8. 如申請專利範圍第1項的靜電放電保護電路，其中該第一阻抗電路包含一第二電阻，耦接於該第一電源端與該第一響應端之間。
9. 如申請專利範圍第1項的靜電放電保護電路，其中該第二阻抗電路包含一原生元件(native device)的電晶體，具有一閘極、一源極與一汲極，分別耦接該第二響應端、該第二電源端與該第一受控端。
10. 如申請專利範圍第1項的靜電放電保護電路，其中該第二阻抗電路包含一第二電阻，耦接於該第二電源端與該第一受控端之間。