[go: up one dir, main page]

TWI401729B - 阻斷半導體差排缺陷之方法 - Google Patents

阻斷半導體差排缺陷之方法 Download PDF

Info

Publication number
TWI401729B
TWI401729B TW097139665A TW97139665A TWI401729B TW I401729 B TWI401729 B TW I401729B TW 097139665 A TW097139665 A TW 097139665A TW 97139665 A TW97139665 A TW 97139665A TW I401729 B TWI401729 B TW I401729B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
blocking
light
semiconductor
Prior art date
Application number
TW097139665A
Other languages
English (en)
Other versions
TW201017718A (en
Inventor
吳芃逸
黃世晟
凃博閔
葉穎超
林文禹
詹世雄
Original Assignee
榮創能源科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 榮創能源科技股份有限公司 filed Critical 榮創能源科技股份有限公司
Priority to TW097139665A priority Critical patent/TWI401729B/zh
Priority to US12/579,779 priority patent/US7943494B2/en
Publication of TW201017718A publication Critical patent/TW201017718A/zh
Priority to US13/048,905 priority patent/US20110163295A1/en
Application granted granted Critical
Publication of TWI401729B publication Critical patent/TWI401729B/zh

Links

Classifications

    • H10P14/3402—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H10P14/271—
    • H10P14/272—
    • H10P14/278—
    • H10P14/2901—
    • H10P14/2925—
    • H10P14/3216—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers

Landscapes

  • Led Devices (AREA)

Description

阻斷半導體差排缺陷之方法
本發明涉及一種阻斷半導體差排缺陷之方法。
目前常見的固態半導體裝置，大致上有發光二極體(Light Emitting Diode,LED)、雷射二極體(Laser Diode)或半導體射頻等裝置。一般而言，前述之發光二極體、雷射二極體或半導體射頻裝置，係由一磊晶基板與一形成於磊晶基板上之半導體元件(例如：射頻元件，或是含有p-n接合的發光元件)所構成。
舉例來說，基本的藍光或綠光發光二極體結構，係由一藍寶石(sapphire)基板、一形成於藍寶石基板上的緩衝層(buffer layer)、一形成於緩衝層上的N型氮化鎵(GaN)半導體層、一局部覆蓋N型氮化鎵半導體層之發光層(active layer)、一形成於發光層上的P型氮化鎵半導體層、與兩分別形成於上述半導體層上的接觸電極所構成。
影響發光二極體之發光效率的因素分別有內部量子效率(internal quantum efficiency)及外部(external)量子效率，其中構成低內部量子效率的主要原因，則是形成於發 光層中的差排(dislocation)量。然而，藍寶石基板與氮化鎵兩者材料間存在相當大的晶格不匹配(lattice mismatch)的問題，因此，在磊晶過程中亦同時地構成了大量的貫穿式差排(threading dislocation)。
請參閱第一A圖，其係為中華民國專利公告案號TW 561632提出之一種半導體發光元件，其包含一藍寶石基板10、一形成於藍寶石基板10上的N型半導體層11、一形成於N型半導體層11並可產升一預定波長範圍光源之發光層12，與一形成在發光層12上的P型半導體層13。
藍寶石基板10的一上表面係利用微影(photolithography)設備及反應式離子蝕刻(reactive ion etching,RIE)形成有複數呈週期性變化地排列的凹部14，以使藍寶石基板10上的N型半導體層11不產生結晶缺陷(crystal defect)地填滿每一個凹部14。其中，每一個凹部14的深度與尺寸分別是1μm與10μm，並藉由每一個凹部14的一中心界定出一10μm的間距。
A.Bell,R.Liu,F.A.Ponce,H.Amano,I.Akasaki,D.Cherns等人於Applied Physics Letters,vol.82,No.3,pp.349-351中，揭露一種成長於圖案化藍寶石基板上摻雜鎂的氮化鋁鎵之發光特性極其顯微結構。此一文中說明利用微影製程及反應式離子蝕刻等黃光製程，製得一由複數條狀溝槽所構成之圖案化藍寶石(patterned sapphire)基板，並於圖案化藍寶石基板上形成一摻雜鎂的 氮化鋁鎵磊晶層，其中，直接形成於條狀溝槽之間平台上的磊晶層含有大量的貫穿式差排，而懸置於每一條狀溝槽處上方的橫向磊晶(epitaxial lateral overgrowth,ELOG)層則構成了一無缺陷區。
此外，Shulij Nakamura,Masayuki Senoh,Shinichi Nagahama,Naruhito Iwasa,Takao Tamada等日亞化工的研究員於Appl.Phys.Lett.72(2),211-213中，揭露一種具有成長於橫向磊晶氮化鎵基材上的調變摻雜應變層超晶格(modulation-doped strained-layer superlattices)的雷射二極體。請參閱第一B圖，文中說明於一藍寶石基板90上依序形成一緩衝層91與一2μm厚之氮化鎵層92後，進一步地藉由微影製程於氮化鎵層92上形成複數厚度為0.1μm的氧化矽層93，且藉由相鄰的氧化矽層93構成複數4μm寬的條狀窗口94以定義出形成於氮化鎵層92上的遮罩(SiO2 mask)，最後，依序地於遮罩上利用雙噴流有機金屬化學氣相沈積法(two flow MOCVD)形成一N型氮化鎵層95以完成後續的元件製程。
日亞化工的研究員利用非晶質(amorphous)遮罩，致使形成於窗口94處的垂直磊晶層橫向地合併以構成形成於遮罩上方的橫向磊晶層，藉此達到降低差排密的目的。
前面所提及的專利前案及論文文獻，雖然可以降低於磊晶過程中形成於磊晶層內的貫穿式差排，但，由於上述之凹部或窗口皆為規律式排列，並無法完全針對差排缺陷作阻絕。
因此，如何在磊晶過程中降低差排缺陷密度以改善磊晶層的光學特性，乃是目前研究開發磊晶相關業者所需克服的一大難題。
鑒於上述之發明背景中，為了符合產業上某些利益之需求，本發明提供一種阻斷半導體差排缺陷之方法可用以解決上述傳統之阻斷半導體差排缺陷之方法未能達成之標的。
本發明提出一種阻斷半導體差排缺陷之方法。首先，磊晶一半導體層於一基板上，並在半導體層上差排缺陷所造成之結構脆弱處蝕刻出凹洞。之後，在每一個凹洞上形成一阻斷層。隨後，再磊晶上述之半導體層，使半導體層側向成長，導致差排缺陷轉向。
本發明更提出一種阻斷發光二極體內部差排缺陷之方法。首先，執行至少一次上述阻斷半導體差排缺陷之方法。之後，磊晶一化合物半導體複合層於上述再磊晶後的半導體層上，以形成一發光二極體，其中上述之化合物半導體複合層包含一N型半導體導電層、一P型半導體導電層與一發光層，並且發光層位於N型半導體導電層與P型半導體導電層之間。
1~28‧‧‧步驟
10‧‧‧藍寶石基板
11‧‧‧N型半導體層
12‧‧‧發光層
13‧‧‧P型半導體層
14‧‧‧凹部
90‧‧‧藍寶石基板
91‧‧‧緩衝層
92‧‧‧氮化鎵層
93‧‧‧氧化矽層
94‧‧‧窗口
95‧‧‧N型氮化鎵層
100‧‧‧基板
101‧‧‧緩衝層
102‧‧‧半導體層
103‧‧‧阻斷層
104‧‧‧再磊晶半導體層
109‧‧‧光阻
110‧‧‧凹洞
400‧‧‧基板
401‧‧‧緩衝層
402‧‧‧半導體層
403‧‧‧阻斷層
404‧‧‧再磊晶半導體層
405‧‧‧N型半導體導電層
406‧‧‧發光層
407‧‧‧P型半導體電子阻擋層
408‧‧‧P型半導體導電層
409‧‧‧光阻
410‧‧‧凹洞
420‧‧‧化合物半導體複合層
第一A圖與第一B圖係為一先前技術之結構示意圖；第二圖係為一種阻斷半導體差排缺陷之方法流程圖；第三圖係為半導體層上凹洞之掃瞄式電子顯微鏡照片；以及 第四圖係為一種阻斷發光二極體內部差排缺陷之方法流程圖。
本發明在此所探討的方向為一種阻斷半導體差排缺陷之方法。為了能徹底地瞭解本發明，將在下列的描述中提出詳盡的步驟及其組成。顯然地，本發明的施行並未限定於阻斷半導體差排缺陷之方法之技藝者所熟習的特殊細節。另一方面，眾所周知的組成或步驟並未描述於細節中，以避免造成本發明不必要之限制。本發明的較佳實施例會詳細描述如下，然而除了這些詳細描述之外，本發明還可以廣泛地施行在其他的實施例中，且本發明的範圍不受限定，其以之後的專利範圍為準。
為了降低差排缺陷密度，已有許多文獻提出相關的解決方法，但仍無法完全阻絕差排缺陷。例如美國專利US6252261，此一發明利用二氧化矽(SiO2)覆蓋於III族氮化物半導體上形成遮罩(mask)為規律式排列，並未為完全針對差排缺陷作阻絕。
而美國專利US 6861270利用氮化矽(SiN)成長於N型與P型III-氮化合物半導體間，目的在使發光層發生能隙在空間上的變動(Spatial Fluctuation of Band-gap)，亦無法降低材料內部之缺陷密度。
另外，美國專利US 6462357在基板或III-氮化合物半導體層上形成島狀單晶之II-氮化合物材料[(Be,Mg,Ca,Sr, Ba,Zn,Cd,Hg)N]，由於磊晶可調變條件少，不易得到最佳化之效果。
再者，US 6627974利用額外之化學氣相沉積(CVD)製程形成protective file(SiOx、SixNy、TiOx或ZrOx)，為規律式排列，並未為完全針對差排缺陷作阻絕。
再如美國專利US 6345063所使用之patterned mask layer為二氧化矽或氮化矽，為規律式排列，並未為完全針對差排缺陷作阻絕。此一發明並將氮化銦鎵(InGaN)直接成長於pattemed mask layer上，不易形成品質良好的磊晶層。
台灣專利I242898所使用的方法只克服處於六角形小孔的線差排延伸，對於小孔周圍的線差排於穿透式電子顯微鏡(Transmission Electron Microscopy,TEM)照片示意圖上並未有側向成長造成差排轉向的效果。
然而，本發明提出一種阻斷半導體差排缺陷之方法，其係於差排缺陷未延伸至主動發光層前，使用有目標性的磊晶阻斷層將之阻絕，並且未阻絕的線差排因為側向成長機制可增加癒合的機會，有別於前案隨機性的分佈。首先，磊晶一半導體層於一基板上，並形成複數個凹洞於此一半導體層上之差排缺陷處，其中上述之複數個凹洞可藉由蝕刻半導體層所形成，因為當蝕刻上述之半導體層時，差排缺陷所造成之半導體層結構脆弱處將會被蝕刻液蝕刻出凹洞。
之後，在每一個凹洞上形成一阻斷層，其中形成阻斷層於每 一個凹洞上之細節步驟包含先沈積一阻斷層於上述之半導體層上。之後，塗佈光阻劑於此一阻斷層上，並形成填滿上述複數個凹洞。隨後，移除複數個凹洞以外之光阻，並蝕刻上述之半導體層，以移除複數個凹洞以外之阻斷層，藉此形成複數個分佈於凹洞之阻斷層。最後，移除複數個阻斷層上之光阻，僅留下分佈於複數個凹洞上之複數個阻斷層。
隨後，再磊晶上述之半導體層，使半導體層側向成長，導致差排缺陷轉向。本發明提出之阻斷半導體差排缺陷之方法可重複執行上述之步驟，以大幅降低差排缺陷密度。
本發明更提出一種阻斷發光二極體內部差排缺陷之方法。首先，執行至少一次上述阻斷半導體差排缺陷之方法。之後，磊晶一化合物半導體複合層於上述再磊晶後的半導體層上，以形成一發光二極體，其中上述之化合物半導體複合層包含一N型半導體導電層、一P型半導體導電層與一發光層，並且發光層位於N型半導體導電層與P型半導體導電層之間。
上述之基板可為藍寶石(Al2O3)基板、碳化矽(SiC)基板、鋁酸鋰(AlLiO2)基板、鎵酸鋰(LiGaO2)基板、矽(Si)基板、氮化鎵(GaN)基板，氧化鋅(ZnO)基板、氧化鋁鋅(AlZnO)基板、砷化鎵(GaAs)基板、磷化鎵(GaP)基板、銻化鎵(GaSb)基板、磷化銦(InP)基板、砷化銦(InAs)基板、硒化鋅(ZnSe)基板、或是金屬基板。本發明同時包含一緩衝層位於上述基板與化合物半導體複合層之間。本發明同時包含一P型半導體電子阻擋層位於發光層與P型半導體導電層之間。
上述的實施內容，將會搭配圖示與各步驟的結構示意圖以詳細介紹本發明的結構與形成方式的各步驟。
請參照第二圖，其係為一種阻斷半導體差排缺陷之方法的製造流程圖。首先，如步驟1所示，提供一基板100，並形成一半導體層102於基板100上，其中基板100可以使用下列幾種，藍寶石基板，碳化矽基板，鋁酸鋰基板，鎵酸鋰基板，矽基板，氮化鎵基板，氧化鋅基板，氧化鋁鋅基板，砷化鎵基板，磷化鎵基板，銻化鎵基板，磷化銦基板，砷化銦基板，或是硒化鋅基板等。磊晶基板的選擇，主要在於磊晶的材料的選擇。舉例來說，一般II-VI半導體化合物會使用硒化鋅基板或是氧化鋅基板做為磊晶基材；III-砷化物或是磷化物通常是使用砷化鎵基板，磷化鎵基板，磷化銦基板，或是砷化銦基板；而III-氮化物在商業上通常會使用藍寶石基板，或是碳化矽基板，目前實驗階段有使用鋁酸鋰基板，鎵酸鋰基板，矽基板，或是氧化鋁鋅基板等。另外，晶格結構與晶格常數是另一項選擇磊晶基板的重要依據。晶格常數差異過大，往往需要先形成一緩衝層才可以得到較佳的磊晶品質。在本實施例中，使用的磊晶材料為III-氮化物，特別是使用氮化鎵，而搭配使用的磊晶基板是目前商業上常見的藍寶石基板或是碳化矽基板。然而，任何習知本項技藝者應能理解，本發明的磊晶材料的選擇並不限定於III-氮化物，或甚至是氮化鎵等的材料。任何III-V半導體化合物或是II-VI半導體化合物皆可應用在本發明中。
由於使用藍寶石基板或是碳化矽基板，在磊晶III-氮化物之前需要先形成一緩衝層101，這是因為藍寶石基板與氮化鎵之間的晶格常數的不匹配高達14%，而使用碳化矽基板也有達到3.5%的晶格常數的不匹配。一般的緩衝層101的材料可以是氮化鎵、氮化鋁鎵(AlGaN)、氮化鋁(AlN)、或是InGaN/InGaN超晶格結構。有關於形成InGaN/InGaN超晶格結構的技術，可以參閱先進開發光電之前的專利申請提案，台灣專利申請號096104378。形成緩衝層12的方式是在磊晶機台，例如有機金屬化學氣相沉積(MOCVD；Metal Organic Chemical Vapor Deposition)機台或是分子束磊晶(MBE；Molecular Beam Epitaxy)機台中，以相對於後續正常磊晶溫度較低的環境長晶。例如氮化鋁鎵銦的一般長晶溫度約在800-1400℃之間，而緩衝層的長晶溫度約在250-700℃之間。當使用有機金屬化學氣相沉積機台時，氮的先驅物可以是NH3或是N2，鎵的先驅物可以是三甲基鎵或是三乙基鎵，而鋁的先驅物可以是三甲基鋁或是三乙基鋁。反應室的壓力可以是低壓或是常壓。
隨後，如步驟2所示，在差排缺陷所造成之結構脆弱處蝕刻出複數個凹洞110。之後，再如步驟3所示，沈積一阻斷層103於半導體層102上。再塗佈光阻劑於上述之阻斷層103上，以形成填滿複數個凹洞110之一光阻109，如步驟4所示。然後，如步驟5所示，移除複數個凹洞110以外之光阻109，僅留下凹洞110中之光阻109。而後，如步驟6所示，蝕刻此 一半導體層102，以移除複數個凹洞110以外之阻斷層103，藉此形成複數個分佈於凹洞110之阻斷層103。再藉由光微影製程移除凹洞中殘留之光阻109，如步驟7所示。上述之阻斷層103可為介電質(dielectric)，包含氮化鎂(MgxNy)、氮化矽(SixNy)、氧化矽(SixOy)、氧化鈦(TixOy)、氧化鋯(ZrxOy)、氧化鉿(HfxOy)、氧化鉭(TaxOy)、一氮化矽(SiN)、一氧化矽(SiO)。
請參考步驟8所示，再磊晶上述之半導體層102，以形成一再磊晶半導體層104。由於上述之阻斷層103將會阻擋再磊晶半導體層104之生長，故再磊晶半導體層104將會往凹洞110處側向成長，因而造成差排轉向，以有效地將差排缺陷阻絕於再磊晶半導體層104內部，如步驟9、10、11所示。
請參考第三圖所示，其係依照上述步驟以將半導體層102蝕刻出凹洞110之掃瞄式電子顯微鏡(Scanning Electron Microscope,SEM)照片。
本發明更將上述阻斷半導體差排缺陷之方法應用於發光二極體之製程中，以提出一種阻斷發光二極體內部差排缺陷之方法。請參考第四圖所示，此一方法係先執行至少一次阻斷半導體差排缺陷之方法，以形成再磊晶半導體層404，隨後再形成一化合物半導體複合層420於再磊晶半導體層404上，以構成一發光二極體。如此，發光二極體內部之差排缺陷密度即可藉由上述方法大幅降低，有效的將材料內部的缺陷阻絕，進而改善發光元件的發光特性及電氣特性。
首先，依照前述步驟以將差排缺陷阻絕於再磊晶半導體層404內部。如步驟20所示，形成一緩衝層401於一基板400上，並磊晶一半導體層402於緩衝層401上。再如步驟21所示，蝕刻半導體層402以形成複數個凹洞410於半導體層402上之差排缺陷處。隨後，如步驟22所示，沈積一阻斷層403於半導體層上。再如步驟23所示，塗佈光阻劑於阻斷層403上，以形成填滿複數個凹洞410之一光阻409。之後，如步驟24所示，移除複數個凹洞410以外之光阻409。再如步驟25所示，蝕刻複數個凹洞410以外之光阻409，以將光阻409蝕刻截斷成複數個分佈於凹洞410內之光阻409。然後，如步驟26所示，藉由光微影製程移除上述之光阻409。再如步驟27所示，再磊晶上述之半導體層402，使其側向成長，導致差排缺陷轉向，以形成一再磊晶半導體層404。
由步驟27之圖示可知，差排缺陷未必能完全被阻絕於再磊晶半導體層404中，因此，可藉由重複上述步驟，以阻斷其餘之差排，藉此大幅降低元件內部之差排缺陷密度。
最後，如步驟28所示，再形成一化合物半導體複合層420於再磊晶半導體層404上，以形成一發光二極體，其中上述之化合物半導體複合層420係藉由於再磊晶半導體層404上依序形成一N型半導體導電層405、一發光層406、一P型半導體導電層408而成。然而，上述之發光二極體更可包含一P型半導體電子阻擋層407於發光層406與P型半導體導電層408之間，以提高發光二極體之光取出效能。在本發明之一較佳實施範 例中，上述之N型半導體導電層405、發光層406、P型半導體電子阻擋層407與P型半導體導電層408皆為III族氮化物。
上述之N型半導體導電層405可為氮化鎵層或是氮化鋁鎵層，而這一層的作用是提供發光二極體的N型導通的包覆層(cladding layer)。N型導通的氮化鎵層或是氮化鋁鎵層的形成方式，是在有機金屬化學氣相沉積機台或是分子束磊晶機台中，在形成氮化物層時，同時摻雜四族的原子，在本實施例中是矽原子，而矽的先驅物在有機金屬化學氣相沉積機台中可以是矽甲烷或是矽乙烷。在這一層的下方可以在緩衝層上先行依續形成未參雜的氮化鎵層(未在圖示中顯示)以及N型導通的接觸層(未在圖示中顯示)，而這兩層的形成步驟是非必需的(optional)。形成未參雜的氮化鎵層是提升N型導通的包覆層的磊晶品質，而N型導通的接觸層是高摻雜的氮化鎵層或是氮化鋁鎵層，可以提供與N型電極之間較佳的導電效果。
再者，上述之發光層406可以是單異質結構，雙異質結構，單量子井層，或是多重量子井層結構。目前多採用多重量子井層結構，也就是多重量子井層/阻障層的結構。量子井層可以使用氮化銦鎵，而阻障層可以使用氮化鋁鎵等的三元結構。另外，也可以採用四元結構，也就是使用氮化鋁鎵銦(AlxInyGa1-x-yN)同時作為量子井層以及阻障層，其中調整鋁與銦的比例使得氮化鋁鎵銦晶格的能階可以分別成為高能階的阻障層與低能階的量子井層。發光層的形成方式，基本 上接近前述的形成N型導通的包覆層的方式，其中銦的先驅物可以是三甲基銦或是三乙基銦。發光層可以摻雜N型或是P型的摻雜子(dopant)，可以是同時摻雜N型與P型的摻雜子，也可以完全不摻雜。並且，可以是量子井層摻雜而阻障層不摻雜，量子井層不摻雜而阻障層摻雜，量子井層與阻障層都摻雜，或是量子井層與阻障層都不摻雜。再者，亦可以在量子井層的部份區域進行高濃度的摻雜(delta doping)。
在發光層406上形成一P型半導體電子阻擋層407之步驟可以是非必需的(optional)。P型半導體電子阻擋層407可包括第一種三五族半導體層，以及第二種三五族半導體層。這兩種三五族半導體層，能隙不同，且係具有週期性地重複沉積在上述主動發光層上，以作為一能障較高的電子阻擋層(能障高於主動發光層的能障)，用以阻擋過多電子(e-)溢流發光層406。關於P型導通的電子阻擋層詳細的內容與形成方式，可以參閱先進開發光電之前的專利申請提案，台灣專利申請號097128065。
另外，上述之P型半導體導電層408可以是氮化鎵層或是氮化鋁鎵層，而這一層的作用是提供發光二極體的P型導通的包覆層(cladding layer)。P型導通的氮化鎵層或是氮化鋁鎵層的形成方式，是在有機金屬化學氣相沉積機台或是分子束磊晶機台中，在形成氮化物層時，同時摻雜二族的原子，在本實施例中是鎂原子，而鎂的先驅物在有機金屬化學氣相沉積機台中可以是Cp2Mg。在這一層的上方可以形成P型導通的 接觸層(未在圖示中顯示)，而這層的形成步驟是非必需的(optional)。P型導通的接觸層是高摻雜的氮化鎵層或是氮化鋁鎵層，可以提供與P型電極之間較佳的導電效果。
顯然地，依照上面實施例中的描述，本發明可能有許多的修正與差異。因此需要在其附加的權利要求項之範圍內加以理解，除了上述詳細的描述外，本發明還可以廣泛地在其他的實施例中施行。上述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離本發明所揭示之精神下所完成的等效改變或修飾，均應包含在下述申請專利範圍內。
1~11‧‧‧步驟
100‧‧‧基板
101‧‧‧緩衝層
102‧‧‧半導體層
103‧‧‧阻斷層
104‧‧‧再磊晶半導體層
109‧‧‧光阻
110‧‧‧凹洞

Claims (26)

  1. 一種阻斷半導體差排缺陷之方法，至少執行一次下列步驟：形成複數個凹洞於一半導體層上之差排缺陷處，該複數個凹洞藉由蝕刻該半導體層以形成；於每一個凹洞上形成一阻斷層；以及再磊晶該半導體層，使該半導體層側向成長，導致差排缺陷轉向；其中於每一個凹洞上形成一阻斷層包含下列步驟：沈積一阻斷層於該半導體層上；塗佈光阻劑於該阻斷層上，以形成填滿該複數個凹洞之光阻；移除該複數個凹洞以外之光阻；蝕刻該半導體層，以移除該複數個凹洞以外之該阻斷層，藉此形成複數個分佈於凹洞之阻斷層；移除該複數個阻斷層上之光阻。
  2. 根據申請專利範圍第1項之阻斷半導體差排缺陷之方法，其中上述之阻斷層可為介電質(dielectric)，包含氮化鎂(MgxNy)、氮化矽(SixNy)、氧化矽(SixOy)、氧化鈦(TixOy)、氧化鋯(ZrxOy)、氧化鉿(HfxOy)、氧化鉭(TaxOy)、一氮化矽(SiN)、一氧化矽(SiO)。
  3. 根據申請專利範圍第1項之阻斷半導體差排缺陷之方法，可藉由光微影製程移除光阻。
  4. 根據申請專利範圍第1項之阻斷半導體差排缺陷之方法，在形成複數個凹洞於一半導體層上之差排缺陷處之前，更包含下列步驟：提供一基板；以及形成該半導體層於該基板上。
  5. 根據申請專利範圍第4項之阻斷半導體差排缺陷之方法，更包含形成一緩衝層於該基板與該半導體層之間。
  6. 根據申請專利範圍第4項之阻斷半導體差排缺陷之方法，其中上述之基板可為藍寶石(Al2O3)基板、碳化矽(SiC)基板、鋁酸鋰(AlLiO2)基板、鎵酸鋰(LiGaO2)基板、矽(Si)基板、氮化鎵(GaN)基板，氧化鋅(ZnO)基板、氧化鋁鋅(AlZnO)基板、砷化鎵(GaAs)基板、磷化鎵(GaP)基板、銻化鎵(GaSb)基板、磷化銦(InP)基板、砷化銦(InAs)基板、或硒化鋅(ZnSe)基板。
  7. 根據申請專利範圍第1項之阻斷半導體差排缺陷之方法，其中上述之半導體層可為III族氮化物。
  8. 一種阻斷發光二極體內部差排缺陷之方法，包含下列步驟：磊晶一半導體層於一基板上；蝕刻該半導體層以形成複數個凹洞於該半導體層上之差排缺陷處；形成複數個阻斷層於該複數個凹洞上；再磊晶該半導體層，使該半導體層側向成長，導致差排缺陷轉向；以及磊晶一化合物半導體複合層於該半導體層上，以形成一發光 二極體；其中形成複數個阻斷層於該複數個凹洞上包含下列步驟：沈積一阻斷層於該半導體層上；塗佈光阻劑於該阻斷層上，以形成填滿該複數個凹洞之光阻；移除該複數個凹洞以外之光阻；蝕刻該半導體層，以移除該複數個凹洞以外之該阻斷層，以形成複數個分佈於凹洞之阻斷層；移除該複數個阻斷層上之光阻。
  9. 根據申請專利範圍第8項之阻斷發光二極體內部差排缺陷之方法，其中上述之阻斷層可為介電質(dielectric)，包含氮化鎂(MgxNy)、氮化矽(SixNy)、氧化矽(SixOy)、氧化鈦(TixOy)、氧化鋯(ZrxOy)、氧化鉿(HfxOy)、氧化鉭(TaxOy)、一氮化矽(SiN)、一氧化矽(SiO)。
  10. 根據申請專利範圍第8項之阻斷發光二極體內部差排缺陷之方法，其中上述之光阻可藉由光微影製程移除。
  11. 根據申請專利範圍第8項之阻斷發光二極體內部差排缺陷之方法，其中上述之基板可為藍寶石(Al2O3)基板、碳化矽(SiC)基板、鋁酸鋰(AlLiO2)基板、鎵酸鋰(LiGaO2)基板、矽(Si)基板、氮化鎵(GaN)基板，氧化鋅(ZnO)基板、氧化鋁鋅(AlZnO)基板、砷化鎵(GaAs)基板、磷化鎵(GaP)基板、銻化鎵(GaSb)基板、磷化銦(InP)基板、砷化銦(InAs)基板、或硒化鋅(ZnSe)基板。
  12. 根據申請專利範圍第11項之阻斷發光二極體內部差排缺陷之 方法，更包含形成一緩衝層於該基板與該半導體層之間。
  13. 根據申請專利範圍第8項之阻斷發光二極體內部差排缺陷之方法，其中上述之半導體層可為III族氮化物。
  14. 根據申請專利範圍第8項之阻斷發光二極體內部差排缺陷之方法，其中磊晶一化合物半導體複合層於該半導體層上更包含下列步驟：形成一N型半導體導電層於該半導體層上；形成一發光層於該N型半導體導電層上；以及形成一P型半導體導電層於該發光層上。
  15. 根據申請專利範圍第14項之阻斷發光二極體內部差排缺陷之方法，更包含形成一P型半導體電子阻擋層於該發光層與該P型半導體導電層之間。
  16. 根據申請專利範圍第15項之阻斷發光二極體內部差排缺陷之方法，其中上述之N型半導體導電層、該發光層、該P型半導體導電層、該P型半導體電子阻擋層皆為III族氮化物。
  17. 一種阻斷發光二極體內部差排缺陷之方法，包含下列步驟：執行申請專利範圍第1項之方法；以及磊晶一化合物半導體複合層於該半導體層上，以形成一發光二極體。
  18. 根據申請專利範圍第17項之阻斷發光二極體內部差排缺陷之方法，其中上述之阻斷層可為介電質(dielectric)，包含氮化鎂(MgxNy)、氮化矽(SixNy)、氧化矽(SixOy)、氧化鈦(TixOy)、氧化鋯(ZrxOy)、氧化鉿(HfxOy)、氧化鉭(TaxOy)、一氮化矽(SiN)、一氧化矽(SiO)。
  19. 根據申請專利範圍第17項之阻斷發光二極體內部差排缺陷之方法，可藉由光微影製程移除光阻。
  20. 根據申請專利範圍第17項之阻斷發光二極體內部差排缺陷之方法，在形成複數個凹洞於一半導體層上之差排缺陷處之前，更包含下列步驟：提供一基板；以及形成該半導體層於該基板上。
  21. 根據申請專利範圍第20項之阻斷發光二極體內部差排缺陷之方法，更包含形成一緩衝層於該基板與該半導體層之間。
  22. 根據申請專利範圍第20項之阻斷發光二極體內部差排缺陷之方法，其中上述之基板可為藍寶石(Al2O3)基板、碳化矽(SiC)基板、鋁酸鋰(AlLiO2)基板、鎵酸鋰(LiGaO2)基板、矽(Si)基板、氮化鎵(GaN)基板，氧化鋅(ZnO)基板、氧化鋁鋅(AlZnO)基板、砷化鎵(GaAs)基板、磷化鎵(GaP)基板、銻化鎵(GaSb)基板、磷化銦(InP)基板、砷化銦(InAs)基板、或硒化鋅(ZnSe)基板。
  23. 根據申請專利範圍第17項之阻斷發光二極體內部差排缺陷之方法，其中上述之半導體層可為III族氮化物。
  24. 根據申請專利範圍第17項之阻斷發光二極體內部差排缺陷之方法，其中上述之化合物半導體複合層包含一N型半導體導電層、一P型半導體導電層與一發光層，其中該發光層位於該N型半導體導電層與該P型半導體導電層之間。
  25. 根據申請專利範圍第24項之阻斷發光二極體內部差排缺陷之方法，其中上述之化合物半導體複合層更包含一P型半導體 電子阻擋層位於該發光層與該P型半導體導電層之間。
  26. 根據申請專利範圍第25項之阻斷發光二極體內部差排缺陷之方法，其中上述之N型半導體導電層、該發光層、P型半導體導電層、該P型半導體電子阻擋層皆為III族氮化物。
TW097139665A 2008-10-16 2008-10-16 阻斷半導體差排缺陷之方法 TWI401729B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW097139665A TWI401729B (zh) 2008-10-16 2008-10-16 阻斷半導體差排缺陷之方法
US12/579,779 US7943494B2 (en) 2008-10-16 2009-10-15 Method for blocking dislocation propagation of semiconductor
US13/048,905 US20110163295A1 (en) 2008-10-16 2011-03-16 Semiconductor with low dislocation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097139665A TWI401729B (zh) 2008-10-16 2008-10-16 阻斷半導體差排缺陷之方法

Publications (2)

Publication Number Publication Date
TW201017718A TW201017718A (en) 2010-05-01
TWI401729B true TWI401729B (zh) 2013-07-11

Family

ID=42108999

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097139665A TWI401729B (zh) 2008-10-16 2008-10-16 阻斷半導體差排缺陷之方法

Country Status (2)

Country Link
US (2) US7943494B2 (zh)
TW (1) TWI401729B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5475569B2 (ja) * 2010-06-18 2014-04-16 株式会社東芝 窒化物半導体素子
US20120015502A1 (en) * 2010-07-14 2012-01-19 Jie Cui p-GaN Fabrication Process Utilizing a Dedicated Chamber and Method of Minimizing Magnesium Redistribution for Sharper Decay Profile
US20120126201A1 (en) * 2010-11-23 2012-05-24 Heng Liu Gallium nitride led devices with pitted layers and methods for making thereof
TWI419367B (zh) * 2010-12-02 2013-12-11 Epistar Corp 光電元件及其製造方法
TWI495155B (zh) * 2010-12-02 2015-08-01 Epistar Corp 光電元件及其製造方法
FR2969815B1 (fr) * 2010-12-27 2013-11-22 Soitec Silicon On Insulator Tech Procédé de fabrication d'un dispositif semi-conducteur
US9806228B2 (en) 2011-10-10 2017-10-31 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9105792B2 (en) 2011-10-10 2015-08-11 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9691939B2 (en) 2011-10-10 2017-06-27 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US10622515B2 (en) 2011-10-10 2020-04-14 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US10153396B2 (en) 2011-10-10 2018-12-11 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
KR102116152B1 (ko) * 2012-03-19 2020-05-28 루미리즈 홀딩 비.브이. 실리콘 기판 상에서 성장하는 발광 장치
CN103280502B (zh) * 2013-05-23 2016-12-28 安徽三安光电有限公司 发光器件及其制作方法
TWI569464B (zh) * 2015-10-22 2017-02-01 隆達電子股份有限公司 化合物半導體薄膜結構
TWI704698B (zh) * 2017-07-13 2020-09-11 晶元光電股份有限公司 發光元件
US10516076B2 (en) 2018-02-01 2019-12-24 Silanna UV Technologies Pte Ltd Dislocation filter for semiconductor devices
JP7089176B2 (ja) * 2018-06-26 2022-06-22 日亜化学工業株式会社 窒化アルミニウム膜の形成方法
CN109103307A (zh) * 2018-08-17 2018-12-28 开发晶照明（厦门）有限公司 发光元件及其制造方法
CN109346513B (zh) * 2018-09-29 2021-09-24 大连芯冠科技有限公司 可提高晶体质量和耐压性能的氮化物外延层及其制备方法
CN109755358B (zh) * 2018-12-30 2020-05-22 广东省半导体产业技术研究院 垂直结构器件及其制备方法
CN118198188B (zh) * 2024-03-20 2025-09-16 广东省大湾区集成电路与系统应用研究院 一种半导体器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720586B1 (en) * 1999-11-15 2004-04-13 Matsushita Electric Industrial Co., Ltd. Method of fabricating nitride semiconductor, method of fabricating nitride semiconductor device, nitride semiconductor device, semiconductor light emitting device and method of fabricating the same
TWI242898B (en) * 2004-11-10 2005-11-01 Jyh-Rong Gong Epitaxial substrate for solid-state semiconductor device, solid-state semiconductor device and method for producing the same
TW200833885A (en) * 2006-12-14 2008-08-16 Rohm Co Ltd Nitride semiconductor device and nitride semiconductor manufacturing method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233265B1 (en) * 1998-07-31 2001-05-15 Xerox Corporation AlGaInN LED and laser diode structures for pure blue or green emission
US6252261B1 (en) * 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
JP3285341B2 (ja) * 2000-06-01 2002-05-27 士郎 酒井 窒化ガリウム系化合物半導体の製造方法
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
TW486829B (en) * 2000-11-16 2002-05-11 United Epitaxy Co Ltd Epitaxial growth of nitride semiconductor
JP3988018B2 (ja) 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
JP2006080481A (ja) * 2004-08-11 2006-03-23 Canon Inc 半導体基板及びその製造方法
DE102008047127B4 (de) * 2008-05-30 2010-07-08 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung integral ausgebildeter Drain- und Source-Gebiete in einem Silizium/Germanium enthaltenden Transistorbauelement und Halbleiterbauelement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720586B1 (en) * 1999-11-15 2004-04-13 Matsushita Electric Industrial Co., Ltd. Method of fabricating nitride semiconductor, method of fabricating nitride semiconductor device, nitride semiconductor device, semiconductor light emitting device and method of fabricating the same
TWI242898B (en) * 2004-11-10 2005-11-01 Jyh-Rong Gong Epitaxial substrate for solid-state semiconductor device, solid-state semiconductor device and method for producing the same
TW200833885A (en) * 2006-12-14 2008-08-16 Rohm Co Ltd Nitride semiconductor device and nitride semiconductor manufacturing method

Also Published As

Publication number Publication date
US20110163295A1 (en) 2011-07-07
US7943494B2 (en) 2011-05-17
TW201017718A (en) 2010-05-01
US20100099213A1 (en) 2010-04-22

Similar Documents

Publication Publication Date Title
TWI401729B (zh) 阻斷半導體差排缺陷之方法
TWI425558B (zh) 形成電路結構的方法
KR100500863B1 (ko) Ｉｉｉ족 질화물계 화합물 반도체의 제조 방법 및ｉｉｉ족 질화물계 화합물 반도체 소자
TWI419368B (zh) 三族氮化物化合物半導體發光元件及其製造方法
US7790584B2 (en) Method of growing semi-polar nitride single crystal thin film and method of manufacturing nitride semiconductor light emitting diode using the same
TWI416612B (zh) 半導體元件及其製造方法
KR101471670B1 (ko) 반도체 레이저를 제작하는 방법
TWI471913B (zh) Production method of gallium nitride based compound semiconductor
EP2389693B1 (en) Light emitting diode device and method for manufacturing the same
US20130126907A1 (en) Group iii nitride semiconductor device and method for manufacturing the same
JPWO2000004615A1 (ja) 半導体レーザ、半導体装置及びその製造方法
CN101369531A (zh) 半导体器件及其制造方法
JP7699127B2 (ja) 歪みが低減された窒化インジウムガリウム発光ダイオード
US20120217537A1 (en) Nitride based light emitting device using patterned lattice buffer layer and method of manufacturing the same
TWI755047B (zh) 併入應變鬆弛結構的ｌｅｄ前驅物
KR100920915B1 (ko) 초격자 구조의 장벽층을 갖는 발광 다이오드
CN101728244A (zh) 阻断半导体差排缺陷的方法
KR100639747B1 (ko) 반도체 레이저, 반도체 장치 및 이들의 제조 방법
CN107658374B (zh) 一种发光二极管的外延片及其制备方法
JP2007335484A (ja) 窒化物半導体ウェハ
US20120068196A1 (en) Semiconductor light-emitting device and a method of manufacture thereof
CN106784217A (zh) 复合衬底、半导体器件结构及其制备方法
CN114375500A (zh) 发光二极管和形成发光二极管的方法
TWI504019B (zh) 發光二極體晶片的製造方法
KR20130135440A (ko) 마스크 패턴을 삽입한 고품질 반도체 소자용 기판의 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees