[go: up one dir, main page]

TWI400891B - 應用於三角積分調變器中之濾波電路及其相關濾波方法 - Google Patents

應用於三角積分調變器中之濾波電路及其相關濾波方法 Download PDF

Info

Publication number
TWI400891B
TWI400891B TW096105602A TW96105602A TWI400891B TW I400891 B TWI400891 B TW I400891B TW 096105602 A TW096105602 A TW 096105602A TW 96105602 A TW96105602 A TW 96105602A TW I400891 B TWI400891 B TW I400891B
Authority
TW
Taiwan
Prior art keywords
signal
coupled
capacitor
output
filter circuit
Prior art date
Application number
TW096105602A
Other languages
English (en)
Other versions
TW200835172A (en
Inventor
Chang Shun Liu
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW096105602A priority Critical patent/TWI400891B/zh
Priority to US12/032,527 priority patent/US7675446B2/en
Publication of TW200835172A publication Critical patent/TW200835172A/zh
Application granted granted Critical
Publication of TWI400891B publication Critical patent/TWI400891B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

應用於三角積分調變器中之濾波電路及其相關濾波方法
本發明係關於一種濾波電路，特別是一種應用於三角積分調變器中之濾波電路及其相關方法。
類比/數位轉換器(analog to digital converter,ADC)經常運用於許多訊號處理機制的前端，以將類比訊號轉換為數位訊號。近年來，三角積分調變器(sigma-delta modulator)已成為廣泛運用地高解析度資料轉換技術，其獲致高解析度之主要機制為超取樣(over-sampling)、雜訊重整(noise shaping)及濾波。此技術已成功應用於直流量測、聲頻及音頻訊號處理、整體服務數位網路(ISDN)及通訊系統等。
一般來說，三角積分調變器中係包括加總電路、濾波器、量化器及數位/類比轉換器(digital to analog converter,DAC)，其中，濾波器可利用交換式電容積分器而實現，其用來對訊號進行濾波以提升三角積分調變器的訊雜比(signal-to-noise ratio,SNR)。另外，在濾波器中，可藉由本地回授(local feedback)的機制在交換式電容積分器上形成一回授路徑，使得三角積分調變器的雜訊轉移函數(noise transfer function,NTF)頻譜上產生一共軛零點，如「第1圖」所示。此共軛零點可延伸訊號頻帶之平坦範圍，並進一步壓抑訊號頻帶內的量化雜訊。
然而，三角積分調變器在音訊產品的應用上，其超取樣率(over sampling ratio,OSR)通常為64或更大，以致使本地回授增益與積分值的乘積將會很小(例如：0.002)。若以交換電容式積分器來實現時，本地回授增益與積分值的乘積需等於回授路徑上所連接的回授電容之電容值除以積分電容的電容值。然而，在回授電容不能太小的情況下，積分電容的電容值會變的很大，進而增加面積、成本與運算放大器之輸出端的雜散電容值。
鑒於以上的問題，本發明的目的之一在於提供一種應用於三角積分調變器中之濾波電路及其方法，藉由訊號衰減的方式以減少交換式電容積分器中之電容所需的電容值。
本發明的目的之一在於提供一種應用於三角積分調變器中之濾波電路及其方法，可於雜訊轉移函數頻譜上產生共軛零點，以延伸訊號頻帶之平坦範圍。
本發明的目的之一在於提供一種應用於三角積分調變器中之濾波電路及其方法，可藉由訊號衰減器於回授前先將本地回授訊號衰減，以分擔一部份的衰減量。
本發明的目的之一在於提供一種應用於三角積分調變器中之濾波電路及其方法，可在不影響電路效能的情況下，節省面積及成本。
本發明的目的之一在於提供一種應用於三角積分調變器中之濾波電路及其方法，可在完全不影響電路效能的情況下，增加調變器係數選擇的彈性。
依據本發明之一實施例，其係揭露一種用於三角積分調變器中之濾波電路，濾波電路包含：一積分模組，用以對輸入之訊號進行積分以輸出一積分訊號；一訊號衰減器，耦接至積分器模組，藉由一電阻分壓來衰減積分訊號以輸出一衰減訊號；以及一回授電路，耦接至訊號衰減器與積分模組之間，用以將衰減訊號回授至積分模組中；其中，衰減訊號之振幅實質上小於與積分訊號之振幅。
有關本發明的特徵與實作，茲配合圖式作最佳實施例詳細說明如下。
以下舉出具體實施例以詳細說明本發明之內容，並以圖式作為輔助說明。說明中提及之符號係參照圖式符號。
參照「第2及第3圖」，其分別為根據本發明一實施例之三角積分調變器及根據本發明一實施例之三角積分調變方法。此三角積分調變器包括有訊號輸入端、訊號輸出端、第一運算單元110、第一積分器G1、濾波電路130、量化器170及數位類比轉換單元DAC。而第一運算單元110、第一積分器G1、濾波電路130、量化器170及數位類比轉換單元DAC係構成一回授迴路。
依據本發明之一實施例，濾波電路130中，包括有第二運算單元132、積分模組134、訊號衰減器136及回授電路138，此些元件係形成一本地回授迴路，如圖所示。此外，第一積分器G1除了可設置於濾波電路外部之外，亦可包含於積分模組內。
三角積分調變器之訊號輸入端用以接收一欲轉換之類比輸入訊號Ai(步驟210)。接著，第一運算單元110將輸入訊號Ai以及來自數位類比轉換單元DAC之負的調變訊號相互加總運算，以產生一第一運算訊號。再由第一積分器G1對第一運算訊號(即，輸入訊號Ai與調變訊號的差值)進行積分，以產生一第一積分信號Vo1(步驟220)。
接著，第二運算單元132對來自第一積分器G1所產生的第一積分信號Vo1及經由回授電路138所回授之負的回授訊號Vf進行加總運算以產生一第二運算訊號(即第一運算信號Vo1與回授訊號Vf的差值)。實質上，此回授訊號Vf可相當於衰減訊號Vd。
一般來說，積分模組134可包含有一個或n個串聯之積分器(其中n為大於1之正整數)，依序對由前一級所輸入之訊號進行積分，以輸出一積分訊號；依據本發明之一實施例，如圖所示，係包含有兩個積分器G2、G3，第二積分器G2接收第二運算訊號並對其進行積分以產生第二積分信號Vo2，而第三積分器G3接收第二積分器G2輸出之第二積分信號Vo2並對其進行積分以產生第三積分信號Vo3，即積分模組134可產生第二積分信號Vo2及第三積分信號Vo3(步驟230)，然而，積分器之數目可依設計需求進行改變，本發明不以此為限。
依據本實施例，第三積分信號Vo3會經由一訊號衰減器136衰減以產生一表減訊號Vd，並且將此衰減訊號Vd經由回授電路138回授至第二運算單元132的輸入端(步驟240)。
如圖所示，每一個積分器的輸出端可耦接至一結合單元150的輸入端，以將每一個積分器的輸出相加總後再輸出。換言之，結合單元150的輸入端耦接至第一積分器G1的輸出端、第二積分器G2的輸出端及第三積分器G3的輸出端，以輸出一濾波訊號Vout(步驟250)。然而，每一個積分器G1、G2、G3所輸出之積分訊號亦可藉由增益器h0、h1、h2來調整積分訊號之增益後，再將調整後之積分訊號輸入至結合單元150，以進行加總運算。另外，結合單元150除了可設置於濾波電路130外部之外，亦可包含於濾波電路130內。
接著，此濾波訊號Vout經由量化器170量化後，產生一數位調變訊號Do並輸出之(步驟260)。並且，此調變訊號Do會經由數位類比轉換單元DAC而回授至第一運算單元110，即，調變訊號Do經由數位類比轉換單元DAC轉換成類比訊號，以負回授至第一運算單元110(步驟270)。
參照「第4圖」，回授電路138可具有由複數個開關單元S11、S12及回授電容CF 所組成之交換式電容電路(即為交換式電容的等效電路，為方便描述，以下稱之為第一交換式電容)。如圖所示，此回授電容CF 透過開關S11而耦接至訊號衰減器136，並且透過開關單元S12將回授電容CF 與開關單元S11的接點耦接至一參考電壓Vr(例如：接地)。回授電路138係依據複數個不同相位之控制訊號CK1d、CK2d而運作，以輸出回授訊號Vf給第二運算單元(此圖中未示)。於此，開關單元S11、S12可分別由控制訊號CK1d、CK2d而控制。此外，控制訊號CK1d、CK2d可為大致上互為反向之訊號；因此，於第一階段時，開關單元S11為啟動(on)，而開關單元S12為關閉(off)，以對回授電容CF 進行充電，即，使回授電容CF 根據訊號衰減器136的輸出(即衰減訊號Vd)和參考電壓Vr儲存電荷；於第二階段時，開關單元S11則為關閉，而開關單元S12則為啟動，以使回授電容CF 進行放電以輸出回授訊號Vf。換言之，當參考電壓Vr為接地時，回授電容CF 於第一階段係根據衰減訊號Vd儲存電荷；於第二階段時，則將進行放電，以將衰減訊號Vd作為回授訊號Vf而回授給第二運算單元。
依據本發明之一實施例，如圖所示，訊號衰減器136可透過分壓電阻R1、R2所實現。其中，分壓電阻R1耦接於回授電路138與第三積分器G3之間，並且透過分壓電阻R2將回授電路138與開關單元S11的接點耦接至參考電壓Vr(例如：接地)。分壓電阻R1、R2係用來將第三積分器G3所輸出之第三積分信號Vo3進行分壓，使得輸出之衰減訊號Vd與第三積分信號Vo3存在一電位差(即，衰減訊號Vd之振幅實質上小於與第三積分信號Vo3之振幅)，換句話說，此分壓電阻將此第三積分信號Vo3衰減了K倍(即，K＝(R1＋R2)/R2)。另外，此分壓電阻可由積體電路中之金屬電阻(Metal resistor)，多晶矽電阻(Poly resistor)或井電阻(Well－resistor)所實現。
請參照「第5A圖」，第5A圖為根據本發明之積分器之一實施例，包括運算放大器OP、積分電容C1、交換式電容電路(即為交換式電容的等效電路，為方便描述，以下稱之為第二交換式電容142a、142b)和切換電路144a、144b。積分電容C1跨接於運算放大器OP的輸入端與輸出端之間，且透過切換電路144a/144b連接第二交換式電容142a/142b與運算放大器OP的輸入端。其中，第一交換式電容138a/138b的輸出端連接至第二交換式電容142a/142b與切換電路144a/144b的接點。並且，在此實施例中，第二運算單元132的作用可藉由第一交換式電容138a/138b和第二交換式電容142a/142b而實現。
第二交換式電容電路142a/142b可具有複數個開關單元S21、S22/S23、S24及一儲能電容Cs，且切換電路144a/144b則具有複數個開關單元S31、S32/S33、S34。而第一交換式電容138a/138b具有複數個開關單元S11、S12/S13、S14及回授電容CF 。
於此，儲能電容Cs分別透過開關單元S21/S23和開關單元S31/S33連接於前一級的輸出端(於此例中，即為第一積分器G1的輸出端)和運算放大器OP的輸入端之間。並且，透過開關單元S22/S24/S32/S34將儲能電容Cs與開關單元S21/S23/S31/S33的接點連接至參考電壓Vr(例如：接地)。回授電容CF 的一端連接至開關單元S11、S12/S13、S14，另一端連接至儲能電容Cs與開關單元S31、S32/S33、S34的接點。
於此，此些開關單元S11、S12、S13、S14、S21、S22、S23、S24、S31、S32、S33、S34可依據複數個不同相位之控制訊號CK1d、CK2d、CK1、CK2而運作。換言之，開關單元S11/S13/S21/S23、S12/S14/S22/S24、S32/S34、S31/S33可分別由控制訊號CK1d、CK2d、CK1、CK2而控制。此外，控制訊號CK1d、CK2d可為大致上互為反向之訊號，而控制訊號CK1、CK2可為大致上互為反向之訊號。並且，控制訊號CK1、CK1d之間具有一相位差，而控制訊號CK2、CK2d之間具有一相位差，如「第5B圖」所示。因此，於第一階段時，開關單元S11、S13、S21、S23、S32、S34為啟動(on)，而開關單元S12、S14、S22、S24、S31、S33為關閉(off)，以對回授電容CF 和儲能電容Cs進行充電，即，使回授電容CF 根據衰減訊號Vd(和參考電壓Vr)儲存電荷，及使儲能電容Cs根據前一級的輸出(於此例中，即為第一積分訊號Vol)(和參考電壓Vr)儲存電荷；於第二階段時，開關單元S11、S13、S21、S23、S32、S34則為關閉，而開關單元S12、S14、S22、S24、S31、S33則為啟動，以使回授電容CF 和儲能電容Cs進行放電，即使積分電容C1根據儲能電容Cs所儲存的電荷(即，第一積分訊號Vo1)、衰減訊號Vd和參考電壓Vr儲存電荷。於此，儲能電容Cs與回授電容CF 所對應之電容值係為不相同，即第一交換式電容138a/138b和第二交換式電容142a/142b所對應之電容值係不相同。並且，回授電容CF 之電容值與積分電容C1之電容值的比值相應於儲能電容Cs之電容值與積分電容C1之電容值的比值。於此，雖係描述差動式濾波電路，然而於本發明中並不以此為限，亦可依設計需求採用單端式濾波電路，操作原理可類似於差動式濾波電路，舉例來說，於單端式積分器中，運算放大器OP的負輸入端連接至參考電壓Vr，正輸入端經由一交換式電容(第一交換式電容138a或第二交換式電容142a)和一切換電路144a輸入前一級的輸出訊號。
於量化器170與數位類比轉換單元DAC之間可耦接一權重平均器(data weight average，DWA)190，如「第6圖」所示。
於此，雖然僅以一濾波電路串接於第一積分器與量化器之間進行說明，然而其他實施例上，第一積分器與量化器之間可串接多個濾波電路(圖示未示)；亦或是，直接串接一個或多個濾波電路130於第一運算單元110與量化器170之間。
舉例而言，若結合第4圖及第5A圖，且其中積分模組134僅包含第二積分器G2。本發明係透過本地回授機制，以於雜訊轉移函數頻譜上產生共軛零點，藉以延伸訊號頻帶之平坦範圍，並進一步壓抑訊號頻帶內的量化雜訊。再藉由訊號衰減器於回授前 先將本地回授訊號衰減K倍，以分擔一部份回授增益(gf )與積分增益(g2 )的乘積值之衰減量，以使回授電容之電容值(CF )除以積分電容的電容值(C1)等於K倍之回授增益(gf ，回授電路138之增益)與積分增益(g2 ，第二積分器G2之增益)的乘積值(即，CF /C1=K．gf ．g2 )(即，回授電容之電容值與積分電容的電容值之比值係與積分訊號與回授訊號之乘積成正比，且積分電容之電容值與回授電路所對應之電容值的比值係與衰減訊號成正比)，如此一來，透過K倍衰減的結果，可拉近回授電容與以積分電容的電容值，進而節省電容面積並增加調變器係數選擇的彈性。
即便是在考量到電阻值變異情況下(即，電阻寬度須大於某特定值)，但其佔用面積一般來說還是比省掉的電容面積小。並且，若使用精準金屬-絕緣體-金屬(metal-insulator-metal，MIM)電容的製程，電阻串可放在MIM電容下，即可不佔面積。
如此一來，即可在完全不影響電路效能的情況下，減少面積、降低耗電，並且提供調變器係數選擇上較大的彈性。
雖然本發明以前述之較佳實施例揭露如上，然其並非用以限定本發明，任何熟習相像技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。
110‧‧‧第一運算單元
130‧‧‧濾波電路
132‧‧‧第二運算單元
134‧‧‧積分模組
136‧‧‧訊號衰減器
138‧‧‧回授電路
138a‧‧‧第一交換式電容
138b‧‧‧第一交換式電容
142a‧‧‧第二交換式電容
142b‧‧‧第二交換式電容
144a‧‧‧切換電路
144b‧‧‧切換電路
150‧‧‧結合單元
170‧‧‧量化器
190‧‧‧權重平均器
G1‧‧‧第一積分器
G2‧‧‧第二積分器
G3‧‧‧第三積分器
DAC‧‧‧數位類比轉換單元
h0‧‧‧增益器
h1‧‧‧增益器
h2‧‧‧增益器
S11‧‧‧開關單元
S12‧‧‧開關單元
S13‧‧‧開關單元
S14‧‧‧開關單元
S21‧‧‧開關單元
S22‧‧‧開關單元
S23‧‧‧開關單元
S24‧‧‧開關單元
S31‧‧‧開關單元
S32‧‧‧開關單元
S33‧‧‧開關單元
S34‧‧‧開關單元
CF ‧‧‧回授電容
C1‧‧‧積分電容
Cs‧‧‧儲能電容
R1‧‧‧分壓電阻
R2‧‧‧分壓電阻
OP‧‧‧運算放大器
Ai‧‧‧輸入訊號
Vo1‧‧‧第一積分信號
Vo2‧‧‧第二積分信號
Vo3‧‧‧第三積分信號
Vout‧‧‧濾波訊號
Do‧‧‧調變訊號
Vd‧‧‧衰減訊號
Vf‧‧‧回授訊號
CK1d‧‧‧控制訊號
CK2d‧‧‧控制訊號
CK1‧‧‧控制訊號
CK2‧‧‧控制訊號
Vr‧‧‧參考電壓
第1圖係為習知之三角積分調變器的雜訊轉移函數(NTF)頻譜圖；第2圖係為根據本發明第一實施例之三角積分調變器的概要 結構圖；第3圖係為根據本發明一實施例之三角積分調變方法的流程圖；第4圖係為於根據本發明之三角積分調變器中，一實施例之訊號衰減器及一實施例之本地回授電路的概要電路圖；第5A圖係為於根據本發明之三角積分調變器中，一實施例之積分器的概要電路圖；第5B圖係為第5A圖中，積分器之控制訊號的時序圖；以及第6圖係為於根據本發明第二實施例之三角積分調變器的概要結構圖。
110．．．第一運算單元
130．．．濾波電路
132．．．第二運算單元
134．．．積分模組
136．．．訊號衰減器
138．．．回授電路
150．．．結合單元
170．．．量化器
G1．．．第一積分器
G2．．．第二積分器
G3．．．第三積分器
DAC．．．數位類比轉換單元
h0．．．增益器
h1．．．增益器
h2．．．增益器
Ai．．．輸入訊號
Vo1．．．第一積分信號
Vo2．．．第二積分信號
Vo3．．．第三積分信號
Vout．．．濾波訊號
Do．．．調變訊號
Vd．．．衰減訊號
Vf．．．回授訊號

Claims (15)

  1. 一種濾波電路，包含：一積分模組，用以對輸入之訊號進行積分以輸出一積分訊號，該積分模組包含：一運算放大器，用以輸出該積分訊號；以及至少一積分電容，耦接於該運算放大器的輸入端與輸出端之間；一訊號衰減器，耦接至該積分器模組，用以衰減該積分訊號以輸出一衰減訊號；以及一回授電路，係為一第一交換式電容，耦接至該訊號衰減器與該積分模組之間，用以將該衰減訊號回授至該積分模組；其中，該衰減訊號之振幅實質上小於與該積分訊號之振幅，該積分電容之電容值與該回授電路所對應之電容值的比值係與該衰減訊號成正比。
  2. 如請求項1所述之濾波電路，其中該訊號衰減器係由複數個分壓電阻所組成。
  3. 如請求項1所述之濾波電路，其中該回授電路係依據複數個不同相位之時脈訊號而運作。
  4. 如請求項1所述之濾波電路，其中該積分模組更包含：至少一切換電路，耦接至該積分電容與該運算放大器的輸入端；以及至少一第二交換式電容，耦接至該切換電路。
  5. 如請求項1所述之濾波電路，其中該濾波電路係應用於一三角積分調變器中。
  6. 一種濾波電路，包含：一運算單元，用來運算一輸入訊號與一回授訊號之差值，並輸出一運算訊號；一積分模組，該積分模組的輸入端耦接至該運算單元的輸出端，用來對該運算訊號進行積分以輸出至少一積分訊號；以及一訊號衰減器，耦接至該運算單元的輸入端與該積分模組的輸出端之間，用來衰減該積分訊號以輸出該回授訊號；其中，該運算單元包含一第一交換式電容，耦接至該積分模組，用以接收該回授訊號，該積分模組具有複數個積分器，每一該積分器包含一運算放大器及一積分電容，該積分電容耦接於該運算放大器的輸入端與輸出端之間，該第一交換式電容所對應之電容值與該積分電容所對應之電容值的比值係與該積分訊號與該回授訊號之乘積值成正比。
  7. 如請求項6所述之濾波電路，其中該運算單元更包含：一第二交換式電容，耦接至該第一交換式電容和該積分模組，用以接收該輸入訊號；其中，該第一交換式電容和該第二交換式電容係依據複數個不同相位之時脈訊號以輸出該運算訊號。
  8. 如請求項7所述之濾波電路，其中該第一交換式電容和該第二交換式電容所對應之電容值係不相同。
  9. 如請求項7所述之濾波電路，每一該積分器更包含：一切換電路，耦接該運算放大器的輸入端。
  10. 如請求項6所述之濾波電路，其中該訊號衰減器具有複數個分壓電阻。
  11. 如請求項6所述之濾波電路，更包含：一結合單元，耦接至該積分模組，用來結合該複數個積分訊號以輸出一濾波訊號。
  12. 一種三角積分調變器，包含：一第一運算單元，用來運算一輸入訊號與回授之一類比調變訊號之差值以輸出一第一運算訊號；一濾波電路，用以依據該第一運算訊號輸出一濾波訊號，該濾波電路包括有：一積分模組，耦接至該第一運算單元，用來對該第一運算訊號進行積分，以產生複數個積分訊號，該積分模組包含：一第一積分器，用以依據該第一運算訊號以產生一第一積分訊號；一第二運算單元，用來運算該第一積分訊號與一衰減訊號以輸出一第二運算訊號；以及一第二積分器，用以依據該第二運算訊號以輸出一第二積分訊號；其中，該第一積分器及該第二積分器均包含：一運算放大器、一積分電容及一切換電路，該積分電容耦接於該運算放大器的輸入端與輸出端之間，該切換電路耦接該運算放大器的輸入端。 一訊號衰減器，耦接於至該積分模組，用來衰減該複數個積分訊號中至少一個積分訊號，以輸出該衰減訊號至該積分模組中；以及一結合單元，耦接至該積分模組，用來結合該複數個積分訊號，以輸出該濾波訊號；一量化器，耦接至該濾波器，用來量化該濾波訊號以輸出一數位調變訊號；以及一數位類比轉換單元(DAC)，耦接於該量化器與該第一運算單元之間，用來將該數位調變訊號進行數位類比轉換，以輸出該類比調變訊號；其中，該第二運算單元包含一第一交換式電容，耦接至該第二積分器的該切換電路，用以接收該衰減訊號，該第一交換式電容所對應之電容值與該第二積分器的該積分電容之電容值的比值係與該第二積分訊號與該衰減訊號之乘積值成正比。
  13. 如請求項12所述之三角積分調變器，其中該訊號衰減器具有複數個分壓電阻。
  14. 如請求項12所述之三角積分調變器，其中該第二運算單元更包含：一第二交換式電容，耦接至該第一交換式電容和該第二積分器的該切換電路，用以接收該第一積分訊號；其中，該第一交換式電容和該第二交換式電容係依據複數個不同相位之時脈訊號以輸出該第二運算訊號。
  15. 如請求項12所述之三角積分調變器，另包含： 一權重平均器，耦接至該量化器與數位類比轉換單元之間。
TW096105602A 2007-02-15 2007-02-15 應用於三角積分調變器中之濾波電路及其相關濾波方法 TWI400891B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW096105602A TWI400891B (zh) 2007-02-15 2007-02-15 應用於三角積分調變器中之濾波電路及其相關濾波方法
US12/032,527 US7675446B2 (en) 2007-02-15 2008-02-15 Filter applied in sigma-delta modulator and filtering method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096105602A TWI400891B (zh) 2007-02-15 2007-02-15 應用於三角積分調變器中之濾波電路及其相關濾波方法

Publications (2)

Publication Number Publication Date
TW200835172A TW200835172A (en) 2008-08-16
TWI400891B true TWI400891B (zh) 2013-07-01

Family

ID=39706184

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096105602A TWI400891B (zh) 2007-02-15 2007-02-15 應用於三角積分調變器中之濾波電路及其相關濾波方法

Country Status (2)

Country Link
US (1) US7675446B2 (zh)
TW (1) TWI400891B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7924203B2 (en) * 2009-06-12 2011-04-12 Analog Devices, Inc. Most significant bits analog to digital converter, and an analog to digital converter including a most significant bits analog to digital converter
US7948414B2 (en) * 2009-08-09 2011-05-24 Mediatek, Inc. Delta-sigma analog-to-digital conversion apparatus and method thereof
US10581453B1 (en) * 2018-12-18 2020-03-03 Robert Bosch Gmbh Precision current-to-digital converter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060092059A1 (en) * 2004-10-29 2006-05-04 Guimaraes Homero L Gain control in a signal path with sigma-delta analog-to-digital conversion

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055846A (en) * 1988-10-13 1991-10-08 Crystal Semiconductor Corporation Method for tone avoidance in delta-sigma converters
US5719573A (en) * 1995-06-01 1998-02-17 Cirrus Logic, Inc. Analog modulator for A/D converter utilizing leap-frog filter
US6492924B2 (en) * 1999-09-07 2002-12-10 Linear Technology Corporation Circuits, systems, and methods for signal processors that buffer a signal dependent current
US7123177B2 (en) * 2000-11-17 2006-10-17 Broadcom Corporation System and method for stabilizing high order sigma delta modulators
EP1324497B1 (en) * 2001-12-27 2004-09-29 STMicroelectronics S.r.l. Method for self-calibrating a frequency of a modulator circuit, and circuit using said method
US6590372B1 (en) * 2002-02-19 2003-07-08 Texas Advanced Optoelectronic Solutions, Inc. Method and integrated circuit for bandgap trimming
US7142142B2 (en) * 2004-02-25 2006-11-28 Nelicor Puritan Bennett, Inc. Multi-bit ADC with sigma-delta modulation
DE102004022572B4 (de) * 2004-05-07 2012-02-16 Infineon Technologies Ag Integratorschaltung
JP2007043433A (ja) * 2005-08-03 2007-02-15 Renesas Technology Corp 半導体集積回路装置
US7215269B2 (en) * 2005-10-12 2007-05-08 Avnera Corporation Delta-sigma analog-to-digital converter suitable for use in a radio receiver channel
DE102006004212B4 (de) * 2006-01-30 2009-09-24 Xignal Technologies Ag Delta-Sigma-Analog-Digital-Wandler und Verfahren zur Delta-Sigma-Analog-Digital-Wandlung mit Offsetkompensation
US7375666B2 (en) * 2006-09-12 2008-05-20 Cirrus Logic, Inc. Feedback topology delta-sigma modulator having an AC-coupled feedback path
JP4745267B2 (ja) * 2007-02-21 2011-08-10 パナソニック株式会社 デルタシグマ変調器とそれを備えたｄａ変換装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060092059A1 (en) * 2004-10-29 2006-05-04 Guimaraes Homero L Gain control in a signal path with sigma-delta analog-to-digital conversion

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Richard Schreier, Gabor C. Temes, "Understanding Delta-Sigma Data Converters", John Wiley & Sons, Inc, Hoboken, New Jersey, 2005. *
林奇青碩士論文, "低通三角積分調變器的設計與實現", 中正大學, 2006年11月。 *

Also Published As

Publication number Publication date
US7675446B2 (en) 2010-03-09
US20080198052A1 (en) 2008-08-21
TW200835172A (en) 2008-08-16

Similar Documents

Publication Publication Date Title
US7446687B2 (en) Method and apparatus to reduce internal circuit errors in a multi-bit delta-sigma modulator
CN1030026C (zh) 低功耗小面积高阶σ-△过抽样a/d转换集成电路网络
US8325074B2 (en) Method and circuit for continuous-time delta-sigma DAC with reduced noise
Maghari et al. 74 dB SNDR multi-loop sturdy-MASH delta-sigma modulator using 35 dB open-loop opamp gain
EP1777825B1 (en) Low-pass filter based delta-sigma modulator
US7460046B2 (en) Sigma-delta modulators
US7049990B2 (en) Single loop feed-forward modulator with summing flash quantizer and multi-bit feedback
JP2012165088A (ja) Δς変調器および信号処理システム
CN101849360A (zh) 对抖动不敏感的∑-△调制器
JPH0613908A (ja) 疑似マルチビット・シグマデルタａｄ変換器
US20090009371A1 (en) Method and apparatus for a/d conversion
CN101971502A (zh) 在反馈路径中具有减小的位数的多位西格玛-德尔塔调制器
EP1380114A2 (en) Hybrid multi-stage circuit utilizing different types of sampling circuit
US20100117881A1 (en) K-Delta-1-Sigma Modulator
US10116324B2 (en) High-linearity sigma-delta converter
US20240063812A1 (en) Excess Loop Delay Compensation for a Delta-Sigma Modulator
CN101515794B (zh) 三角积分调制器及应用于其中的滤波电路
TWI400891B (zh) 應用於三角積分調變器中之濾波電路及其相關濾波方法
EP3641136A1 (en) Analog-to-digital multi-bit delta-sigma modulator, method for converting an analog input signal into a digital multi-bit output signal, and analog-to-digital converter
US20140028483A1 (en) Low-power sigma-delta converter
EP3407498A1 (en) A multi-level capacitive digital-to-analog converter for use in a sigma-delta modulator
Huang et al. A high performance continuous-time sigma-delta modulator with a 2 MHz bandwidth hybrid loop filter for wireless healthcare applications
Huang et al. A CT sigma-delta modulator with a hybrid loop filter and capacitive feedforward
Sadollahi et al. Passive 3 rd order delta-sigma ADC with VCO-based quantizer
Christopher et al. A 1-1 MASH using two Noise-Shaping Switched-Capacitor Dual-Slope converters