TWI498968B - 半導體製程 - Google Patents
半導體製程 Download PDFInfo
- Publication number
- TWI498968B TWI498968B TW099114468A TW99114468A TWI498968B TW I498968 B TWI498968 B TW I498968B TW 099114468 A TW099114468 A TW 099114468A TW 99114468 A TW99114468 A TW 99114468A TW I498968 B TWI498968 B TW I498968B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive substrate
- forming
- protective layer
- layer
- pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 76
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 239000010410 layer Substances 0.000 claims description 69
- 239000000758 substrate Substances 0.000 claims description 66
- 229910052751 metal Inorganic materials 0.000 claims description 57
- 239000002184 metal Substances 0.000 claims description 57
- 239000011241 protective layer Substances 0.000 claims description 38
- 238000007747 plating Methods 0.000 claims description 21
- 238000009713 electroplating Methods 0.000 claims description 15
- 239000011810 insulating material Substances 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000003973 paint Substances 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 2
- 230000005611 electricity Effects 0.000 claims 1
- 230000009182 swimming Effects 0.000 claims 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 239000002905 metal composite material Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005234 chemical deposition Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Micromachines (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本發明是有關於一種半導體製程及結構，且特別是有關於一種可降低製程成本的半導體製程及結構。
隨著科技的發展，半導體結構的應用日益廣泛，大量地應用於各種集成電路以及各種電子產品中。其中保護層(Passivation Layer)作為半導體結構中的絕緣物質，用於電絕緣以及保護半導體結構中的金屬導線，是半導體結構中不可或缺的膜層之一。
在習知的半導體製程中，常見的保護層材質為光阻材料或者環氧樹脂，且其形成方法通常包括沈積及微影蝕刻製程，但由於微影蝕刻製程的成本高，因而難以將半導體製程的成本降至理想的範圍內。
有鑑於此，本發明的目的就是在提供一種低成本的半導體製程。
本發明的再一目的是提供一種低成本的半導體結構。
本發明提出一種半導體製程，其是先提供導電基底，接著在導電基底上形成至少一個絕緣圖案。然後，在絕緣圖案上形成金屬圖案。再來，進行第一電鍍製程，以於導電基底上形成保護層覆蓋金屬圖案。
在本發明的較佳實施例中，上述半導體製程在形成保護層之前，更包括在部分之金屬圖案上形成犧牲層，並且在形成保護層之後，移除犧牲層以形成開口而暴露出部分之金屬圖案。其中移除犧牲層的方法包括電漿蝕刻或濕式蝕刻。
在本發明的較佳實施例中，在絕緣圖案上形成金屬圖案的方法例如是先在導電基底上形成電鍍種子層覆蓋絕緣圖案，接著在電鍍種子層上形成圖案化光阻層，以暴露出位於絕緣圖案上的部分電鍍種子層。然後，對暴露出之部分電鍍種子層進行第二電鍍製程，以形成金屬圖案。此外，在形成金屬圖案之後及形成保護層之前，更包括移除圖案化光阻層及殘留在導電基底上的電鍍種子層。舉例來說，移除殘留在導電基底上之電鍍種子層的方法包括濕式蝕刻。
在本發明的較佳實施例中，導電基底為矽基底。
本發明還提出一種半導體製程，包括提供導電基底；以及以導電基底為電極進行電鍍製程，以於導電基底上形成保護層。其中導電基底為矽基底。
本發明另提出一種半導體結構，包括導電基底、至少一個絕緣圖案、至少一個金屬圖案以及保護層。絕緣圖案配置於導電基底上，金屬圖案配置於絕緣圖案上，而保護層以電鍍方式形成於導電基底上並覆蓋金屬圖案。
在本發明的較佳實施例中，保護層包括一開口，其暴露出部分之金屬圖案。
在本發明的較佳實施例中，導電基底為矽基底。
在本發明的較佳實施例中，金屬圖案為金屬複合層，如銅/鎳/金或者鋁/鎳/金。
在本發明的較佳實施例中，保護層的材質包括電泳塗料。
由於本發明之半導體製程是利用電鍍製程形成保護層，並透過先在金屬圖案上形成犧牲層，再於形成保護層後移除犧牲層的方法而於保護層中形成開口，因此與習知以微影蝕刻製程形成保護層的方法相較之下，本發明可大幅降低半導體製程的成本。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
請參閱圖1A至圖1C，其繪示為本發明之一實施例之半導體製程的示意圖。
請參閱圖1A，提供導電基底110，例如矽基底。然後，於導電基底110上形成至少一個絕緣圖案120。具體來說，本實施例例如是先在導電基底110上全面塗佈一層絕緣材料(圖未示)，然後再利用微影蝕刻製程將此層絕緣材料蝕刻為至少一個絕緣圖案120。在本實施例中，其例如是將絕緣材料蝕刻成多個絕緣圖案120。
請繼續參閱圖1B，於絕緣圖案120上形成金屬圖案130。特別的是，金屬圖案130可利用電鍍(electroplating)製程而形成。具體地，請參閱圖2A-2D，其繪示為本實施例之金屬圖案130在製程中的剖面示意圖。如圖2A所示，首先在導電基底110上形成電鍍種子層131覆蓋絕緣圖案120。接著，如圖2B所示，於電鍍種子層131上形成圖案化光阻層132，以暴露出位於絕緣圖案120上的部分之電鍍種子層131。再來，如圖2C所示，利用暴露出之部分電鍍種子層131進行電鍍製程。之後，移除圖案化光阻層132以及殘留在導電基底110上的電鍍種子層131，以形成圖1B所示之金屬圖案130。其中，殘留在導電基底110上的電鍍種子層131可利用蝕刻的方法而移除，例如濕式蝕刻。
此外，本實施例之金屬圖案130可為一金屬複合層，如銅/鎳/金複合層或者鋁/鎳/金複合層，其可透過更換電解液而形成金屬複合層的金屬圖案130。
當然，熟習此技藝者應該知道，金屬圖案130也可以利用常見的濺渡(sputtering)或化學沉積(chemical deposition)製程搭配微影蝕刻製程而形成，在此不再贅述。
請參閱圖1C，在形成金屬圖案130之後，接著即是利用導電基底110為電極而進行電鍍製程，從而於導電基底110上形成保護層150以覆蓋金屬圖案130，此即大致完成半導體結構100的製程。詳細來說，保護層150的材質例如是電泳塗料或其他可以電鍍方式成膜的絕緣材料。由於此類型的材料具有抗酸鹼、抗腐蝕、耐熱及防水的特性，因此可有效保護金屬圖案130，避免外界物質對金屬圖案130造成損害。
特別的是，在利用矽導通孔(through silicon via,TSV)技術與外界電路電性連接之半導體裝置的製程中，絕緣圖案120可以與矽導通孔中的絕緣層在同一製程中形成，而金屬圖案130則可以與矽導通孔中的金屬層在同一製程中形成，以下將舉實施例配合圖式說明之。
請參閱圖3A至圖3C，其繪示為本發明之一實施例之半導體製程的示意圖。如圖3A所示，導電基底310具有貫通其背面312與主動表面314的貫孔316，且導電基底310的主動表面上已形成有連接墊(bonding pad)302，而貫孔316即是對應至連接墊302。首先，在導電基底110的背面312上形成絕緣圖案120以及覆蓋貫孔316側壁的絕緣層320。詳細來說，本實施例例如是先在導電基底310的背面312上全面塗佈一層絕緣材料(圖未示)，然後再利用微影蝕刻製程將此層絕緣材料蝕刻為至少一個絕緣圖案120，並同時移除位在貫孔316底部的部分絕緣材料，以形成暴露出連接墊302的絕緣層320。
請參閱圖3B，於絕緣圖案120上形成金屬圖案130以及填入貫孔316內的金屬層330。其中，金屬圖案130與金屬層330的形成方法與前述實施例相同或相似，其可用電鍍、濺渡或化學沈積製程搭配微影蝕刻製程製作而成，此處不再贅述其細節。
請參閱圖3C，特別的是，為使連接墊302可透過金屬層330而與外界電路電性連接，本實施例例如是在形成金屬層330與金屬圖案130之後，先在金屬層330上形成犧牲層140，其材質例如是聚合物材料。然後，利用導電基底310為電極而進行電鍍製程，從而於導電基底310上形成保護層150以覆蓋未被犧牲層140所覆蓋的金屬圖案130。
請參閱圖3D，移除犧牲層140，因而形成開口141以暴露出部分之金屬層330，此即大致完成半導體結構300的製程。其中，犧牲層140可利用電漿蝕刻或者濕式蝕刻而移除。
承上所述，半導體結構300之開口141可用以供後續製程於其中填入與金屬層330電性連接的導電結構(圖未示)，如介層窗或焊球，以使連接墊302可透過金屬層330及此導電結構而與外界電路電性連接。
值得一提的是，雖然前述兩個實施例均是先在導電基底110/導電基底310上形成絕緣圖案120/絕緣層320與金屬圖案130/金屬層330之後，再以導電基底110/導電基底310為電極進行電鍍製程以形成保護層150，但僅為本發明之一實施例。本發明並不限定導電基底110/導電基底310上是否形成有任何膜層，只要是透過以導電基底110/導電基底310為電極之電鍍製程來形成保護層150的方法，即為本發明所欲保護之範圍。
綜上所述，本發明之半導體製程是利用電鍍製程來形成保護層，並透過先在金屬圖案上形成犧牲層，再於形成保護層後移除犧牲層的方法，而於保護層中形成開口。與習知以微影蝕刻製程形成保護層的方法相較之下，本發明可大幅降低半導體製程的成本。
而且，由於本發明是以可電鍍成膜的絕緣材料作為保護層，且其具有抗酸鹼、抗腐蝕、耐熱及防水的特性，因此可有效保護金屬圖案免於在後續製程中受損，進而提高製程良率。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、300．．．半導體結構
110、310．．．導電基底
120．．．絕緣圖案
130．．．金屬圖案
131．．．電鍍種子層
132．．．圖案化光阻層
140．．．犧牲層
141．．．開口
150．．．保護層
302．．．連接墊
312．．．背面
314．．．主動表面
316．．．貫孔
320．．．絕緣層
330．．．金屬層
圖1A至圖1C繪示為本發明之一實施例中半導體製程的流程示意圖。
圖2A至圖2C繪示為本發明之一實施例中利用電鍍製程形成金屬圖案的流程示意圖。
圖3A至圖3D繪示為本發明之另一實施例中半導體製程的流程示意圖。
120．．．絕緣圖案
130．．．金屬圖案
141．．．開口
150．．．保護層
300．．．半導體結構
302．．．連接墊
310．．．導電基底
312．．．背面
314．．．主動表面
320．．．絕緣層
330．．．金屬層
Claims (13)
- 一種製作半導體的方法，其包括：形成一導電基底，其具有貫通該導電基底之一背面與該導電基底之一主動表面的至少一貫孔；於該導電基底之該主動表面上形成至少一連接墊；於該導電基底上形成一絕緣圖案，其中該絕緣圖案形成於該至少一貫孔之側壁上；於該絕緣圖案上形成一金屬圖案；以及進行一第一電鍍製程，以形成覆蓋該金屬圖案之一保護層，其中該保護層包括一絕緣材料。
- 如申請專利範圍第1項所述之方法，其中在形成該保護層之前，更包括在該金屬圖案上形成一犧牲層，並且在形成該保護層之後，移除該犧牲層以形成貫穿該保護層之一開口而暴露出至少一部分之該金屬圖案。
- 如申請專利範圍第2項所述之方法，其中移除該犧牲層的方法包括使用電漿蝕刻製程或濕式蝕刻製程。
- 如申請專利範圍第1項所述之方法，其中在該絕緣圖案上形成該金屬圖案的方法包括：於該導電基底上形成一電鍍種子層覆蓋該絕緣圖案；於該電鍍種子層上形成一圖案化光阻層，以暴露出位於該絕緣圖案上的部分該電鍍種子層；以及對暴露出之部分該電鍍種子層進行一第二電鍍製程，以形成該金屬圖案。
- 如申請專利範圍第4項所述之方法，其中在形成該金屬圖案之後及形成該保護層之前，更包括：移除該圖案化光阻層；以及移除殘留在該導電基底上的該電鍍種子層。
- 如申請專利範圍第5項所述之方法，其中移除殘留在該導電基底上之該電鍍種子層的方法包括使用濕式蝕刻製程。
- 如申請專利範圍第1項所述之方法，其中該導電基底包括矽基底。
- 一種製作半導體的方法，包括：提供一導電基底，其具有貫通該導電基底之一背面與該導電基底之一主動表面的至少一貫孔；於該導電基底之該主動表面上提供至少一連接墊；於該導電基底上提供一絕緣圖案；於該絕緣圖案上提供一金屬圖案，其中該絕緣圖案位於該導電基底上及該至少一貫孔之側壁上；以及以該導電基底為電極進行一電鍍製程，以於該導電基底上形成一保護層，其中該保護層覆蓋該金屬圖案，且其中該保護層包括一絕緣材料。
- 如申請專利範圍第8項所述之方法，其中該導電基底包括矽基底。
- 如申請專利範圍第1項所述之方法，其中該保護層包括電泳塗料。
- 如申請專利範圍第8項所述之方法，其中該保護層包括電 泳塗料。
- 如申請專利範圍第1項所述之方法，其中進行該第一電鍍製程包括於該導電基底上直接形成該保護層。
- 如申請專利範圍第8項所述之方法，其中以該導電基底為電極進行該電鍍製程包括形成該保護層直接接觸該導電基底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099114468A TWI498968B (zh) | 2010-05-06 | 2010-05-06 | 半導體製程 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099114468A TWI498968B (zh) | 2010-05-06 | 2010-05-06 | 半導體製程 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201140693A TW201140693A (en) | 2011-11-16 |
| TWI498968B true TWI498968B (zh) | 2015-09-01 |
Family
ID=46760378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099114468A TWI498968B (zh) | 2010-05-06 | 2010-05-06 | 半導體製程 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI498968B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200536005A (en) * | 2003-12-31 | 2005-11-01 | Microfabrica Inc | Electrochemical fabrication methods incorporating dielectric materials and/or using dielectric substrates |
| TW200642014A (en) * | 2005-05-24 | 2006-12-01 | Advanced Semiconductor Eng | Wafer structure having bumps made of different material and fabricating method thereof |
| US20090186480A1 (en) * | 2003-11-06 | 2009-07-23 | Rohm And Haas Electronic Materials Llc | Optical article |
| CN101582397A (zh) * | 2008-05-16 | 2009-11-18 | 精材科技股份有限公司 | 半导体装置及其制造方法 |
-
2010
- 2010-05-06 TW TW099114468A patent/TWI498968B/zh not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090186480A1 (en) * | 2003-11-06 | 2009-07-23 | Rohm And Haas Electronic Materials Llc | Optical article |
| TW200536005A (en) * | 2003-12-31 | 2005-11-01 | Microfabrica Inc | Electrochemical fabrication methods incorporating dielectric materials and/or using dielectric substrates |
| TW200642014A (en) * | 2005-05-24 | 2006-12-01 | Advanced Semiconductor Eng | Wafer structure having bumps made of different material and fabricating method thereof |
| CN101582397A (zh) * | 2008-05-16 | 2009-11-18 | 精材科技股份有限公司 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201140693A (en) | 2011-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4745007B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008141170A (ja) | 半導体装置およびその製造方法 | |
| CN108461407B (zh) | 用于恶劣介质应用的键合焊盘保护 | |
| KR100659625B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP6619294B2 (ja) | 配線基板及びその製造方法と電子部品装置 | |
| JP5385452B2 (ja) | 半導体装置の製造方法 | |
| TW201227898A (en) | Package substrate and fabrication method thereof | |
| JP2007036060A (ja) | 半導体装置及びその製造方法 | |
| JP4693855B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2011014644A (ja) | 配線基板およびその製造方法 | |
| JP4506767B2 (ja) | 半導体装置の製造方法 | |
| CN101241865A (zh) | 平顶凸块结构及其制造方法 | |
| CN109727942A (zh) | 半导体装置以及半导体装置的制造方法 | |
| US8183683B1 (en) | Semiconductor device and fabricating method thereof | |
| TWI498968B (zh) | 半導體製程 | |
| JP5165190B2 (ja) | 半導体装置及びその製造方法 | |
| JP5633095B2 (ja) | 半導体パッケージの製造方法および半導体パッケージ | |
| US8946085B2 (en) | Semiconductor process and structure | |
| JP2006351766A (ja) | 半導体装置及びその製造方法 | |
| JP4188752B2 (ja) | 半導体パッケージ及びその製造方法 | |
| CN223181138U (zh) | 半导体衬底的无源器件及半导体器件 | |
| JP5101074B2 (ja) | 電子相互接続の製作方法 | |
| CN102254857B (zh) | 半导体工艺及结构 | |
| CN101241866A (zh) | 具有加强物的凸块结构及其制造方法 | |
| JP5068830B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |