[go: up one dir, main page]

TWI498715B - 用於多電壓晶片之電力許可（ｏｋ）分配 - Google Patents

用於多電壓晶片之電力許可（ｏｋ）分配 Download PDF

Info

Publication number
TWI498715B
TWI498715B TW096113288A TW96113288A TWI498715B TW I498715 B TWI498715 B TW I498715B TW 096113288 A TW096113288 A TW 096113288A TW 96113288 A TW96113288 A TW 96113288A TW I498715 B TWI498715 B TW I498715B
Authority
TW
Taiwan
Prior art keywords
power
signal
sensing unit
region
regions
Prior art date
Application number
TW096113288A
Other languages
English (en)
Other versions
TW200823631A (en
Inventor
Shawn Searles
Scott C Johnson
Grace I Chuang
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of TW200823631A publication Critical patent/TW200823631A/zh
Application granted granted Critical
Publication of TWI498715B publication Critical patent/TWI498715B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for DC mains or DC distribution networks
    • H02J1/08—Three-wire systems; Systems having more than three wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for DC mains or DC distribution networks
    • H02J1/10—Parallel operation of DC sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Electronic Switches (AREA)

Description

用於多電壓晶片之電力許可(OK)分配
本發明係有關於電子系統，且更詳言之，係關於用於確使電子系統適當電力啟動的系統。
一些積體電路(IC)可接收來自單一電源供應器之電力，而其他積體電路則可接收來自多個電源供應器之電力。通常，IC具有不同的電壓及/或電流需求，以針對各種型態之電路，例如，驅動器、接收器、核心電路、相位鎖定迴路(phase-locked loop，PLL)等等所需。
將接收來自僅單一電源供應器之電力的IC電力啟動，可為相當直接的程序。然而，當將多個電源供應器提供電力給IC時，電力啟動可能需要將電力以特定順序施加至各種電路。無法以適當順序施加電力可導致該IC之各種個別電路的損傷或毀壞。
即便對電路的損害不列為考量重點，但無法以適當順序施加電力至IC仍可造成該IC無法正常運作。許多型態的IC(例如，微處理器)在能執行其所具之功能前，必須進入重置(reset)狀態，且繼而進行一初始化序列(initialization sequence)。此初始化序列可包含該IC的某些單元與其他單元交換資訊，該其他單元接收來自不同電源供應器之電力。若該等單元中之涉及企圖的資訊交換之一單元沒有被完全電力啟動，則資訊交換將不會發生，且該IC將無法適當地被初始化。
本發明揭露一種用於電力啟動(power up)積體電路(IC)之方法與裝置。於一實施例中，IC包含多個電力區域，每一電力區域被耦合以接受來自於多個電源中之一電源的電力。每一電力區域包含電力感測單元。該多個電力區域中之第一電力區域中的電力感測單元被耦合以接收來自上游(upstream)電力區域之第一電力許可訊號(first power ok signal)，且該電力感測單元被配置成確立(assert)將被提供至第二電力區域(從該第一者起之下游)之第二電力許可訊號。該第二電力區域中之電力感測單元被耦合以偵測存在於第一電力區域中之電壓，且復被耦合以接收該第一電力許可訊號。當該第二電力區域中之該電力感測單元已感測到存在於該第一電力區域中之電力且接收到該第二電力許可訊號(源自於第一電力區域)，則第三電力許可訊號被確立。下游(downstream)電力區域可接收該第三電力許可訊號。
於一實施例中，每一電源供應不同於其它電源的電壓。每一電力區域可關聯於該多個電源中之一電源，且可接收電壓，此電壓相對其它電力區域所接收之電力為唯一的。不同電力區域之電力感測單元可以菊鍊拓樸(daisy-chain topology)型態互相耦合。每一電力感測單元被耦合以接收來自上游(如菊鍊拓樸所定義者)之電力許可訊號，且亦被配置成偵測上游電力區域中之電力的存在。要注意的是，菊鍊之第一電力區域的電力感測單元可直接耦合至 其個別電源，以及於一些實施例中，自電源所接收的電力可倍增(double)為電力許可訊號。若給定的電力區域之電力感測單元並未偵測到任何上游電力，則無任何下游電力許可訊號(亦即，被提供給於下游電力區域中之電力感測單元的電力許可訊號)被確立。若該給定的電力區域之該電力感測單元於該上游電力區域中偵測到電力，則該下游電力許可訊號之狀態將依循該上游電力許可訊號(亦即，由該上游電力區域之該電力感測單元所確立之電力許可訊號)之狀態。
於不同之實施例中，不同型式之位準轉換電路(level shifting circuitry)可用來實施電力感測單元。使用位準轉換電路可使給定的電力區域之電力感測單元使用其自身電力，基於偵測到上游電力及所接收之上游電力許可訊號之確立，來確立下游電力許可訊號。再者，需要每一電力感測單元以利用其個別區域之電力，確保了當其區域尚未接收到所需之電力時，不會不經意地確立電力許可訊號。
如第1A圖中所示，顯示說明具多個電力區域之積體電路(IC)的一實施例的圖式。值得注意的事是，所示之此實施例是為了說明的目的，而並非為了顯示某一特定積體電路佈局。一般而言，此處所提及之方法與裝置的各種實施例能適用於廣泛之不同類型的IC佈局，此些IC佈局需要多個不同的電源(就電性需求而言)。
於此特定實施例中，IC 10包含五個分別的電力區域， 每一電力區域所需要之電力電壓不同於其它電力區域所需之電力電壓。電力區域可定義為電路或電路群，其具有相同之電力需求且分享共同電源。詳言之，電力區域可定義為電路或電路群，操作於相同的電壓。於所示實施例中，電力區域#1接收3.3伏特之電力，電力區域#2接收1.2伏特之電力，電力區域#3接收0.9伏特之電力，電力區域#4接收1.8伏特之電力，而電力區域#5接收2.5伏特之電力。要注意的是，具有較多或較少數目之電力區域之IC的實施例是可能且被思量的，IC接收不同於如此所示之電力電壓之實施例也為可行的。
於此一實施例中，每一電力區域均具有電力感測單元100。一般而言，此些電力感測單元耦合以接收來自於上游電源的電力以及接收上游電力許可訊號。此些電力感測單元然後可產生電力許可訊號，此電力許可訊號用於給定之電力區域並作為對下游電力感測單元之輸入。本揭露之目的為，上游電力區域可定義為電力感測單元100所接收之電力許可訊號的來源，而下游電力區域則可定義為電力感測單元所提供之電力許可訊號所至之處。舉例而言，電力區域#1可被視為電力區域#2之上游處，由於電力區域#2被耦合以接收自電力區域#1之電力感測單元100而來的電力許可訊號。電力區域#3可被視為電力區域#2之下游處，由於電力區域#3接收來自於電力區域#2之電力許可訊號。
如實施例中所示，電力區域#1之電力感測單元100可耦合以接收電力許可訊號(power_ok_ext)，顯示出IC之每 一外部電源是處於操作狀態中。其他實施例是可能且被思量的，其中，並未提供任何外部電力許可訊號給IC 10。當接收到3.3伏特電力，與自3.3伏特電源提供之任何電力許可訊號一起時，電力區域#1之電力感測單元100可確立電力許可訊號，該電力許可訊號被電力區域#2之電力感測單元100所接收。除了接收來自於上游處之電力許可訊號外，電力區域#2之電力感測單元100亦耦合以偵測電力區域#1中之電力的存在。反應於上游電力區域中之電力的偵測與電力許可訊號之接收，電力區域#2之電力感測單元100可確立將提供給下游電力區域(電力區域#3)中之電力感測單元的電力許可訊號。
如上所述，給定電力區域之每一電力感測單元100可被耦合以偵測電力及自上游電力區域接收電力許可訊號。每一電力感測單元亦可確立電力許可訊號，此電力許可訊號可被提供給下游電力區域中之電力感測單元，除了最下游之電力區域(此例中為電力區域#5)外。如實施例中所示，電力區域#5之電力感測單元100被配置成反應於偵測到電力區域#4中之電力而確立電力許可訊號，並接收可由電力區域#4之電力感測單元所提供之經確立的電力許可訊號。然而，於電力區域#5後並沒有下一個下游電力區域。於此情況，電力區域#5之電力感測單元100被配置成提供電力許可(power_ok_all)訊號，此電力許可訊號被傳送到IC 10之外部。此情況在傳送訊號於電子系統中之其它組件上也許有用處，於此電子系統中，IC 10被實施且 被完全電力啟動。電力感測單元亦可(或是替代)提供電力許可訊號給IC 10中之其他部份，該等其他部份可保持於重置狀態直至接收到此電力許可訊號為止。當接收到來自於最下游電力區域之電力感測單元100的電力許可訊號，IC 10可以離開其重置狀態並開始任何必須之初始化例行程序(initialization routine)。一些實施例是可能且被思量的，其中，不提供任何電力許可訊號超過最下游電力區域。
第1B及1C圖為IC 10之其他實施例。於第1B圖中所示之實施例相似於第1A圖中之實施例，不同處在於將power_ok_ext訊號提供給電力區域#3之電力感測單元100，而電力區域#2則為最下游電力區域。一般而言，依據特定IC實施例中之電力順序需求，任何電力區域可被耦合至最上游電力區域或最下游電力區域。
第1C圖說明IC 10之另一實施例。為了清楚起見，於圖中所示之該些電力感測單元可分為監視電路(sniffer circuit)(每一個標識為‘SN’)與位準轉換器(level shifter)(每一個標識為‘LS’)。於此特定實施例中，並未提供任何外部電力許可訊號至IC 10。取而代之的是，電力區域#1之監視電路與其中一個位準轉換器被耦合到來自電力區域#3之電力(亦即，1.8伏特)，其中，所接收之電力當成是輸入訊號(用於此些電路的操作電力是接收來自他們自己的區域之內)。電力區域#1之監視電路被耦合以提供“清晰(sane)”訊號給位於此區域內之二個位準 轉換器。此些位準轉換器中之第一個位準轉換器被配置成確立第一個電力許可訊號(powerok_internal_1)，而此些位準轉換器中之第二個位準轉換器被配置成確立第二個電力許可訊號(qualified_powerok_1)。若個別的位準轉換器已接收到作為輸入之1.8伏特電力且已接收到來自該監視電路之經確立的“清晰”訊號，則此些電力許可訊號中之第二個電力許可訊號被確立。電力區域#2中之位準轉換器被耦合以接收此qualified_powerok_1訊號。反應於接收到此訊號與來自電力區域#2之監視電路的“清晰”訊號，該個別之位準轉換器#2將確立另一電力許可訊號qualified_powerok_2。此電力許可訊號可由在電力區域#3中之位準轉換器所接收。當接收到的此電力許可訊號與來自電力區域#3中之監視電路之“清晰”訊號，此位準轉換器將被配置成確立powerok_internal_3訊號。此powerok_internal_3訊號被電力區域#1之其它位準轉換器所接收，最終，此可使此powerok_internal_2訊號於電力區域#2中被確立。當此powerok_internal_2訊號被確立時，表示每一電力區域已被成功地電力啟動且於每一區域中之電力為穩定的(亦即，清晰的)。於一些實施例中，直至每一電力區域已接收到電力且已確認其個別之上游區域已接收到電力後，此powerok_internal_2訊號可被用來使IC 10中之一或多個電力區域自重置狀態中被釋放出來，否則此一或多個電力區域仍將保持於重置狀態。於一些實施例中，整個IC可能保持於重置狀態，直至所有之電力許可訊 號已被確立為止。
於上所揭露之不同實施例中的每一電力感測單元可包含至少一個位準轉換器電路且亦可包含如第1C圖中所示之監視電路。一些實施例可包含多個位準轉換器，雖然於某些情況(如第1C圖中所示之電力區域#3)，第二個位準轉換器可能是多餘的且為不必要的。有關電力感測單元與用以施行電力感測單元之電路之實施例的額外細節，將在以下的詳細說明中討論。
值得注意的是，使用不同於第1A至第1C圖中所示者之拓樸(topology)所施行的一些實施例亦是可能且被思量的。舉例而言，一些實施例是可能且被思量的，其中，實施“叉狀(fork)”拓樸，其中，於第一電力區域中之第一電力感測單元提供電力許可訊號給二個或多個下游電力感測單元。此些下游電力感測單元能被耦合以感測上游電力區域(亦即，於此例中為第一電力區域)中之電力的存在。一般而言，此拓樸可為任何適當的拓樸以用來施行於IC中所希望之電力啟動序列。此外，本方法與裝置在此所討論之不同實施例，可被延伸到具有任何數目之電力區域的IC。
現參照第2圖，顯示電力感測單元之菊鍊(daisy-chain)的一實施例的圖式。於此所示的實施例中，顯示有四個電力區域。每一電力區域包含電力感測單元100，而此些電力感測單元以串連方式耦合在一起。雖於此圖中所顯示的是四個電力區域，但更多或更少數目之電力區域仍 可存在。此外，於電力區域0之前可有額外的電力區域(亦即，電力區域#0可經由其pwrokU 輸入端接收來自上游電力區域之訊號)，或在電力區域#3之後可有額外的電力區域(亦即，由pwrokD 輸出端所提供之訊號提供給於另一電力區域中之下游電力感測單元)。亦有思量，對特定IC實施例，所示之四個電力區域包含所有電力區域。
如前所述之，每一電力區域之電力感測單元100以串連方式耦合在一起。電力區域#1之電力感測單元100包含pwrokU 輸入端，此pwrokU 輸入端被耦合到電力區域0中之電力感測單元的pwrokD 輸出端。電力區域#2之電力感測單元100相似地被耦合到電力區域1中之電力感測單元，而電力區域#3之電力感測單元100相似地被耦合到電力區域#2之電力感測單元。
每一電力感測單元100亦被耦合以於其個別之pwrU 輸入端接收來自於在前的上游電力區域之電力。另外，每一電力感測單元100可接收來自其自己電力區域之電力。於不同的實施例中，每一電力感測單元100可施行為位準轉換電路，以下將作更詳細討論。
於此實施例中所示之每一電力感測單元100包含標示為pwrokU 的輸入端與標示為pwrokD 的輸出端。為此揭露目的起見，在電力感測單元100之pwrokD 輸出端所確立之訊號將被視為下游電力許可訊號，而在電力感測單元100之pwrokU 輸入端所接收到之訊號將被視為上游電力許可訊號。
如實施例所示，為了使給定之電力區域之電力感測單元100確立下游電力許可訊號，必須具有三個條件。此些條件中的第一個條件是電力感測單元100必須於其pwrokU 輸入端接收上游電力許可訊號。值得注意的是，此條件可不適用於最遠處之上游電力區域之電力感測單元，此電力感測單元反而僅須接收來自於與其所關聯之電源的電力。第二個條件是，於在前之上游電力區域中的電力必須被該電力感測單元之pwrU 輸入端感測到。第三個條件是，電力感測單元100必須接收其自身電力區域所需求之電力。若每一條件均被滿足，則該電力感測單元100可確立下游電力許可訊號，該下游電力許可訊號將被提供給於下一個下游電力區域(若有的話)之電力感測單元100以及給該整個電力區域(從該整個電力區域，電力感測單元接收其電力)。
廣言之，當任何電力感測單元100從其自身之電力區域內接收電力且偵測上游電力區域中之電力的存在時，下游電力許可訊號之狀態依循所接收到之上游電力許可訊號之狀態。若於上游電力區域中偵測到電力，但並未接收到任何之上游電力許可訊號，則下游電力許可訊號不會被確立。若偵測到上游電力且接收到上游電力許可訊號，則電力感測單元100反應此二種條件的存在而確立下游電力許可訊號。若電力感測單元100並未偵測到上游電力，則不會確立下游電力許可訊號，不論其pwrokU 輸入端可能接收到任何訊號。
若電力感測單元100所在之電力區域為最下游之電力 區域，則該下游電力許可訊號仍可被確立，但可被提供給IC外部的目的地(每一電力區域位在該IC中)。或者，該下游電力許可訊號可被提供給於該IC內之另一目的地。於一些實施例中，位在每一電力區域中之電路可保持於重置狀態，直至最遠之下游電力區域之下游電力許可訊號被確立為止。該下游電力許可訊號之確立，可顯示IC中之每一電力區域都接收到其所需之電力，因而，可安全開始任何初始化例行程序或開始操作。
現參照第3圖，顯示電力感測單元之實施例的示意圖，此電力感測單元被配置成偵測來自另一電力區域之電力。於所示之實施例中，電力感測單元包含位準轉換器電路102與監視電路103。於此電力感測單元100之實施例中，該pwrokU 輸入端為電晶體Q4之閘極端，而上游電力輸入端(pwrU )則為電晶體Q6之閘極端。
假設電力存在於該下游電力區域內，但在上游電力區域內無電力，則電晶體Q6將保持關斷(off)狀態。電晶體Q7、Q8與Q9保持導通(on)狀態，由於他們個別之閘極端被硬接線(hardwired)至接地。因而，連接電晶體Q6與Q7之接面將被拉升到電壓VD。此電壓經由導線或磁滯緩衝器(hysteresis buffer)107而傳送到電晶體Q5。由於電晶體Q5之閘極端有足夠之電壓，電晶體Q5被導通，因而，將存在pwrokD 輸出端的電壓拉降至接地。導線/磁滯緩衝器107可減緩電晶體Q5之導通與關斷，於其改變狀態前，藉由確認上游電力是完全地被導通或關斷。
當上游電力區域中存在電力時，電晶體Q6被導通。由於電晶體Q6被導通，存在介於電晶體Q6與Q7間之接面之電壓被充份地拉降，而此電壓經由導線/磁滯緩衝器107而傳送到電晶體Q5之閘極端，因而使電晶體Q5關斷。於此，pwrokD 輸出端取決於pwrokU 輸入端之狀態。若pwrokU 輸入端為邏輯0，則反相器(inverter)105之輸出端為邏輯1，並且因上游電力之存在，Q3之間極之電壓足以使Q3導通並將pwrokD 拉至接地，因此，使Q1導通而Q2關斷，而Q4亦為關斷。若pwrokU 輸入端為邏輯1，則反相器105之輸出端為邏輯0且Q3為關斷，且若上游區域中存在電力，則有足夠之電壓使Q4導通並因而使Q2被導通，因而，pwrokD 輸出端被拉到邏輯1，而Q1則被關斷。
現參照第4圖，顯示電力感測單元電路之另一實施例的示意圖，其中，位準轉換器電路被配置為確立內建狀態(default condition)，而電力許可訊號被解除確立(deassert)。此實施例包含位準轉換器電路102，類似於第3圖中所討論者，雖然該位準轉換器電路包含用於清晰(sane)訊號之輸入端，此清晰訊號被提供給電晶體Q1與Q5之閘極端。此清晰訊號亦可由下游電力區域所提供，包含於此所示之下游電力區域。於一實施例中，此清晰輸入端(sane input)可直接被耦合至相同之下游電力區域之輸出端。於其他實施例中，此清晰輸入端亦可由電力區域所提供，而此電力區域為更下游(使用位準轉換器，需從一電力區域穿越至另一區域)。另須注意的事是，額外之邏輯可 被用以產生清晰訊號於電力區域(此清晰訊號被提供給該電力區域)或於另一下游電力區域(於該另一下游電力區域中此清晰訊號被產生)。
假設上游電力已被偵測到，且來自上游電力區域之pwrokD 訊號被確立，則經確立之清晰訊號導致電晶體Q5被導通且電晶體Q1被關斷。此將使位準轉換器102的輸出端由其輸入端所控制，因為每當此清晰訊號為邏輯1時，輸出端會遵循輸入端。若由於任何原因，所接收到之清晰訊號變為被解除確立，則電晶體Q5被關斷，而電晶體Q1將被導通。此將導致電晶體Q3被關斷，而電晶體Q7將被導通，導致輸出訊號之解除確立。當上游電力存在但清晰訊號是低狀態(亦即，邏輯0)時，電晶體Q5可中斷Q4的拉降動作，因而必然使Q1導通、Q7導通而pwrokD 則拉低。
在此特定實施例中之電力感測單元100亦包含監視電路103，此監視電路103可確立清晰訊號。上游電力(VU )能使電晶體Q16導通。此導致耦合至反相器115之輸入端之訊號被拉低。如所示之實施例，此節點(node)之拉低可被導線/磁滯緩衝器107所延遲，雖然無此延遲之實施例是可能且被思量的。反相器115之輸入端之拉低因此導致清晰訊號被確立。由反相器115所確立之清晰訊號可被提供給位準轉換器102之清晰輸入端，或給另一電力區域中之另一位準轉換器之清晰輸入端。
如上所述之實施例中所討論的清晰訊號之使用，可防止潛在的位準轉換器102之電路的不正常表現，且亦可防 止於某些狀況中對電路的潛在損害。舉例而言，若失去上游電力，則至電晶體Q4與Q6之輸入會實質上降低至接地。若無清晰訊號存在(因而，無Q5和無輸入至Q1)，可能的是，電晶體Q4與Q2的接面，與下游電力區域之pwrokD 輸出端一起，會降低至一半(mid-rail)電壓。於此狀況，明顯的短路開關電流(crowbar current)可流動在未被配置成利用清晰訊號之實施例中。此些電流可能潛在地損害電路中的電晶體。此外，若pwrokD 輸出端是位於一半(mid-rail)，則可能的是，下游電力區域之電力感測單元可理解其為被確立的。因此，如實施例所示中之清楚訊號的使用，可確保pwrokD 訊號被拉降至接地且因而不會被誤解為被確立的，同時防止由於短路開關電流所造成之潛在的電路損害。換言之，耦合電晶體Q5之閘極以接收清晰訊號，防止提供至Q4(pwrokU )之輸入訊號控制電路之輸出端(當清晰訊號被解除確立時)。由pwrokU 訊號所提供之邏輯控制因而取決於首先被確立之清晰訊號。
如上所示之電路是能用以施行電力感測單元所需之不同功能的電路的範例。以其它電路來完成位準轉換功能及/或電源感測(亦即，監視(sniffer)電路)亦是可能且被思量的。一般而言，用來施行電力感測單元之電路可被配置成特定實作(其中此些電路可被使用)以及於電力序列級制(hierarchy)之其個別位置。
現參照第5圖，顯示電腦系統之一實施例的方塊圖，此電腦系統之處理器(processor)具有多個電力區域。如此 實施例中所示，電腦系統200包含處理器202，此處理器202經由處理器匯流排203而耦合至匯流排橋接器(bus bridge)204。匯流排橋接器204分別經由匯流排205、207、與209而耦合至週邊裝置206、208、與210。
電腦系統200包含多個電源，此些電源如圖中之各種電壓符號所示(亦即，VDDA 、VDDB 、VDDio 、與VTT )。具有額外之電源的實施例是可能且被思量的，且具有較本例為較少之電源的實施例亦為可行的。
於本實施例中之處理器202包含多個電力區域，因而，此處理器202被耦合以接收多個不同之電源供應電壓。處理器202可包含於每一電力區域中之電力感測單元。各種電力區域之電力感測單元可以類似於第1A至1C與第2圖中所示之方式耦合在一起，其中，每一電力感測單元可被要求要偵測上游電力區域中之電力的存在且自此上游電力區域接收電力許可訊號。在電腦系統200啟動後，處理器202可保持於重置狀態，直至個別之電力區域的每一電力感測單元已確立電力許可訊號。
應注意的是，此系統是例示性的。其他電子系統亦可利用具有如上所述之電力啟動方式之多電壓積體電路。於此等電子系統中之多電壓積體電路可包含處理器或其他型式之積體電路。此外，此等電子系統的其他實施例可包含具有於此所描述之電力啟動方式之一個以上的多電壓積體電路。
以上所述僅為本發明之較佳實施例而已，應了解該等 實施例為用以說明本發明，並非用以限定本發明之範圍。對所描述之實施例的任何變化、修改、增加及改進是可能的。這些變化、修改、增加及改進可皆落入本發明之如下述之專利範圍所詳述的範疇內。
10‧‧‧積體電力(IC)
100‧‧‧電力感測單元
102‧‧‧位準轉換電路
103‧‧‧監視電路
105、115‧‧‧反相器(inverter)
107‧‧‧導線或磁滯緩衝器(hysteresis buffer)
200‧‧‧電腦系統
202‧‧‧處理器
203‧‧‧處理器匯流排
204‧‧‧匯流排橋接器(bus bridge)
205、207、209‧‧‧匯流排
206、208、210‧‧‧週邊裝置
Q1、Q2、Q4、Q5、Q6、Q7、Q8、Q9、Q16‧‧‧電晶體
VD ‧‧‧電壓
由以上之詳細說明，參照所附圖式，本發明之其他態樣將變得清楚，其中：第1A圖為具有多個電力區域之積體電路(IC)之一實施例之圖式；第1B圖為具有多個電力區域之積體電路之另一實施例之圖式；第1C圖為具有多個電力區域之積體電路之又一實施例之圖式；第2圖為顯示電力感測單元之菊鍊的一實施例之圖式；第3圖為用於pwrok之電力感測單元和位準轉換器之示意圖；第4圖為電力感測單元之另一實施例之示意圖，該電力感測單元包含位準轉換器，該位準轉換器具有當無pwrok訊號時之內建狀態；以及第5圖為電腦系統之一實施例的方塊圖，該電腦系統之處理器具有多個電力區域。
雖然本發明可容易作各種之修飾和替代形式，在此係由圖式中之範例顯示及詳細說明本發明之特定實施例。然 而，應了解到此處特定實施例之圖式及詳細說明並不欲用來限制本發明為所揭示之特定形式，反之，本發明將涵蓋所有落於如所附申請專利範圍內所界定之本發明之精神和範圍內之修飾、等效和替代內容。
10‧‧‧積體電路IC
100‧‧‧電力感測單元

Claims (31)

  1. 一種積體電路，包括：多個電力區域，其中，該多個電力區域中之每一電力區域被耦合以接收來自於多個電源中之一電源的電力，且其中，該等電力區域中之每一電力區域包含於串聯地耦合配置之多個電力感測單元中之一；其中，該多個電力區域中之第一電力區域之電力感測單元被耦合以接收第一電力許可訊號並配置成反應於接收該第一電力許可訊號而確立第二電力許可訊號；以及其中，該多個電力區域中之第二電力區域之電力感測單元被耦合以偵測該第一電力區域中之電力的存在，且復被耦合以接收該第二電力許可訊號，且被配置成反應於偵測到該第一電力區域中之電力的存在及接收該第二電力許可訊號而確立第三電力許可訊號。
  2. 如申請專利範圍第1項之積體電路，復包括：該多個電力區域中之第三電力區域，其中，該第三電力區域之電力感測單元被耦合以感測該第二電力區域中之電力的存在，且復被耦合以接收該第三電力許可訊號，其中，該第三電力區域之該電力感測單元被配置成反應於感測到該第二電力區域中之電力的存在及接收該第三電力許可訊號而確立第四電力許可訊號。
  3. 如申請專利範圍第2項之積體電路，其中，相對於該第二電力區域，該第一電力區域為上游，且其中，相對於 該第二電力區域，該第三電力區域為下游。
  4. 如申請專利範圍第3項之積體電路，復包括：該多個電力區域之第四電力區域，其中，該第四電力區域之電力感測單元被耦合以感測該第三電力區域中之電力的存在，並復被耦合以接收該第四電力許可訊號，其中，該第四電力區域之該電力感測單元被配置成反應於感測到該第三電力區域中之電力的存在與接收該第四電力許可訊號而確立第五電力許可訊號。
  5. 如申請專利範圍第2項之積體電路，其中，該積體電路保持於重置狀態，直至由電力感測單元對該多個電力區域中之每一電力區域確立電力許可訊號為止。
  6. 如申請專利範圍第2項之積體電路，其中，該多個電力區域中之每一電力區域的該電力感測單元包含位準轉換電路，其中，該位準轉換電路被配置成確立下游電力許可訊號。
  7. 如申請專利範圍第6項之積體電路，其中，該第一電力區域被配置成操作於第一電壓，且該第二電力區域被配置成操作於不同於該第一電壓之第二電壓，且其中，該位準轉換電路被配置成接收該第二電力許可訊號於實質該第一電壓，且產生該第三電力許可訊號於實質該第二電壓。
  8. 如申請專利範圍第6項之積體電路，其中，該多個電力區域中之每一電力區域的該電力感測單元復被耦合以接收清晰訊號，其中，當該清晰訊號被確立時，該電力 感測單元之下游電力許可訊號保持被確立。
  9. 如申請專利範圍第8項之積體電路，其中，該多個電力區域中之每一電力區域的該電力感測單元被配置成，若該清晰訊號變成被解除確立，則解除確立該下游電力許可訊號。
  10. 如申請專利範圍第8項之積體電路，其中，該位準轉換電路包含磁滯緩衝器，其中，該磁滯緩衝器被配置成延遲該下游電力許可訊號之確立，直至有緊接在上游之該多個電力區域中之該一電力區域之電力正操作於其特定之電壓為止。
  11. 一種用於電力啟動積體電路之方法，該方法包括：將電力提供給位於該積體電路中之多個電力區域中之每一電力區域，該多個電力區域中之第一電力區域接收第一電力許可訊號，並反應於接收該第一電力許可訊號而確立第二電力許可訊號；於該多個電力區域中之第二電力區域中之電力感測單元偵測該第一電力區域中之電力的存在，其中，於該多個電力區域之第二電力區域中之電力感測單元係一起耦合於串聯配置中之多個電力感測單元之一；該電力感測單元接收該第二電力許可訊號；以及該電力感測單元反應於偵測到該第一電力區域中之電力的存在與接收該第二電力許可訊號而確立第三電力許可訊號。
  12. 如申請專利範圍第11項之方法，其中，該多個電力區 域中之每一電力區域包含電力感測單元。
  13. 如申請專利範圍第12項之方法，復包括：第三電力區域之電力感測單元感測該第二電力區域中之電力的存在，並接收該第三電力許可訊號，且反應於感測到該第二電力區域中之電力的存在與接收該第三電力許可訊號而確立第四電力許可訊號。
  14. 如申請專利範圍第13項之方法，復包括：電力感測單元為第四電力區域，感測該第三電力區域中之電力的存在，並接收該第四電力許可訊號，且反應於感測到該第三電力區域中之電力的存在與接收該第四電力許可訊號而確立第五電力許可訊號。
  15. 如申請專利範圍第13項之方法，其中，該第一、第二與第三電力區域之該等電力感測單元以串連方式耦合，其中，相對於該第二電力區域，該第一電力區域為上游，且其中，相對於該第二電力區域之該電力感測單元，該第三電力區域為下游。
  16. 如申請專利範圍第15項之方法，其中，該多個電力區域中之每一電力區域之該電力感測單元包含位準轉換電路，其中，該位準轉換電路被配置成確立下游電力許可訊號。
  17. 如申請專利範圍第16項之方法，其中，該第一電力區域被配置成操作於第一電壓，且該第二電力區域被配置成操作於不同於該第一電壓之第二電壓，且其中，該位準轉換電路被配置成接收該第二電力許可訊號於實質 該第一電壓，並產生該第三電力許可訊號於實質該第二電壓。
  18. 如申請專利範圍第16項之方法，其中，該多個電力區域中之每一電力區域之該電力感測單元復被耦合以接收清晰訊號，其中，當該清晰訊號被確立時，該第三電力許可訊號保持被確立。
  19. 如申請專利範圍第18項之方法，其中，若該清晰訊號變成被解除確立，則解除確立該下游電力許可訊號。
  20. 如申請專利範圍第16項之方法，其中，該位準轉換電路包含磁滯緩衝器，其中，該磁滯緩衝器被配置成延遲該下游電力許可訊號之確立，直至緊接在上游之該多個電力區域中之該一電力區域中之電力正操作於其特定之電壓為止。
  21. 如申請專利範圍第12項之方法，復包括：使該積體電路保持於重置狀態，直至由該多個電力區域中之每一電力區域中之電力感測單元確立電力許可訊號為止。
  22. 一種電子系統，包括：多個電源；積體電路，該積體電路具有多個電力區域，其中，該多個電力區域中之每一電力區域被耦合以接收來自於該多個電源中之一電源的電力，且其中，該多個電力區域中之每一電力區域包含互相耦合於串聯配置中之多個電力感測單元中之對應者； 其中，該多個電力區域中之第一電力區域之電力感測單元被耦合以接收第一電力許可訊號且配置成反應於接收該第一電力許可訊號而確立第二電力許可訊號；以及其中，該多個電力區域中之第二電力區域之電力感測單元被耦合以偵測該第一電力區域中之電力的存在，且復被耦合以接收該第二電力許可訊號，且其中，該第二電力區域之該電力感測單元被配置成反應於偵測到該第一電力區域中之電力的存在與接收該第二電源許可訊號而確立第三電力許可訊號。
  23. 如申請專利範圍第22項之電子系統，其中，該積體電路包含該多個電力區域中之第三電力區域，其中，該第三電力區域之電力感測單元被耦合以感測該第二電力區域中之電力的存在，且復被耦合以接收該第三電力許可訊號，其中，該第三電力區域之該電力感測單元被配置成反應於感測到該第二電力區域中之電力的存在與接收該第三電力許可訊號而確立第四電力許可訊號。
  24. 如申請專利範圍第23項之電子系統，其中，相對於該第二電力區域，該第一電力區域為上游，且其中，相對於該第二電力區域，該第三電力區域為下游。
  25. 如申請專利範圍第24項之電子系統，其中，該積體電路包含該多個電力區域中之第四電力區域，其中，該第四電力區域之電力感測單元被耦合以感測該第三電力區域中之電力的存在，且復被耦合以接收該第四電力許 可訊號，其中，該第四電力區域之該電力感測單元被配置成反應於感測到該第三電力區域中之電力的存在與接收該第四電力許可訊號之接收而確立第五電力許可訊號。
  26. 如申請專利範圍第23項之電子系統，其中，該積體電路被保持於重置狀態，直至由電力感測單元對該多個電力區域中之每一電力區域確立電力許可訊號為止。
  27. 如申請專利範圍第23項之電子系統，其中，於該多個電力區域中之每一電力區域之該電力感測單元包含位準轉換電路，其中，該位準轉換電路被配置成確立下游電力許可訊號。
  28. 如申請專利範圍第27項之電子系統，其中，該第一電力區域被配置成操作於第一電壓，且該第二電力區域被配置成操作於不同於該第一電壓之第二電壓，且其中，該位準轉換電路被配置成接收該第二電力許可訊號於實質該第一電壓，並產生該第三電力許可訊號於實質該第二電壓。
  29. 如申請專利範圍第27項之電子系統，其中，該多個電力區域中之每一電力區域之該電力感測單元復被耦合以接收清晰訊號，其中，當該清晰訊號被確立時，該下游電力許可訊號保持被確立。
  30. 如申請專利範圍第29項之電子系統，其中，若該清晰訊號變成被解除確立，則該多個電力區域中之每一電力區域之該電力感測單元被配置成解除確立該下游電力 許可訊號。
  31. 如申請專利範圍第27項之電子系統，其中，該位準轉換電路包含磁滯緩衝器，其中，該磁滯緩衝器被配置成延遲該下游電力許可訊號之確立，直至有緊接在上游之該多個電力區域中之該一電力區域之電力正操作於其特定之電壓為止。
TW096113288A 2006-04-20 2007-04-16 用於多電壓晶片之電力許可（ｏｋ）分配 TWI498715B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/408,226 US7770037B2 (en) 2006-04-20 2006-04-20 Power ok distribution for multi-voltage chips

Publications (2)

Publication Number Publication Date
TW200823631A TW200823631A (en) 2008-06-01
TWI498715B true TWI498715B (zh) 2015-09-01

Family

ID=38566936

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096113288A TWI498715B (zh) 2006-04-20 2007-04-16 用於多電壓晶片之電力許可（ｏｋ）分配

Country Status (8)

Country Link
US (2) US7770037B2 (zh)
JP (1) JP5231393B2 (zh)
KR (1) KR101377277B1 (zh)
CN (1) CN101427196B (zh)
DE (1) DE112007000954B4 (zh)
GB (1) GB2450067B (zh)
TW (1) TWI498715B (zh)
WO (1) WO2007126487A2 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7830039B2 (en) * 2007-12-28 2010-11-09 Sandisk Corporation Systems and circuits with multirange and localized detection of valid power
US8823209B2 (en) * 2008-06-20 2014-09-02 Fujitsu Semiconductor Limited Control of semiconductor devices to selectively supply power to power domains in a hierarchical structure
US8171323B2 (en) * 2008-07-01 2012-05-01 Broadcom Corporation Integrated circuit with modular dynamic power optimization architecture
DE102008053900A1 (de) * 2008-10-30 2010-05-06 Atmel Automotive Gmbh Schaltung, Verfahren zum Betrieb einer Schaltung und Verwendung
CN101825916B (zh) * 2009-03-02 2013-11-20 鸿富锦精密工业（深圳）有限公司 电脑系统
GB2472050B (en) * 2009-07-22 2013-06-19 Wolfson Microelectronics Plc Power management apparatus and methods
KR101634377B1 (ko) * 2009-10-26 2016-06-28 삼성전자주식회사 내부 전압 생성 회로, 그 방법, 및 이를 이용하는 반도체 장치
US8543745B2 (en) 2010-01-06 2013-09-24 Apple Inc. Accessory for a portable computing device
CN102117121B (zh) * 2010-01-06 2014-05-07 苹果公司 用于便携式计算设备的附件以及用于使附件工作的方法
US8219843B2 (en) * 2010-02-17 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Power management mechanism
CN102270843B (zh) * 2010-06-07 2013-08-07 英业达股份有限公司 电源控制系统
CN102468650B (zh) * 2010-11-18 2015-07-08 英业达股份有限公司 多电源供电装置
US9374089B2 (en) * 2011-12-05 2016-06-21 Mediatek Inc. Isolation cell
US20150089250A1 (en) * 2013-09-25 2015-03-26 Apple Inc. Contention Prevention for Sequenced Power Up of Electronic Systems
US9148056B2 (en) 2014-01-08 2015-09-29 Freescale Semiconductor, Inc. Voltage regulation system for integrated circuit
US9323272B2 (en) 2014-06-30 2016-04-26 Freescale Semiconductor, Inc. Integrated circuit with internal and external voltage regulators
US9348346B2 (en) 2014-08-12 2016-05-24 Freescale Semiconductor, Inc. Voltage regulation subsystem
US20160093377A1 (en) * 2014-09-26 2016-03-31 Intel Corporation Nonvolatile memory module
US9983652B2 (en) 2015-12-04 2018-05-29 Advanced Micro Devices, Inc. Balancing computation and communication power in power constrained clusters
US10601217B2 (en) 2017-04-27 2020-03-24 Qualcomm Incorporated Methods for detecting an imminent power failure in time to protect local design state
EP3451338B1 (en) 2017-08-30 2020-10-07 Nxp B.V. Power supply ready indicator circuit
WO2019055066A1 (en) * 2017-09-12 2019-03-21 Ambiq Micro, Inc. VERY LOW POWER MICROCONTROLLER SYSTEM
US10855261B2 (en) * 2018-10-30 2020-12-01 Semiconductor Components Industries, Llc Level shifter with deterministic output during power-up sequence
US20210294410A1 (en) * 2019-03-06 2021-09-23 Nvidia Corp. Circuit Solution for Managing Power Sequencing
US11960339B2 (en) * 2021-07-09 2024-04-16 Advanced Micro Devices, Inc. Multi-die stacked power delivery
US11983025B2 (en) 2021-11-29 2024-05-14 Stmicroelectronics International N.V. Reset and safe state logic generation in dual power flow devices
US11513544B1 (en) * 2021-11-29 2022-11-29 Stmicroelectronics International N.V. Reset and safe state logic generation in dual power flow devices
EP4357805A1 (en) * 2022-10-17 2024-04-24 Nxp B.V. A hybrid supply monitoring system for a radar device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6792553B2 (en) * 2000-12-29 2004-09-14 Hewlett-Packard Development Company, L.P. CPU power sequence for large multiprocessor systems
US20050040863A1 (en) * 2000-08-22 2005-02-24 Altera Corporation Integrated circuit devices with power supply detection circuitry
US20050127756A1 (en) * 2003-05-08 2005-06-16 The Trustees Of Columbia University Charge-recycling voltage domains for energy-efficient low-voltage operation of digital CMOS circuits

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5664089A (en) * 1994-04-26 1997-09-02 Unisys Corporation Multiple power domain power loss detection and interface disable
JPH09321603A (ja) * 1996-05-28 1997-12-12 Oki Electric Ind Co Ltd 多電源半導体集積回路
JP2001184142A (ja) 1999-12-27 2001-07-06 Hitachi Ltd 電源装置及び電源システム
JP2002042459A (ja) 2000-07-26 2002-02-08 Mitsubishi Electric Corp 半導体集積回路装置
JP2002074811A (ja) * 2000-08-30 2002-03-15 Nec Corp 電源供給制御システム及び電源供給制御方法
US6735706B2 (en) * 2000-12-06 2004-05-11 Lattice Semiconductor Corporation Programmable power management system and method
JP3808716B2 (ja) 2001-03-26 2006-08-16 株式会社リコー 電源装置
JP2003318271A (ja) * 2002-04-24 2003-11-07 Mitsubishi Electric Corp 半導体集積回路
JP2004356779A (ja) * 2003-05-28 2004-12-16 Seiko Epson Corp 半導体集積回路
US7279927B2 (en) * 2004-02-06 2007-10-09 Agere Systems Inc. Integrated circuit with multiple power domains
US7030678B1 (en) 2004-02-11 2006-04-18 National Semiconductor Corporation Level shifter that provides high-speed operation between power domains that have a large voltage difference
US7049865B2 (en) 2004-03-05 2006-05-23 Intel Corporation Power-on detect circuit for use with multiple voltage domains
US7376847B2 (en) * 2005-06-22 2008-05-20 Fortemedia, Inc. Power distribution control circuit for multi-power domain electronic circuits
US7219244B2 (en) 2005-08-25 2007-05-15 International Business Machines Corporation Control circuitry for power gating virtual power supply rails at differing voltage potentials
US7245172B2 (en) 2005-11-08 2007-07-17 International Business Machines Corporation Level shifter apparatus and method for minimizing duty cycle distortion
US7475268B2 (en) * 2006-01-05 2009-01-06 International Business Machines Corporation Method for managing voltage supply in multiple linked systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050040863A1 (en) * 2000-08-22 2005-02-24 Altera Corporation Integrated circuit devices with power supply detection circuitry
US6792553B2 (en) * 2000-12-29 2004-09-14 Hewlett-Packard Development Company, L.P. CPU power sequence for large multiprocessor systems
US20050127756A1 (en) * 2003-05-08 2005-06-16 The Trustees Of Columbia University Charge-recycling voltage domains for energy-efficient low-voltage operation of digital CMOS circuits

Also Published As

Publication number Publication date
WO2007126487A3 (en) 2008-01-31
US7770037B2 (en) 2010-08-03
JP5231393B2 (ja) 2013-07-10
KR101377277B1 (ko) 2014-03-21
GB2450067B (en) 2011-06-08
US8719598B2 (en) 2014-05-06
CN101427196B (zh) 2012-08-15
KR20090009884A (ko) 2009-01-23
JP2009534832A (ja) 2009-09-24
GB2450067A (en) 2008-12-10
CN101427196A (zh) 2009-05-06
WO2007126487A2 (en) 2007-11-08
GB0819228D0 (en) 2008-11-26
US20100275051A1 (en) 2010-10-28
TW200823631A (en) 2008-06-01
DE112007000954B4 (de) 2023-07-06
DE112007000954T5 (de) 2009-02-26
US20070250721A1 (en) 2007-10-25

Similar Documents

Publication Publication Date Title
TWI498715B (zh) 用於多電壓晶片之電力許可（ｏｋ）分配
US8375234B2 (en) Wakeup of a non-powered universal serial bus
JP4974202B2 (ja) 半導体集積回路
JP4015706B2 (ja) 集積回路の回路構成要素にクロックを分配する装置および方法
US6256182B1 (en) Switch circuit and electronic apparatus with a discharge circuit
JP2005354207A (ja) レベルシフタ、レベル変換回路及び半導体集積回路
US5761517A (en) System and method for reducing power consumption in high frequency clocked circuits
EP1023657B1 (en) Circuit and method for power distribution management
US6624681B1 (en) Circuit and method for stopping a clock tree while maintaining PLL lock
US6621328B2 (en) Semiconductor device
US20090199021A1 (en) Power management module for central processing unit
US6864600B2 (en) Apparatus and method for providing multiple power supply voltages to an integrated circuit
US6952784B1 (en) Multi-source power switching circuit for Wake On LAN ethernet application
US6291976B1 (en) Phase control for a computer system multi-phase power supply
JP2004356779A (ja) 半導体集積回路
JP2011146549A (ja) 電子回路
CN200986699Y (zh) 多处理器的开机切换电路
TWI459189B (zh) 主機板及其電源管理方法
JP2004165993A (ja) 半導体集積回路の多電源インターフェース装置
JPH0962649A (ja) 信号入出力回路
JP5574461B2 (ja) 半導体集積回路
EP4538830A1 (en) A system on a chip (soc) having a low power mode of operation
JP5408743B2 (ja) 携帯電話
JP2006229745A (ja) 半導体集積回路装置
JP2004363640A (ja) 半導体集積回路