TWI495341B

TWI495341B - Solid state camera device

Info

Publication number: TWI495341B
Application number: TW100132450A
Authority: TW
Inventors: Tomohiro Matsuura
Original assignee: Toshiba Kk
Priority date: 2010-11-22
Filing date: 2011-09-08
Publication date: 2015-08-01
Also published as: US20120127356A1; JP5524028B2; CN102480602B; TW201230794A; JP2012114578A; CN102480602A; US8797440B2

Description

固態攝像裝置

本發明係主張JP2010-260241(申請日：2010/11/22)之優先權，內容亦引用其全部內容。

實施形態係關於固態攝像裝置。

影像感測器係藉由光電轉換元件取得和射入光對應之畫素信號。影像感測器係將類比值之畫素信號轉換為數位資料，作為影像資料而輸出。

列型AD轉換電路使用於畫素信號之AD(類比/數位)轉換處理時，係同時讀出1行分之畫素信號，對1行分之畫素信號進行AD轉換處理。

於影像感測器之AD轉換處理，作為除去畫素或比較器之變動成份之一方法，係使用例如CDS(Correlated Double Sampling)處理。於CDS處理中，畫素之重置電壓被輸出之後，來自畫素之和射入光對應之信號電壓被輸出。針對信號電壓與重置電壓進行差分運算，而獲得已除去變動成份之畫素信號。

但是，AD轉換處理及CDS處理中產生隨機雜訊時，雜訊將包含於輸出影像中。

例如AD轉換電路內之開關產生之雜訊，或供給至電路之偏壓之雜訊等，有可能成為輸出影像之雜訊。

本發明目的在於提供可提升畫質之固態攝像裝置。

實施形態之固態攝像裝置，係包含：AD轉換電路，其針對來自複數個畫素之第1畫素電壓與第2畫素電壓實施第1及第2信號處理，該複數個畫素分別具有光電轉換元件，而將上述第1畫素電壓與上述第2畫素電壓之差分值所對應數位值予以輸出；及參照電壓產生電路，用於將第1及第2脈衝波形之參照電壓輸出至上述AD轉換電路，該參照電壓產生電路包含：積分電路，其具有第1及第2輸入端子，及偏壓電路，其被連接於上述第1輸入端子，及電流源電路，其被連接於上述第2輸入端子；其特徵為：在比較上述參照電壓與上述第1畫素電壓的第1信號處理中，上述參照電壓產生電路，係對上述積分電路供給上述電流源電路之第1電流，而產生上述第1脈衝波形；於上述第1信號處理之後，上述參照電壓產生電路，係對上述積分電路供給上述電流源電路之第2電流，而使上述第1脈衝波形之電壓值回復初期值；在比較上述參照電壓與上述第2畫素電壓的第2信號處理中，上述參照電壓產生電路，係對上述積分電路供給上述第1電流，而產生上述第2脈衝波形。

另一實施形態之固態攝像裝置，係包含：AD轉換電路，用於將來自複數個畫素之第1畫素電壓與第2畫素電壓之差分值所對應數位值予以輸出，該複數個畫素分別具有光電轉換元件；及參照電壓產生電路，用於將第1及第2脈衝波形之參照電壓輸出至上述AD轉換電路；該參照電壓產生電路包含：積分電路，其包含：運算放大器，具有輸出端子，以及第1及第2輸入端子；及容量元件，被連接於上述第2輸入端子與輸出端子之間；電流源電路，其包含：第1電流源，介由第1開關元件將第1電流供給至上述積分電路；及第2電流源，介由第2開關元件將第2電流供給至上述積分電路；及偏壓電路，用於將偏壓輸出至上述第1輸入端子。

以下參照圖面說明本實施形態。又，以下說明中同一，具有機能及構件之要素被附加同一符號，必要時進行重複說明。

一實施形態之固態攝像裝置，係包含：AD轉換電路，其針對來自分別具有光電轉換元件的複數個畫素之第1畫素電壓與第2畫素電壓實施第1及第2信號處理，而將上述第1畫素電壓與上述第2畫素電壓之差分值所對應數位值予以輸出；及參照電壓產生電路，用於將第1及第2脈衝波形之參照電壓輸出至上述AD轉換電路，該參照電壓產生電路包含：積分電路，其具有第1及第2輸入端子，及偏壓電路，其被連接於上述第1輸入端子，及電流源電路，其被連接於上述第2輸入端子。

上述參照電壓產生電路，在比較上述參照電壓與上述第1畫素電壓的第1信號處理中，係對上述積分電路供給上述電流源電路之第1電流，而產生上述第1脈衝波形；於上述第1信號處理之後，係對上述積分電路供給上述電流源電路之第2電流，而使上述第1脈衝波形之電壓值回復初期值。上述參照電壓產生電路，在比較上述參照電壓與上述第2畫素電壓的第2信號處理中，係對上述積分電路供給上述第1電流，而輸出上述第2脈衝波形。

(1)第1實施形態

參照圖1-5說明第1實施形態之固態攝像裝置。

(a)電路構成

參照圖1-4說明作為第1實施形態之固態攝像裝置的影像感測器之電路。

圖1表示本實施形態之影像感測器全體構成之一例。圖2表示本實施形態之固態攝像裝置內部構成之一例。

本發明之固態攝像裝置，係包含：畫素區域1，行選擇電路2，負荷電路3，AD轉換電路4，影像處理電路5，及控制部10。

畫素部1包含複數個畫素6。複數個畫素6，係沿x方向及y方向配列成為例如m×n個之2維(陣列形狀)。畫素部1包含例如有效畫素區域及補正畫素區域。畫素部1亦稱為畫素陣列。

沿x方向(行方向)配列之複數個畫素6，係被連接於共通之行控制線RL。沿y方向(列方向)配列之複數個畫素6，係被連接於共通之垂直信號線(亦稱為列控制線)CL。畫素6之電壓(以下稱畫素信號或畫素電壓)係被輸出至垂直信號線CL。

圖2表示連接於垂直信號線CL之畫素6及列ADC(Analog-Digital Converter)7之等效電路圖。於圖2，為圖示之簡化而僅圖示1個畫素6，但1條垂直信號線CL連接著複數個畫素6。

本實施形態之影像感測器例如為CMOS影像感測器。

如圖2所示，畫素6包含：例如1個光電轉換元件PD及3個開關元件Tr1、Tr2、Tr3。開關元件Tr1、Tr2、Tr3為場效電晶體。

光電轉換元件PD，例如為光二極體PD。光二極體PD之陽極被連接於接地端。光二極體PD之陰極被連接於作為開關元件之場效電晶體Tr1之電流路徑之一端。

光二極體PD係儲存對應於射入光之大小而產生之電荷。

作為開關元件之場效電晶體Tr1，例如為n通道型MOS電晶體。場效電晶體Tr1之電流路徑之一端，係連接於光二極體PD之陰極。場效電晶體Tr1之電流路徑之另一端，係連接於場效電晶體Tr2之電流路徑之一端及場效電晶體Tr3之閘極。

於場效電晶體Tr1之閘極被輸入控制信號RD。場效電晶體Tr1之ON/OFF係藉由控制信號RD來控制。於各畫素6之畫素信號之輸出時，係藉由控制信號RD設定場效電晶體Tr1成為ON。之後，介由ON狀態之場效電晶體Tr1，以對應於光二極體PD之信號電荷的電壓值，作為畫素6之信號電壓(第2畫素電壓)Vsig而輸出至垂直信號線CL。以下中亦稱呼場效電晶體Tr1為讀出電晶體Tr1。

作為開關元件的場效電晶體Tr2係例如為n通道型MOS電晶體。場效電晶體Tr2之電流路徑之一端，係連接於場效電晶體Tr1之電流路徑之另一端，形成為節點N1。場效電晶體Tr2之電流路徑之另一端，係連接於電源Vdd。

於場效電晶體Tr2之閘極被輸入控制信號RST。場效電晶體Tr2之ON/OFF係藉由控制信號RST來控制。於各畫素6之畫素信號之輸出時，係藉由控制信號RST設定場效電晶體Tr2成為ON。連接於畫素6之和電源Vdd對應之電壓值，係作為畫素6之重置電壓(第1畫素電壓，基準電壓)VRST，介由ON狀態之場效電晶體Tr2而輸出至垂直信號線CL。以下，亦稱呼場效電晶體Tr2為重置電晶體Tr2。

場效電晶體Tr3係例如為n通道型MOS電晶體。場效電晶體Tr3之電流路徑之一端，係連接於場效電晶體Tr2之電流路徑之另一端之同時，連接於電源Vdd。場效電晶體Tr3之電流路徑之另一端，係連接於垂直信號線CL。電晶體Tr3具有源極隨耦器之構成。

場效電晶體Tr3之閘極被連接於節點N1。場效電晶體Tr3之ON/OFF係藉由節點N1之電位來控制。於畫素信號(信號電壓VSIG或重置電壓VRST)之輸出時，係和施加於場效電晶體Tr3之閘極的節點N1之電位之大小對應地，針對由場效電晶體Tr3之電流路徑輸出之電壓值實施調變，而使特定之畫素信號施加於垂直信號線CL。以下亦稱呼場效電晶體Tr3為放大電晶體Tr3。

節點N1被稱為浮置擴散部(FD：Floating Diffusion)。

畫素6之電路構成不限定於圖2之例，可為其他電路構成。

控制信號RD、RST，係依據控制部10及行選擇電路2之控制，經由行控制線RL分別供給至MOS電晶體Tr1、Tr2。

複數(例如m條)行控制線RL係連接於行選擇電路2。

行選擇電路2，係依據控制部10之控制來驅動行控制線RL，選擇共通之行控制線RL連接之讀出對象之複數畫素(畫素陣列之行)。

行選擇電路2，例如係藉由控制行控制線RL之電位，而對共通之行控制線RL所連接複數個畫素6，供給特定之控制信號RST、RD。行選擇電路2，係依據控制部10之控制，由共通之行控制線RL所連接複數個畫素6，將畫素信號實質上同時輸出至各畫素6所連接之各個垂直信號線CL。如此則，同一行控制線RL所連接之1行分畫素信號將被統合輸出至AD轉換電路4。

複數(例如n條)垂直信號線CL，係連接於負荷電路3及AD轉換電路4。

各垂直信號線CL之一端，係連接於負荷電路3內之定電流源30。定電流源30之輸入端子被連接於垂直信號線CL，定電流源30之輸出端子被連接於接地端。藉由定電流源30將特定之電位施加於垂直信號線CL。

本實施形態中，AD轉換電路4為列型之AD轉換電路。AD轉換電路4具有複數個列ADC(Analog-Digital Converter)7。列ADC(轉換單元)7分別對應於垂直信號線CL而設置，1個列ADC7連接於1條垂直信號線CL之另一端。複數個列ADC7被共通連接於參照電壓產生電路8。

參照電壓產生電路(亦稱為參照信號產生電路)8，係將參照電壓(參照信號)VREF供給至各列ADC7。

AD轉換電路4，係對類比信號之畫素信號實施信號處理，將類比信號轉換為數位信號(數位資料)Dout。例如AD轉換電路4，係對畫素信號(信號電壓VSIG及重置電壓VRST)進行數位計數處理，而將類比信號轉換為數位信號。AD轉換電路4，係藉由CDS處理而產生並輸出信號電壓VSIG與重置電壓VRST之差分電壓所對應數位值Dout。

參照電壓產生電路8係對AD轉換電路4供給參照信號(參照電壓)。

例如圖2所示，列ADC7具有比較器71及計數/閂鎖器電路75。

比較器71之一方輸入端子被連接於垂直信號線CL，比較器71之另一方輸入端子被連接於參照電壓產生電路8。比較器71之輸出端子被連接於計數/閂鎖器電路75。

於比較器71，被輸入畫素信號VSIG、VRST及參照信號VREF。比較器71係比較彼等信號VSIG、VRST、VREF之大小，將該比較結果輸出至計數/閂鎖器電路75。更具體言之為，比較器71係比較重置電壓VRST與參照電壓VREF之大小關係，以及信號電壓VSIG與參照電壓VREF之大小關係。當畫素信號VSIG、VREF與參照電壓VREF之大小關係互換時，比較器71之輸出信號之信號位準(電位)係被反轉。

於計數/閂鎖器電路75被輸入比較器71之輸出信號。於計數/閂鎖器電路75係被輸入計數器時脈CKcnt。計數器時脈CKcnt，實質上係和比較器71之比較動作之開始同時被輸入至計數/閂鎖器電路75。藉由計數器時脈CKcnt之輸入，而使計數/閂鎖器電路75執行計數動作。

例如計數/閂鎖器電路75具有計數器部78A及閂鎖器部78B。計數器部78A，係藉由升數(increment)計數器部78A所保持之值，而針對計數器時脈CKcnt之輸入起至比較器71之輸出信號反轉為止之期間進行計數，將該計數之值(亦稱為計數值)輸出至閂鎖器部78B。閂鎖器部78B將輸入之計數值予以保持。計數器部78A，係以可以將重置電壓VRST對應之計數值以及信號電壓VSIG對應之計數值以同一動作週期予以保持而被形成。

於重置電壓VRST與參照電壓VREF之比較動作時，自計數器時脈CKcnt之輸入起至比較器71之輸出反轉為止之計數值Drst，係作為重置電壓VRST之數位值Drst被處理。於信號電壓VSIG與參照電壓VREF之比較動作時，自計數器時脈CKcnt之輸入起至比較器71之輸出反轉為止之計數值Dsig，係作為信號電壓VSIG之數位值Dsig被處理。以下亦有將值Drst、Dsig稱為數位計數值Drst、Dsig。

如上述說明，藉由AD轉換電路4之列ADC7，將類比信號之畫素信號轉換為數位信號。

列ADC7，係對輸入之畫素信號實施CDS處理。亦即，列ADC7，係對重置電壓VRST對應之計數值Drst及信號電壓VSIG對應之計數值Dsig進行運算處理(差分運算)。對2個計數值Drst、Dsig之差分運算，係藉由計數/閂鎖器電路75內之運算部(未圖示)執行亦可。藉由控制部10進行亦可。

CDS處理後之2個計數值Drst、Dsig之差分值Dout(Dout=Dsig-Drst)，係作為畫素信號之數位資料Dout予以輸出。如上述說明，藉由CDS處理可以除去形成畫素6的元件之特性誤差引起之雜訊。上述列ADC7之AD轉換處理及CDS處理，係依行單位被並列進行。

藉由列型AD轉換電路4被進行AD轉換處理的1行分(行控制線單位)之畫素對應之各數位資料Dout，係被輸出至後段之影像處理電路5。

影像處理電路5，係同步於控制部10之控制，對輸入之數位資料Dout進行補正處理或特長量之算出處理，形成由畫素部1獲得之1圖框分之影像資料，將該影像資料輸出至顯示裝置(例如顯示器)。

以下參照圖3、4說明本實施形態之影像感測器之參照電壓產生電路8。圖3表示本實施形態之影像感測器之參照電壓產生電路8之內部構成之等效電路。

如圖3所示，參照電壓產生電路8包含例如運算放大器81及容量元件83。藉由運算放大器81及容量元件83而形成積分電路80。

運算放大器81具有2個輸入端子A1、A2及1個輸出端子B。於運算放大器81之一方輸入端子(正輸入端子或同相輸入端子)A1，係被連接偏壓電路84。於運算放大器81之另一方輸入端子(負輸入端子或逆相輸入端子)A2，係被連接電流源電路82。

容量元件83及開關元件85，係分別並聯連接於運算放大器81之輸入端子A1及輸出端子B。以下稱呼容量元件83為積分容量。

作為積分電路80之基準電壓，偏壓電路84係將例如直流電壓(或直流電流)施加於運算放大器81之輸入端子A1。以下稱呼偏壓電路84為DC偏壓電路84。

電流源電路82具有2個定電流源88A、89A及2個開關元件SWp、SWn。

定電流源88A之輸入端子被連接於電源Vdd。定電流源88A之輸出端子，係經由開關元件88B連接於運算放大器81之輸入端子A2。定電流源88A之輸出端子，係經由開關元件88B連接於容量元件83之一端及開關元件85之一端。定電流源88A係對積分電路80供給電流Ip。

定電流源89A之輸入端子，係經由開關元件89B連接於運算放大器81之輸入端子A2。定電流源89A之輸出端子，係經由開關元件89B連接於積分容量83之一端及開關元件SWrst之一端。定電流源89A之輸出端子係連接於接地端。定電流源89A，係由積分電路80引入電流In，使引入之電流In排出至接地端。

開關元件88B之ON/OFF係由控制信號SWp控制，開關元件89B之ON/OFF係由控制信號SWn控制。

於參照電壓產生電路8之動作時，藉由2個開關元件88B、89B之ON/OFF之控制，使其中一方之定電流源88A、89A被電連接於運算放大器81及容量元件83。

開關元件88B為ON狀態(開關元件89B為OFF狀態)時，來自定電流源88A之電流Ip將被供給至運算放大器81及積分容量83。

開關元件89B為ON狀態(開關元件88B為OFF狀態)時，來自積分容量83之電流(放電電流)In將被引入定電流源89A，排出至接地端。

開關元件85係並聯連接於運算放大器81之輸入端子A2及輸出端子B。開關元件85之一端係被連接於運算放大器81之輸入端子A2，開關元件85之另一端係被連接於運算放大器81之輸出端子B。開關元件85係並聯連接於容量元件83。開關元件85之一端係被連接於容量元件83之一端，開關元件85之另一端係被連接於容量元件83之另一端。

開關元件85之ON/OFF係由控制信號SWrst控制，藉由開關元件85之設為ON，而使運算放大器81之輸出電壓重置為初期值。以下稱呼開關元件85為重置開關。

又，亦可取代定電流源88A、89A改用電阻元件。

由運算放大器81及積分容量83所形成之積分電路80，係對供給至輸入端子A2之電流進行積分(電流積分)，以該積分值作為參照電壓VREF而輸出至各列ADC7。

使用圖3、4說明本實施形態之參照電壓產生電路8之輸出波形及動作。圖4表示本實施形態之影像感測器之參照電壓產生電路8之輸出VREF及動作之波形圖(時序圖)。圖4表示在1行分畫素之動作時序中，畫素信號由類比信號轉換為數位信號期間(以下稱為AD轉換期間)Tad中之參照電壓產生電路8之輸出電壓VREF之波形及動作。

如上述說明，畫素信號被實施AD轉換處理及CDS處理。於畫素信號被實施AD轉換處理之動作時序中，2次之參照電壓之輸出期間Trst、Tsig存在於AD轉換期間Tad。於AD轉換期間Tad，期間Trst乃用於實施畫素6之重置電壓之取樣用的參照電壓VREF被輸出之期間。於AD轉換期間Tad，期間Tsig乃用於實施畫素之信號電壓之取樣用的參照電壓VREF被輸出之期間。以下稱呼期間Trst為重置電壓取樣期間Trst，稱呼期間Tsig為信號電壓取樣期間Tsig。

於AD轉換期間Tad內之重置電壓取樣期間Trst，係藉由列ADC7由畫素6取得重置電壓Vrst之數位計數值Drst。於AD轉換期間Tad內之信號電壓取樣期間Tsig，係藉由列ADC7由畫素6取得信號電壓Vsig之數位計數值Dsig。

於本實施形態之影像感測器之參照電壓產生電路8，重置電壓VRST被取樣時，電流源電路82被驅動，驅動狀態之電流源電路82係將由定電流源流入積分電路80之電流供給至積分電路80。

如圖4所示，於重置電壓取樣期間Trst，控制信號SWp由L位準變化為H位準，開關元件88B被設為ON。開關元件88B被設為ON時，定電流源88A被電連接於運算放大器81及積分容量83。來自定電流源88A之電流Ip，將被供給至運算放大器81之輸入端子A2及積分容量83。運算放大器81所輸出之參照電壓VREF之初期值(亦稱為初期電壓)之大小，係依賴於DC偏壓電路84之輸出(基準電壓)之大小。

積分容量83之初期狀態，例如為放電狀態(電荷Q=0)，積分容量83係藉由電流Ip被充電。

於重置電壓取樣期間Trst，係藉由積分電路80對於供給至輸入端子A1之電壓(DC偏壓電路84之輸出電壓)及供給至輸入端子A2之電流進行積分之動作，來產生參照電壓VREF。參照電壓VREF之電壓值，係對應於定電流源88A之驅動特性，伴隨積分容量83之充電，而由初期值呈減少(單調遞減(monotonically decreasing))。

如上述說明，於重置電壓取樣期間Trst，係藉由積分電路80之積分動作(電流積分)，來產生單調遞減之斜波波形(ramp wave)之電壓Vrp1。

接續於控制信號SWp由H位準變化為L位準，控制信號SWn係由L位準變化為H位準。如此則，開關元件88B被被設為OFF，定電流源88A由運算放大器81及積分容量83被電隔離。

開關元件89B被設為ON，定電流源89A被電連接於運算放大器81及積分容量83。亦即，本實施形態之影像感測器之參照電壓產生電路8，於重置電壓VRST之取樣後(數位計數處理後)，參照電壓VREF之電壓值被重置為初期值時，電流源電路82被驅動，驅動狀態之電流源電路82，則將由積分電路80流入接地端之電流供給至積分電路80。具體言之如下。

積分容量83保持之電荷引起之電流(放電電流)In，係對應於定電流源89A之驅動特性而被引入定電流源89A，經由ON狀態之開關元件89B及定電流源89A，排出至接地端。藉由積分容量83之放電電流之排出至接地端，而使運算放大器81之參照電壓VREF被重置為初期電壓。以下稱呼使用定電流源89A將參照電壓VREF之電壓值重置為初期值之期間Tini為初期化期間Tini。在開關元件89B設為ON之初期化期間Tini，控制信號SWrst被維持於L位準，開關元件85被維持於OFF狀態。

如上述說明，於初期化期間Tini，藉由積分電路80之逆積分動作而產生單調遞增(monotonically increasing)之斜波波形之電壓Vrp2。

本實施形態之影像感測器，於重置電壓VRST之取樣後，不使用開關元件85而是使用電流源89B將參照電壓VREF之電壓值重置為初期電壓。因此，在重置電壓VRST之AD轉換後(信號電壓VSIG之AD轉換前)，積分容量83之放電時之開關元件85之ON/OFF引起之雜訊，不會被取樣至積分容量83。因此，可以抑制取樣之雜訊所導致積分容量83之電位對於重置後之初期電壓之不良影響。

例如重置電壓VRST之取樣用之積分期間Trst與參照電壓VREF之初期化之積分期間Tini之關係被設為“Trst=Tini“，定電流源88A之輸出電流Ip與定電流源89A之輸出電流In之關係被設為Ip=In，則斜波波形之電壓Vrp1可以被回復至積分動作之開始前之初期電壓。

此情況下，重置電壓VRST之取樣開始起至信號電壓VSIG之取樣開始為止之期間Ttri，大略三角形狀(三角波)之參照電壓VREF會由參照電壓產生電路8被輸出至列ADC7。於三角波之參照電壓VREF之中，於具有負斜率(電壓值減少)之期間Trst被取樣出重置電壓VRST，於具有正斜率(電壓值增加)之期間Tini，參照電壓VREF之電壓值被重置為初期值。

重置電壓VRST被取樣，參照電壓VREF之電壓值被重置為初期值之後，以和重置電壓VRST之取樣實質上同一的方式，由電流源電路82將電流供給至積分電路80，開始信號電壓VSIG之取樣。

控制信號SWp由L位準變化為H位準，定電流源88A被電連接於運算放大器81及積分容量83。於信號電壓取樣期間Tsig，藉由積分電路80之電流積分動作使單調遞減之斜波波形電壓Vrp3被輸出至列ADC7。經過特定之期間Tsig之後，控制信號SWp由H位準變化為L位準，定電流源88A由運算放大器81被電性切離。

於信號電壓取樣期間Tsig，控制信號SWrst由L位準變化為H位準，重置開關85被設為ON。開關元件89B未被設為ON。藉由重置開關85之設為ON，容量元件83間被短路。因此，儲存於積分容量83之電荷藉由ON狀態之重置開關85被放電，參照電壓VREF之電壓值被重置為初期值。

即使信號電壓取樣完了後之重置開關85之ON/OFF引起之雜訊被取樣至積分容量83，而導致參照電壓VREF之初期值變動之情況下，該初期值之變動呈現DC式之一定之補償雜訊。因此，藉由次一動作週期之CDS處理可以除去初期值變動引起之雜訊，不會對畫素信號之AD轉換處理帶來不良影響。

但是，信號電壓VSIG之取樣後，藉由使用電流源89A之積分電路80之逆積分動作來重置參照電壓VREF之電壓值之初期值亦可。

本實施形態中，稱呼進行積分電路80之積分動作及逆積分動作的各期間Trst、Tini、Tsig分別為積分期間Trst、Tini、Tsig。

如上述說明，於重置電壓取樣期間Trst及信號電壓取樣期間Tsig，分別對重置電壓VRST及信號電壓VSIG取樣(AD轉換)用的參照電壓VREF，係由圖3之參照電壓產生電路8產生。

本實施形態之影像感測器，係於重置電壓VRST之取樣後驅動電流源電路82，對積分電路80之積分容量83供給電流，如此而在信號電壓VSIG之取樣前將參照電壓VREF之電壓值重置成為初期值。

於本實施形態之影像感測器，參照電壓產生電路8之電流源電路82，係除了對積分電路之積分容量83充電之定電流源88A以外，亦具有在參照電壓VREF之初期化時印入積分容量83之放電電流的定電流源89A。

藉由本實施形態之影像感測器增參照電壓產生電路8，在對某一控制單位之CDS處理之動作週期，參照電壓VREF之電壓值被重置為初期值時，可以減低使該電壓值回復初期值之開關所引起之雜訊。另外，於CDS處理之動作週期，可防止該雜訊被取樣至積分容量83。

結果，於本實施形態之影像感測器，藉由列型AD轉換電路實施CDS處理及AD轉換處理後之畫素信號，於該畫素信號所形成之影像，可以抑制畫質劣化等之橫條紋雜訊之產生。

因此，依據本實施形態，可提升由影像感測器獲得之影像之畫質。

(b)動作

使用圖5說明第1實施形態之影像感測器之動作。

圖5表示對列型AD轉換電路所讀出之畫素信號(畫素電壓)實施AD轉換處理之影像感測器之動作之時序圖。於本實施形態之影像感測器，於對各行之AD轉換處理之動作時序中，係由各畫素依序讀出重置電壓(第1畫素電壓)及信號電壓(第2畫素電壓)，而進行行單位之CDS處理。本實施形態中，例如係實施對重置電壓VRST之處理(信號處理)之後，實施對信號電壓VSIG之處理，但不限定於此。

如圖5所示，在對畫素部1之某一行之AD轉換期間Tad，於畫素信號之AD轉換開始時，影像感測器之控制部10及行選擇電路2，係選擇特定(例如第1號)之1條行控制線RL，將H位準之控制信號RST供給至被選擇之行控制線RL。

於被選擇之行控制線RL所連接之複數個畫素6，於各畫素6之重置電晶體Tr2之閘極會被供給控制信號RST，使重置電晶體Tr2被設為ON。如此則，電源電壓Vdd經由ON狀態之重置電晶體Tr2之電流路徑(通道)而被傳送至浮置擴散部(節點)N1。

浮置擴散部N1之電位Vdd，係被施加於放大電晶體Tr3之閘極，而將放大電晶體Tr3設為ON。電源電壓Vdd對應之重置電壓VRST，則經由放大電晶體Tr3之電流路徑而被傳送至垂直信號線CL。如此則，畫素6之畫素信號的重置電壓VRST被輸出至垂直信號線CL。重置電壓VRST被輸出至垂直信號線CL之後，控制部10將控制信號RST設為L位準。

重置電壓VRST係由共通之行控制線RL所連接之畫素6被輸入至AD轉換電路4之各列ADC7。

重置電壓VRST被輸入至列ADC7之比較器71，和參照電壓產生電路8之參照電壓VREF進行比較。

重置電壓VRST被輸入至比較器71之後，控制部10對參照電壓產生電路8輸出H位準之控制信號SWp。如此則，電流源電路82之開關元件88B被設為ON。藉由開關元件88B之設為ON，而驅動參照電壓產生電路8之電流源電路82，定電流源88A被電連接於運算放大器81及積分容量83所構成之積分電路80。

電流Ip由定電流源88A被供給至運算放大器81及積分容量83。容量元件83藉由電流Ip而被充電。

積分電路80藉由被供給之電流(電壓)Ip而實施電流積分，參照電壓VREF之電壓值由初期值呈單調遞減。如此則形成斜波波形電壓Vrp1，該斜波波形電壓Vrp1被輸入至比較器71。

如圖5所示，控制信號SWp被輸入參照電壓產生電路8之同時，計數器時脈信號CKcnt被輸入計數/閂鎖器電路75。和參照電壓VREF之電壓值之開始減少實質上同時地，藉由計數器時脈信號CKcnt之輸入而使計數器部78A開始計數動作。計數器部78A，係和計數器時脈信號CKcnt同步地進行計數值之升數計數。

如圖5所示，參照電壓VREF之電壓值減少，經過某一期間(時脈數)T1之後，重置電壓VRST之電壓值與參照電壓VREF之電壓值之大小關係被替換。輸入之電壓VRST、VREF之大小關係被替換後，比較器71之輸出信號例如由H位準反轉為L位準。

比較器之輸出被反轉為止之期間T1所對應之計數值(數位計數值)Drst，係由計數器部78A被輸出至閂鎖器部78B，數位計數值Drst被保持於閂鎖器部78B。如此則，完成1行分之各畫素6之重置電壓VRST之數位計數處理(第1信號處理)。

又，控制信號SWn，係對於數位計數值Drst之取得以確保時間之餘裕度的方式，於特定期間Trst被維持於H位準。

如此則，輸入信號VRST、VREF之比較開始至比較器71之輸出信號反轉為止之期間對應之計數值Drst，係作為重置電壓VRST之數位值被處理。如此則，重置電壓VRST之值被實施AD轉換。

控制部10將控制信號SWp設為L位準後，為重置參照電壓VREF之電壓值成為初期值，而將控制信號SWp設為H位準。定電流源88A由運算放大器81及積分容量83被電性切離，定電流源89A則藉由ON狀態之開關元件89B被電連接於運算放大器81及積分容量83。其中，並聯連接於積分容量83之重置開關85係被設為OFF。

如此則，於本實施形態之影像感測器，在重置電壓VRST之取樣後(數位計數處理後)，參照電壓VREF被重置為初期值時，重置開關85不被設為ON之情況下使電流源電路82被驅動。電流源電路82用於對積分電路80供給電流In。

積分容量83之電荷，係被引入定電流源89A，作為放電電流In排出至接地端。參照電壓VREF之電壓值，係藉由使用定電流源89A之積分容量83之放電(積分電路80之逆積分動作)而呈單調遞增，回復至初期值。

控制部10係將控制信號SWn設為L位準，完成重置信號VRST之AD轉換後之參照電壓VREF之初期化。

如上述說明，和使用重置開關85進行之參照電壓VREF之電壓值之重置動作不同，於本實施形態之影像感測器，重置電壓取樣後進行信號電壓VSIG之取樣時之參照電壓VREF之初期值，不受重置開關85之ON/OFF引起之雜訊之影響。

如圖5所示，例如在參照電壓VREF之電壓值被重置為初期值之期間Tini，H位準之控制信號RD係被供給至選擇之行控制線RL。

藉由控制信號RD將連接於共通之行控制線RL的各畫素6內之讀出電晶體Tr1設為ON。對應於射入光而產生於光二極體PD內之電荷，將經由ON狀態之讀出電晶體Tr1之電流路徑(通道)，被傳送至浮置擴散部N1。浮置擴散部N1之電位則對應於被傳送之電荷而變動。對應於該電荷量之浮置擴散部N1之電位，會施加於放大電晶體Tr3之閘極。經由放大電晶體Tr3之電流路徑而輸出至垂直信號線CL之電壓，會經由浮置擴散部N1之電位被調變。調變之電壓則作為信號電壓VSIG被輸出至垂直信號線CL。

如此則，對應於射入光之大小的信號電壓VSIG，將作為畫素6之畫素信號經由放大電晶體Tr3之電流路徑，被輸出至垂直信號線CL。

之後，和對重置電壓VRST之比較及重置電壓VRST之數位計數處理同樣，控制信號SWp被設為H位準，電流Ip被輸入至運算放大器81及積分容量83。被輸入至運算放大器81及積分容量83的電流會被實施電流積分。如此則，產生單調遞減之斜波波形電壓Vrp3，作為參照電壓VREF之電壓Vrp3會合信號電壓VSIG進行比較。

另外，於信號電壓之取樣期間Tsig，計數器時脈信號CKcnt被輸入至計數/閂鎖器電路75，和參照電壓VREF之開始減少實質上同時地，使計數器部78A開始進行計數動作(升數計數)。

如圖5所示，經過某一期間(時脈數)T2之後，信號電壓VSIG之電壓值與參照電壓VREF之電壓值之大小關係被替換，比較器71之輸出信號例如由H位準反轉為L位準。

比較器71之輸出信號反轉為止之期間T2對應之計數值Dsig被保持於閂鎖器部78B。如此則，完成1行分之各畫素6之信號電壓VSIG之數位計數處理(第2信號處理)。

如上述說明，輸入信號VSIG、VREF之比較開始至比較器71之輸出信號反轉為止之期間對應之計數值Dsig，係作為信號電壓VSIG之數位值被處理，而使信號電壓VSIG之值被實施AD轉換。

在取得信號電壓VSIG對應之數位值Dsig之後，參照電壓VREF之電壓值被重置為初期值。

如圖5所示，對信號電壓VSIG之數位計數處理之後實施參照電壓VREF之重置時，係例如將控制信號SWrst設為H位準，開關元件85被設為ON。積分容量83之端子間藉由ON狀態之重置開關85而成為導通。積分容量83保持之電荷，係藉由ON狀態之重置開關85被放電。如此則，信號電壓VSIG之數位計數處理之後，參照電壓VREF被重置成為初期值。

對信號電壓VSIG之AD轉換處理(數位計數處理)之後之動作，係成為對次一行位址之行控制線之動作。因此，即使重置開關85之ON/OFF而產生雜訊，該雜訊被取樣時，該雜訊為DC式之一定之補償雜訊。因此，取樣至積分容量83之雜訊，可於對次一動作週期選擇之畫素之CDS處理被除去，可以抑制次一動作週期之雜訊之不良影像。

計數/閂鎖器電路75取得重置電壓VRST之數位計數值Drst及信號電壓VSIG之數位計數值Dsig之後，控制部10進行數位計數值Dsig與數位計數值Drst之差分值之計算。

藉由列型AD轉換電路7之CDS處理，可以分別獲得共通之行控制線RL所連接複數個畫素6之數位資料Dout(Dout=Dsig-Drst)。

數位資料Dout係被輸出至後段之影像處理電路5。影像處理電路5係對輸入之各數位資料Dout進行補正處理或特長量之計算處理，形成畫素部1對應之1圖框分之影像。

形成之影像係被輸出至顯示部(未圖示)。如上述說明，在畫素6之重置電壓VRST之取樣後，參照電壓VREF之重置動作，係藉由定電流源89A之積分電路80之逆積分動作而執行。因此，在對行單位之1次之CDS處理之動作週期，可防止雜訊被取樣至積分容量83，而且可抑制雜訊之取樣引起之參照電壓VREF之初期值誤差之產生。因此，於本實施形態之影像感測器，可以抑制顯示影像之產生橫條紋雜訊。

因此，依據本實施形態，可提升影像感測器之畫質。

(c)彙整

第1實施形態之影像感測器係具有例如AD轉換電路4之影像感測器。於本實施形態之影像感測器，AD轉換電路4係對行單位之複數個畫素之畫素信號(畫素電壓)VRST、VSIG進行CDS處理。如圖3所示，於本實施形態之影像感測器，參照電壓產生電路8包含具有2個電流源88A、89A之電流源電路82。電流源電路82被驅動時，定電流源88A、89A係對參照電壓產生電路8內之積分電路80供給電流Ip、In。

如圖4、5所示，於第1實施形態之影像感測器，在重置電壓VRST之取樣後(數位計數處理後)，參照電壓VREF之電壓值之重置為初期值之動作，並非藉由重置開關85之設為ON之動作來實施，而是藉由定電流源89A對積分電路80之動作(逆積分動作)而執行。定電流源89A係由積分電路80引入電流In，使儲存於積分電路80之積分容量83之電荷放電。

藉由重置開關85進行參照電壓VREF之重置動作(使電壓值回復初期值之動作)時，重置開關85之設為OFF時被重疊之雜訊有可能被取樣至積分容量83。如此則，在CDS處理中之重置電壓VRST之取樣動作與信號電壓VSIG之取樣動作之間，此種雜訊被取樣至積分容量83時，重置電壓VRST之取樣所使用之電壓Vrp1與信號電壓VSIG之取樣所使用之電壓Vrp3之間會存在誤差。另外，包含AD轉換電路4之影像感測器，該誤差在每一次讀出各行時會以隨機方式出現，在所輸出之影像有可能成為橫條紋之雜訊成份。

相對於此，本實施形態之影像感測器及其動作，重置電壓VRST之取樣時參照電壓VREF之重置動作，是藉由定電流源89A之積分動作而執行。因此，於本實施形態之影像感測器，參照電壓VREF之重置時產生之雜訊所導致影像之橫條紋成份，原理上不會發生。

由電流源電路82輸出之2個電流In、Ip之電流值即使分別含有誤差時，彼等誤差成為一定之DC補償式誤差。因此，電流源之特性誤差引起之雜訊，可於後段之影像處理裝置予以補正。

於本實施形態之影像感測器，重置電壓VRST之取樣時僅參照電壓產生電路8之輸出波形不同，對於畫素6之控制信號供給或計數器動作(AD轉換處理)之動作時訊均無須變更。因此，本實施形態之影像感測器，無須大幅變更電路之構成或動作，可以抑制雜訊對影像之不良影響。

如上述說明，第1實施形態之影像感測器可以除去顯示影像之橫條紋雜訊之主要成份。

因此，依據第1實施形態，可提升影像感測器之畫質。

(2)第2實施形態

以下參照圖6、7說明第2實施形態之固態攝像裝置(例如影像感測器)。又，實質上和第1實施形態同一構成及機能係附加共通之符號，必要時進行說明。

參照電壓產生電路8內之DC偏壓電路84引起之雜訊，有可能成為顯示影像之橫條紋。DC偏壓電路84引起之雜訊，係被輸入運算放大器81，重疊於參照電壓產生電路8之輸出電壓(參照電壓)VREF。而且大多情況下，DC偏壓電路84之雜訊係隨時間隨機變動之熱雜訊。因此，受DC偏壓電路84之雜訊影響，參照電壓VREF之電壓值會隨時間隨機變動，結果，於影像產生橫條紋。

如圖6所示，於第2實施形態之影像感測器，係於DC偏壓電路84之輸出端子連接取樣/保持電路(以下稱S/H電路)86。S/H電路86用於減低DC偏壓電路84之雜訊。

S/H電路86被連接於DC偏壓電路84之輸出端子與積分電路80(運算放大器81)之輸入端子A1之間。

S/H電路86用於保持(取樣/保持)DC偏壓電路84之輸出電壓，將保持之電壓施加於運算放大器81。

S/H電路86包含容量元件87A及開關元件87B。

開關元件87B用於控制DC偏壓電路84與S/H電路86之容量元件87A之間之連接關係。開關元件87B之ON/OFF係由控制信號SWsh唻控制。以下亦稱呼S/H電路86內之開關元件87B為取樣開關87B。

在開關元件87B為ON狀態時，容量元件87A被DC偏壓電路84之輸出電壓(DC偏壓)充電。在開關元件87B為OFF狀態時，容量元件87A係將被充電之電位施加於運算放大器81之輸入端子A1。容量元件87A具有靜電容量Csh，可以取樣/保持例如作為基準電壓之DC偏壓。以下亦稱呼容量元件87A為取樣容量。

本實施形態之影像感測器，並非直接將DC偏壓電路84之輸出電壓施加於運算放大器81，而是將被DC偏壓電路84充電之容量元件87A之充電電位施加於運算放大器81。如此則，可以抑制DC偏壓電路84所引起之雜訊對於畫素信號處理之不良影響，可抑制影像之橫條紋之產生。

使用圖7說明第2實施形態之影像感測器之參照電壓產生電路8之動作及輸出波形。本實施形態之影像感測器中對於重置電壓VRST及信號電壓VSIG之AD轉換處理及CDS處理實質上均和第1實施形態說明之動作同一，因此省略說明。

如圖7所示，控制信號SWp設為H位準之前，亦即畫素信號之取樣開始前，藉由控制部10使控制信號SWch由L位準變化為H位準。如此則，取樣開關87B被設為ON。ON狀態之取樣開關87B使DC偏壓電路84與S/H電路86呈電連接，DC偏壓電路84之DC偏壓(或電流)被施加於S/H電路86內之取樣容量87A。

取樣開關87B於特定期間被維持ON狀態，取樣容量87A係被充電直至例如其容量87A之電位到達基準電壓。

取樣容量87A被充電至特定電壓後，控制信號SWch被設為L位準，取樣開關87B被被設為OFF。如此則，DC偏壓電路84之輸出電壓被取樣/保持於S/H電路86。

之後，S/H電路86保持之電壓係藉由基準電壓所使用之積分電路80之積分動作，而背和第1實施形態同樣之畫素信號(重置電壓VRST及信號電壓VSIG)之數位計數處理及CDS處理。

本實施形態中，於積分電路80及列ADC7之動作中，DC偏壓電路84係由積分電路80及列ADC7被電切離。

DC偏壓電路84引起之雜訊ns，會產生於S/H電路86之取樣/保持中。DC偏壓電路84引起之隨機雜訊成份，基於S/H動作，而於參照電壓VREF之輸出期間，成為DC式之一定之補償雜訊成份(以下稱為DC補償雜訊)。DC補償雜訊可藉由AD轉換電路4之CDS處理予以除去。

因此，本實施形態之影像感測器可以除去DC偏壓電路84引起之影像之橫條紋雜訊。

因此，和第1實施形態之影像感測器同樣，第2實施形態之影像感測器可以提升影像感測器之畫質。

(3)變形例

以下參照圖8、9說明第1、第2實施形態之固態攝像裝置(例如影像感測器)。又，和第1、第2實施形態之影像感測器同一構成係附加共通之符號，必要時進行說明。

圖8表示本變形例之影像感測器之動作及參照電壓產生電路8之輸出波形。

第1、第2實施形態之影像感測器，係表示在參照電壓VREF之電壓值由初期值減少之期間，進行畫素信號之取樣及數位計數處理之動作例。

但是，如圖8所示，在參照電壓VREF之電壓值由初期值增加之期間，進行畫素信號之取樣及數位計數處理亦可。於進行圖8之動作的影像感測器，參照電壓產生電路8之電路構成係和圖3或圖6之構成同一。

例如圖8所示，依據控制部10之控制將控制信號SWn設為H位準。開關元件89B設為ON，定電流源89A被電連接於積分電路80。如此則，電流被引入定電流源89A，藉由使用定電流源89A之積分電路80之逆積分動作，使參照電壓VREF之電壓值由初期值呈增加。在開關元件89B設為ON期間Trp，單調遞增之斜波波形電壓VrpA被產生而作為參照電壓VREF。

在參照電壓VREF之電壓值呈單調遞增之期間Trst，和第1、第2實施形態同樣，藉由參照電壓VREF與重置電壓VRST之比較，取得重置電壓VRST之數位計數值Drst。

之後，參照電壓VREF之電壓值被重置為初期值。依據控制部10之控制將控制信號SWn設為L位準。開關元件89B設為OFF，定電流源89A被電切離積分電路80。接續於控制信號SWn之設為L位準，控制信號SWp被設為H位準。如此則，開關元件88B設為ON，定電流源88A電連接於積分電路80。

定電流源88A之電流，係於特定期間Tini被供給至積分電路80。藉由使用定電流源88A之積分電路80之積分動作，使參照電壓VREF之電壓值由增加之值單調遞減為初期值。於開關元件88B設為ON之期間Tini，會產生呈單調遞減之斜波波形電壓VrpB，以此作為參照電壓VREF之一部分。如此則，和第1實施形態同樣，可以除去參照電壓VREF之重置動作引起之雜訊之不良影響，可使參照電壓VREF之電壓值回復初期值。

參照電壓VREF被重置為初期值之後，在度將控制信號SWn設為H位準。藉由使用定電流源89A之積分電路80之逆積分動作，產生呈單調遞增之斜波波形電壓VrpC，以此作為參照電壓VREF。在參照電壓VREF之電壓值呈單調遞增之期間Tsig，和第1、第2實施形態同樣，藉由參照電壓VREF與信號電壓VSIG之比較，取得信號電壓VSIG之數位計數值Dsig。

取得2個數位計數值Drst、Dsig，將控制信號SWn設為L位準之後，藉由控制部10之控制將控制信號SWrst設為H位準。如此則，於重置電壓VRST及信號電壓VSIG之數位計數處理後，可使用重置開關85將參照電壓VREF之電壓值重置為初期值。

藉由AD轉換電路4之CDS處理，將列ADC7之重置電壓VRST及信號電壓VSIG之計數值Drst、Dsig之差分值，作為畫素信號之數位值Dout(=∣Dsig-Drst∣)而輸出至後段之電路5。

如上述說明，使用如圖8所示電壓值呈單調遞增之參照電壓VREF的畫素信號之取樣及數位計數處理，可以藉由和第1、第2實施形態之影像感測器同樣之電路來執行。因此，和第1、第2實施形態同樣，可抑制AD轉換處理之雜訊引起之顯示影像之橫條紋之產生。

使用圖9說明和圖8不同之本實施形態之影像感測器之變形例。

於參照電壓產生電路8內之電流源電路82，定電流源88A、89A之驅動特性，例如定電流源88A、89A之供給電流Ip、In之大小可為不同。

定電流源89A之供給電流In大於定電流源88A之供給電流Ip時，供給電流In之於積分電路80之積分期間Tini，係較供給電流Ip之於積分電路80之積分期間Trst短。例如，供給電流In之大小為k倍時，供給電流In之積分期間Tini、亦即，參照電壓VREF之電壓值回復初期值為止之期間Tini，係成為1/k倍。

因此，相對於供給電流之關係被設為“Ip=In“之情況，定電流源89A之供給電流In之大小設為定電流源88A之供給電流Ip之k倍時，積分期間Trn成為積分期間Trp之1/k倍。此情況下，如圖9所示，單調遞增之斜波波形電壓Vrp2’之斜率之絕對值，變為大於單調遞減之斜波波形電壓Vr1之斜率之絕對值。

結果，可縮短將參照電壓VREF之電壓值重置為初期值之期間Tini，可縮短數位計數處理及CDS處理之期間Tad。因此，藉由將參照電壓VREF之重置動作用的定電流源89A之供給電流In之大小，設為大於畫素信號之取樣動作用的定電流源88A之供給電流Ip時，可提升影像感測器之處理速度。

又，如圖8所示動作，藉由定電流源88A之供給電流Ip將參照電壓VREF之電壓值重置為初期值時，只要將定電流源88A之供給電流Ip，設為大於定電流源89A之供給電流In之大小即可。

其中，雖以第1實施形態之影像感測器之電路構成及動作，而說明本實施形態之變形例，但本變形例亦適用於第2實施形態之影像感測器之電路構成及動作。

於如圖8、9所示本實施形態之影像感測器之變形例，亦和第1、第2實施形態之影像感測器同樣，可提升影像感測器之畫質。

又，和上述取樣動作相反，實施對信號電壓(於此為第1畫素電壓)VSIG之取樣處理後，實施對重置電壓(於此為第2畫素電壓)VRST之取樣處理時，信號電壓VSIG之取樣所使用之參照電壓VREF之電壓值，係藉由將積分容量83之放電電流引入定電流源89A，而使其回復初期值。於此情況下，重置電壓VRST之取樣所使用之參照電壓之電壓值，係藉由將重置開關85設為ON，使積分容量83放電，而回復初期值。如上述說明，使信號電壓及重置電壓之取樣處理順序和上述之例相反時，亦可實現本實施形態之影像感測器及其動作。

以上說明本發明幾個實施形態，但彼等實施形態僅為一例，並非用來限定本發明。彼等實施形態可以各種其他形態實施，在不脫離本發明要旨之情況下可做各種省略、替換、變更實施。彼等實施形態或其變形，亦包含於發明之範圍或要旨之同時，亦包含於和申請專利範圍記載之發明及其均等範圍內。

VRST．．．重置電壓

VSIG．．．信號電壓

RST．．．控制信號

RD．．．控制信號

SWrst．．．控制信號

SWp．．．控制信號

SWn．．．控制信號

VREF．．．參照電壓

Trst．．．重置電壓取樣期間

Tsig．．．信號電壓取樣期間

Tini．．．初期化期間

Dsig．．．數位計數值

Drst．．．數位計數值

Dout．．．資料輸出

Tad．．．AD轉換期間

Vrp1 Vrp2 Vrp3．．．斜波波形電壓

T1．．．期間

T2．．．期間

1．．．畫素部

2．．．行選擇電路

3．．．負荷電路

4．．．AD轉換電路

5．．．影像處理電路

6．．．畫素

7．．．列ADC

8．．．參照電壓產生電路

10．．．控制部

30．．．定電流源

RL．．．行控制線

75．．．計數/閂鎖器電路

78A．．．計數器部

78B．．．閂鎖器部

84．．．DC偏壓電路

圖1表示實施形態之影像感測器全體構成之一例之方塊圖。

圖2表示實施形態之影像感測器內部構成之一例之等效電路圖。

圖3表示實施形態之影像感測器之參照電壓產生電路之構成例之等效電路圖。

圖4表示實施形態之影像感測器之參照電壓產生電路之動作說明圖。

圖5表示實施形態之影像感測器之動作說明圖。

圖6表示實施形態之影像感測器之參照電壓產生電路之構成例之等效電路圖。

圖7表示實施形態之影像感測器之動作說明圖。

圖8表示實施形態之影像感測器之動作說明圖。

圖9表示實施形態之影像感測器之動作說明圖。