TWI495045B - 堆疊式電容器及其製造方法 - Google Patents
堆疊式電容器及其製造方法 Download PDFInfo
- Publication number
- TWI495045B TWI495045B TW100142253A TW100142253A TWI495045B TW I495045 B TWI495045 B TW I495045B TW 100142253 A TW100142253 A TW 100142253A TW 100142253 A TW100142253 A TW 100142253A TW I495045 B TWI495045 B TW I495045B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- opening
- supporting layer
- insulating layer
- supporting
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims description 55
- 238000000034 method Methods 0.000 title claims description 37
- 125000006850 spacer group Chemical group 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 15
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 15
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 7
- 229910052799 carbon Inorganic materials 0.000 claims description 7
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 238000004891 communication Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 197
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000003014 reinforcing effect Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- GEIAQOFPUVMAGM-UHFFFAOYSA-N Oxozirconium Chemical compound [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium(II) oxide Chemical compound [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Description
本發明是有關於一種半導體結構及其製造方法,且特別是有關於一種具有強化結構之堆疊式電容器及其製造方法。
DRAM的記憶單元是由彼此電性連接之MOS電晶體及電容器構成。電容器主要用以儲存代表資料之電荷,必須具備高電容量才可確保資料不易漏失。
增加電容器的電荷儲存能力的方法除了增加介電材料之介電常數以及減少介電材料之厚度外,還可以利用增加電容器的表面積來達成。然而,隨著半導體技術持續朝向次微米及深次微米推進時,傳統的電容器製程已經不敷使用,因此研究人員開發具有高介電常數之介電材料以及增加電容器的表面積,以增加電容器的電容值。
一般而言,增加表面積最直覺的方式就是增加電容高度,而此一方式將直接牽涉到電容器本身的機械強度不足的問題。當電容器的機械強度不足時,容易發現電容結構變形甚至傾倒的現象。有鑑於此,如何形成具有強化結構之堆疊式電容器,已得到業界的高度注意。
本發明提供一種堆疊式電容器及其製造方法。本發明之堆疊式電容器可以較習知之堆疊式電容器具有更高的高度以及更大的電容器表面積,且其強化結構可以避免電容結構變形甚至傾倒的現象。
本發明提供一種堆疊式電容器的製造方法。於基底上依序形成第一支撐層、第一絕緣層、第二支撐層、第二絕緣層、第三支撐層及硬罩幕層。於第二支撐層、第二絕緣層、第三支撐層及硬罩幕層中形成至少一第一開口。於第一開口的側壁上形成間隙壁。以間隙壁為罩幕,於第一支撐層及第一絕緣層中形成第二開口。進行一後退製程,以加大第二開口於第一絕緣層中的寬度。移除間隙壁。於第二開口及第一開口中依序形成下電極、介電層及上電極。
本發明另提供一種堆疊式電容器,包括基底、第一支撐層、第一絕緣層、第二支撐層、第二絕緣層、第三支撐層、下電極、介電層及上電極。第一支撐層、第一絕緣層、第二支撐層、第二絕緣層及第三支撐層依序配置在基底上。第二支撐層、第二絕緣層及第三支撐層中具有第一開口,且第一支撐層及第一絕緣層中具有第二開口,且第二開口於第一絕緣層中的寬度大於第一開口的寬度。下電極、介電層及上電極依序配置在第二開口及第一開口中。
本發明又提供一種堆疊式電容器,包括基底、第一支撐層、第一絕緣層、第二支撐層、第三支撐層、下電極、介電層及上電極。第一支撐層、第二支撐層及第三支撐層依序配置在基底上,第一支撐層、第二支撐層及第三支撐層彼此分開,其中第二支撐層及第三支撐層中具有第一開口,第一支撐層中具有第二開口,且第一開口與第二開口相通。下電極配置在第二開口的內側及底部上及第一開口的內側上。介電層配置在第二開口中之下電極的內側及底部上以及配置在第一開口中之下電極的內側與外側上。上電極配置在第二開口中之下電極的內側及底部之介電層上以及配置在第一開口中之下電極的內側與外側之介電層上。
基於上述,本發明利用第一支撐層(底支撐層)、第二支撐層(中支撐層)及第三支撐層(上支撐層)組成的強化結構來增加堆疊式電容器的機械強度,以避免電容結構變形甚至傾倒的現象。此外,藉由第二支撐層(中支撐層)的設置,本發明之堆疊式電容器可以較習知之堆疊式電容器具有更高的高度(亦即,更大的電容值),且可藉由第一絕緣層及第二絕緣層的高度來控制所要的電容值。另外,藉由本發明之後退製程及脫模步驟可以大幅增加電容器之表面積,進而增加電容量。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至1F為依據本發明一實施例所繪示之堆疊式電容器的製造方法的剖面示意圖。
請參照圖1A,於基底100上依序形成第一支撐層102、第一絕緣層104、第二支撐層106、第二絕緣層108、第三支撐層110及硬罩幕層112。基底100例如是矽基底。第一支撐層102、第二支撐層106及第三支撐層110的材料各自包括氮化矽。第一絕緣層104及第二絕緣層108的材料各自包括氧化矽。硬罩幕層112包括氮化矽罩幕層112a以及配置於氮化矽罩幕層112a上的碳罩幕層112b。形成上述疊層的方法包括進行化學氣相沈積(CVD)製程。
然後,於第二支撐層106、第二絕緣層108、第三支撐層110及硬罩幕層112中形成至少一第一開口114。第一開口114具有寬度W1。形成第一開口114的方法例如是先於碳罩幕層112b上形成圖案化光阻層(未繪示),然後,以形成圖案化光阻層為罩幕,進行一乾蝕刻製程。此外,於形成第一開口114的步驟中,同時移除硬罩幕層112中的部分碳罩幕層112b並殘留部分第二支撐層106於第一開口114底部。而剩餘之碳罩幕層112b及圖案化光阻層會於後續之灰化步驟中同時完全被移除。
接著,於第一開口114的側壁上形成間隙壁116。形成間隙壁116的方法例如是先於氮化矽罩幕層112a上及第一開口114的側壁與底部上順應性地形成間隙壁材料層(未繪示)。間隙壁材料層例如是氮化鈦(TiN)層,且其形成方法例如是進行化學氣相沈積製程或原子層沈積(ALD)製程。然後,移除氮化矽罩幕層112a上及第一開口114底部上的間隙壁材料層。上述移除步驟例如是以第一開口114底部殘留的第二支撐層106為蝕刻中止層,進行一非等向性蝕刻製程。
之後,請參照圖1B,以間隙壁116為罩幕,於第一支撐層102及第一絕緣層104中形成第二開口118。形成第二開口118的方法例如是以氮化矽罩幕層112a及間隙壁116為罩幕,進行一乾蝕刻製程。此外,於形成第二開口118的步驟中,同時移除部分硬罩幕層112中的氮化矽罩幕層112a以及殘留於第一開口114底部的第二支撐層106。當然,位於氮化矽罩幕層112a側壁的部分間隙壁116也會同時被移除掉。
特別要注意的是,於形成第一開口114及第二開口118的步驟中,可以分別移除碳罩幕層112b及氮化矽罩幕層112a,而不需進行額外的步驟來移除硬罩幕層112。因此,可節省製程成本。
繼之,請參照圖1C,進行一後退製程,以加大第二開口118於第一絕緣層104中的寬度。後退製程包括濕蝕刻製程,例如是使用蝕刻緩衝液(buffer oxide etchant,BOE)、稀釋的氫氟酸(diluted hydrogen fluoride,DHF)或緩衝氫氟酸(BHF)等。具體言之,第二開口118包括第一支撐層102中的下部開口118a與第一絕緣層104中的上部開口118b。下部開口118a的寬度W3小於上部開口118b的寬度W2。下部開口118a的寬度W2實質上大於或等於第一開口114的寬度W1。此外,下部開口118a的寬度W3小於第一開口114的寬度W1。特別要注意的是,圖1C的後退製程可以增加後續形成之下電極120的表面積,進而增加電容量。另外,後退製程使得上部開口118b的寬度加大至W2,亦可增加製程裕度(process window)。
接著,請參照圖1D,移除間隙壁116。移除間隙壁116的方法例如是進行濕蝕刻製程,可以使用雙氧水及硫酸的混合液。然後,於第二開口118及第一開口114中順應性地形成下電極120。下電極120配置於第二開口118之內側及底面上以及第一開口114之內側上。亦即,下電極120為類似中空的圓柱形狀。下電極120的材料例如是氮化鈦。形成下電極120的方法例如是進行化學氣相沈積製程。
之後,請參照圖1E,進行一脫模(mold strip)步驟,以移除第二絕緣層108並暴露出部分下電極120。脫模步驟將參照圖2的上視圖與圖1E的剖面圖詳細說明之。圖2繪示多個堆疊式電容器的示意圖,其中(例如但不限於)配置有多個第一開口114以及一個第三開口122。首先,於第二絕緣層108與第三支撐層110中形成至少一第三開口122(如圖2所示)。以圖2的上視圖來看,第三開口122與部分第一開口114重疊。形成第三開口122的方法例如是先於基底100上形成圖案化光阻層(未繪示),然後,以圖案化光阻層為罩幕以及第二支撐層106為蝕刻中止層,進行一乾蝕刻製程。接著,進行濕蝕刻製程,從第三開口122灌入蝕刻液,以移除第二絕緣層108並暴露出部分下電極120(即曝露出第一開口114中之下電極120的外側)。此時,於完全移除第二絕緣層108之後,形成一個上部鏤空的中間結構,以第三支撐層110、第二支撐層106、第一絕緣層104與下電極120支托整個架構。
繼之,請參照圖1F,於下電極120上順應性地形成介電層124及上電極126。介電層124及上電極126更覆蓋第三支撐層110之頂部。介電層124為高介電常數層,其材料例如為氧化鉿(HfO)、氧化鋯(ZrO)、氧化鋁(AlO)、氮化鋁(AlN)、氧化鈦(TiO)、氧化鑭(LaO)、氧化釔(YO)、氧化釓(GdO)、氧化鉭(TaO)或其組合。上電極126的材料例如是氮化鈦。形成介電層124及上電極126的方法包括進行原子層沈積(ALD)製程。
特別要說明的是,在不進行脫模步驟的情況下,由於第二絕緣層108的存在,因此介電層124僅可以形成於第二開口118中之下電極120的內側及底部上以及形成於第一開口114中之下電極120的內側上。而在進行脫模步驟的情況下,由於已移除第二絕緣層108,因此介電層124可以更形成於第一開口114中之下電極120的外側上。
類似地,在不進行脫模步驟的情況下,上電極120僅可以形成於第二開口118中之下電極120的內側及底部之介電層124上以及形成於第一開口114中之下電極120的內側之介電層124上。而在進行脫模步驟的情況下,上電極120可以更形成於第一開口114中之下電極120的外側之介電層124上。
換言之,在進行圖1E的脫模步驟之後,介電層124及上電極126可以更形成於脫模步驟中所曝露的下電極120上,以增加電容器之表面積,進而增加電容量。至此,完成本發明之堆疊式電容器的製作。
接下來,可以於上電極126上形成鎢層(未繪示),以將多個堆疊式電容器的頂部密封。然後,於鎢層上形成保護層(未繪示)。保護層的材料例如是氮氧化矽,且其形成方法例如是進行化學氣相沈積製程。
以下,將說明本發明之堆疊式電容器的結構。在不進行圖1E之脫模步驟的情況下,堆疊式電容器包括基底100、第一支撐層102、第一絕緣層104、第二支撐層106、第二絕緣層108、第三支撐層110、下電極120、介電層124及上電極126。第一支撐層102、第一絕緣層104、第二支撐層106、第二絕緣層108及第三支撐層110依序配置在基底100上。第二支撐層106、第二絕緣層108及第三支撐層110中具有第一開口114,且第一支撐層102及第一絕緣層104中具有第二開口118,且第二開口118於第一絕緣層104中的寬度W2大於第一開口的寬度W1(如圖1C所示)。下電極120、介電層124及上電極126依序配置在第二開口118及第一開口114中。第一開口114具有第一高度H1,第二開口118具有第二高度H2,且第一高度H1可大於、等於或小於第二高度H2。
另一方面,在進行圖1E之脫模步驟的情況下,如圖1F所示,堆疊式電容器包括基底100、第一支撐層102、第一絕緣層104、第二支撐層106、第三支撐層110、下電極120、介電層124及上電極126。第一支撐層102、第二支撐層106及第三支撐層110依序配置在基底100上,第一支撐層102、第二支撐層106及第三支撐層110彼此分開,其中第二支撐層106及第三支撐層110中具有第一開口114,第一支撐層102中具有第二開口118,且第一開口114與第二開口118相通。下電極120配置在第二開口118的內側及底部上及第一開口114的內側上。介電層124配置在第二開口118中之下電極120的內側及底部上以及配置在第一開口118中之下電極120的內側與外側上。上電極126配置在第二開口118中之下電極120的內側及底部之介電層124上以及配置在第一開口114中之下電極120的內側與外側之介電層124上。此外,第一絕緣層104配置於第一支撐層102與第二支撐層106之間。第二開口118於第一絕緣層104中的寬度W2大於第一開口114的寬度W1(如圖1C所示)。第一開口114具有第一高度H1,第二開口118具有第二高度H2,且第一高度H1可大於、等於或小於第二高度H2。
綜上所述,本發明利用第一支撐層(底支撐層)、第二支撐層(中支撐層)及第三支撐層(上支撐層)組成的強化結構來增加堆疊式電容器的機械強度,以避免電容結構變形甚至傾倒的現象。此外,藉由第二支撐層(中支撐層)的設置,本發明之堆疊式電容器可以較習知之堆疊式電容器具有更高的高度(亦即,更大的電容值),且可藉由第一絕緣層及第二絕緣層的高度來控制所要的電容值。另外,藉由本發明之後退製程(圖1C)及脫模步驟(圖1E)可以大幅增加電容器之表面積,進而增加電容量。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...基底
102...第一支撐層
104...第一絕緣層
106...第二支撐層
108...第二絕緣層
110...第三支撐層
112...硬罩幕層
112a...氮化矽罩幕層
112b...碳罩幕層
114...第一開口
116...間隙壁
118...第二開口
120...下電極
122...第三開口
124...介電層
126...上電極
W1、W2、W3...寬度
H1、H2...高度
圖1A至1F為依據本發明一實施例所繪示之堆疊式電容器的製造方法的剖面示意圖。
圖2為依據本發明一實施例所繪示之進行脫模步驟的上視示意圖。
100...基底
102...第一支撐層
104...第一絕緣層
106...第二支撐層
110...第三支撐層
114...第一開口
118...第二開口
120...下電極
124...介電層
126...上電極
H1、H2...高度
Claims (14)
- 一種堆疊式電容器的製造方法,包括:於一基底上依序形成一第一支撐層、一第一絕緣層、一第二支撐層、一第二絕緣層、一第三支撐層及一硬罩幕層;於該第二支撐層、該第二絕緣層、該第三支撐層及該硬罩幕層中形成至少一第一開口;於該第一開口的側壁上形成一間隙壁;以該間隙壁為罩幕,於該第一支撐層及該第一絕緣層中形成一第二開口;進行一後退製程,以加大該第二開口於該第一絕緣層中的寬度;移除該間隙壁;以及於該第二開口及該第一開口中依序形成一下電極、一介電層及一上電極。
- 如申請專利範圍第1項所述之堆疊式電容器的製造方法,其中於形成該第一開口的步驟中,殘留部分該第二支撐層於該第一開口底部,且於形成該第二開口的步驟中,同時移除殘留於該第一開口底部的該第二支撐層。
- 如申請專利範圍第1項所述之堆疊式電容器的製造方法,於形成該下電極之後以及形成該介電層之前,更包括進行一脫模步驟,以移除該第二絕緣層並暴露出部分該下電極。
- 如申請專利範圍第3項所述之堆疊式電容器的製 造方法,其中該脫模步驟包括:於該第二絕緣層與該第三支撐層中形成至少一第三開口,其中以上視圖來看,該第三開口與部分該第一開口重疊;以及從該第三開口灌入蝕刻液,以移除該第二絕緣層並暴露出部分該下電極。
- 如申請專利範圍第1項所述之堆疊式電容器的製造方法,其中該第一支撐層、該第二支撐層及該第三支撐層的材料各自包括氮化矽。
- 如申請專利範圍第1項所述之堆疊式電容器的製造方法,其中該第一絕緣層及該第二絕緣層的材料各自包括氧化矽。
- 如申請專利範圍第1項所述之堆疊式電容器的製造方法,其中該硬罩幕層包括一氮化矽罩幕層以及配置於該氮化矽罩幕層上的一碳罩幕層。
- 如申請專利範圍第1項所述之堆疊式電容器的製造方法,其中該間隙壁的材料包括氮化鈦。
- 一種堆疊式電容器,包括:一第一支撐層、一第一絕緣層、一第二支撐層、一第二絕緣層及一第三支撐層依序配置在一基底上,其中該第二支撐層、該第二絕緣層及該第三支撐層中具有一第一開口,且該第一支撐層及該第一絕緣層中具有一第二開口,且該第二開口於該第一絕緣層中的寬度大於該第一開口的寬度;以及 一下電極、一介電層及一上電極,依序配置在該第二開口及該第一開口中,其中該第三支撐層緊鄰並環繞該第一開口。
- 如申請專利範圍第9項所述之堆疊式電容器,其中該第一支撐層、該第二支撐層及該第三支撐層的材料各自包括氮化矽。
- 如申請專利範圍第9項所述之堆疊式電容器,其中該第一絕緣層及該第二絕緣層的材料各自包括氧化矽。
- 如申請專利範圍第9項所述之堆疊式電容器,其中該第一開口具有一第一高度,該第二開口具有一第二高度,且該第一高度大於、等於或小於該第二高度。
- 一種堆疊式電容器,包括:一第一支撐層、一第二支撐層及一第三支撐層依序配置在一基底上,該第一支撐層、該第二支撐層及該第三支撐層彼此分開,其中該第二支撐層及該第三支撐層中具有一第一開口,該第一支撐層中具有一第二開口,且該第一開口與該第二開口相通;一下電極,配置在該第二開口的內側及底部上及該第一開口的內側上;一介電層,配置在該第二開口中之該下電極的內側及底部上以及配置在該第一開口中之該下電極的內側與外側上;以及一上電極,配置在該第二開口中之該下電極的內側及底部之該介電層上以及配置在該第一開口中之該下電極的 內側與外側之該介電層上,其中該第三支撐層緊鄰並環繞該第一開口,其中該堆疊式電容器更包括配置於該第一支撐層與該第二支撐層之間的一第一絕緣層,且該第二開口於該第一絕緣層中的寬度大於該第一開口的寬度。
- 如申請專利範圍第13項所述之堆疊式電容器,其中該第一支撐層、該第二支撐層及該第三支撐層的材料各自包括氮化矽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100142253A TWI495045B (zh) | 2011-11-18 | 2011-11-18 | 堆疊式電容器及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100142253A TWI495045B (zh) | 2011-11-18 | 2011-11-18 | 堆疊式電容器及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201322373A TW201322373A (zh) | 2013-06-01 |
| TWI495045B true TWI495045B (zh) | 2015-08-01 |
Family
ID=49032483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100142253A TWI495045B (zh) | 2011-11-18 | 2011-11-18 | 堆疊式電容器及其製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI495045B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI795025B (zh) * | 2021-10-12 | 2023-03-01 | 華邦電子股份有限公司 | 記憶體元件及其形成方法 |
| US11974424B2 (en) | 2021-11-30 | 2024-04-30 | Winbond Electronics Corp. | Memory device and method of forming the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW432594B (en) * | 1999-07-31 | 2001-05-01 | Taiwan Semiconductor Mfg | Manufacturing method for shallow trench isolation |
| US7439125B2 (en) * | 2005-05-31 | 2008-10-21 | Infineon Technologies Ag | Contact structure for a stack DRAM storage capacitor |
| TW201120999A (en) * | 2009-12-03 | 2011-06-16 | Winbond Electronics Corp | Buried wordline DRAM with stacked capacitor structures and fabrication methods for stacked capacitor structures |
-
2011
- 2011-11-18 TW TW100142253A patent/TWI495045B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW432594B (en) * | 1999-07-31 | 2001-05-01 | Taiwan Semiconductor Mfg | Manufacturing method for shallow trench isolation |
| US7439125B2 (en) * | 2005-05-31 | 2008-10-21 | Infineon Technologies Ag | Contact structure for a stack DRAM storage capacitor |
| TW201120999A (en) * | 2009-12-03 | 2011-06-16 | Winbond Electronics Corp | Buried wordline DRAM with stacked capacitor structures and fabrication methods for stacked capacitor structures |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201322373A (zh) | 2013-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103151244B (zh) | 堆叠式电容器及其制造方法 | |
| US20210035983A1 (en) | Semiconductor memory device and method of manufacturing the same | |
| TWI654767B (zh) | 電容器結構及其製造方法 | |
| US10910468B2 (en) | Capacitor structure | |
| US8623738B2 (en) | Capacitor structure and fabrication method thereof | |
| CN108962824B (zh) | 半导体元件及其制作方法 | |
| TW201803029A (zh) | 三維非揮發性記憶體及其製造方法 | |
| KR101725222B1 (ko) | 반도체 소자의 제조 방법 | |
| CN114582958B (zh) | 半导体结构的制作方法及半导体结构 | |
| TWI495045B (zh) | 堆疊式電容器及其製造方法 | |
| US11974424B2 (en) | Memory device and method of forming the same | |
| US8084323B2 (en) | Stack capacitor of memory device and fabrication method thereof | |
| CN114613908B (zh) | 多晶硅-绝缘体-多晶硅电容器及其制作方法 | |
| CN107039266A (zh) | 半导体器件的制造方法 | |
| CN100565795C (zh) | 储存电荷元件的制造方法 | |
| KR20250033757A (ko) | 반도체 소자 | |
| TWI553886B (zh) | 記憶元件及其製造方法 | |
| CN118434271A (zh) | 半导体结构及其形成方法 | |
| TWI506735B (zh) | 非揮發性記憶體的製造方法 | |
| CN105529326B (zh) | 存储元件及其制造方法 | |
| US20070231998A1 (en) | Method for preparing a capacitor structure of a semiconductor memory | |
| US20070284643A1 (en) | Capacitor structure of semiconductor memory and method for preparing the same | |
| CN111599919A (zh) | 半导体装置及其制造方法 | |
| TWI795025B (zh) | 記憶體元件及其形成方法 | |
| KR20080098895A (ko) | 오목형구조와 원통형구조가 혼합된 전극을 구비하는캐패시터의 제조 방법 |