[go: up one dir, main page]

TWI491021B - 用於電源轉換器的功率積體電路及其製造方法 - Google Patents

用於電源轉換器的功率積體電路及其製造方法 Download PDF

Info

Publication number
TWI491021B
TWI491021B TW099116528A TW99116528A TWI491021B TW I491021 B TWI491021 B TW I491021B TW 099116528 A TW099116528 A TW 099116528A TW 99116528 A TW99116528 A TW 99116528A TW I491021 B TWI491021 B TW I491021B
Authority
TW
Taiwan
Prior art keywords
power
source
vdmos
leakage current
type
Prior art date
Application number
TW099116528A
Other languages
English (en)
Other versions
TW201042754A (en
Inventor
Michael R Hsing
Ognjen Milic
Tiesheng Li
Original Assignee
Monolithic Power Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Monolithic Power Systems Inc filed Critical Monolithic Power Systems Inc
Publication of TW201042754A publication Critical patent/TW201042754A/zh
Application granted granted Critical
Publication of TWI491021B publication Critical patent/TWI491021B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H10D30/635—Vertical IGFETs having no inversion channels, e.g. vertical accumulation channel FETs [ACCUFET] or normally-on vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/83—FETs having PN junction gate electrodes
    • H10D30/831—Vertical FETs having PN junction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/84—Combinations of enhancement-mode IGFETs and depletion-mode IGFETs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

用於電源轉換器的功率積體電路及其製造方法
本發明係有關半導體裝置，具體上有關(交流/直流)AC/DC電源轉換器領域內集成功率開關和漏電流裝置的半導體裝置。
電源轉換器被廣泛使用於可攜式設備，大部分的場合都對體積要求很高，體積和成本是電源轉換器，諸如直流/直流(DC/DC)電源轉換器或AC/DC電源轉換器的兩個重要的考慮因素。習知的電源轉換器通常包含一個控制電路晶片和一些外部元件，諸如，開關管、電感器、電容器等組成。而外部元件越少越好，以減少系統體積，同時降低系統成本。
圖1示出了一個現有的離線式AC/DC電源轉換器100之佈局圖。該電源轉換器包含整流器11，將高壓交流電(HVAC)(諸如，市電220V)整流成高壓直流線電壓(HVDC)，諸如，380V直流電；和DC-DC轉換器，將HVDC轉換成低壓直流電(LVDC)，諸如，3.6V直流電，用以為可攜式裝置提供電源。在該圖中，DC-DC轉換器採用反激式電壓轉換器，其透過初級開關Q的導通和關斷，經由變壓器T而將HVDC傳送到次級，以形成低壓的週期電壓信號，再經過整流管Do的整流和電容器Co的濾波，在Co兩端獲得到低壓直流電LVDC。其中，初級開關Q 包含閘極端子，受閘極端子信號的控制，而具有導通和關斷動作，該閘極端子信號被控制電路所輸出。控制電路通常為一控制晶片，必須經由低直流電壓的供電才能正常地操作。
在正常的操作中，控制電路透過輔助繞組L3來予以供電。輔助繞組經由初級開關Q的切換動作和變壓器T，將HVDC同時傳送到L3，以形成低壓的週期電壓信號，該週期電壓信號經由整流管D1的整流，而輸出直流電壓至控制晶片的接腳1，以便為控制晶片提供電源。然而，在電源轉換器的啟動時，由於開關Q並未進入正常的切換動作，L3不能為控制晶片提供穩定的電源，需要透過線電壓HVDC來供電。由於線電壓很高，因此需要採用漏電流裝置來將高壓HVDC轉換成低壓直流電。
如圖1所示，現有的漏電流裝置採用由高電阻器所構成的分壓器，在這種形式中，需要增加高電阻器R等外部元件。這些外部元件的體積較大，同時系統成本也較高。為此，現有的另一種方法是將漏電流裝置集成在控制晶片上。為了便於融合低壓控制電路和高壓線電壓，需要採用高成本的高電阻基板，同時，晶片製造程序的步驟增加，也大大提高了製造的成本。
有鑒於此，本發明的目的在於提供一種電源轉換器，包含控制電路、開關裝置和漏電流裝置，其中，控制電路 輸出閘極驅動信號至開關裝置的閘極，使開關裝置具有導通和關斷動作，漏電流裝置係耦合至控制電路而為控制電路供電。其中，漏電流裝置和開關裝置係製作在同一半導體基板上，控制電路係製作在另一半導體基板上。在一個實施例中，開關裝置和漏電流裝置的汲極相短接，漏電流裝置的源極係耦合至控制電路，以便在電源轉換器的啟動時為控制電路供電。
在一個實施例中，開關裝置為MOSFET，漏電流裝置為JFET，其中，MOSFET與JFET的汲極相短接，JFET的閘極和源極相短接並為控制電路供電，或者JFET的閘極係浮置的。在另一個實施例中，開關裝置和漏電流裝置皆為MOSFET，其中，開關裝置MOSFET的閾值電壓和漏電流裝置MOSFET的閾值電壓之極性不同，諸如，開關裝置為增強型N型VDMOS，漏電流裝置為空乏型VDMOS。其中，開關裝置MOSFET和漏電流裝置MOSFET的閘極相短接，開關裝置MOSFET和漏電流裝置MOSFET的汲極相短接，漏電流裝置MOSFET的源極為控制電路供電。
在一個實施模式中，包含開關裝置和漏電流裝置的功率晶片和包含控制電路的控制晶片被封裝在一個封裝組件中，以進一步減小系統尺寸。其中，製作有漏電流裝置和開關裝置的半導體基板比製作有控制電路的半導體基板具有更高的電阻率。
電源轉換器可進一步包含整流電路，用以接收交流市電，而提供已整流直流電；初級繞組，用以接收已整流直 流電，並和開關裝置串聯連接；次級繞組，透過變壓器而被耦合至初級繞組；整流管，係耦合至次級繞組，對次級繞組輸出的信號進行整流；和濾波電容器，係耦合至整流管，對整流管輸出的信號進行濾波。
本發明還揭示一種電源轉換器，包含初級繞組、次級繞組、控制電路和功率積體電路。其中，次級繞組透過變壓器而被耦合至初級繞組。功率積體電路包含一耦合至控制電路的閘極端子、一耦合至初級繞組的汲極端子、一耦合至初級側的第一源極端子和一耦合至控制電路的第二源極端子。功率積體電路在同一基板上包含第一電晶體和第二電晶體，其中，第一電晶體為開關管，和初級繞組串聯連接，第二電晶體用以為控制電路供電；功率積體電路的閘極端子連接第一電晶體的閘極，汲極端子連接第一電晶體和第二電晶體的汲極，第一源極端子連接第一電晶體的源極，第二源極端子連接第二電晶體的源極，用以在電源轉換器的啟動時為控制電路供電。
功率積體電路也可包含第一類功率裝置和第二類功率裝置，並進一步包含：一閘極端子，用以連接至少一類功率裝置的閘極；一汲極端子，用以連接該第一類功率裝置和第二類功率裝置的汲極；第一源極端子，用以連接該第一類功率裝置的源極；以及第二源極端子，用以連接該第二類功率裝置的源極。
本發明還揭示一種半導體裝置的製造方法，包括步驟一：在第一型高濃度摻雜的半導體基板上製作第一型低濃 度摻雜的外延層；步驟二：在外延層上製作氧化物層和多晶矽層，並蝕刻掉部分的氧化物層和多晶矽層；步驟三：在蝕刻區域進行第二型摻雜；步驟四：選擇性地對第二型摻雜區和外延層進行第一型高濃度摻雜；步驟五：製造金屬層並蝕刻成型。其中，在步驟四和步驟五之間可進一步包括製造電介質層和蝕刻電介質層之步驟。該製造方法可用以在同一半導體基板上製造VDMOS和JFET，其中：步驟一的半導體基板形成VDMOS和JFET的汲極；步驟二的氧化物層和多晶矽層形成VDMOS的閘極；步驟三的第二型摻雜形成VDMOS的基區和JFET的閘極區；步驟四，對VDMOS基區的部分區域和JFET閘極區中間的區域進行高濃度第一型摻雜，以形成VDMOS的源極接觸區和JFET的源極區；步驟五的金屬層將VDMOS的基區和源極接觸區短接並形成VDMOS的源極端子，金屬層將JFET的源極區短接形成JFET的源極端子。在另一種實施模式中，步驟三的氧化物層和多晶矽層進一步在JFET的源極區和閘極區之間形成摻雜阻擋層。步驟五的金屬層可將JFET的閘極區和源極區進行短接。在步驟三和步驟四之間可進一步包含對VDMOS的基區和JFET的閘極區進行第二次高濃度第二型摻雜的步驟。該製造方法還可用以在同一半導體基板上製造增強型VDMOS和空乏型VDMOS，其中：步驟一的半導體基板形成VDMOS的汲極；對空乏型VDMOS區域的外延層進行第一型摻雜；步驟二的氧化物層和多晶矽層形成VDMOS的閘極；步驟三的第二型摻 雜形成VDMOS的基區；步驟四，對VDMOS基區的部分區域進行高濃度第一型摻雜，以形成VDMOS的源極接觸區；步驟五的金屬層將增強型VDMOS的基區和源極接觸區短接並形成增強型VDMOS的源極端子，金屬層將空乏型VDMOS的基區和源極接觸區短接並形成空乏型VDMOS的源極端子。
本發明揭示之用於電源轉換器的功率積體電路，將開關裝置和漏電流裝置集成在一個半導體基板上，在電源轉換器的啟動時為控制電路提供了可靠的供電方式，同時該製造程序成本低，系統體積小。
在以下的說明中，提供了許多具體的細節用以對本發明的實施例提供透徹的理解，譬如各種系統組成部分的標識。但本領域的普通技術人員應該認識到，本發明在沒有一個或多個特定細節的情況下同樣可以實現，或者使用其他方法、裝置、材料等來予以實現。在一些情況下，公知的結構、材料或操作並未在此詳細描述以避免造成本發明不同實施例之間的特徵不明顯。
在說明書中提及“一個實施例”時，意指關於該實施例描述的特定特徵、結構或特性包含在本發明的至少一個實施例中。因此，在說明書不同地方提到“在一個實施例中”時，未必指的是同一個實施例。而且，這些特定特徵、結構或特性可以以任何合適的方式而被結合在一個或多個實 施例中。
圖2示出了本發明的一個電源轉換器系統200實施例。電源轉換器系統200包含一功率積體電路21和控制電路(C)22。其中，功率積體電路21係集成有功率開關(Q)211和漏電流裝置(LD)212，功率開關(Q)211和漏電流裝置(LD)212皆為功率裝置，係製作在同一半導體基板上。控制電路(C)22係製作在另一半導體基板上。功率開關(Q)211用作為切換式電源轉換器的主電路開關，漏電流裝置(LD)212係耦合至控制電路，用以在電源轉換器的啟動時為控制電路22供電。功率積體電路21包含閘極端子G，用以連接功率開關(Q)211的閘極；汲極端子D，用以連接功率開關(Q)211和漏電流裝置(LD)212的汲極；第一源極端子S1，用以連接功率開關(Q)211的源極；以及第二源極端子S2，用以連接漏電流裝置(LD)212的源極。在圖示的反激式電壓轉換器系統中，功率積體電路21的閘極端子G和控制電路的控制信號輸出端子2相連接，使得功率開關(Q)受控制電路22輸出的閘極驅動信號之控制而具有導通和關斷動作。在一個實施模式中，控制電路輸出的閘極驅動信號為脈寬調變信號(PWM)，功率開關係操作於完全導通或完全關斷的狀態。在另一個實施模式中，控制電路輸出的閘極驅動信號可為連續的信號，功率開關(Q)係可操作於不完全導通的狀態。汲極端子D和初級繞組L1的低電位端子相連接(初級繞組的高電位端子連接線電壓HVDC)。第一源極端子S1和初級側相連接 。第二源極端子S2和控制電路22的電源輸入端子1相連接，用以為控制電路22提供啟動電源。其中，積體電路的接腳和其它部件可透過電阻器等裝置而相連接，亦被稱為“耦合”。
在一個實施模式中，功率積體電路21用作為高壓功率裝置而被製作於一個半導體基板上，以形成功率晶片，控制電路22用作為低壓裝置而被製作於另一個半導體基板上，以形成控制晶片。製作有漏電流裝置(LD)212和初級開關(Q)211的半導體基板比製作有控制電路22的半導體基板具有更高的電阻率。
該電源轉換器系統200實施例進一步包含整流電路11，其將高壓交流電(諸如，220V交流電)整流成直流電HVDC，用作為反激式電壓轉換器的輸入電壓，反激式電壓轉換器將高壓直流電HVDC轉換成低壓直流電LVDC，而為負載提供電源。其中，反激式電源轉換器包含由功率開關(Q)211、初級繞組L1、次級繞組L2、整流管Do和濾波電容器Co所組成的主電路，以及控制電路22、漏電流裝置212、輔助繞組L3和整流管D1等。初級功率開關Q的導通和關斷，將HVDC切換成週期信號，在變壓器的次級繞組L2獲得到低壓週期信號，再經過整流管Do的整流和電容器Co的濾波，在Co兩端獲得到低壓直流電LVDC。其中，功率開關(Q)211的切換動作係受控制電路22所控制。控制電路22在啟動時自漏電流裝置212來予以供電，而在正常操作時自輔助繞組L3經過整流管D1來 予以供電。
圖2所示的功率開關為低電位開關，係位於初級繞組和初級側之間，在另外一個實施例中，當功率開關為高電位開關而被串聯連接於HVDC正電壓和初級繞組L1之間時，根據上述的描述，該技術領域的普通技術人員可簡單地獲得到功率積體電路也可包含一輸入閘極端子、一第一輸出源極端子和兩個第二輸出汲極端子，其中，閘極端子連接控制電路的控制信號輸出端子，源極端子連接開關裝置和漏電流裝置的源極，兩個汲極端子分別為第一汲極端子和第二汲極端子，其中，第一汲極端子連接開關裝置的汲極，且第二汲極端子連接漏電流裝置的汲極。
圖3為一個多晶片封裝組件300實施例的示意圖，將控制晶片和功率晶片封裝在一個封裝組件中。其中，控制電路晶片包含低壓裝置--控制電路，功率晶片包含高壓裝置-漏電流裝置和功率開關。透過多晶片封裝，系統的體積進一步減小。
圖4A、圖4B所示為本發明的一種功率積體電路400A/400B的電路佈局圖實施例。該功率積體電路400A/400B包含兩類功率裝置，分別為功率開關Q和漏電流裝置LD。其中，功率開關Q為MOSFET，漏電流裝置LD為JFET，MOSFET的汲極和JFET的汲極相短接而形成汲極端子D，MOSFET Q的源極形成第一源極端子S1，JFET LD的源極形成第二源極端子S2。圖4A、4B所示的實施例採用了N型MOSFET和N型JFET。在圖4A所示 的功率積體電路400A實施例中，N型JFET的閘極和其源極S2相短接。在圖4B所示的功率積體電路400B實施例中，JFET的閘極係浮置的。當系統開始啟動時，MOSFET Q之閘極G處的閘極驅動電壓為低位準，MOSFET Q還未進入切換動作，初級繞組L1之低電位端子的電壓為直流線電壓HVDC，因此汲極端子D處的電壓VD =VHVDC 。此時，N型JFET LD由於高電壓的汲極電壓而導通，電流從汲極端子D經漏電流裝置LD而流入源極端子S2，以便為控制電路提供電源。當控制電路被完全供電時，控制電路輸出有效的閘極驅動信號，以控制MOSFET Q進入正常的切換動作。當系統完全啟動後，汲極電壓為週期性信號，系統主要透過輔助繞組L3而為控制電路供電。
圖5所示為本發明的另一種功率積體電路500的電路佈局圖實施例。該功率積體電路包含兩類功率裝置，分別為功率開關Q和漏電流裝置LD。在該實施例中，功率開關Q和漏電流裝置LD皆為MOSFET，兩者具有不同極性的閾值電壓。通常，功率開關Q截止時的閘極端信號電壓為零值，這裡所說的不同極性指一個閾值電壓大於功率開關Q截止時的閘極端信號電壓，為正值；另一個閾值電壓小於功率開關Q截止時的閘極端信號電壓，為負值。圖示的實施例採用了N型裝置。其中，功率開關Q和漏電流裝置LD的閘極相短接，以形成共用的閘極端子G，汲極短接以形成共用的汲極端子D，功率開關Q的源極形成第一源極端子S1，且漏電流裝置LD的源極形成第二源極 端子S2。
功率開關Q的閾值電壓比漏電流裝置LD的閾值電壓高，見圖6A和6B。如圖6A所示，用作為功率開關的MOSFET Q為增強型場效電晶體，其閾值電壓VTH1 為正值，在閘極-源極電壓為零時係處於截止狀態。再看圖6B，用作為漏電流裝置的MOSFET LD為空乏型場效電晶體，其閾值電壓VTH2 為負值，諸如，-0.05V，在閘極-源極電壓為零時係處於導通狀態。在系統啟動時，MOSFET Q並未開始操作，閘極端子G的輸入電壓為低位準，因此增強型MOSFET Q係處於截止狀態而空乏型MOSFET LD則處於導通狀態。汲極端子的電壓為線電壓，電流從汲極端子D通過漏電流裝置LD而流向第二源極端子S2，以便為控制電路供電。當控制電路被完全供電後，系統主要透過輔助繞組L3來為控制電路供電。
在另外一個實施例中，當開關裝置為高電位開關時，本領域的普通技術人員可簡單的獲得到，開關裝置和漏電流裝置的源極相短接，汲極互相獨立。
在本發明的一個實施模式中，圖4A、4B和圖5所示的MOSFET和JFET裝置皆為垂直型半導體裝置。功率開關和漏電流裝置係集成在一個高電阻半導體基板上。透過共用垂直型MOSFET程序中的遮罩以製作漏電流裝置的JFET或空乏型MOSFET。因此，成本增加很少。下面，我們先介紹一下垂直型雙擴散MOSFET(VDMOS)的習知製程步驟，在此基礎上便於描述漏電流裝置的製作程序。
圖7A、7B和圖8示出了傳統的垂直型MOSFET電晶體(VDMOS)的剖面結構700、符號及其製造程序800。圖7A到圖11中的半導體結構只示意了功率積體電路的部分區域，事實上，在半導體基板上可製作任意個電晶體單元。繼續參看圖7A，該半導體裝置上製作有多個VDMOS單元，每一個單元包含閘極區74、源極區77和汲極區70，其中，閘極區74相連而組成VDMOS的閘極G，多個源極區77相連而組成VDMOS的源極S，汲極70D為基板本身。如圖7A所示，該VDMOS裝置包含高摻雜的N型(N+)基板70和低摻雜的N型(N-)外延層71。N-外延層71電阻率較高。外延層71的上部摻雜P+基區75，P+基區75摻雜N+源極接觸區77，其中，P+基區75和N+源極接觸區77透過導電層而短接。在兩個N+源極接觸區77之間，在N-外延層71之上製作有閘極區74。其中，閘極74包含一層絕緣層72和導體層73，絕緣層72(諸如，氧化物)和外延層71相接觸，在絕緣層72之上製作導體層73，諸如，多晶矽或金屬。N+基板70用作為VDMOS的汲極。當閘極-源極電壓VGS 為零，汲極-源極電壓VDS 為正時，P+基區75與N-外延層71之間的PN接面被反向偏壓，汲極與源極之間沒有電流流過，VDMOS被截止。
當閘極與源極之間被施加正電壓並大於閾值電壓時，閘極下P+區75係反型形成N通道，PN接面消失，汲極與源極之間被導通。
接下來結合圖8，詳細介紹VDMOS的製造程序800。
在步驟A，在高濃度摻雜的N+基板80上製作低濃度摻雜的N-外延層81。在一個實施例中，N+基板80中係摻雜有砷或銻，摻雜濃度為約1020 cm-3 。N-外延層81厚度係可選的，用以承受設計的電壓強度，在一個實施例中，N-外延層81的厚度約50μm，係摻雜有濃度為約1014 cm-3 的磷。
在步驟B，在外延層81上製作氧化物層82和多晶矽層83。
在步驟C，首先使用用以形成閘極區的遮罩，利用微影法來形成閘極區圖案。再利用蝕刻法來蝕刻掉部分的氧化物層82和多晶矽層83，而露出外延層81，以形成閘極區。微影法用作為半導體製程的基本製程，包含在表面塗覆光阻劑84，在遮罩的作用下對光阻劑進行光處理，而對光阻劑進行化學處理，以去除部分的光阻劑，而形成遮罩的圖案。
在步驟D，將P型摻雜劑摻雜入步驟C的蝕刻區域，以形成P基區第一次摻雜85。
在步驟E，使用第二個遮罩，在P基區的中間區域第二次注入高濃度的P型摻雜劑，以形成P+基區第二次摻雜86。該步驟用以降低VDMOS的寄生雙極效應。
在步驟F，使用用以形成源極區的遮罩，利用微影法來形成源極接觸區圖案，再對該區域進行高濃度N型摻雜，以形成N+源極接觸區87。接下來，還可進行熱處理而對該摻雜區87進行擴散。
在步驟G，沉積電介質層88。該步驟可包括旋塗、平滑處理和熱回流處理等製程。該電介質層可採用硼磷矽(酸鹽)玻璃材料(BPSG)。
在步驟H，使用另一個遮罩，對電介質層88進行蝕刻並沉積金屬層89，使得裝置的源極接觸區87和基區85相短接並透過金屬層89而和外部電連接。
下面將根據上述VDMOS製程步驟來描述本發明的圖4A、4B和圖5中所示的集成功率開關和漏電流裝置的功率積體電路的製造程序。這些功率積體電路相容VDMOS的製造程序和遮罩，只需改變遮罩的圖案，用以同時製造功率開關和漏電流裝置，因此成本很低。
圖9A示出了功率積體電路90A的半導體結構及製造方法實施例900A。功率積體電路90A包含用作為開關裝置的MOSFET電晶體，如同圖中虛線的右側區域所示。在圖2所示的實施例中，VDMOS電晶體用作為初級開關而和初級繞組串聯耦合。功率積體電路90A還包含用作為漏電流裝置的JFET電晶體，如同圖中虛線的左側區域所示。在圖2所示的實施例中，JFET電晶體用以在電源轉換器的啟動時為控制電路供電。在圖9A所示的實施例中，功率積體電路90A包含閘極端子，用以連接MOSFET電晶體的閘極90；汲極端子，亦即基板80，用作為MOSFET電晶體和JFET電晶體共用的汲極；第一源極端子，用以連接MOSFET電晶體的源極87，第二源極端子，用以連接JFET電晶體的源極97A。其中，JFET電晶體 包含N+汲極區(基板)80、P+閘極區95A和N+源極區97A。當電源轉換器系統200被啟動時，閘極-源極電壓VGS 為低的，汲極-源極電壓VDS 為高的，汲極區80和源極區97A之間形成電流通路，以便為控制電路供電。
該功率積體電路90A的製程與VDMOS相容，其中，步驟A到C參見圖8，用以生長外延層和製作VDMOS的閘極90。
在步驟D，進行P型摻雜，以形成VDMOS的P基區85和JFET的P閘極區95A。
在步驟E，利用第二個遮罩，對步驟D所形成的VDMOS的P基區85和JFET的P閘極區95A再次進行高濃度P型摻雜，以減小肖特基接觸所形成的寄生雙極效應。
在步驟F，利用第三個遮罩，對VDMOS的源極接觸區87和JFET的源極區97A中間的部位進行高濃度N型摻雜，以分別形成VDMOS和JFET的N+源極區。
步驟G和步驟H分別為沉積電介質層98並蝕刻成型，以及製作並成型金屬層99A。其中，透過金屬層99A，所有VDMOS單元的源極接觸區87和基區85相短接，所有JFET單元的閘極區95A和源極區97A相短接。
圖9B示出了圖4B中功率積體電路90B的半導體結構及製造方法實施例900B。功率積體電路90B和功率積體電路90A的不同之處在於JFET裝置的源極97B和閘極95B係電隔離的，並使JFET的閘極區95B浮置。為了有 效實現JFET裝置源極和閘極的電隔離，一種方法為如圖9B所示，在JFET裝置的源極區97B和閘極區95B之間，透過製造金屬氧化物94B用作為摻雜阻擋層。該金屬氧化物阻擋層94B和VDMOS的閘極區94同時在步驟B和步驟C被形成。
功率積體電路90B的製造與VDMOS相容。圖9B示出了功率積體電路90B的一種製造方法實施例900B。其中步驟A到C參見圖8，步驟A為製作外延層81，步驟B為製造金屬氧化物層，步驟C為形成VDMOS的閘極區94和用於JFET的阻擋層94B(JFET的源極區和閘極區之間)。
在步驟D，進行P型摻雜，以形成VDMOS的P基區85和JFET的P閘極區95B。
在步驟E，利用第二個遮罩，對步驟D所形成的VDMOS的P基區85和JFET的P閘極區95B再次進行高濃度P型摻雜。
在步驟F，利用第三個遮罩，對VDMOS的源極接觸區87和JFET的源極區97B進行高濃度N型摻雜，以形成VDMOS源極和JFET的源極。
步驟G和步驟H分別為沉積電介質層98並蝕刻成型，以及製作並成型金屬層99B。金屬層99B使VDMOS的源極接觸區87和基區85相短接。同時使所有JFET單元的源極區97B相連接。
圖10示出了一種圖5所示的功率積體電路100D的半 導體結構及其製造程序1000的實施例。半導體結構的虛線左側所示為用作為漏電流裝置的VDMOS電晶體，虛線右側為用作為功率開關裝置的VDMOS電晶體。其中，功率開關裝置為增強型MOSFET電晶體，漏電流裝置為空乏型MOSFET電晶體。在圖2所示的實施例中，左側的空乏型VDMOS用以在電源轉換器的啟動時為控制電路供電，右側的增強型VDMOS用作為電源轉換器的主開關而和初級繞組相耦合。在圖10所示的實施例中，功率積體電路100D包含閘極端子，用以連接空乏型VDMOS電晶體的閘極103和增強型VDMOS電晶體的閘極102；汲極端子，亦即基板80，用作為空乏型VDMOS電晶體和增強型VDMOS電晶體共用的汲極；第一源極端子，用以連接增強型VDMOS電晶體的源極87；及第二源極端子，用以連接空乏型VDMOS電晶體的源極107。
下面結合圖例來介紹在同一半導體基板上製作增強型VDMOS和空乏型VDMOS。空乏型VDMOS的製作程序相對於增強型VDMOS(如圖8所示)可透過增加一個摻雜步驟來予以實現，因此需要增加額外的一個遮罩，其餘程序與圖8所示的傳統增強型VDMOS電晶體的製造程序相容，只需改變遮罩的圖案，用以同時製作增強型VDMOS電晶體和空乏型VDMOS電晶體。如圖10所示，將漏電流裝置區的電晶體通道111摻雜成N型以形成空乏型VDMOS，這樣，當閘極-源極電壓VGS 為零、汲極-源極電壓VDS 為正時，沒有反向偏壓PN接面存在，空乏型 VDMOS係處於導通狀態。參看圖8所示的製程步驟，在步驟A後，增加額外的步驟A1，其採用額外的一個遮罩，在如圖所示之左側的空乏型VDMOS電晶體區域中摻雜薄形的N型區101。N型區的濃度使得在步驟D的P型摻雜後仍呈N型，厚度比步驟D的P型摻雜更薄。這樣，左側的VDMOS電晶體通道為N型，將閾值電壓降為負值，以形成空乏型電晶體。步驟B到H參見如圖8所示的製造程序800。
圖11示出了一個圖4A、圖4B和圖5中功率積體電路晶片的俯視平面佈局圖1100實施例。在該平面佈局圖上，分別佈局了連接MOSFET閘極的閘極金屬層G、連接開關裝置之源極的第一源極金屬層S1和連接漏電流裝置之源極的第二源極金屬層S2。在這些金屬層上，可進一步製作焊墊。功率積體電路的汲極係位於該晶片的背面。由於漏電流裝置只需向控制電路提供少量的能量，因此，通常漏電流裝置單元的數量很少，占整個積體電路晶片的面積比率較小。
雖然上述的實施例描述者皆為N型半導體裝置，本發明也可用於P型半導體裝置，僅需將上述實施例的N型改為P型，P型改為N型即可實現。
上述描述僅針對個別具體實施例，本發明也包含透過可替換的習知手段所獲得到的實施例。例如，該集成有漏電流裝置和開關的積體電路也可用於其它類型的電源轉換器或其它類型的電路中，其中，漏電流裝置用以從較高電 壓的直流電產生較低電壓，諸如，為低電壓控制器提供電源等。VDMOS的製造程序可進一步包含其它的公知程序，或減少某些步驟，諸如，取消步驟E中的第二次同型摻雜等。在一個實施例中，在功率積體電路上，還可包含其它類型的結構和部件，諸如，其它類型的功率裝置等。在另一個實施例中，形成開關裝置的多個電晶體參數略有不同，諸如，閾值電壓、摻雜濃度等由於製程水準的限制而略有不同；或形成漏電流裝置的多個電晶體參數略有不同。透過上述的實施例可以看到，漏電流裝置經由僅改變遮罩的圖案或增加很少的步驟就可和VDMOS的製程完全相容，成本和體積增加很少。
另外，本發明中出現的“A與B相短接”或“短接A或B”係指透過金屬、多晶矽等導電性高的物體以接觸連接A和B，也可表示A或B為同一物體或部分的兩個不同的稱謂。“連接”或“耦合”可表示直接連接，也可表示透過“電阻器”、“寄生電容器”、“寄生電感器”或其它部分的間接連接。
以上對於本發明實施例的具體描述並不意圖將本發明限於以上揭示的形式。在用於說明性目的的上述本發明具體實施例和實例中，本領域普通技術人員應認識到，在本發明範圍內可以有不同的等同修改。例如，雖然步驟和元件都以給定的順序而呈現，其他實施例可以不同的順序來執行具有多種步驟或元件的例行程式。在此提出的本發明的教導也可以運用於其他系統，並不只限於在此描述的網 路模型。上述多種實施例中的部件和動作可以組合以產生其他實施例，同時實施例中的一些步驟或元件也可以省略、移動、添加、細分、組合和/或修改。每個步驟都可以以不同方法來予以實施。另外，當這些步驟被顯示為串列執行時，也可以並行執行或者在不同時間實施。
除非上下文明確地要求，否則在說明書和申請專利範圍中，“組成”之類的詞不應以限制和窮盡的方式理解，而應理解為“包括，但不局限於”。文中的單數也可以理解為複數，同樣的複數也可以理解為單數。另外，文中的“在此”、“以上”、“以下”等詞，在本申請案中使用時，指的是全文而非文中的一部分。當申請專利範圍中用“或”來連接一序列一個或兩個以上的項目時，包括了以下所有的含義：序列中的任何一項，序列中的所有項或者是序列中專案的任意組合。
此處提供的本發明的教導可以運用於其他系統，並不局限於此處描述的系統。可以根據細節描述而對發明進行這些和其他的變換。以上描述的元件和動作可以組合以提供其他的實施例。
所有以上專利和申請案和其他參考檔案，包括任何列在相關申請資料中的檔案，作為參考在此合併。如果有必要，可以修改本發明的一些方面，以利用上述參考資料中的系統，功能和概念來提供新的實施例。
根據以上細節的描述，本發明可以進行這些和其他的變換。雖然以上的描述將本發明的具體實施例細節化並且 描述的是最好的模式，但無論以上文字描述多麼詳細，本發明可以以不同方式實施。各種網路模型和實施方式可能在細節上相差甚遠，但仍不脫本發明的揭示範圍。正如上文所述，在描述本發明的特點和具體方面時用到任何術語並不意味著重新定義這些術語並將其限制在本發明特定的性能，特點或具體方面上。總的來說，下文申請專利範圍用到的語句並不是將本發明限制在說明書中的具體實施例，除非上文的細節描述中具體的定義了這些語句。相應的，本發明的實際範圍不僅包括揭示的實施例，還包括在在申請專利範圍範圍內的一切本發明的等同物。
雖然本發明的一些方面以某種申請專利範圍的形式呈現在下文，但發明人以其他申請專利範圍的形式概括了本發明的各種方面。因此，發明人保留提交申請後增加申請專利範圍權項來保護本發明其他方面的權利。
21、400A、400B、500、90A、90B、100D、1100‧‧‧功率積體電路
200‧‧‧電源轉換器系統
C、22‧‧‧控制電路
Q、211‧‧‧功率開關
LD、212‧‧‧漏電流裝置
11‧‧‧整流電路
300‧‧‧多晶片封裝組件
700‧‧‧VDMOS
70、80‧‧‧基板/汲極
71、81‧‧‧外延層
74、95A、90、95B、94、102、103‧‧‧閘極
72、82‧‧‧絕緣層/氧化物層
73、83‧‧‧導體層/多晶矽層
75‧‧‧基區
85‧‧‧基區第一次摻雜
86‧‧‧基區第二次摻雜
77、87、97A、97B、107‧‧‧源極
88、98‧‧‧電介質層
89、99A、99B‧‧‧金屬層
94B‧‧‧阻擋層
800、900A、900B、1000‧‧‧製造程序
84‧‧‧光阻劑
111‧‧‧通道
101‧‧‧薄形摻雜區
圖1為現有的AC-DC電源轉換器之示意圖，採用分壓器為控制晶片提供啟動電源。
圖2為本發明的一個電源轉換器示意圖實施例，將漏電流裝置和開關裝置集成。
圖3為本發明的一個電源轉換器封裝組件示意圖實施例。
圖4為本發明的一個將金屬氧化物半導體場效電晶體(MOSFET)和一接面型場效電晶體(JFET)集成的實施 例示意圖，其中，圖4A中JFET的閘極和源極短路，圖4B中JFET的閘極係浮置的。
圖5為本發明的另一個將兩種金屬氧化物半導體場效電晶體(MOSFET)集成的實施例示意圖。
圖6為圖5中兩種金屬氧化物半導體場效電晶體(MOSFET)的電壓-電流特性。
圖7為現有技術的MOSFET及其半導體結構。
圖8為圖7中MOSFET的習知製造程序之流程示意圖。
圖9A、圖9B分別為對應圖4A、圖4B中裝置的製造程序之流程圖實施例。
圖10為圖9中半導體裝置的俯視示意圖。
圖11為對應圖5中裝置的製造程序之流程圖實施例。
Q‧‧‧功率開關
LD‧‧‧漏電流裝置
G‧‧‧閘極端子
D‧‧‧汲極端子
S1‧‧‧第一源極端子
S2‧‧‧第二源極端子
HVAC‧‧‧高壓交流電
HVDC‧‧‧高壓直流線電壓
LVDC‧‧‧低壓直流電
C‧‧‧控制電路
L1‧‧‧初級繞組
L2‧‧‧次級繞組
L3‧‧‧輔助繞組
Do，D1‧‧‧整流管
Co‧‧‧電容器
1‧‧‧控制晶片的接腳
2‧‧‧控制信號輸出端子
11‧‧‧整流電路
21‧‧‧功率積體電路
22‧‧‧控制電路
200‧‧‧電源轉換器系統
211‧‧‧功率開關
212‧‧‧漏電流裝置

Claims (31)

  1. 一種電源轉換器，包含：控制電路，輸出閘極驅動信號；開關裝置，包含閘極，受該閘極驅動信號的控制而具有導通和關斷動作；漏電流裝置，係耦合至該控制電路而供電至該控制電路，其中，該漏電流裝置和該開關裝置係製作在同一半導體基板上，該控制電路係製作在另一半導體基板上，該開關裝置和該漏電流裝置的汲極或源極相短接。
  2. 如申請專利範圍第1項所述的電源轉換器，其中，該開關裝置和該漏電流裝置的汲極相短接，該漏電流裝置的源極係耦合至該控制電路以供電至該控制電路。
  3. 如申請專利範圍第1項所述的電源轉換器，其中，該漏電流裝置用以在該電源轉換器啟動時供電至該控制電路。
  4. 如申請專利範圍第1項所述的電源轉換器，其中，該開關裝置為MOSFET，該漏電流裝置為JFET。
  5. 如申請專利範圍第4項所述的電源轉換器，其中，該開關裝置與該漏電流裝置的汲極相短接，該漏電流裝置的閘極和源極相短接並供電至該控制電路。
  6. 如申請專利範圍第4項所述的電源轉換器，其中，該開關裝置與該漏電流裝置的汲極相短接，該漏電流裝置的閘極係浮置的，該漏電流裝置的源極供電至該控制電路。
  7. 如申請專利範圍第1項所述的電源轉換器，其中，該開關裝置和該漏電流裝置分別為開關裝置MOSFET和漏電流裝置MOSFET，該開關裝置MOSFET的閾值電壓和該漏電流裝置MOSFET的閾值電壓之極性不同。
  8. 如申請專利範圍第7項所述的電源轉換器，其中，該開關裝置MOSFET和該漏電流裝置MOSFET的閘極相短接，該開關裝置MOSFET和該漏電流裝置MOSFET的汲極相短接，該漏電流裝置MOSFET的源極供電至該控制電路。
  9. 如申請專利範圍第7項所述的電源轉換器，其中，該開關裝置為增強型N型MOSFET，該漏電流裝置為空乏型N型MOSFET。
  10. 如申請專利範圍第3到9項中任一項所述的電源轉換器，其中，該開關裝置和該漏電流裝置為垂直型裝置。
  11. 如申請專利範圍第2項所述的電源轉換器，其中，包含該開關裝置和該漏電流裝置的功率晶片和包含該控制電路的控制晶片被封裝在一個封裝組件中。
  12. 如申請專利範圍第2項所述的電源轉換器，其中，製作有該漏電流裝置和該開關裝置的該半導體基板比製作有該控制電路的該半導體基板具有更高的電阻率。
  13. 如申請專利範圍第2項所述的電源轉換器，進一步包含：整流電路，用以接收交流市電，而提供已整流直流 電；初級繞組，用以接收該已整流直流電，並和該開關裝置串聯連接；次級繞組，透過變壓器而被耦合至該初級繞組；整流管，係耦合至該次級繞組，以對該次級繞組輸出的信號進行整流；以及濾波電容器，係耦合至該整流管，並對該整流管輸出的信號進行濾波。
  14. 一種電源轉換器，包含：初級繞組；次級繞組，透過變壓器而被耦合至該初級繞組；控制電路；功率積體電路，包含耦合至該控制電路的閘極端子、耦合至該初級繞組的汲極端子、耦合至初級側的第一源極端子和耦合至該控制電路的第二源極端子，其中，該功率積體電路包括在同一半導體基板上的漏電流裝置和開關裝置，該開關裝置係耦接於該功率積體電路的該汲極端子和該第一源極端子之間且耦接至該功率積體電路的該閘極端子以受該控制電路所控制，該漏電流裝置係耦合至該功率積體電路的該第二源極端子以供電至該控制電路且耦接至該功率積體電路的該汲極端子。
  15. 如申請專利範圍第14項所述的電源轉換器，其中，該功率積體電路在同一基板上包含第一電晶體和第二電晶體，其中，該第一電晶體為開關管，並和該初級繞組 串聯連接，該第二電晶體用以供電至該控制電路；該功率積體電路的該閘極端子連接該第一電晶體的閘極，該汲極端子連接該第一電晶體和該第二電晶體的汲極，該第一源極端子連接該第一電晶體的源極，且該第二源極端子連接該第二電晶體的源極。
  16. 如申請專利範圍第14項所述的電源轉換器，其中，該第二源極端子在該電源轉換器的啟動時供電至該控制電路。
  17. 如申請專利範圍第16項所述的電源轉換器，其中，該第一電晶體為垂直型MOSFET電晶體，且該第二電晶體為垂直型JFET電晶體。
  18. 如申請專利範圍第16項所述的電源轉換器，其中，該第一電晶體為增強型MOSFET電晶體，且該第二電晶體為空乏型MOSFET電晶體。
  19. 一種功率積體電路，包含在同一半導體基板上的至少兩類功率裝置，其特徵在於，該至少兩類功率裝置的汲極相短接，且至少二源極互相獨立。
  20. 如申請專利範圍第19項所述的功率積體電路，其中，該至少兩類功率裝置為MOSFET裝置和JFET裝置。
  21. 如申請專利範圍第19項所述的功率積體電路，其中，該至少兩類功率裝置為增強型MOSFET裝置和空乏型MOSFET裝置。
  22. 如申請專利範圍第19項所述的功率積體電路， 其中，包含第一類功率裝置和第二類功率裝置，並進一步包含：閘極端子，用以連接至少一類功率裝置的閘極；汲極端子，用以連接該第一類功率裝置和該第二類功率裝置的汲極；第一源極端子，用以連接該第一類功率裝置的源極；第二源極端子，用以連接該第二類功率裝置的源極。
  23. 一種功率積體電路，包含在同一半導體基板上的至少兩類功率裝置，其特徵在於，該至少兩類功率裝置的源極相短接，且至少兩個汲極互相獨立。
  24. 一種半導體裝置的製造方法，包括步驟一：在第一型高濃度摻雜的半導體基板上製作第一型低濃度摻雜的外延層，以製作兩類汲極相短接的功率裝置；步驟二：在該外延層上製作氧化物層和多晶矽層，並蝕刻掉部分之該氧化物層和該多晶矽層；步驟三：在蝕刻區域進行第二型摻雜；步驟四：選擇性地對該第二型摻雜區和該外延層進行第一型高濃度摻雜；步驟五：製造金屬層並蝕刻成型。
  25. 如申請專利範圍第24項所述的製造方法，其中，該第一型為P型，且該第二型為N型，或者該第一型為N型，且該第二型為P型。
  26. 如申請專利範圍第24項所述的製造方法，在該 步驟四和該步驟五之間進一步包括製造電介質層和蝕刻該電介質層的步驟。
  27. 如申請專利範圍第24項所述的製造方法，其中，用以在同一半導體基板上製造VDMOS和JFET，且在該步驟一的該半導體基板上形成VDMOS和JFET的汲極；在該步驟二的該氧化物層和該多晶矽層上形成VDMOS的閘極；在該步驟三的該第二型摻雜區形成VDMOS的基區和JFET的閘極區；在該步驟四，對VDMOS基區的部分區域和JFET閘極區之中間的區域進行高濃度第一型摻雜，以形成VDMOS的源極接觸區和JFET的源極區；該步驟五的該金屬層將VDMOS的基區和源極接觸區短接並形成VDMOS的源極端子，該金屬層將JFET的源極區短接以形成JFET的源極端。
  28. 如申請專利範圍第24項所述的製造方法，其中，該步驟三的該氧化物層和該多晶矽層進一步在JFET的源極區和閘極區之間形成摻雜阻擋層。
  29. 如申請專利範圍第24項所述的製造方法，其中，該步驟五的該金屬層進一步將JFET的閘極區和源極區進行短接。
  30. 如申請專利範圍第27到29項中任一項所述的製造方法，其中，在該步驟三和該步驟四之間進一步包含對 VDMOS的基區和JFET的閘極區進行第二次高濃度第二型摻雜的步驟。
  31. 如申請專利範圍第24項所述的製造方法，用以在同一半導體基板上製造增強型VDMOS和空乏型VDMOS，其中：在該步驟一和該步驟二之間進一步包含對該空乏型VDMOS區域的外延層進行第一型摻雜；在該步驟一的該半導體基板上形成VDMOS的汲極；在該步驟二的該氧化物層和該多晶矽層上形成VDMOS的閘極；在該步驟三的第二型摻雜區形成VDMOS的基區；在該步驟四，對VDMOS基區的部分區域進行高濃度第一型摻雜，以形成VDMOS的源極接觸區；在該步驟五的該金屬層將增強型VDMOS的基區和源極接觸區短接並形成增強型VDMOS的源極端子，該金屬層將該空乏型VDMOS的基區和源極接觸區短接並形成該空乏型VDMOS的源極端子。
TW099116528A 2009-05-28 2010-05-24 用於電源轉換器的功率積體電路及其製造方法 TWI491021B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/474,037 US8169801B2 (en) 2009-05-28 2009-05-28 Voltage converters with integrated low power leaker device and associated methods

Publications (2)

Publication Number Publication Date
TW201042754A TW201042754A (en) 2010-12-01
TWI491021B true TWI491021B (zh) 2015-07-01

Family

ID=43220020

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099116528A TWI491021B (zh) 2009-05-28 2010-05-24 用於電源轉換器的功率積體電路及其製造方法

Country Status (3)

Country Link
US (1) US8169801B2 (zh)
CN (2) CN101924482A (zh)
TW (1) TWI491021B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8729811B2 (en) * 2010-07-30 2014-05-20 Cirrus Logic, Inc. Dimming multiple lighting devices by alternating energy transfer from a magnetic storage element
CN102456690B (zh) 2010-10-22 2014-07-02 成都芯源系统有限公司 半导体器件及其制造方法
EP2530820A1 (de) * 2011-06-01 2012-12-05 AEG Power Solutions B.V. Anordnung zum Umrichten von Strom umfassend einen Wechselrichter
CN102931191B (zh) * 2012-10-31 2016-03-02 成都芯源系统有限公司 半导体器件及其制造方法
CN103000626B (zh) * 2012-11-28 2015-08-26 深圳市明微电子股份有限公司 合成结构的高压器件及启动电路
US9082790B2 (en) 2013-07-18 2015-07-14 Alpha And Omega Semiconductor Incorporated Normally on high voltage switch
TW201505332A (zh) * 2013-07-29 2015-02-01 Leadtrend Tech Corp 可超高壓啟動之電源控制裝置
CN104348374A (zh) * 2013-08-06 2015-02-11 通嘉科技股份有限公司 可超高压启动的电源控制装置
TWI562514B (en) * 2013-08-28 2016-12-11 Eosmem Corp Power control integrated circuit for hold-up time extension and power supply thereof
CN104796016A (zh) * 2015-04-01 2015-07-22 深圳市稳先微电子有限公司 一种高压功率管及电源模块
CN104952872A (zh) * 2015-05-13 2015-09-30 无锡昕智隆电子科技有限公司 一种单芯片集成电路
CN105304627B (zh) * 2015-11-09 2019-06-04 苏州锴威特半导体有限公司 一种集成耗尽型启动器件的功率mos场效应管
CN105896621A (zh) * 2016-04-12 2016-08-24 全球能源互联网研究院 一种电力线自取能系统
TWI636573B (zh) * 2016-12-16 2018-09-21 通嘉科技股份有限公司 具有高壓啟動單元的垂直雙擴散金氧半功率元件
CN109474178B (zh) * 2017-09-07 2020-02-07 台达电子企业管理（上海）有限公司 半导体芯片供电系统
CN110113035B (zh) * 2018-07-17 2023-01-13 北京工业大学 一种高频功率mosfet驱动电路
US10680069B2 (en) 2018-08-03 2020-06-09 Infineon Technologies Austria Ag System and method for a GaN-based start-up circuit
CN111049384A (zh) * 2019-12-31 2020-04-21 上海晶丰明源半导体股份有限公司 用于控制面板的低功耗电力转换电路
WO2021257303A1 (en) * 2020-06-18 2021-12-23 Power Integrations, Inc. Auxiliary junction field effect transistors
CN112994437A (zh) * 2021-02-07 2021-06-18 成都方舟微电子有限公司 一种应用于开关电源的启动电路及功率集成器件
CN119325274B (zh) * 2024-12-17 2025-05-09 无锡新洁能股份有限公司 一种集成式高压半导体器件结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5014178A (en) * 1990-05-14 1991-05-07 Power Integrations, Inc. Self powering technique for integrated switched mode power supply
US5477175A (en) * 1993-10-25 1995-12-19 Motorola Off-line bootstrap startup circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285369A (en) * 1992-09-01 1994-02-08 Power Integrations, Inc. Switched mode power supply integrated circuit with start-up self-biasing
US5517397A (en) * 1994-12-06 1996-05-14 Astec International, Ltd. Flyback power converter with spike compensator circuit
US5663672A (en) * 1995-11-17 1997-09-02 Sundstrand Corporation Transistor gate drive circuit providing dielectric isolation and protection
JP3495012B2 (ja) * 2001-08-06 2004-02-09 シャープ株式会社 スイッチング電源装置
US6940320B2 (en) * 2003-10-14 2005-09-06 Semiconductor Components Industries, L.L.C. Power control system startup method and circuit
US7002398B2 (en) * 2004-07-08 2006-02-21 Power Integrations, Inc. Method and apparatus for controlling a circuit with a high voltage sense device
US7440777B2 (en) * 2004-08-13 2008-10-21 Broadcom Corporation Multi-transceiver system with MIMO and beam-forming capability
JP2007081174A (ja) * 2005-09-15 2007-03-29 Matsushita Electric Ind Co Ltd 高耐圧縦型ｍｏｓトランジスタ及び高耐圧縦型ｍｏｓトランジスタを用いたスイッチング電源装置
JP4695961B2 (ja) * 2005-10-20 2011-06-08 パナソニック株式会社 高耐圧半導体スイッチング素子及びそれを用いたスイッチング電源装置
EP1865592B1 (en) * 2006-06-05 2011-08-17 STMicroelectronics Srl Switched-mode electronic power device
CN100466228C (zh) * 2007-09-13 2009-03-04 无锡市晶源微电子有限公司 增强型和耗尽型垂直双扩散型场效应管单片集成制作工艺
CN100561691C (zh) * 2007-11-09 2009-11-18 中国电子科技集团公司第二十四研究所 低导通电阻功率vdmos晶体管的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5014178A (en) * 1990-05-14 1991-05-07 Power Integrations, Inc. Self powering technique for integrated switched mode power supply
US5477175A (en) * 1993-10-25 1995-12-19 Motorola Off-line bootstrap startup circuit

Also Published As

Publication number Publication date
US20100302810A1 (en) 2010-12-02
US8169801B2 (en) 2012-05-01
CN101924482A (zh) 2010-12-22
CN201813317U (zh) 2011-04-27
TW201042754A (en) 2010-12-01

Similar Documents

Publication Publication Date Title
TWI491021B (zh) 用於電源轉換器的功率積體電路及其製造方法
TWI448038B (zh) 電池充電電路、帶有mosfet和jfet的半導體裝置及其製備方法
CN101114649B (zh) 用于升压型直流-直流转换器内的半导体装置和该转换器
TWI538201B (zh) 常態導通高壓開關
CN102473645B (zh) 半导体元件、半导体装置以及功率变换器
JP5113317B2 (ja) 寄生バイポーラトランジスタ作用を減少したｍｏｓ構造を有する集積回路
CN111466032B (zh) 碳化硅半导体装置以及电力变换装置
CN120379302A (zh) 具有辅助栅极结构的功率半导体器件
US20090072269A1 (en) Gallium nitride diodes and integrated components
CN104934477B (zh) 具有改进的栅极电荷的功率半导体晶体管
US9799763B2 (en) Method and structure for reducing switching power losses
US10381940B2 (en) Rectifier IC and isolated switching power supply using same
WO2016101134A1 (zh) 一种双向mos型器件及其制造方法
CN104617149A (zh) 隔离型nldmos器件及其制造方法
CN1953203B (zh) 高耐压半导体开关元件及使用其的开关电源装置
US20140104888A1 (en) Semiconductor device with shared region
US20110163351A1 (en) Low Voltage Power Supply
CN101165916A (zh) 半导体装置及其制造方法
US10062686B2 (en) Reverse bipolar junction transistor integrated circuit
CN119325274B (zh) 一种集成式高压半导体器件结构及其制作方法
JP5264869B2 (ja) 高耐圧半導体スイッチング素子及びそれを用いたスイッチング電源装置
KR100752591B1 (ko) Ｓｍｐｓ 소자 및 그 제조방법
WO2025120840A1 (ja) 半導体装置およびその製造方法と電力変換装置
CN104993050B (zh) 挤压电阻及其制造方法
CN107887332B (zh) 一种用于斩波电路的单片集成半导体芯片及其制备方法