[go: up one dir, main page]

TWI538201B - 常態導通高壓開關 - Google Patents

常態導通高壓開關 Download PDF

Info

Publication number
TWI538201B
TWI538201B TW103122436A TW103122436A TWI538201B TW I538201 B TWI538201 B TW I538201B TW 103122436 A TW103122436 A TW 103122436A TW 103122436 A TW103122436 A TW 103122436A TW I538201 B TWI538201 B TW I538201B
Authority
TW
Taiwan
Prior art keywords
region
trench
semiconductor layer
conductivity type
normal conduction
Prior art date
Application number
TW103122436A
Other languages
English (en)
Other versions
TW201508917A (zh
Inventor
馬督兒 博德
哈姆紥 依瑪茲
立德 高
卡西克 帕德馬納班
Original Assignee
萬國半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國半導體股份有限公司 filed Critical 萬國半導體股份有限公司
Publication of TW201508917A publication Critical patent/TW201508917A/zh
Application granted granted Critical
Publication of TWI538201B publication Critical patent/TWI538201B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H10D30/615—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel comprising a MOS gate electrode and at least one non-MOS gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H10D30/635—Vertical IGFETs having no inversion channels, e.g. vertical accumulation channel FETs [ACCUFET] or normally-on vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/83—FETs having PN junction gate electrodes
    • H10D30/831—Vertical FETs having PN junction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/051—Forming charge compensation regions, e.g. superjunctions
    • H10D62/058—Forming charge compensation regions, e.g. superjunctions by using trenches, e.g. implanting into sidewalls of trenches or refilling trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H10D64/01306—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10P14/69215—
    • H10P30/222—

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

常態導通高壓開關
本發明涉及半導體，具體涉及常態導通高壓開關。
在某些高壓電源應用中，交流-至-直流轉換器用於轉換交流輸入電壓，例如將來自電源插座的直流線電壓，在所需的輸出電壓電平轉換成調製的直流輸出電壓。為滿足調製要求，交流-至-直流轉換器通常設計有功率因數校正(PFC)，以獲得高功率因數，同時降低全諧波畸變。交流-至-直流轉換器中存在各種拓撲結構，集成功率因數校正(PFC)。例如，傳統的升壓拓撲使用橋式整流器(也稱為二極體橋)，將交流輸入電壓變為直流，然後升壓轉換器作為有源PFC電路。
第1圖表示傳統的交流-至-直流功率轉換器電路的一部分。參見第1圖，功率轉換器10接收交流輸入電壓VAC12，並通常在低於交流輸入電壓的電壓電平上，產生一個或多個調製直流輸出電壓。功率轉換器10包括一個二極體橋14，用於將交流輸入電壓VAC12轉換成完全整流的直流電壓VDC。完全整流的直流電壓VDC耦合到功率因數校正(PFC)電路，PFC電路在本例中作為一個升壓轉換器。PFC升壓轉換器可以含有一個隔離變壓器，配有初級繞組16，由開關電晶體Q1(通常是MOSFET電晶體)驅動。控制電路(例如PWM控制電路24)控制開關電晶體Q1的接通和斷開。NMOS電晶體Q1的源極端連接 到地電壓(節點22)，而汲極端連接到初級繞組16(節點18)。
為了使交流-至-直流功率轉換器10正常運行，PWM控制電路24需要接通電壓源(電壓Vdd)，以驅動開關電晶體Q1。PWM控制電路24的電壓源Vdd通常由同一個交流輸入電壓VAC產生。功率轉換器10通常包括一個啟動電路，當接通交流電源時，為PWM控制電路24提供電源。例如，已知可使用一個常態導通，例如JFET、ACCUFET或耗盡型MOSFET，在直流電壓節點為電源電壓Vdd充電，以使控制電路接通，啟動功率轉換器正常運行。在本例中，JFET J1耦合在初級繞組(節點18)和電容器C1(節點20)之間。當交流電壓VAC接通時，JFET J1導電，並且電容器C1充電，為PWM控制電路24提供電源電壓Vdd。當電容器C1的電壓達到閾值電平時，PWM控制電路24接通，控制開關電晶體Q1。然後，交流-至-直流轉換器工作，為PWM控制電路24產生電源電壓Vdd。一旦電源電壓Vdd(節點20)達到閾值電平，則斷開JFET J1。在某些實施例中，JFET J1為N-通道，斷開JFET的閾值電壓為柵極-至-源極電壓VGS，約為-5V。
本發明的目的在於提供一種常態導通高壓開關，利用現有的高壓MOSFET製備工序，可以輕鬆地製備常態導通開關，並與MOSFET集成，通過引入溝槽柵極電極和掩埋摻雜柵極區，用來耗盡導電通道，從而斷開常態導通開關。
為了達到上述目的，本發明藉由以下技術方案實現：在本發明的實施例中，利用高壓溝槽MOSFET製備工序，製備常態導通高壓開關。在一些實施例中，利用溝槽MOSFET製備工 序，製備常態導通高壓開關，常態導通高壓開關引入了溝槽柵極端和掩埋摻雜柵極區。在其他實施例中，表面柵極控制的常態導通高壓開關引入了一個表面通道，由表面柵極端控制，還可以引入一個溝槽柵極端或掩埋摻雜柵極區。因此，製成的常態導通高壓開關，可以與MOSFET輕鬆集成，並用現有的高壓MOSFET製備工序，尤其是溝槽MOSFET製備工序，進行製備。在一些實施例中，本發明所述的常態導通高壓開關與功率MOSFET形成在同一個積體電路中，作為功率MOSFET，在交流-至-直流功率轉換器應用中用作常態導通。在一個示例中，所形成的常態導通高壓開關與高壓MOSFET共用一個公共汲極。在其他實施例中，常態導通高壓開關可以在獨立的積體電路上作為分立元件。製備分立元件的工序步驟，比製備傳統的溝槽MOSFET的工序步驟少。
在本發明的實施例中，常態導通高壓開關形成在JFET結構上。在本說明中，結型場效應電晶體(JFET)是指一種電荷流經源極端和汲極端之間的半導體通道的半導體。通道具有第一導電類型，而柵極區形成在具有與第一導電類型相反的第二導電類型的通道中。JFET可以作為N-通道，利用N-型導電類型製備通道，或者作為P-通道，利用P-型導電類型製備通道。JFET的運行以形成在柵極區和通道之間的pn結的反向偏置為基礎，來調節形成在柵極-通道結處耗盡區的寬度。反向偏置柵極-通道pn結控制耗盡區的寬度，反之控制剩餘通道的寬度，從而使電流從汲極流至源極。汲極和源極之間電流的大小也取決於源極和汲極端之間的電場或所加電壓。確切地說，通過對柵極區載入相對於源極區的反向偏置電壓，使耗盡區夾住了導電通道，從而抑制或完全切斷了電流。可使用負柵源電壓(VGS)斷開N-通道JFET。相反地，可使用正柵源電壓(VGS)斷開P-通道JFET。
帶有溝槽柵極和掩埋摻雜柵極區的常態導通開關
在本發明的實施例中，常態導通高壓開關(“常態導通開關”)作為N-通道開關，包括一個具有N-型導電類型的半導體通道，形成在構成源極端的頂部N+區和構成汲極端的底部N+區之間。常態導通開關的柵極端包括一個溝槽柵極和一個掩埋摻雜柵極區。在一些實施例中，溝槽柵極形成在多晶矽填充的溝槽結構中，掩埋摻雜區為P-型區，作為溝槽底部摻雜區。當柵極端相對於源極負偏壓時，會在半導體通道上形成一個耗盡區。當在柵極端載入相對於源極端充足的負偏壓時，耗盡區完全關閉導電通道，以斷開N-通道常態導通開關。
在其他實施例中，常態導通開關作為P-通道開關，包括一個溝槽柵極和一個掩埋摻雜柵極區，製備方式與上述製備方式相同，但使用極性相反的摻雜區和偏置電壓。也就是說，P-型常態導通開關包括P-型導電類型的半導體通道，以及P+區作為源極和汲極端。P-型常態導通開關包括一個溝槽柵極和一個N-型區，形成在溝槽結構下方，作為柵極區。柵極端接收相對於源極的正偏壓，使P-通道常態導通開關斷開。
本發明與現有技術相比具有以下優點：常態導通高壓開關(“常態導通開關”)引入了溝槽柵極端和掩埋摻雜柵極區；表面柵極控制的常態導通高壓開關帶有溝槽結構，並且引入了表面柵極電極控制的表面通道；表面柵極控制的常態導通開關還引入了溝槽柵極電極和掩埋摻雜柵極區，以耗盡導電通道，說明斷開常態導通開關；並且利用現有的高壓MOSFET製備工序，可以輕鬆地製備常態導通開關，並與MOSFET集成。
150、50‧‧‧常態導通開關
151、51‧‧‧N-型外延層
152、52‧‧‧溝槽結構、溝槽柵極
153‧‧‧電介質層
53‧‧‧氧化矽層
154、54‧‧‧摻雜區、源極區
156、56‧‧‧溝槽側壁摻雜區
158、58‧‧‧N+襯底、汲極區
160‧‧‧表面導電電極
60‧‧‧背面導電電極
162、62‧‧‧溝槽底部摻雜區、P-型柵極區
64、180‧‧‧柵極電極、柵極端
166、66‧‧‧導電電極、源極端
182‧‧‧電介質層
184‧‧‧本體區
190‧‧‧表面通道區
192‧‧‧垂直通道區
第1圖表示一種傳統的交流-至-直流轉換器電路的一部 分。
第2圖表示依據本發明的實施例，一種帶有溝槽柵極和掩埋摻雜柵極區的N-通道常態導通高壓開關的俯視圖。
第3圖表示沿A-A’線，第2圖所示的常態導通高壓開關的剖面圖。
第4圖表示沿B-B’線，第2圖所示的常態導通高壓開關的剖面圖。
第5圖表示依據本發明的實施例，一種表面柵極控制的常態導通高壓開關的剖面圖。
第6圖表示依據本發明的實施例，一種表面柵極控制的常態導通高壓開關的剖面圖。
第7圖表示依據本發明的較佳實施例，一種表面柵極控制的常態導通高壓開關的剖面圖。
第8圖表示依據本發明的較佳實施例，一種表面柵極控制的常態導通高壓開關的剖面圖。
第9圖表示依據本發明的較佳實施例，一種表面柵極控制的常態導通高壓開關的剖面圖。
以下結合附圖，通過詳細說明一個較佳的具體實施例，對本發明做進一步闡述。
本發明可以以各種方式實現，包括作為一個工序、一種裝置、一個系統、和/或一種物質合成物。在本說明書中，這些實現方式或本發明可能採用的任意一種其他方式，都可以稱為技術。一般來說，可 以在本發明的範圍內變換所述工序步驟的順序。
本發明的一個或多個實施例的詳細說明以及附圖解釋了本發明的原理。雖然，本發明與這些實施例一同提出，但是本發明的範圍並不局限於任何實施例。本發明的範圍僅由申請專利範圍限定，本發明包含多種可選方案、修正以及等效方案。在以下說明中，所提出的各種具體細節用於全面理解本發明。這些細節用於解釋說明，無需這些詳細細節中的部分細節或全部細節，依據申請專利範圍，就可以實現本發明。為了簡便，本發明相關技術領域中眾所周知的技術材料並沒有詳細說明，以免對本發明產生不必要的混淆。
在本發明的實施例中，利用高壓溝槽MOSFET製備工序，製備常態導通高壓開關。在一些實施例中，利用溝槽MOSFET製備工序，製備常態導通高壓開關，常態導通高壓開關引入了溝槽柵極端和掩埋摻雜柵極區。在其他實施例中，表面柵極控制的常態導通高壓開關引入了一個表面通道，由表面柵極端控制，還可以引入一個溝槽柵極端或掩埋摻雜柵極區。因此，製成的常態導通高壓開關，可以與MOSFET輕鬆集成，並用現有的高壓MOSFET製備工序，尤其是溝槽MOSFET製備工序，進行製備。在一些實施例中，本發明所述的常態導通高壓開關與功率MOSFET形成在同一個積體電路中，作為功率MOSFET，在交流-至-直流功率轉換器應用中用作常態導通。在一個示例中，所形成的常態導通高壓開關與高壓MOSFET共用一個公共汲極。在其他實施例中，常態導通高壓開關可以在獨立的積體電路上作為分立元件。製備分立元件的工序步驟，比製備傳統的溝槽MOSFET的工序步驟少。
在本發明的實施例中，常態導通高壓開關形成在JFET結構上。在本說明中，結型場效應電晶體(JFET)是指一種電荷流經源極 端和汲極端之間的半導體通道的半導體。通道具有第一導電類型，而柵極區形成在具有與第一導電類型相反的第二導電類型的通道中。JFET可以作為N-通道，利用N-型導電類型製備通道，或者作為P-通道，利用P-型導電類型製備通道。JFET的運行以形成在柵極區和通道之間的pn結的反向偏置為基礎，來調節形成在柵極-通道結處耗盡區的寬度。反向偏置柵極-通道pn結控制耗盡區的寬度，反之控制剩餘通道的寬度，從而使電流從汲極流至源極。汲極和源極之間電流的大小也取決於源極和汲極端之間的電場或所加電壓。確切地說，通過對柵極區載入相對於源極區的反向偏置電壓，使耗盡區夾住了導電通道，從而抑制或完全切斷了電流。可使用負柵源電壓(VGS)斷開N-通道JFET。相反地，可使用正柵源電壓(VGS)斷開P-通道JFET。
帶有溝槽柵極和掩埋摻雜柵極區的常態導通開關
在本發明的實施例中，常態導通高壓開關(“常態導通開關”)作為N-通道開關，包括一個具有N-型導電類型的半導體通道，形成在構成源極端的頂部N+區和構成汲極端的底部N+區之間。常態導通開關的柵極端包括一個溝槽柵極和一個掩埋摻雜柵極區。在一些實施例中，溝槽柵極形成在多晶矽填充的溝槽結構中，掩埋摻雜區為P-型區，作為溝槽底部摻雜區。當柵極端相對於源極負偏壓時，會在半導體通道上形成一個耗盡區。當在柵極端載入相對於源極端充足的負偏壓時，耗盡區完全關閉導電通道，以斷開N-通道常態導通開關。
在其他實施例中，常態導通開關作為P-通道開關，包括一個溝槽柵極和一個掩埋摻雜柵極區，製備方式與上述製備方式相同，但使用極性相反的摻雜區和偏置電壓。也就是說，P-型常態導通開關包括P-型導電類型的半導體通道，以及P+區作為源極和汲極端。P-型常態導 通開關包括一個溝槽柵極和一個N-型區，形成在溝槽結構下方，作為柵極區。柵極端接收相對於源極的正偏壓，使P-通道常態導通開關斷開。
第2圖表示依據本發明的實施例，帶有溝槽柵極和掩埋摻雜柵極區的N-通道常態導通高壓開關(“常態導通開關”)的俯視圖。第3圖表示沿A-A’線，第2圖所示的常態導通高壓開關的剖面圖，第4圖表示沿B-B’線，第2圖所示的常態導通高壓開關的剖面圖。在本發明的實施例中，使用溝槽MOSFET製備工序，製備常態導通開關。參見第2-4圖，N-通道常態導通開關50形成在N-型外延層51中，N-型外延層51形成在N+襯底58上。N+摻雜區54形成在N-型外延層51的第一表面(即頂面)上，作為源極區。導電電極66，例如金屬電極，與源極區54形成歐姆接觸，作為常態導通開關50的源極端。在本實施例中，N+襯底58為常態導通開關的汲極區。背面導電電極60與N+襯底58形成歐姆接觸，作為常態導通開關50的汲極端。源極區54和汲極區58之間的N-型外延層51構成常態導通開關50的半導體通道。
常態導通開關50形成在溝槽結構52之間。在本實施例中，溝槽結構52用於形成常態導通開關的溝槽柵極。更確切地說，在製備常態導通開關50時，溝槽開口形成在N-型外延層51中。然後，利用P-型摻雜物的離子注入，形成溝槽底部摻雜區62，作為常態導通開關50的掩埋P-型柵極區。然後，用絕緣層(例如氧化矽層53)內襯溝槽開口，並用導電材料(例如多晶矽)填充。多晶矽填充的溝槽52和P-型柵極區62電連接在一起，作為常態導通開關50的柵極端。在一些實施例中，柵極電極64形成在溝槽結構52上，以便電連接到溝槽柵極以及形成在下方的掩埋P-型柵極區62。
在一些實施例中，P-型柵極區62通過溝槽側壁摻雜區56, 電連接到柵極電極64。確切地說，如第2圖所示，溝槽側壁摻雜區56形成在沿溝槽結構52長度的隔開間隔中。溝槽側壁摻雜區56從外延層51的第一表面開始，向下延伸到溝槽底部摻雜區62，以便將P-型柵極區62電連接到柵極電極64。在一個實施例中，製備溝槽側壁摻雜區62作為側壁注入物，在填充溝槽開口之前，將P-型摻雜物注入(例如通過帶角度的注入)到溝槽開口的側壁中。在其他實施例中，利用表面注入到外延層51中，製備溝槽側壁摻雜區62。溝槽側壁摻雜區62，除了在柵極電極64和P-型柵極區62之間提供電接觸之外，還在柵極端處於負偏置時，幫助夾斷導電通道。
溝槽柵極52在常態導通開關運行時有兩個作用。首先，溝槽柵極52實現了與N-型通道區51的電荷平衡，N-型通道區51是通過溝槽之間的檯面結構形成的。從而可以允許檯面結構較重摻雜，降低其串聯電阻。其次，當相對於源極端負偏置時，溝槽柵極有助於夾斷通道中的電流通路。
當N-通道常態導通開關運行，在柵極端64和源極端66之間載入零電壓時，常態導通開關50常態導通，電流從源極區54流至汲極區58。當常態導通開關50斷開時，含有溝槽柵極52和掩埋P-型柵極區62的柵極端相對於源極端66負偏置，以便夾斷源極區54和汲極區58之間的導電通道。通道區的寬度決定了斷開常態導通開關50所需的反偏置電壓的量。
表面柵極控制的常態導通開關
第5圖和第6圖表示依據本發明的實施例，一種表面柵極控制的常態導通高壓開關(“常態導通開關”)的剖面圖。第5圖和第6圖表示沿表面柵極控制的常態導通開關的長度，在不同方向上截取的剖 面圖。在本發明的實施例中，例如溝槽MOSFET製備工序，製備表面柵極控制的常態導通開關。參見第5圖-6，表面柵極控制的常態導通開關150形成在N-型外延層151中，N-型外延層151形成在N+襯底158上。N+摻雜區154形成在源極區的N-型外延層151的第一表面(例如頂面)上。導電電極166(例如金屬電極)與源極區154形成歐姆接觸，作為常態導通開關150的源極端。在本實施例中，N+襯底158為常態導通開關的汲極端。表面導電電極160與N+襯底158形成歐姆接觸，構成常態導通開關150的汲極端。
表面柵極控制的常態導通開關150受溝槽結構152的限制。溝槽結構152內襯電介質層153，並用導電層(例如多晶矽)填充。表面柵極控制的常態導通開關150還包括形成在溝槽結構152下方的P-型溝槽底部摻雜區162。在本實施例中，溝槽結構152短接至常態導通開關的源極端166，以便在溝槽之間的檯面結構區實現電荷平衡。
在本實施例中，溝槽底部摻雜區162也短接至常態導通開關的源極端166。在一些實施例中，溝槽底部摻雜區162可以通過P-型溝槽側壁摻雜區156(第6圖)，短接至源極端166，按第2圖所示區域56相同的方式，將P-型溝槽側壁摻雜區156沿溝槽結構的長度間隔開。在其他實施例中，溝槽底部摻雜區162可以短接至常態導通開關的柵極電極180，作為掩埋摻雜柵極區。溝槽底部摻雜區162有助於夾斷常態導通開關150的垂直通道。
在本發明的較佳實施例中，溝槽結構152可以短接至常態導通開關的柵極電極180，作為溝槽柵極電極，提供額外的偏壓，如第7圖所示，以便在常態導通開關斷開時，夾斷電流傳導通路。在一些實施例中，如第8圖所示，例如通過利用P-型溝槽側壁摻雜區156，溝槽底 部摻雜區162可以短接至常態導通開關的源極端166。按第2圖所示區域56相同的方式，將P-型溝槽側壁摻雜區156沿溝槽結構的長度間隔開。在另一個較佳實施例中，如第9圖所示，溝槽底部摻雜區162可以短接至常態導通開關的柵極電極180，作為掩埋摻雜柵極區。溝槽底部摻雜區162有助於夾斷常態導通開關150的垂直通道。
表面柵極控制的常態導通開關150包括一個由表面通道區190和垂直通道區構成的導電通道。表面通道區形成在表面或平面柵極電極180下方，並受其控制，起漂流區的作用。表面通道區190連接到垂直通道區，在外延層151的頂面處的N+源極區154和N+襯底158形成的N+汲極區之間，形成一個導電通道。表面通道區和汲極區158之間的N-型外延層151，形成常態導通開關150的垂直通道區。
在一些實施例中，表面柵極電極180的製備方式與MOS電晶體的柵極電極類似。確切地說，柵極電極180(通常是多晶矽柵極)形成在N-型外延層151的頂面上，通過電介質層182(通常是柵極氧化層)，柵極電極180與襯底絕緣。P-型本體區184形成在N-型外延層151中，N+摻雜區154形成在柵極電極180一側的P-型本體區184中，作為常態導通開關150的源極區。N+摻雜區154比P-型本體區184更加重摻雜。在一些實施例中，N+摻雜區154可以自對準到柵極電極180的側面。P-型本體區184在N+源極區154上方，朝向表面通道區的中心部分延伸。然而，形成在柵極電極180側面的相鄰P-型本體區184並不會合，而是保留垂直通道區192，在源極區154和汲極區158之間形成導電通道。在一個實施例中，P-型本體區184在柵極電極180下方延伸一段第一距離，第一距離小於柵極電極180長度的一半。P-型本體區184電連接到源極端166。例如，可以形成導電電極，電連接P-型本體區184和N+源極區154。溝槽結構152可以連接到源極端或柵極端。
在本發明的實施例中，通過將N-型摻雜物表面注入到P-本體區184中，形成表面通道區190。表面注入的濃度足夠高，可以補償表面的P-本體摻雜。因此，在柵極氧化物下方以及P-型本體區184上方，形成一個很薄的表面通道區190。很薄的表面通道區190為電流從源極區154流至汲極區158，提供了一個直接通路。很薄的N-型表面通道區190的厚度範圍在50nm至300nm之間。
正常運行時，當柵極電極180和源極端166之間載入零電壓時，常態導通開關150常態導通，電流從源極區154流出，穿過表面通道區190和垂直通道部分192，流至汲極區158。當柵極電極180相對於源極端166載入負柵極偏壓時，柵極電極180耗盡N-型表面通道區190，從而切斷從源極端166到汲極端160的電流通路，從而使常態導通開關150斷開。表面通道區190的深度以及P-型本體區184的摻雜級別，決定了斷開常態導通開關150所需的負偏置電壓的量。當溝槽結構152電連接到柵極電極180(第7圖)並且柵極電極180相對於源極端166處於負偏置時，溝槽柵極電極耗盡溝槽之間的N-型檯面結構區，從而有助於切斷源極端166至汲極端160的電流通路。另外，當溝槽底部摻雜區162也電連接到柵極電極180(第9圖)時，溝槽底部摻雜區162也有助於切斷源極端166至汲極端160的電流通路。
在本發明的實施例中，上述常態導通開關可以按照以下專利中提出的高壓溝槽MOSFET製備工序進行製備，即Madhur Bobde等人發明的題為《掩埋場環形場效應電晶體(BUF-FET)與注入空穴供應通路的晶胞集成》的專利，於2011年8月25日存檔的共同受讓的、共同待決的申請序號13/199,381的美國專利申請案。特此引用其全文，以作參考。
上述實施例說明了利用溝槽MOSFET製備工序技術製備N-通道常態導通開關。本領域的技術人員應明確，使用相反極性的摻雜區，可以按照同樣的方式製成P-通道常態導通開關。也就是說，利用P-型襯底作為半導體通道，P+區作為源極和汲極端，N+區作為柵極區或本體區，可以製備P-通道常態導通開關。利用相反極性的外加電壓，可以操作P-通道常態導通開關。另外，本發明所述的常態導通開關可以形成在與其他MOSFET相同的襯底上，或者常態導通開關也可以作為分立的電晶體。
雖然為了表述清楚，以上內容對實施例進行了詳細介紹，但是本發明並不局限於上述細節。實施本發明還有許多可選方案。文中的實施例僅用於解釋說明，不用於局限。
50‧‧‧常態導通開關
51‧‧‧N-型外延層
52‧‧‧溝槽結構
54‧‧‧摻雜區、源極區
56‧‧‧溝槽側壁摻雜區

Claims (20)

  1. 一種常態導通高壓開關，其中，包括：一個第一導電類型的第一半導體層，該第一半導體層重摻雜，並且構成該常態導通開關的一汲極區；一個第一導電類型的第二半導體層，形成在該第一半導體層上；一個形成在該第二半導體層中的溝槽，該溝槽內襯一個絕緣層，並用導電材料填充；一個第二導電類型的第一摻雜區，第二導電類型與第一導電類型相反，該第一摻雜區形成在該溝槽下方，並電連接到該溝槽上，構成該常態導通開關的一柵極端；以及一個第一導電類型的第二摻雜區，形成在該第二半導體層的第一表面上，該第二摻雜區重摻雜，並且構成該常態導通開關的一源極區，其中該常態導通開關包括一個形成在該源極區和該汲極區之間的該第二半導體層中的通道，當該柵極端相對於該源極區載入反向偏壓時，該通道被切斷。
  2. 如申請專利範圍第1項所述的常態導通高壓開關，其中，進一步包括：一個第二導電類型的溝槽側壁摻雜區，沿該溝槽的側壁形成，並與該第一摻雜區相接觸；以及一個第一導電電極，與該溝槽和該溝槽側壁摻雜區電接觸，該第一導電電極構成該常態導通開關的該柵極端。
  3. 如申請專利範圍第2項所述的常態導通高壓開關，其中，該溝槽側壁摻雜區包括複數個沿該溝槽長度間隔開的該溝 槽側壁摻雜區。
  4. 如申請專利範圍第2項所述的常態導通高壓開關，其中，該溝槽側壁摻雜區與該第二摻雜區間隔開。
  5. 如申請專利範圍第1項所述的常態導通高壓開關，其中該溝槽內襯氧化矽層，並用多晶矽層填充。
  6. 如申請專利範圍第1項所述的常態導通高壓開關，其中，進一步包括：一個第二導電電極，與該第二摻雜區電接觸，該第二導電電極構成一源極端。
  7. 如申請專利範圍第1項所述的常態導通高壓開關，還包括：一個第三導電電極，與該第一半導體層電接觸，該第三導電電極構成一汲極端。
  8. 如申請專利範圍第1項所述的常態導通高壓開關，其中，第一導電類型為N-型，第二導電類型為P-型。
  9. 一種用於製備常態導通高壓開關的方法，其中，包括：製備一個第一導電類型的第一半導體層，該第一半導體層重摻雜，並構成該常態導通開關的一汲極區；製備第一個第一導電類型的第二半導體層，形成在該第一半導體層上；製備一個形成在該第二半導體層中的溝槽，該溝槽內襯一個絕緣層，並用導電材料填充；製備一個第二導電類型的第一摻雜區，第二導電類型與第一導電類型相反，該第一摻雜區形成在該溝槽下方，並 電連接到該溝槽上，構成該常態導通開關的一柵極端；並且製備一個第一導電類型的第二摻雜區，形成在該第一半導體層的第一表面上，該第二摻雜區重摻雜，並且構成該常態導通開關的一源極區，其中該常態導通開關包括一個形成在該源極區和該汲極區之間的該第二半導體層中的通道，當該柵極端相對於該源極區載入反向偏壓時，該通道被切斷。
  10. 一種常態導通高壓開關，其中，包括：一個第一導電類型的第一半導體層，該第一半導體層重摻雜，並且構成該常態導通開關的一汲極區；一個第一導電類型的第二半導體層，形成在該第一半導體層上；一個形成在該第二半導體層中的溝槽，該溝槽內襯一個絕緣層，並用導電材料填充；一個導電柵極電極，形成在該第二半導體層的第一表面上，通過一個電介質層，使該導電柵極電極與該第二半導體層絕緣；一個第二導電類型的本體區，第二導電類型與第一導電類型相反，該本體區形成在該第二半導體層的第一表面上，並在該導電柵極電極下方延伸一段第一距離；一個第一導電類型的第一摻雜區，形成在該第二半導體層的第一表面上的該本體區中，以及該導電柵極電極的一側，該第一摻雜區比該本體區更加重摻雜，並且構成該 常態導通開關的一源極區，該第一摻雜區電連接到該本體區；以及一個第一導電類型的第二摻雜區，形成在該第一摻雜區附近的該本體區中以及在該第二半導體層的頂部表面直接位於該導電柵極電極下方，該第二摻雜區的深度遠小於該第一摻雜區的深度，該第二摻雜區補償該本體區的摻雜程度以構成該常態導通開關的表面通道區，其中該溝槽中的導電材料電連接到該常態導通開關的該源極區或該導電柵極電極，該常態導通開關包括一個形成在該源極區和該汲極區之間的該第二半導體層中的導電通道，該導電通道包括表面通道區，當處於零電壓時，該表面通道區提供一個直接通道使電流從該源極區流向該汲極區，當該導電柵極電極相對於該源極區載入負偏壓時，切斷表面通道區以耗盡該表面通道區。
  11. 如申請專利範圍第10項所述的常態導通高壓開關，其中，該本體區在該導電柵極電極下方延伸了一段該第一距離，該第一距離小於該柵極電極長度的一半。
  12. 如申請專利範圍第10項所述的常態導通高壓開關，其中，該溝槽中的導電材料電連接到該常態導通開關的該導電柵極電極，構成一溝槽柵極電極，當該導電柵極電極相對於該源極區載入反向偏壓時，該溝槽柵極電極會切斷該源極區和該汲極區之間該第二半導體層中的該通道。
  13. 如申請專利範圍第10項所述的常態導通高壓開關，其中，進一步包括： 一個第二導電類型的第三摻雜區，形成在該溝槽下方，該第三摻雜區電連接到該常態導通開關的該源極區。
  14. 如申請專利範圍第13項所述的常態導通高壓開關，其中，進一步包括：一個第二導電類型的溝槽側壁摻雜區，沿該溝槽的側壁形成，與該第三摻雜區接觸，該溝槽側壁摻雜區電連接到該常態導通開關的該源極區。
  15. 如申請專利範圍第14項所述的常態導通高壓開關，其中，該溝槽側壁摻雜區包括複數個沿該溝槽長度間隔開的該溝槽側壁摻雜區。
  16. 如申請專利範圍第10項所述的常態導通高壓開關，還包括：一個第二導電類型的第三摻雜區，形成在該溝槽下方，該第三摻雜區電連接到該常態導通開關的該導電柵極電極，該第三摻雜區構成一掩埋摻雜柵極區，當該導電柵極電極相對於該源極區載入反向偏壓時，該掩埋摻雜柵極區會切斷該源極區和該汲極區之間該第二半導體層中的該通道。
  17. 如申請專利範圍第10項所述的常態導通高壓開關，其中，進一步包括：一個與該第一摻雜區電接觸的第一導電電極，該第一導電電極構成一源極端。
  18. 如申請專利範圍第17項所述的常態導通開關，其中，進一步包括： 一個與該第一半導體層電接觸的第二導電電極，該第二導電電極構成一汲極端。
  19. 如申請專利範圍第10項所述的常態導通高壓開關，其中，第一導電類型為N-型，第二導電類型為P-型。
  20. 一種用於製備常態導通高壓開關的方法，其中，包括：製備一個第一導電類型的第一半導體層，該第一半導體層重摻雜，並構成該常態導通開關的一汲極區；製備第一個第一導電類型的第二半導體層，形成在該第一半導體層上；製備一個形成在該第二半導體層中的溝槽，該溝槽內襯一個絕緣層，並用導電材料填充；製備一個導電柵極電極，形成在該第二半導體層的第一表面上，通過一個電介質層，使該導電柵極電極與該第二半導體層絕緣；製備一個第二導電類型的本體區，第二導電類型與第一導電類型相反，該本體區形成在該第二半導體層的第一表面上，並在該導電柵極電極下方延伸一段第一距離；製備一個第一導電類型的第一摻雜區，形成在該第二半導體層的第一表面上的該本體區中，以及該導電柵極電極的一側，該第一摻雜區比該本體區更加重摻雜，並且構成該常態導通開關的一源極區，該第一摻雜區電連接到該本體區；以及製備一個第一導電類型的第二摻雜區，形成在該第一摻雜區附近的該本體區中以及在該第二半導體層的頂部表面直接位於該導電柵極電極下方，該第二摻雜區的深度遠 小於該第一摻雜區的深度，該第二摻雜區補償該本體區的摻雜程度以構成該常態導通開關的表面通道區，其中該溝槽中的導電材料電連接到該常態導通開關的該源極區或該導電柵極電極，該常態導通開關包括一個形成在該源極區和該汲極區之間的該第二半導體層中的導電通道，該導電通道包括表面通道區，當處於零電壓時，該表面通道區提供一個直接通道使電流從該源極區流向該汲極區，當該導電柵極電極相對於該源極區載入負偏壓時，切斷表面通道區以耗盡該表面通道區。
TW103122436A 2013-07-18 2014-06-30 常態導通高壓開關 TWI538201B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/945,784 US9082790B2 (en) 2013-07-18 2013-07-18 Normally on high voltage switch

Publications (2)

Publication Number Publication Date
TW201508917A TW201508917A (zh) 2015-03-01
TWI538201B true TWI538201B (zh) 2016-06-11

Family

ID=52319670

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103122436A TWI538201B (zh) 2013-07-18 2014-06-30 常態導通高壓開關

Country Status (3)

Country Link
US (2) US9082790B2 (zh)
CN (1) CN104300010B (zh)
TW (1) TWI538201B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9224852B2 (en) 2011-08-25 2015-12-29 Alpha And Omega Semiconductor Incorporated Corner layout for high voltage semiconductor devices
US8785279B2 (en) 2012-07-30 2014-07-22 Alpha And Omega Semiconductor Incorporated High voltage field balance metal oxide field effect transistor (FBM)
US8680613B2 (en) 2012-07-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Termination design for high voltage device
US9466698B2 (en) * 2013-03-15 2016-10-11 Semiconductor Components Industries, Llc Electronic device including vertical conductive regions and a process of forming the same
US9679890B2 (en) 2013-08-09 2017-06-13 Fairchild Semiconductor Corporation Junction-less insulated gate current limiter device
US9276135B2 (en) * 2013-09-13 2016-03-01 Infineon Technologies Ag Junction field effect transistor with vertical PN junction
US9735147B2 (en) * 2014-09-15 2017-08-15 Fairchild Semiconductor Corporation Fast and stable ultra low drop-out (LDO) voltage clamp device
US9935628B2 (en) 2015-11-10 2018-04-03 Analog Devices Global FET—bipolar transistor combination, and a switch comprising such a FET—bipolar transistor combination
GB201604796D0 (en) 2015-11-10 2016-05-04 Analog Devices Global A combined isolator and power switch
US9653455B1 (en) 2015-11-10 2017-05-16 Analog Devices Global FET—bipolar transistor combination
US9698594B2 (en) * 2015-11-10 2017-07-04 Analog Devices Global Overvoltage protection device, and a galvanic isolator in combination with an overvoltage protection device
US9583586B1 (en) 2015-12-22 2017-02-28 Alpha And Omega Semiconductor Incorporated Transient voltage suppressor (TVS) with reduced breakdown voltage
US10388781B2 (en) 2016-05-20 2019-08-20 Alpha And Omega Semiconductor Incorporated Device structure having inter-digitated back to back MOSFETs
US10325908B2 (en) 2017-04-26 2019-06-18 Alpha And Omega Semiconductor Incorporated Compact source ballast trench MOSFET and method of manufacturing
US10211333B2 (en) 2017-04-26 2019-02-19 Alpha And Omega Semiconductor (Cayman) Ltd. Scalable SGT structure with improved FOM
JP7221877B2 (ja) 2017-04-28 2023-02-14 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト ノーマリオンの半導体スイッチに基づく電源モジュール
KR102417367B1 (ko) * 2017-12-14 2022-07-05 현대자동차 주식회사 반도체 소자
US10972093B2 (en) 2018-01-30 2021-04-06 Delta Electronics, Inc. Auxiliary circuit and power converter
US10714580B2 (en) 2018-02-07 2020-07-14 Alpha And Omega Semiconductor (Cayman) Ltd. Source ballasting for p-channel trench MOSFET
KR20210011783A (ko) * 2019-07-23 2021-02-02 삼성전자주식회사 트랜지스터를 구비하는 반도체 소자
CN111987170A (zh) * 2020-08-11 2020-11-24 捷捷微电(上海)科技有限公司 一种整流器及其制造方法
US11521965B2 (en) * 2021-04-23 2022-12-06 Monolithic Power Systems, Inc. Junction field effect transistor with integrated high voltage capacitor
CN115295626A (zh) * 2022-08-17 2022-11-04 深圳信息职业技术学院 沟槽型碳化硅绝缘栅控场效应晶体管及其制备方法
CN117133791B (zh) * 2023-10-26 2024-01-26 江苏应能微电子股份有限公司 一种自适应超结沟槽式mosfet器件及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3219045B2 (ja) * 1998-02-20 2001-10-15 日本電気株式会社 縦型ｍｉｓｆｅｔの製造方法
US6380569B1 (en) * 1999-08-10 2002-04-30 Rockwell Science Center, Llc High power unipolar FET switch
JP4091242B2 (ja) * 1999-10-18 2008-05-28 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法
US6259618B1 (en) 2000-05-03 2001-07-10 Analog And Power Electronics Corp. Power chip set for a switching mode power supply having a device for providing a drive signal to a control unit upon startup
US7285822B2 (en) * 2005-02-11 2007-10-23 Alpha & Omega Semiconductor, Inc. Power MOS device
GB2440974B (en) * 2006-08-04 2011-06-01 Zetex Semiconductors Plc Power supply circuit
US8169801B2 (en) 2009-05-28 2012-05-01 Monolithic Power Systems, Inc. Voltage converters with integrated low power leaker device and associated methods
US8836028B2 (en) * 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
JP5673393B2 (ja) * 2011-06-29 2015-02-18 株式会社デンソー 炭化珪素半導体装置
US9293558B2 (en) * 2012-11-26 2016-03-22 Infineon Technologies Austria Ag Semiconductor device

Also Published As

Publication number Publication date
CN104300010A (zh) 2015-01-21
US9082790B2 (en) 2015-07-14
TW201508917A (zh) 2015-03-01
US20150279989A1 (en) 2015-10-01
US20150021682A1 (en) 2015-01-22
CN104300010B (zh) 2017-05-03
US9530885B2 (en) 2016-12-27

Similar Documents

Publication Publication Date Title
TWI538201B (zh) 常態導通高壓開關
TWI575718B (zh) 利用深擴散區在單片功率積體電路中製備jfet和ldmos電晶體
TWI397179B (zh) 形成ｍｏｓ電晶體的方法及其結構
US11557588B2 (en) Multi-transistor device including first and second LDMOS transistors having respective drift regions separated in a thickness direction by a shared RESURF layer
CN100576538C (zh) 双向晶体管及其方法
US9136323B2 (en) Drain-end drift diminution in semiconductor devices
US9620583B2 (en) Power semiconductor device with source trench and termination trench implants
CN104934477B (zh) 具有改进的栅极电荷的功率半导体晶体管
US20110241113A1 (en) Dual Gate LDMOS Device with Reduced Capacitance
US20110241112A1 (en) LDMOS Device with P-Body for Reduced Capacitance
CN110176488B (zh) 具有击穿电压钳位的ldmos晶体管
CN102290446B (zh) 半导体设备及其制造方法
TW201042754A (en) A vertical DMOS device with an integrated low power leaker device and method of making thereof
US20120305944A1 (en) Semiconductor element
JP2008124421A (ja) 半導体装置及びその製造方法
CN107785416B (zh) 结型场效应晶体管及其制造方法
CN101165916A (zh) 半导体装置及其制造方法
CN101263607A (zh) 具有二极管钳位的漏极扩展mosfet