TWI490960B - 半導體封裝結構及其製作方法 - Google Patents

Description

半導體封裝結構及其製作方法

本發明是有關於一種半導體元件及其製作方法，且特別是有關於一種半導體封裝結構及其製作方法。

半導體封裝技術包含有許多封裝形態，其中屬於四方扁平封裝系列的四方扁平無引腳封裝具有較短的訊號傳遞路徑及相對較快的訊號傳遞速度，因此四方扁平無引腳封裝適用於高頻傳輸(例如射頻頻帶)之晶片封裝，且為低腳位(low pin count)封裝型態的主流之一。

於習知四方扁平無引腳封裝結構的製作方法中，是先將多個晶片配置於已經圖案化的引腳框架(leadframe)上。然後，藉由多條銲線使這些晶片電性連接至引腳框架。之後，藉由封裝膠體來包覆部分引腳框架、這些銲線以及這些晶片。最後，藉由切割(punching)或鋸切(sawing)單體化上述結構而得到多個四方扁平無引腳封裝結構。

然而，當封裝膠體包覆已圖案化的引腳框架時，因引腳框架的引腳直接接觸封裝膠體且共平面(co-planarity)，而易使得封裝膠體溢膠至引腳的下表面，進而影響引腳框架的電性可靠度。再者，由於已圖案化的引腳框架之引腳間距無法製作得太小，因此需在額外製作重配置線路層(redistribution layer,RDL)，而導致製作成本的增加。

本發明提供一種半導體封裝結構及其製作方法，可有效改善習知封裝結構的溢膠問題。

本發明提出一種半導體封裝結構的製作方法，其包括以下步驟。提供一支撐板及多個墊高圖案，其中支撐板具有一上表面，而墊高圖案位於支撐板的上表面上。墊高圖案與支撐板構成至少一容置凹槽。每一墊高圖案具有一頂面以及一連接頂面且鄰近容置凹槽的一側表面。形成多個引腳於墊高圖案上。引腳從墊高圖案的頂面沿著對應的側表面延伸至支撐板的上表面上，且位於容置凹槽內。引腳彼此電性絕緣。配置一晶片於容置凹槽內且與引腳電性連接。形成一封裝膠體，以至少包覆晶片、部分引腳及部分支撐板，且填滿容置凹槽及墊高圖案之間的間隙，並暴露出位於墊高圖案之頂面上的部分引腳。移除支撐板，以暴露出每一墊高圖案相對於頂面的一背面、封裝膠體的一底面及每一引腳的一下表面。

本發明還提出一種半導體封裝結構，其包括多個墊高圖案、多個引腳、一晶片以及一封裝膠體。每一墊高圖案具有彼此相對的一頂面與一背面以及一連接頂面與背面的一側表面，其中墊高圖案的側表面彼此相對，以定義出一容置凹槽。引腳配置於墊高圖案上，其中引腳從墊高圖案的頂面沿著側表面延伸至容置凹槽中，且引腳彼此電性絕緣。晶片配置於容置凹槽中且與引腳電性連接。封裝膠體至少包覆晶片與部分引腳，且填滿容置凹槽及墊高圖案之間的間隙，並暴露出位於墊高圖案之頂面上的部分引腳、墊高圖案的背面及每一引腳的一下表面。封裝膠體的底面與引腳的下表面及墊高圖案的背面齊平。

基於上述，本發明是先提供一支撐板及多個墊高圖案，接著依序形成從墊高圖案的頂面沿著其側表面延伸至支撐板之上表面上的引腳、配置晶片及形成封裝膠體後，再移除支撐板，而完成半體封裝結構。如此一來，當形成封裝膠體時，由於支撐板尚未移除，因此封裝膠體不會溢膠至引腳的下表面上。故，本發明之半導體封裝結構的製作方法可有效改善習知封裝結構的溢膠問題。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1F為本發明之一實施例之一種半導體封裝結構的製作方法的示意圖。為了方便說明起見，圖1A繪示半導體封裝結構之支撐板及引腳的局部俯視立體圖，而圖1B至圖1F則繪示為半導體封裝結構的製作方法的剖面示意圖。

請先同時參考圖1A及1B，本實施例的半導體封裝結構的製作方法包括以下步驟。首先，提供一支撐板112及多個彼此各自獨立的墊高圖案114。詳細來說，支撐板112具有一上表面112a，而墊高圖案114位於支撐板112的上表面112a上且彼此不相連，其中墊高圖案114與支撐板112一體成形，且墊高圖案114與支撐板112的材質例如是銅。也就是說，支撐板112為一支撐銅塊，而墊高圖案114為各自獨立的墊高銅塊。於其它較佳的實施例中，該支撐板112及墊高圖案114也可以採用鐵鎳合金，特別是，本實施例之墊高圖案114與支撐板112構成至少一容置凹槽C，且每一墊高圖案114具有一頂面114a以及一連接頂面114a且鄰近容置凹槽C的一側表面114b。

接著，請再同時參考圖1A與圖1B，形成多個引腳120a於墊高圖案114上，即每一墊高圖案114上皆有形成一個引腳120，其中引腳120a分別從墊高圖案114的頂面114a沿著對應的側表面114b延伸至支撐板112的上表面112a上，且位於容置凹槽C內。在本實施例中，引腳120a彼此分離，且每一引腳120a可區分為位於對應的墊高圖案114之頂面114a上的一外引腳部122a以及位於對應的墊高圖案114之側表面114b與支撐板112上的一內引腳部122b。特別是，本實施例之引腳120a完全或部份包覆墊高圖案114，且外引腳部122a的寬度等於或不等於位於支撐板112之上表面112a上之部分內引腳部122b的寬度。於此，外引腳部122a的寬度實質上大於位於支撐板112之上表面112a上之部分內引腳部122b的寬度。形成引腳120a的方法例如是電鍍法，而引腳120a的材質例如是金或鈀等導電材料。

接著，請參考圖1C，配置一晶片130於容置凹槽C內且與引腳120a電性連接。更具體來說，本實施例之晶片130是透過多個導電凸塊135與引腳120a的內引腳部122b電性連接。

接著，請參考圖1D，形成一封裝膠體140，以包覆晶片130、部分引腳120a及部分支撐板112，且填滿容置凹槽C及墊高圖案114之間的間隙(請參考圖1A)，並暴露出位於墊高圖案114之頂面114a上的部分引腳120a。意即，封裝膠體140暴露出外引腳部122a。

之後，請參考圖1E，移除支撐板112，以暴露出每一墊高圖案114相對於頂面114a的一背面114c、封裝膠體140的一底面142及每一引腳120a的一下表面123。於此，移除支撐板112的方法例如是蝕刻法。

最後，請再同時參考圖1A與圖1F，進行一切割步驟，以沿著多條切割線L(即圖1A中的虛線)切割引腳120a及其下方之墊高圖案114，而形成至少一半導體封裝結構100a(圖1F中僅示意地繪示一個)。至此，已完成獨立之半導體封裝結構100a的製作。

在結構上，請再參考圖1F，本實施例之半導體封裝結構100a包括墊高圖案114、引腳120a、晶片130以及封裝膠體140。墊高圖案114彼此各自獨立且不相連，且每一墊高圖案114具有彼此相對的頂面114a與背面114c以及連接頂面114a與背面114c的側表面114b，其中墊高圖案114的側表面114b彼此相對，以定義出一容置凹槽C。於此，墊高圖案114的材質例如是銅或鐵鎳合金。引腳120a分別配置於墊高圖案114上，其中每一引腳120a從對應的墊高圖案114的頂面114a沿著其側表面114b延伸至容置凹槽C中，且引腳120a彼此電性絕緣。每一引腳120a可區分為位於對應的墊高圖案114之頂面114a上的外引腳部122a以及位於對應的墊高圖案114之側表面114b及容置凹槽C中的內引腳部122b，其中外引腳部122a的寬度等於或不等於部分內引腳部122b的寬度。於此，外引腳部122a的寬度實質上大於部分內引腳部122b的寬度，且引腳120a的材質例如是金或鈀。晶片130配置於容置凹槽C中，且晶片130透過配置於晶片130與內引腳部122b之間的導電凸塊135與引腳120a的內引腳部122b電性連接。封裝膠體140至少包覆晶片130與部分引腳120a，且填滿容置凹槽C及墊高圖案114之間的間隙，並暴露出位於墊高圖案114之頂面114a上的外引腳部122a、墊高圖案114的背面114c及每一引腳120a的下表面123。特別是，本實施例之封裝膠體140的底面142與引腳120a的下表面123及墊高圖案114的背面114c實質上齊平。於此，半導體封裝結構100a例如是一四方扁平無外引腳(quad flat no-lead,QFN)封裝結構。

由於本實施例之是先提供支撐板112與墊高圖案114，接著依序形成從墊高圖案114的頂面114a沿著其側表面114b延伸至支撐板112之上表面112a上的引腳120a、配置晶片130及形成封裝膠體140後，再移除支撐板112，而完成半體封裝結構100a。因此，當形成封裝膠體140時，由於支撐板112尚未移除，因此封裝膠體140不會溢膠至引腳120a的下表面123上。故，本實施例之半導體封裝結構100a的製作方法可有效改善習知封裝結構的溢膠問題。再者，由於本實施例是採用電鍍的方式來形成引腳120a，因此相較於習知採用圖案化(即蝕刻)銅層的方式來形成引腳而言，本實施例之引腳120a的製作可滿足微間距的需求。

此外，暴露出封裝膠體140外之外引腳部122a及引腳120a的下表面123適於與一外部電路(未繪示)電性連接，可有效增加半導體封裝結構100a的應用範圍。另外，由於本實施例之晶片130是配置於容置凹槽C內，且透過導電凸塊135與內引腳部122b電性連接，因此可有效降低整體半導體封裝結構100a的封裝厚度，以使半導體封裝結構100a符合現今薄型化的需求。

圖2為本發明之一實施例之一種半導體封裝結構的剖面示意圖。本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例，本實施例不再重複贅述。請參考圖2，本實施例的半導體封裝結構100b與前述實施例之半導體封裝結構100a主要的差異是在於：本實施例之半導體封裝結構100b更包括多條銲線137及一黏著層150。引腳120a的內引腳部122b環繞晶片130的周圍，且銲線137配置於晶片130與內引腳部122b之間，其中晶片130透過銲線137與內引腳部122b電性連接。黏著層150配置於晶片130的下方，其中黏著層150的一表面152與封裝膠體140的底面142、引腳120a的下表面123及墊高圖案114的背面114c實質上齊平。

在製程上，本實施例的半導體封裝結構100b可以採用與前述實施例之半導體封裝結構100a大致相同的製作方式，並且在圖1C之步驟之前，即配置晶片130於容置凹槽C內之前，先形成黏著層150於支撐板112上，其中黏著層150覆蓋支撐板112的部分上表面112a。接著，將配置晶片130於容置凹槽C內時，晶片130可透過黏著層150而固定於支撐板112上。之後，在形成多條連接於晶片130與內引腳部122b之間的銲線137，以使晶片130透過銲線137與內引腳部122b電性連接。再接著依序圖1D至1E之步驟，且於移除支撐板112後，更暴露出黏著層150的一表面152。最後，再進行圖1F之切割步驟，即便可大致完成半導體封裝結構100b的製作。

圖3A至圖3F為本發明之另一實施例之一種半導體封裝結構的製作方法的示意圖。為了方便說明起見，圖3A繪示半導體封裝結構之支撐板、墊高圖案及引腳的局部俯視立體圖，而圖3B至圖3F則繪示為半導體封裝結構的製作方法的剖面示意圖。

請先同時參考圖3A及3B，本實施例的半導體封裝結構的製作方法包括以下步驟。首先，提供一支撐板110c，其中支撐板110c具有一上表面112c，且支撐板110c的材質例如是銅或鐵鎳合金。接著，設置二個墊高圖案115於支撐板110c上，其中墊高圖案115彼此相對且平行排列於支撐板110c的上表面112c上。於此，墊高圖案115的材質例如是環氧樹脂或其他適當的絕緣材料。特別是，本實施例之支撐板110c與墊高圖案115構成至少一容置凹槽C’，且每一墊高圖案115具有一頂面115a以及一連接頂面115a且鄰近容置凹槽C’的一側表面115b。此外，在本實施例中，墊高圖案115可透過印刷的方式形成於支撐板110c上；或者是，透過貼合的方式設置於黏附於支撐板110c上，於此並不加以限制墊高圖案115的形成方式。

接著，請再參考圖3A與圖3B，形成多個引腳120c(圖3A中繪示4個引腳120c)於每一墊高圖案115上，而引腳120c對稱排列於墊高圖案115上，其中引腳120c從每一墊高圖案115之頂面115a沿著其側表面115b延伸至支撐板110c之上表面112c上，且引腳120c位於容置凹槽C’內。在本實施例中，位於同一墊高圖案115上的引腳120c彼此電性絕緣，且每一引腳120c可區分為位於對應的墊高圖案115之頂面115a上的一外引腳部122c以及位於對應的墊高圖案115之側表面115b及支撐板110c上的一內引腳部122d。本實施利之外引腳部122c的寬度等於或不等於內引腳部122d的寬度。於此，外引腳部122c的寬度實質上等於內引腳部122d的寬度，而形成引腳120c的方法例如是電鍍法，而引腳120c的材質例如是金或鈀等導電材料。

接著，請參考圖3C，配置一晶片130於容置凹槽C’內且與引腳120c電性連接。更具體來說，本實施例之晶片130是透過多個導電凸塊135與引腳120c的內引腳部122d電性連接。當然，於其他未繪示的實施例中，亦可選用於如前述實施例所提及之銲線137及黏著層150，本領域的技術人員當可參照前述實施例的說明，依據實際需求，而選用前述構件，以達到所需的技術效果。

接著，請參考圖3D，形成一封裝膠體140，以包覆晶片130、墊高圖案115、部分引腳120c及部分支撐板110c，且填滿容置凹槽C’，並暴露出位於每一墊高圖案115之頂面115a上的部分引腳120c。意即，封裝膠體140暴露出外引腳部122c。

之後，請參考圖3E，移除支撐板110c，以暴露出每一墊高圖案115相對於頂面115的一背面115c、封裝膠體140的一底面142及每一引腳120c的一下表面125。於此，移除支撐板110c的方法例如是蝕刻法。

最後，請再同時參考圖3A與圖3F，進行一切割步驟，以沿著多條切割線L’(即圖3A中的虛線)切割封裝膠體140，而形成至少一半導體封裝結構100c(圖3F中僅示意地繪示一個)。當然，於其他未繪示的實施例中，亦可依據使用需求自行調整切割線L’的位置，例如同圖1A之切刻線L的位置，來達成所需之技術功效，在此並不加以限制。至此，已完成獨立之半導體封裝結構100c的製作。

在結構上，請再參考圖3F，本實施例之半導體封裝結構100a包括兩個墊高圖案115、引腳120c、晶片130以及封裝膠體140。墊高圖案115平行排列，且每一墊高圖案115具有彼此相對的頂面115a與背面115c以及連接頂面115a與背面115c的側表面115b。其中，墊高圖案115的側表面115b彼此相對，以定義出一容置凹槽C’。於此，墊高圖案115的材質例如是環氧樹脂或其他適當的絕緣物質。引腳120c配置於墊高圖案115上，且引腳120c對稱排列於墊高圖案115上，其中引腳120c從墊高圖案115之頂面115a沿著其側表面115b延伸至容置凹槽C’中，且位於同一墊高圖案115上的引腳120c彼此電性絕緣。每一引腳120c可區分為位於對應的墊高圖案115之頂面115a上的外引腳部122c以及位於對應的墊高圖案115之側表面115b與容置凹槽C’中的內引腳部122d，其中外引腳部122c的寬度等於或不等於內引腳部122d的寬度，且引腳120c的材質例如是金或鈀。於此，外引腳部122c的寬度實質上等於內引腳部122d的寬度。晶片130配置於容置凹槽C’中，且晶片130透過位於晶片130與內引腳部122d之間的導電凸塊135與內引腳部122d電性連接。封裝膠體140包覆晶片130、部分引腳120c與部分墊高圖案115，且填滿容置凹槽C’，並暴露出位於墊高圖案115之頂面115a上的外引腳122c、墊高圖案115的背面115c及每一引腳120c的下表面125。特別是，封裝膠體140的底面142與引腳120c的下表面125及墊高圖案115的背面115c實質上齊平。於此，半導體封裝結構100c例如是一四方扁平無外引腳(quad flat no-lead,QFN)封裝結構。

由於本實施例之是先提供支撐板110c，接著依序設置墊高圖案115、形成從墊高圖案115的頂面115a沿著其側表面115b延伸至支撐板110c之上表面112c上的引腳120c、配置晶片130及形成封裝膠體140後，再移除支撐板110c，而完成半體封裝結構100c。因此，當形成封裝膠體140時，由於支撐板110c尚未移除，因此封裝膠體140不會溢膠至引腳120c的下表面125上。故，本實施例之半導體封裝結構100c的製作方法可有效改善習知封裝結構的溢膠問題。再者，由於本實施例是採用電鍍的方式來形成引腳120c，因此相較於習知採用圖案化(即蝕刻)銅層的方式來形成引腳而言，本實施例之引腳120c的製作可滿足微間距的需求。

此外，暴露出封裝膠體140外之外引腳部122c及引腳120c的下表面125適於與一外部電路(未繪示)電性連接，可有效增加半導體封裝結構100c的應用範圍。另外，由於本實施例之晶片130是配置於容置凹槽C’內，且透過導電凸塊135與內引腳部122d電性連接，因此可有效降低整體半導體封裝結構100c的封裝厚度，以使半導體封裝結構100c符合現今薄型化的需求。

圖4為本發明之一實施例之一種堆疊式半導體封裝結構的剖面示意圖。本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例，本實施例不再重複贅述。請參考圖4，本實施例的半導體封裝結構100d與前述實施例之半導體封裝結構100c主要的差異是在於：本實施例是將多個半導體封裝結構100c’垂直疊置，其中半導體封裝結構100c’之墊高圖案115’的外型不同於前述實施例之半導體封裝結構100c之墊高圖案115的外型，墊高圖案115’的外型為矩形。上方之半導體封裝結構100c’之墊高圖案115’對應設置於下方之半導體封裝結構100c的外引腳部122d上，以使垂直疊置之半導體封裝結構100c’透過上方之引腳120c的內引腳部122d與下方之引腳120c的外引腳部122c電性連接。於此，半導體封裝結構100d為一堆疊式四方扁平無外引腳封裝結構。

當然，於其他未繪示的實施例中，亦可選用於如前述實施例所提及之半導體封裝結構100a、100b，本領域的技術人員當可參照前述實施例的說明，依據實際需求，而選用前述構件來進行垂直堆疊亦或垂直且錯位堆疊，以達到所需的技術效果。

綜上所述，本發明是先提供支撐板及墊高圖案，接著依序形成從支撐板之墊高圖案的頂面沿著其側表面延伸至支撐板之上表面上的引腳、配置晶片及形成封裝膠體後，再移除支撐板，而完成半體封裝結構。如此一來，當形成封裝膠體時，由於支撐板尚未移除，因此封裝膠體不會溢膠至引腳的下表面上。故，本發明之半導體封裝結構的製作方法可有效改善習知封裝結構的溢膠問題。再者，由於本發明是採用電鍍的方式來形成引腳，因此相較於習知採用圖案化(即蝕刻)銅層的方式來形成引腳而言，本發明之引腳的製作可滿足微間距的需求。此外，本發明之半導體封裝結構符合現今薄型化的需求，且適於透過垂直堆疊的方式來增加其應用範圍。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100a、100b、100c、100c’、100d．．．半導體封裝結構

110c、112．．．支撐板

112a、112c．．．上表面

114．．．墊高圖案

114a．．．頂面

114b．．．側表面

114c．．．背面

115、115’．．．墊高圖案

115a．．．頂面

115b．．．側表面

120a、120c．．．引腳

122a、122c．．．外引腳部

122b、122d．．．內引腳部

123、125．．．下表面

130．．．晶片

135．．．導電凸塊

137．．．銲線

140．．．封裝膠體

142．．．底面

150．．．黏著層

152．．．表面

C、C’．．．容置凹槽

L、L’．．．切割線

圖1A至圖1F為本發明之一實施例之一種半導體封裝結構的製作方法的示意圖。

圖2為本發明之一實施例之一種半導體封裝結構的剖面示意圖。

圖3A至圖3F為本發明之另一實施例之一種半導體封裝結構的製作方法示意圖。

圖4為本發明之一實施例之一種堆疊式半導體封裝結構的剖面示意圖。

100a．．．半導體封裝結構

114．．．墊高圖案

114a．．．頂面

114b．．．側表面

114c．．．背面

120a．．．引腳

122a．．．外引腳部

122b．．．內引腳部

123．．．下表面

130．．．晶片

135．．．導電凸塊

140．．．封裝膠體

142．．．底面

C．．．容置凹槽

Claims (22)

1. 一種半導體封裝結構的製作方法，包括：提供一支撐板及多個墊高圖案，其中該支撐板具有一上表面，而該些墊高圖案位於該支撐板的該上表面上，該些墊高圖案與該支撐板構成至少一容置凹槽，且各該墊高圖案具有一頂面以及一連接該頂面且鄰近該容置凹槽的一側表面；形成多個引腳於該些墊高圖案上，其中該些引腳直接貼附於該些墊高圖案，且該些引腳從該些墊高圖案的該些頂面沿著對應的該些側表面延伸至該支撐板的該上表面上，且位於該容置凹槽內，該些引腳彼此電性絕緣；配置一晶片於該容置凹槽內且與該些引腳電性連接；形成一封裝膠體，以至少包覆該晶片、部分該些引腳及部分該支撐板，且填滿該容置凹槽及該些墊高圖案之間的間隙，並暴露出位於該些墊高圖案之該些頂面上的部分該些引腳；以及移除該支撐板，以暴露出各該墊高圖案相對於該頂面的一背面、該封裝膠體的一底面及各該引腳的一下表面。
2. 如申請專利範圍第1項所述之半導體封裝結構的製作方法，其中該些墊高圖案與該支撐板一體成形，且該些墊高圖案的材質與該支撐板的材質包括銅或鐵鎳合金。
3. 如申請專利範圍第2項所述之半導體封裝結構的製作方法，其中該些引腳分別配置於該些墊高圖案上，且該些墊高圖案彼此不相連。
4. 如申請專利範圍第2項所述之半導體封裝結構的製作方法，其中各該引腳區分為位於對應的該墊高圖案之該頂面上的一外引腳部以及位於對應的該墊高圖案之該側表面與該支撐板上的一內引腳部。
5. 如申請專利範圍第1項所述之半導體封裝結構的製作方法，其中該支撐板的材質包括銅或鐵鎳合金，而該些墊高圖案的材質包括環氧樹脂。
6. 如申請專利範圍第5項所述之半導體封裝結構的製作方法，其中該些墊高圖案的數量為二個，該些墊高圖案彼此相對且平行排列於該支撐板的該上表面上，而該些引腳對稱排列於該些墊高圖案上，且該封裝膠體包覆該晶片、部分該些墊高圖案、部分該些引腳及部分該支撐板。
7. 如申請專利範圍第6項所述之半導體封裝結構的製作方法，其中各該引腳區分為位於對應的該墊高圖案之該頂面上的一外引腳部以及位於對應的該墊高圖案之該側表面與該支撐板上的一內引腳部。
8. 如申請專利範圍第1項所述之半導體封裝結構的製作方法，其中該晶片透過多個導電凸塊與該些引腳電性連接。
9. 如申請專利範圍第1項所述之半導體封裝結構的製作方法，其中該晶片透過多個銲線與該些引腳電性連接。
10. 如申請專利範圍第9項所述之半導體封裝結構的製作方法，更包括：配置該晶片於該容置凹槽內之前，形成一黏著層於該 支撐板上，其中該黏著層覆蓋該支撐板的部分該上表面；配置該晶片於該容置凹槽內時，該晶片透過該黏著層而固定於該支撐板上；以及移除該支撐板後，更暴露出該黏著層的一表面。
11. 如申請專利範圍第1項所述之半導體封裝結構的製作方法，更包括：於移除該支撐板之後，進行一切割步驟，以形成至少一半導體封裝結構。
12. 一種半導體封裝結構，包括：多個墊高圖案，各該墊高圖案具有彼此相對的一頂面與一背面以及一連接該頂面與該背面的一側表面，其中該些墊高圖案的該些側表面彼此相對，以定義出一容置凹槽；多個引腳，配置於該些墊高圖案上，且該些引腳直接貼附於該些墊高圖案，其中該些引腳從該些墊高圖案的該頂面沿著該側表面延伸至該容置凹槽中，且該些引腳彼此電性絕緣；一晶片，配置於該容置凹槽中且與該些引腳電性連接；以及一封裝膠體，至少包覆該晶片與部分該些引腳，且填滿該容置凹槽及該些墊高圖案之間的間隙，並暴露出位於該些墊高圖案之該些頂面上的部分該些引腳、該些墊高圖案的該些背面及各該引腳的一下表面，其中該封裝膠體的該底面與該些引腳的該些下表面及該些墊高圖案的該些背面齊平。
13. 如申請專利範圍第12項所述之半導體封裝結構，其中該墊高圖案的材質包括銅或鐵鎳合金。
14. 如申請專利範圍第13項所述之半導體封裝結構，其中該些墊高圖案彼此不相連，且該些引腳分別配置於該些墊高圖案上。
15. 如申請專利範圍第14項所述之半導體封裝結構，其中各該引腳區分為位於對應的該墊高圖案之該頂面上的一外引腳部以及位於該容置凹槽中的一內引腳部。
16. 如申請專利範圍第12項所述之半導體封裝結構，其中該些墊高圖案的材質包括環氧樹脂。
17. 如申請專利範圍第16項所述之半導體封裝結構，其中該些墊高圖案的數量為兩個，該些墊高圖案平行排列，而該些引腳對稱排列於該些墊高圖案上，且該封裝膠體包覆該晶片、部分該些引腳與部分該些墊高圖案。
18. 如申請專利範圍第17項所述之半導體封裝結構，其中各該引腳區分為位於對應的該墊高圖案之該頂面上的一外引腳部以及位於該容置凹槽中的一內引腳部。
19. 如申請專利範圍第12項所述之半導體封裝結構，更包括多個導電凸塊，配置於該晶片與該些引腳之間，其中該晶片透過該些導電凸塊與該些引腳電性連接。
20. 如申請專利範圍第12項所述之半導體封裝結構，更包括多條銲線，配置於該晶片與該些引腳之間，其中該晶片透過該些銲線與該些引腳電性連接。
21. 如申請專利範圍第20項所述之半導體封裝結 構，更包括一黏著層，配置於該晶片的下方，其中該黏著層的一表面與該封裝膠體的該底面、該些引腳的該些下表面及該些墊高圖案的該些背面齊平。
22. 如申請專利範圍第12項所述之半導體封裝結構，其中該些引腳的材質包括金或鈀。