[go: up one dir, main page]

TWI490785B - 資訊處理裝置及記憶體系統 - Google Patents

資訊處理裝置及記憶體系統 Download PDF

Info

Publication number
TWI490785B
TWI490785B TW102109101A TW102109101A TWI490785B TW I490785 B TWI490785 B TW I490785B TW 102109101 A TW102109101 A TW 102109101A TW 102109101 A TW102109101 A TW 102109101A TW I490785 B TWI490785 B TW I490785B
Authority
TW
Taiwan
Prior art keywords
priority
host device
main section
flag
command
Prior art date
Application number
TW102109101A
Other languages
English (en)
Other versions
TW201411491A (zh
Inventor
Nobuhiro Kondo
Kenichi Maeda
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201411491A publication Critical patent/TW201411491A/zh
Application granted granted Critical
Publication of TWI490785B publication Critical patent/TWI490785B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0605—Improving or facilitating administration, e.g. storage management by facilitating the interaction with a user or administrator
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/21—Intermediate information storage
    • H04N1/2104—Intermediate information storage for one or a few pictures
    • H04N1/2112—Intermediate information storage for one or a few pictures using still video cameras
    • H04N1/2129—Recording in, or reproducing from, a specific memory area or areas, or recording or reproducing at a specific moment
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2206/00—Indexing scheme related to dedicated interfaces for computers
    • G06F2206/10—Indexing scheme related to storage interfaces for computers, indexing schema related to group G06F3/06
    • G06F2206/1014—One time programmable [OTP] memory, e.g. PROM, WORM
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

資訊處理裝置及記憶體系統 相關申請案之交叉參考
本申請案係基於且主張2012年9月7日申請之日本專利申請案第2012-197829號之優先權權利，該案之全部內容係以引用方式併入本文。
本文中所述之實施例大體上係關於一種資訊處理裝置。
統一記憶體架構(UMA)係使用一圖形處理單元(GPU)或包括整合在一起並共用一記憶體之複數個算術處理器之類似單元。
1‧‧‧主機裝置/外部裝置
2‧‧‧記憶體系統
3‧‧‧通信路徑
4‧‧‧相機
5‧‧‧通信路徑
100‧‧‧主記憶體/第一儲存區段
101‧‧‧主機使用區
102‧‧‧裝置使用區
110‧‧‧中央處理單元(CPU)
120‧‧‧主機控制器/第一控制區段
121‧‧‧匯流排配接器
122‧‧‧主機控制器主區段
123‧‧‧主記憶體DMA
124‧‧‧控制DMA
125‧‧‧資料DMA
126‧‧‧裝置連接配接器
127‧‧‧計數器
130‧‧‧第一埠
131‧‧‧第二埠
132‧‧‧第三埠
140‧‧‧匯流排
200‧‧‧裝置控制器/第二控制區段
201‧‧‧主機連接配接器
202‧‧‧裝置控制器主區段
203‧‧‧隨機存取記憶體(RAM)
204‧‧‧反及(NAND)連接配接器
205‧‧‧匯流排主控器
206‧‧‧匯流排主控器
210‧‧‧反及(NAND)快閃記憶體/非揮發性半導體記憶體
211‧‧‧L2P表/L2P主體
212‧‧‧使用者資料
230‧‧‧第一埠
231‧‧‧第二埠
232‧‧‧第三埠
300‧‧‧L2P快取區
310‧‧‧L2P快取標籤區
311‧‧‧欄位
312‧‧‧欄位
400‧‧‧寫入快取區
410‧‧‧寫入快取標籤區
411‧‧‧欄位
412‧‧‧欄位
413‧‧‧欄位
500‧‧‧寫入命令
501‧‧‧寫入指令
502‧‧‧來源位址
503‧‧‧第一目的地位址
504‧‧‧資料長度
圖1係展示根據一第一實施例之一資訊處理裝置之一組態之一實例之一圖；圖2係展示根據該第一實施例之一裝置使用區中之一記憶體結構之一圖；圖3係圖解說明根據該第一實施例之一L2P快取標籤區中之一記憶體結構之一圖；圖4係圖解說明根據該第一實施例之一L2P快取區中之一記憶體結構之一圖；圖5係圖解說明根據該第一實施例之一寫入快取標籤區中之一記憶體結構之一圖； 圖6係圖解說明根據該第一實施例之一寫入快取區中之一記憶體結構之一圖；圖7係圖解說明根據該第一實施例之一寫入命令之資料結構之一實例之一圖；圖8係展示根據該第一實施例之一資料傳送命令之一格式之一實例之一圖；圖9係展示根據該第一實施例之包含於資料傳送命令中之旗標之一實例之一圖；圖10A係展示一記憶體系統經由一第三埠接收資料之一操作之一圖，且圖10B係展示該記憶體系統經由一第二埠接收資料之一操作之一圖；圖11A係展示該記憶體系統經由該第三埠傳輸資料之一操作之一圖，且圖11B係展示該記憶體系統經由該第二埠傳輸資料之一操作之一圖；圖12係圖解說明一裝置控制器主區段之操作之一流程圖；圖13係圖解說明該裝置控制器主區段之操作之一流程圖；圖14係圖解說明其中該裝置控制器主區段參照至該L2P快取區之一程序之一流程圖；圖15係圖解說明其中該裝置控制器主區段將一實體位址寫入至該L2P快取區之一程序之一流程圖；圖16係圖解說明其中該裝置控制器主區段參照至該L2P快取區之一程序之一流程圖；圖17係圖解說明其中該裝置控制器主區段讀取該L2P快取區中之一輸入項之一程序之一流程圖；圖18係圖解說明其中該裝置控制器主區段自一主機裝置獲取寫入資料之一程序之一流程圖； 圖19係圖解說明其中該裝置控制器主區段操縱一變更過之緩衝器(DB)位元之值之一程序之一流程圖；圖20係圖解說明其中該裝置控制器主區段操縱一VL位元之值之一程序之一流程圖；圖21係圖解說明其中該裝置控制器主區段判定一優先權之一程序之一流程圖；圖22係定義程式與優先權之間之關聯之一表；圖23係圖解說明其中一主機將一優先權通知一裝置之一程序之一流程圖；圖24係示意地展示根據一第五實施例之一資訊處理裝置之一基本組態之一圖；圖25係圖解說明其中該主機判定作為裝置之一相機是否連接至該主機時之一程序之一流程圖；圖26係圖解說明其中裝置控制器主區段判定優先權之一程序之一流程圖；圖27係示意地展示根據一第六實施例之一資訊處理裝置之一基本組態之一圖；及圖28係圖解說明其中該裝置控制器主區段判定優先權之一程序之一流程圖。
一般而言，根據一實施例，一種資訊處理裝置包含：一主機裝置、具有一非揮發性半導體記憶體之一半導體記憶體裝置及將該主機裝置與該半導體記憶體裝置連接在一起之一通信路徑。
該主機裝置包含：一第一儲存區段；及 一第一控制區段，其連接至該第一儲存區段及該通信路徑且控制該第一儲存區段，該通信路徑包含：複數個埠，其等各自被指派一優先權，及該半導體記憶體裝置連接至該通信路徑以傳輸含有基於傳輸至該第一儲存區段且自該第一儲存區段傳輸之一資料類型之一優先權判定埠之優先權之一第一旗標之一第一命令。
下文將參考圖式描述實施例。在下列描述中，藉由相同的參考數字標示具有實質上相同功能及組態之組件。該等實施例之技術概念並未將該等實施例之組件之材料、形狀、結構、配置等等限於下文所述之材料、形狀、結構、配置等等。該等實施例之技術概念可在請求項之範疇內改變。
(第一實施例)
圖1示意地展示根據本實施例之一資訊處理裝置之一基本組態。根據本實施例之資訊處理裝置包含一主機裝置(或一外部裝置)1及用作該主機裝置1之一記憶體裝置之一記憶體系統2。該主機裝置1及該記憶體系統2係經由一通信路徑3連接在一起。用於嵌入符合通用快閃儲存(UFS)標準或一固態硬碟(SSD)之應用程式之一快閃記憶體可適用於該記憶體系統2。該資訊處理裝置係(例如)一個人電腦、蜂巢式電話或一影像擷取裝置。例如，採用行動產業處理器介面(MIPI)UniPro協定作為該通信路徑3之一通信標準。
<記憶體系統之概述>
該記憶體系統2包含用作一非揮發性半導體記憶體之一NAND快閃記憶體210及將資料傳送至該主機裝置1且自該主機裝置1傳送資料之一裝置控制器200。
該NAND快閃記憶體210係由具有一記憶體單元陣列之至少一記 憶體晶片形成。記憶體單元陣列係由配置成矩陣之複數個記憶體單元形成。此外，每一區塊係由複數個頁形成。該等頁之各者係寫入及讀取之一單位。
此外，該NAND記憶體210儲存藉由該主機裝置1傳輸之一L2P表211及使用者資料212。該使用者資料212包含(例如)該主機裝置1對其提供一執行時間環境之一作業系統程式(OS)、藉由該主機裝置1於一OS上執行之一使用者程式及藉由該OS或一使用者程式輸入及輸出之資料。
該L2P表211係容許該記憶體系統2用作該主機裝置1之一外部儲存裝置所需的一種管理資訊類型，且係使由該主機裝置1使用以存取該記憶體系統2之一邏輯區塊位址(LBA)與該NAND記憶體210中之一實體位址(區塊位址+頁位址+頁內儲存位置)相關聯之位址轉譯資訊。該L2P表211之一部分被快取儲存於該主機裝置1中下文所述之一L2P快取區300中。為區分快取儲存於該L2P快取區300中之內容，該L2P表211儲存於該NAND記憶體210中且在下文中被稱為一L2P主體211。
該裝置控制器200包含：一主機連接配接器201，其係用於該通信路徑3之一連接介面；一NAND連接配接器204，其係該裝置控制器200與該NAND記憶體210之間之一連接介面；一裝置控制器主區段202，其控制該裝置控制器200；及一RAM 203。
該RAM 203係用作經組態以儲存待寫入至該NAND記憶體210之資料或讀取自該NAND記憶體210之資料之一緩衝器。此外，該RAM 203係用作將與由該主機裝置1輸入之寫入請求及讀取請求有關的命令排入佇列之一命令佇列。例如，該RAM 203可由一小型SRAM、一小型DRAM或類似物形成。此外，可藉由暫存器或代替該RAM 203之類似物提供該RAM 203之功能。
該裝置控制器主區段202經由該主機連接配接器201控制該主機 裝置1與該RAM 203之間之資料傳送。該裝置控制器主區段202經由該NAND連接配接器204控制該RAM 203與該NAND記憶體210之間之資料傳送。特定言之，該裝置控制器主區段202用作該裝置控制器主區段202與該主機裝置1之間之通信路徑3中之一匯流排主控器以使用一第一埠230傳送資料。該裝置控制器主區段202進一步包含兩個其他匯流排主控器205及206。一匯流排主控器205可使用一第二埠231將資料傳送至該主機裝置1且自該主機裝置1傳送資料。一匯流排主控器206可使用一第三埠232將資料傳送至該主機裝置1且自該主機裝置1傳送資料。下文將描述埠230至232之作用。
該裝置控制器主區段202包含(例如)具有一算術裝置及一儲存裝置之一微電腦單元。該算術裝置執行預儲存於該儲存裝置中之韌體以實施該裝置控制器主區段202之功能。該裝置控制器主區段202可省略該儲存裝置，其中韌體儲存於該NAND記憶體210中。此外，可使用一ASIC組態該裝置控制器主區段202。
此外，根據本實施例之系統記憶體2採用嵌入於符合通用快閃儲存(UFS)標準之資訊處理裝置中之一快閃記憶體。因此，所述之命令等等符合該UFS標準。
<主機裝置之概述>
該主機裝置1包含執行一OS及使用者程式之一CPU 110、一主記憶體100及一主機控制器120。該主記憶體100、該CPU 110及該主機控制器120係藉由一匯流排140連接在一起。
使用(例如)一DRAM組態該主記憶體100。該主記憶體100包含一主機使用區101及一裝置使用區102。該主機使用區101在該主機裝置1執行一OS及使用者程式時係用作一程式解壓縮區或在該主機裝置1執行解壓縮於該程式解壓縮區中之一程式時係用作一工作區。該裝置使用區102係用作其中快取儲存該記憶體系統2上之管理資訊且對其執行 讀取及寫入操作之一快取區。此處，將該L2P表211視為快取儲存於該記憶體系統2中之管理資訊之一實例。此外，意欲將寫入資料快取儲存於該裝置使用區102中。
<埠之概述>
現在將描述根據本實施例之主機裝置1及記憶體系統2之埠。根據本實施例之主機裝置1及記憶體系統2係藉由線(通信路徑3)實體連接在一起。然而，該主機裝置1及該記憶體系統2係藉由下文所述且被稱為埠(亦被稱為CPort)之複數個存取點連接在一起。
該主機控制器120包含：一匯流排配接器121，其係該匯流排140之一連接介面；一裝置連接配接器126，其係該通信路徑3之一連接介面；及一主機控制器主區段122，該主機控制器主區段122經由該匯流排配接器將資料及命令傳送至該主記憶體100及該CPU 110且自主記憶體100及該CPU 110傳送資料及命令，並經由該裝置連接配接器126將資料(包含命令)傳送至該記憶體系統2且自該記憶體系統2傳送資料(包含命令)。該主機控制器主區段122係藉由一第一埠130連接至該裝置連接配接器126。該主機控制器主區段122可經由該第一埠130將資料傳送至該記憶體系統2且自該記憶體系統2傳送資料。
此外，該主機控制器120包含：一主記憶體DMA 123，其實行該主機使用區101與該裝置使用區102之間之DMA傳送；一控制DMA 124，其捕獲由該記憶體系統2傳輸之命令以存取該裝置使用區102且將指示該主機控制器主區段122如何處置該裝置使用區102之狀態資訊傳輸至該記憶體系統；一資料DMA 125，其實行該裝置使用區102與該記憶體系統2之間之DMA傳送。該控制DMA 124係藉由一第二埠131連接至該裝置連接配接器126。該控制DMA 124可經由該第二埠131將命令及狀態資訊傳輸至該記憶體系統2且自該記憶體系統2接收命令及狀態資訊。此外，該資料DMA 125係藉由一第三埠132連接於 該裝置連接配接器126之間。該資料DMA 125可經由該第三埠132將資料傳輸至該記憶體系統2且自該記憶體系統2接收資料。
該裝置連接配接器126及該主機連接配接器201之功能容許該第一埠130、該第二埠131及該第三埠132分別與該第一埠230、該第二埠231及該第三埠232相關聯。具體言之，該裝置連接配接器126經由該第一埠230將經由該第一埠130發送至該記憶體系統2之內容傳輸至該裝置控制器主區段202。該裝置連接配接器126亦經由該第二埠231將經由該第二埠131發送至該記憶體系統2之內容傳輸至該裝置控制器主區段202。該裝置連接配接器126進一步經由該第三埠232將經由該第三埠132發送至該記憶體系統2之內容傳輸至該裝置控制器主區段202。
此外，該裝置連接配接器126經由該第一埠130將經由該第一埠230發送至該主機裝置1之內容傳輸至該主機控制器主區段122。該裝置連接配接器126亦經由該第二埠131將經由該第二埠231發送至該主機裝置1之內容傳輸至該控制DMA 124。該裝置連接配接器126進一步經由該第三埠132將經由該第三埠232發送至該主機裝置1之內容傳輸至該資料DMA 125。傳輸至該控制DMA 124及該資料DMA 125之內容係(例如)經由該匯流排配接器121傳輸至該主機控制器主區段122。
埠130至132之各者可包含用於與該記憶體系統2通信之一輸入緩衝器。該主機控制器主區段122、該控制DMA 124及該資料DMA 125係使用分離之輸入/輸出緩衝器連接至該記憶體系統2。因此，該主機控制器120可獨立地實行使用該主機控制器主區段122與該記憶體系統2之通信、使用該控制DMA 124與該記憶體系統2之通信及使用該資料DMA 125與該記憶體系統2之通信。此外，此等通信可彼此切換而無須改變輸入/輸出緩衝器。因此，可快速達成通信切換。此亦應用於該記憶體系統2中提供之埠230至232。
如上所述，根據本實施例之資訊處理裝置包含三種類型的埠：第一埠(亦被稱為CPort 0)130及230、第二埠(亦被稱為CPort 1)131及231及第三埠(亦被稱為CPort 2)132及232。
此外，對該等埠之各者設定一優先權(訊務等級，亦被稱為TC或類似物)。具體言之，對該等第一埠130及230設定優先權0(低)。對該等第二埠131及231設定優先權1(高)。對該等第三埠132及232設定優先權0(低)。
當該主機裝置1對該記憶體系統2作出請求時基本上使用該等第一埠130及230。藉由來自該記憶體系統2之此一請求適當地選擇該等第二埠131及231或該等第三埠132及232，如下文所述。
若該等第一埠130及230不能彼此區分，則為簡單起見將該等第一埠130及230統稱為第一埠。此外，若該等第二埠131及231不能彼此區分，則為簡單起見將該等第二埠131及231統稱為第二埠。此外，若該等第三埠132及232不能彼此區分，則為簡單起見將該等第三埠132及232統稱為第三埠。
<優先權(訊務等級[TC])>
現在將描述優先權(訊務等級[TC])。優先權(訊務等級)係當該主機裝置1將資料或類似物傳輸至該記憶體系統2時所使用之一優先順序。具體言之，優先權係指示當該主機裝置1與該記憶體系統2之間之資料傳送彼此競爭時資料傳送或類似物之順序之一值。例如，第一實施例設定兩種類型的優先權：優先權1(亦被稱為TC 1)及低於優先權1之優先權0(亦被稱為TC 0)。
對第一埠至第三埠之各者預設定優先權。根據本實施例，將第一埠(CPort 0)設定為優先權0(TC 0)，將第二埠(CPort 1)設定為優先權1(高)(TC 1)且將第三埠(CPort 2)設定為優先權0(低)(TC 0)。下文將描述用於選擇優先權之一方法。
<裝置使用區之概述>
圖2係圖解說明該裝置使用區102之記憶體結構之一圖。如圖2中所示，該裝置使用區102包含：一L2P快取區300，於該L2P快取區300中快取儲存該L2P主體211之一部分；一L2P快取標籤區310，於該L2P快取標籤區310中儲存用於該L2P快取區300之命中或未命中判定之標籤資訊；一寫入快取區400，其係其中快取儲存寫入資料之一快取結構之一記憶體區；及一寫入快取標籤區410，於該寫入快取標籤區410中儲存用於該寫入快取區400之命中或未命中判定之標籤資訊。
<L2P快取標籤區之記憶體結構>
圖3係圖解說明該L2P快取標籤區310之記憶體結構之一圖。圖4係圖解說明該L2P快取區300之記憶體結構之一圖。此處，例如，LBA具有26個位元之一資料長度，且意欲使用該LBA之較低22個位元參照至該L2P快取區300。在描述中，該LBA之較高4個位元表示為T且該LBA之較低22個位元表示為L。意欲將該LBA指派給形成該NAND記憶體210之每一頁(此處，頁等效於4千位元組)。
形成該L2P快取區300之快取線之各者儲存如圖4中所示之一LBA之一實體位址。該L2P快取區300包含222 個快取線。該等快取線之各者具有等效於足以儲存實體位址之26個位元之一大小之4個位元組之一容量。因此，該L2P快取區300總大小為222 ×4個位元組(即，16兆位元組)。此外，該L2P快取區300經組態使得對應於LBA之實體位址係以L值之順序儲存於該L2P快取區300中。即，藉由參照至各自藉由將該L2P快取區300之頁位址(L2P基底位址)加上4 * L獲得之位址來讀取形成該L2P快取區300之個別快取線。形成該L2P快取區300之4位元組快取線之各者中之多餘區(即，惟其中儲存該26位元實體位址之區以外之該4位元組快取線之整個區)表示為「預留空間」。在下列表中，多餘部分表示為「預留空間」。
此外，如圖3中所示，用作標籤資訊之值T係以儲存於該L2P快取區300中之快取線之各者之L值之順序記錄在該L2P快取標籤區310中。輸入項之各者包含其中儲存標籤資訊之一欄位311及其中儲存指示快取線是否有效之一有效L2P(VL)位元之一欄位312。此處，該L2P快取標籤區310經組態使得作為標籤資訊記錄在該L2P快取標籤區310中的T匹配對應於儲存於該L2P快取區300中之對應的快取線(即，使用L參照至之快取線)中實體位址之LBA之較高數位T。即，對應於所要LBA之較高數位T之實體位址是否快取儲存於該L2P快取區300中係藉由參照至藉由將該L2P快取標籤區310之基底位址加上形成所要LBA之L值獲得之一位址加以判定，以判定儲存於所參照至之位置中之標籤資訊是否匹配形成所要LBA之T值。若標籤資訊匹配T值，則資訊處理裝置判定快取對應於所要LBA之實體位址。若標籤資訊不匹配T值，則資訊處理裝置判定不快取對應於所要LBA之實體位址。T係一4位元值，且一VL位元具有1位元容量。因此，每一輸入項具有1位元組容量。因此，該L2P快取標籤區310大小為222 乘以1位元組，即4兆位元組大小。
圖5係圖解說明該寫入快取標籤區410之記憶體結構之一圖。圖6係圖解說明該寫入快取區400之記憶體結構之一圖。此處，使用LBA之較低13個位元之值參照至該寫入快取區400。在下列描述中，LBA之較高13個位元之值表示為「T'」。較低13個位元之值表示為「L'」。
如圖6中所示，一頁大小的寫入資料係儲存於形成該寫入快取區400之個別快取線中。
該寫入快取區400包含213 個快取線。此快取線中快取儲存一頁大小(此處，4千位元組)之寫入資料。因此，該寫入快取區400總大小為213 ×4千位元組，即32兆位元組大小。
此外，在該寫入快取區400中，以L'值之順序儲存對應的寫入資 料。即，藉由參照至各自藉由將該寫入快取區400之頁位址(寫入快取基底位址)加上L'*8K獲得之位址來讀取形成該寫入快取區400之個別快取線。
此外，如圖5中所示，用作標籤資訊之T'係以儲存於該寫入快取區400中之快取線之各者之L'的順序記錄在該寫入快取標籤區410中。輸入項之各者包含其中儲存標籤資訊之一欄位411、其中儲存指示快取線是否有效之一有效緩衝器(VB)位元之一欄位412及其中指示經快取儲存之寫入資料是否係變更過的或未變更過的之一變更過緩衝器(DB)之一欄位413。
該寫入快取標籤區410經組態使得作為標籤資訊記錄在該寫入快取標籤區410中之T'匹配指派給其中儲存該寫入快取區400中之對應的快取線(即，使用L'參照至之快取線)中儲存之寫入資料之一頁之LBA之較高數位T'。即，對應於所要LBA之寫入資料是否快取儲存於該寫入快取區400中係藉由參照至藉由將該寫入快取標籤區410之基底位址(寫入快取標籤基底位址)加上形成所要LBA之較高數位T之L'值加以判定，以判定儲存於所參照至之位置中之標籤資訊是否匹配形成所要LBA之T'值。
變更過的快取線指代其中儲存於快取線中之寫入資料不匹配儲存於該NAND記憶體210上之對應的位址處之資料之一狀態。未變更過的快取線指代其中寫入資料匹配所儲存資料之一狀態。變更過的快取線藉由寫回至該NAND記憶體210而成為未變更。該寫入快取標籤區410中之每筆標籤資訊T'具有13個位元之一資料長度，且DB位元及VB位元之各者需要1位元的大小。因此，每一輸入項具有2個位元組容量。因此，該寫入快取標籤區410大小為213 乘以2個位元組，即，16千位元組大小。
該CPU 110執行OS及使用者程式且基於來自此等程式之任一者之 一請求而產生一寫入命令，以將儲存於該主機使用區101中之資料寫入至該記憶體系統2。所產生的寫入命令被傳輸至該主機控制器120。
<寫入命令之資料結構之概述>
圖7係圖解說明一寫入命令之資料結構之一實例之一圖。如圖7中所示，一寫入命令500包含指示意欲該命令500給定寫入資料之一指令之一寫入指令501、該主機使用區101中儲存寫入目標資料之一來源位址502、指示寫入資料待被寫入至之一位址之一第一目的地位址503及寫入資料之資料長度504。該第一目的地位址503表示為LBA。
該主機控制器主區段122經由該匯流排配接器121接收藉由該CPU 110傳輸之寫入命令500，且讀取皆包含於所接收之寫入命令500中之來源位址502及第一目的地位址503。接著，該主機控制器主區段122經由該裝置連接配接器126將儲存於該來源位址502及該第一目的地位址503處之資料傳送至該記憶體系統2。
該主機控制器主區段122在讀取儲存於該來源位址502處之資料時可利用該主記憶體DMA 123。此時，該主機控制器主區段122在該主機控制器主區段122中之緩衝器位址處設定該來源位址502及該資料長度504以及該目的地位址，且啟動該主記憶體DMA 123。
此外，該主機控制器主區段122可自該CPU 110接收各種命令，惟該寫入命令500除外。此處，該主機控制器主區段122使所接收命令排入一命令佇列，且以開始於前導命令之順序自該命令佇列擷取處理目標命令。其中儲存該命令佇列之資料結構之區可固縛在該主記憶體100上或藉由將小型記憶體或暫存器配置在該主機控制器主區段122內部或附近而組態。
此外，該主機控制器主區段122與該主記憶體DMA 123、該控制DMA 124及該資料DMA 125之各者之間之通信路徑並不限於一特定路徑。例如，該匯流排配接器121可被用作一通信路徑，或可提供一專 線且該專線可被用作一通信路徑。
<命令格式>
現在將參考圖8描述根據本實施例之一資料傳送命令(亦被稱為一請求)之格式。圖8係展示根據本實施例之資料傳送命令之格式之一實例之一圖。
如圖8中所示，在用以作出對該主機裝置1之一資料傳送請求時資料傳送命令(Access UM Buffer(存取統一記憶體緩衝器))可含有各種多筆資訊。根據本實施例之資料傳送命令(Access UM Buffer)可具體含有旗標資訊(參見圖8之虛線部分)。
<旗標>
現在將參考圖9描述根據本實施例之包含於資料傳送命令(Access UM Buffer)中之旗標。圖9展示根據本實施例之包含於資料傳送命令(Access UM Buffer)中之旗標之一實例。
如圖9中所示，根據本實施例之資料傳送命令(Access UM Buffer)含有三種旗標：R、W及P。當自該主機裝置1接收到一命令時，該記憶體系統2設定資料傳送命令中之此等旗標。
[旗標R]
旗標R指示後續操作自該主機裝置1之主記憶體100讀取資料至該記憶體系統2中。
具體言之，若後續操作自該主機裝置1讀取資料至該記憶體系統2中，則設定旗標R。
[旗標W]
旗標W指示後續操作將來自該記憶體系統2之資料寫入至該主機裝置1之主記憶體100中。
若後續操作將來自該記憶體系統2之資料寫入至該主機裝置1中，則設定旗標W。
[旗標P]
旗標P判定自該記憶體系統2至該主機裝置1之後續資料輸入序列(UM DATA IN)之優先權或自該主機裝置1至該記憶體系統2之後續輸出序列(UM DATA OUT)之優先權。經由對應於選定優先權之埠實行每一序列。
具體言之，若自該記憶體系統2至該主機裝置1之資料輸入序列(UM DATA IN)之優先權或自該主機裝置1至該記憶體系統2之輸出序列(UM DATA OUT)之優先權為高，則設定旗標P。當辨識設定旗標P時，該主機裝置1經由設定為優先權1(高)之第二埠傳輸並接收資料。
若自該記憶體系統2至該主機裝置1之資料輸入序列(UM DATA IN)之優先權或自該主機裝置1至該記憶體系統2之輸出序列(UM DATA OUT)之優先權為低，則清除旗標P。當辨識已清除旗標P時，該主機裝置1經由設定為優先權0(低)之第三埠傳輸並接收資料。
<讀取操作>
現在將參考圖10描述當該記憶體系統2自該主機裝置1讀取資料時藉由資訊處理裝置執行之操作之一實例。圖10A係展示其中該記憶體系統2經由該第三埠接收資料之一操作之一圖。圖10B係展示其中該記憶體系統2經由該第二埠接收資料之一操作之一圖。
首先，將描述在以下情況中執行之一操作：資訊處理裝置包含用於通信路徑3之兩種優先權設定(0，低優先權；1，高優先權)，且如圖10A中所示，當請求一資料傳送時，用於對應的資料傳送之通信路徑3之優先權恆定地維持為0。
[步驟S1001]
該裝置控制器主區段202判定當自該主機裝置1接收資料時使用優先權0。因此，該裝置控制器主區段202清除資料傳送命令(Access UM Buffer)中之旗標P。此外，該裝置控制器主區段202自該主機裝置 1讀取資料且因此設定資料傳送命令(Access UM Buffer)中之旗標R。
[步驟S1002]
該裝置控制器主區段202傳輸讀取儲存於該裝置使用區102中且包含資訊(諸如旗標R、設定；旗標P，清除；位址；及大小(READ；P==0；Address；Size))之資料之一命令(Access UM Buffer)。該命令係經由具有優先權1(高)之第二埠(CPort 1；TC 1)傳輸至該主機裝置1。
[步驟S1003]
當自該記憶體系統2接收讀取資料之命令時，該主機控制器120基於資訊(諸如旗標R、設定；旗標P，清除；位址；及大小(READ；P==0；Address；Size))自該裝置使用區102提取資料。
[步驟S1004]
接著，基於包含於讀取自該記憶體系統2接收之資料之命令(Access UM Buffer)中之旗標P，該主機控制器120經由具有優先權0之第三埠(CPort 2；TC 0)將讀取資料傳送至該記憶體系統2(UM DATA OUT)。
現在將描述在以下情況中執行之一操作：資訊處理裝置包含用於通信路徑3之兩種優先權設定(0，低優先權；1，高優先權)，且如圖10B中所示，當請求一資料傳送時，用於對應的資料傳送之通信路徑3之優先權恆定地維持為1。
[步驟S1101]
該裝置控制器主區段202判定當自該主機裝置1接收資料時使用優先權1。因此，該裝置控制器主區段202設定資料傳送命令(Access UM Buffer)中之旗標P。此外，該裝置控制器主區段202自該主機裝置1讀取資料且因此設定資料傳送命令(Access UM Buffer)中之旗標R。
[步驟S1102]
該裝置控制器主區段202傳輸讀取儲存於該裝置使用區102中且包含資訊(諸如旗標R、設定；旗標P，設定；位址；及大小(READ；P==1；Address；Size))之資料之一命令(Access UM Buffer)。該命令係經由具有優先權1(高)之第二埠(CPort 1；TC 1)傳輸至該主機裝置1。
[步驟S1103]
當自該記憶體系統2接收讀取資料之命令(Access UM Buffer)時，該主機控制器120基於資訊(諸如旗標R、設定；旗標P，設定；位址；及大小(READ；P==1；Address；Size))自該裝置使用區102提取資料。
[步驟S1104]
接著，基於包含於讀取自該記憶體系統2接收之資料之命令(Access UM Buffer)中之旗標P，該主機控制器120經由具有優先權1之第三埠(CPort 1；TC 1)將讀取資料傳送至該記憶體系統2(UM DATA OUT)。
<寫入操作>
現在將參考圖11描述當該記憶體系統2將資料寫入至該主機裝置1時藉由資訊處理裝置執行之操作之一實例。圖11A係展示其中該記憶體系統2經由該第三埠傳輸資料之一操作之一圖。圖11B係展示其中該記憶體系統2經由該第二埠傳輸資料之一操作之一圖。
首先，將描述在以下情況中執行之一操作：資訊處理裝置包含用於通信路徑3之兩種優先權設定，且如圖11A中所示，當請求一資料傳送時，用於對應的資料傳送之通信路徑3之優先權恆定地維持為0。
[步驟S1201]
該裝置控制器主區段202判定當將資料傳輸至該主機裝置1時使 用優先權0。因此，該裝置控制器主區段202清除資料傳送命令(Access UM Buffer)中之旗標P(P==0)。此外，該裝置控制器主區段202將資料寫入至該主機裝置1且因此設定資料傳送命令(Access UM Buffer)中之旗標R。
[步驟S1202]
該裝置控制器主區段202傳輸讀取儲存於該裝置使用區102中且包含資訊(諸如旗標W、設定；旗標P，清除；位址；及大小(WRITE；P==0；Address；Size))之資料之一請求命令(Access UM Buffer)。該命令係經由具有優先權1之第二埠(CPort 1；TC 1)傳輸至該主機裝置1。
[步驟S1203]
該裝置控制器主區段202經由具有優先權0之第三埠(CPort 2；TC 0)將傳輸寫入資料之一命令傳送至該主機裝置1(UM DATA IN)。
當自該記憶體系統2接收到寫入資料之命令(Access UM Buffer)時，該主機控制器120基於資訊(諸如「旗標W，設定；旗標P，清除；位址及大小(WRITE；P==0；Address；Size)」)自該記憶體系統2接收寫入資料(UM DATA IN)。此時，該主機控制器120基於包含於寫入接收自該記憶體系統2之資料之命令(Access UM Buffer)中之旗標P經由具有優先權0之第三埠(CPort 2；TC 0)自該記憶體系統2接收該寫入資料。
[步驟S1204]
該主機控制器120將接收自該記憶體系統2之寫入資料儲存於該裝置使用區102中。
[步驟S1205]
當該寫入資料儲存於該裝置使用區102中時，該主機控制器120經由具有優先權1之第二埠(CPort 1；TC 1)將意謂已完成儲存之一通 知命令(Acknowledge UM Buffer)傳輸至該記憶體系統2。此完成資料自該記憶體系統2至該主機裝置1之寫入。
現在將描述在以下情況中執行之一操作：資訊處理裝置包含用於通信路徑3之兩種優先權設定，且如圖11B中所示，當請求一資料傳送時，用於對應的資料傳送之通信路徑3之優先權恆定地維持為1。
[步驟S1301]
該裝置控制器主區段202判定當將資料傳輸至該主機裝置1時使用優先權1。因此，該裝置控制器主區段202設定資料傳送命令(Access UM Buffer)中之旗標P(P==1)。此外，該裝置控制器主區段202將資料寫入至該主機裝置1且因此設定資料傳送命令(Access UM Buffer)中之旗標W。
[步驟S1302]
該裝置控制器主區段202經由具有優先權1之第二埠(CPort 1；TC 1)將寫入接收自該記憶體系統2且包含資訊(諸如旗標W、設定；旗標P，設定；位址；及大小(WRITE；P==1；Address；Size))之資料之一命令(Access UM Buffer)傳輸至該主機裝置1。
[步驟S1303]
該裝置控制器主區段202經由具有優先權1之第三埠(CPort 1；TC 1)將傳輸寫入資料之一命令傳送至該主機裝置1(UM DATA IN)。
當自該記憶體系統2接收到寫入資料之命令(Access UM Buffer)時，該主機控制器120基於資訊(諸如旗標W，設定；旗標P，設定；位址及大小(WRITE；P==1；Address；Size))自該記憶體系統2接收寫入資料(UM DATA IN)。此時，該主機控制器120基於包含於寫入接收自該記憶體系統2之資料之命令(Access UM Buffer)中之旗標P經由具有優先權1之第二埠(CPort 1；TC 1)自該記憶體系統2接收該寫入資料。
[步驟S1304]
該主機控制器120將接收自該記憶體系統2之寫入資料儲存於該裝置使用區102中。
[步驟S1305]
當該寫入資料儲存於該裝置使用區102中時，該主機控制器120經由具有優先權1之第二埠(CPort 1；TC 1)將意謂已完成儲存之一通知命令(Acknowledge UM Buffer)傳輸至該記憶體系統2。此完成資料自該記憶體系統2至該主機裝置1之寫入。
此外，若該記憶體系統2自該主機裝置1接收該寫入命令500，則可執行該記憶體系統2之上述操作(讀取操作及寫入操作)，或可藉由該記憶體系統2主動執行該記憶體系統2之上述操作(讀取操作及寫入操作)。
<根據第一實施例之記憶體系統之有利效果>
根據第一實施例，資訊處理裝置包含該主機裝置1、具有該非揮發性半導體記憶體210之半導體記憶體裝置2及將該主機裝置1與該半導體記憶體裝置2連接在一起之通信路徑3。該主機裝置1包含該第一儲存區段100及連接該第一儲存區段100及該通信路徑3且控制該第一儲存區段之該第一控制區段120。該通信路徑3包含各自被指派優先權之複數個埠。該半導體記憶體裝置2包含第二控制區段200，其連接至該通信路徑3以將包含基於將資料傳輸至該第一儲存區段100或自該第一儲存區段100接收資料之優先順序判定優先權之第一旗標(旗標P)之資料傳輸至該第一控制區段120。此外，當接收到資料傳送第一命令時，該第一控制區段120基於包含於該第一命令中之第一旗標實行該第一儲存區段100與該第二控制區段200之間經由對應於優先權之埠進行的傳輸及接收。此外，該優先權包含第一優先權0及高於該第一優先權0之第二優先權1。該第二控制區段200將指示後續操作自該第一 儲存區段100讀取資料之第二旗標(旗標R)或指示後續操作將資料寫入至該第一儲存區段100之第三旗標(旗標W)在包含在該第一命令中。
根據該第一實施例之記憶體系統2可控制將資料傳輸至該主機裝置1且自該主機裝置1接收資料時的優先權。
用於資料傳送之命令習知地不具備用於控制優先權之機制。無論當傳輸或接收資料時該資料的類型、大小或類似物為何，此適時地排除選擇優先權。
如上所述，優先權規定處理之優先順序。具體言之，當該主機裝置1備有彼此競爭之複數個請求時，例如先於具有一低優先權之一程序實行具有一高優先權之一程序。
如上所述，根據第一實施例之記憶體系統2可在資料傳送本身的請求中包含各種多筆旗標資訊，該等旗標資訊包含指示資料傳送之優先權之資訊。旗標之實例包含意謂後續操作自該主機裝置1讀取資料之旗標R、意謂後續操作將資料寫入至該主機裝置1之旗標W及指示後續序列之優先權之旗標P。
特定言之，包含於請求本身中之旗標P容許在對該主機裝置1作出請求階段判定後續資料輸入/輸出的優先權。總而言之，該記憶體系統2適當地控制優先權之能力容許最佳化該記憶體系統2之效能。
(第二實施例)
現在將描述根據一第二實施例之一記憶體系統之操作。根據該第二實施例之記憶體系統之基本組態及操作類似於根據該第一實施例之上述記憶體系統之基本組態及操作。因此，省略上述該第一實施例中之上述事物描述及可容易自該第一實施例想到的事物。
<裝置控制器主區段之操作>
現在將描述該記憶體系統2之裝置控制器主區段202之操作。圖12及圖13係圖解說明該裝置控制器主區段202之操作之流程圖。
[步驟S2001]
首先，該裝置控制器主區段202等待經由該第一埠自該主機裝置1接收該寫入命令500。
[步驟S2002]
當自該主機裝置1接收到該寫入命令500時，該裝置控制器主區段202將所接收之寫入命令500儲存在命令佇列中。步驟S2002中之命令佇列意謂提供於該RAM 203中之記憶體系統2之一命令佇列。
[步驟S2003]
該裝置控制器主區段202指示該主機裝置1複製資料。
更具體言之，該主機控制器主區段122自藉由該主機使用區101中之來源位址502指示之一位址讀取資料。接著，該主機控制器主區段122將該讀取資料複製至藉由該裝置使用區102中之第二目的地位址指示之一位址。該主記憶體DMA 123藉由複製結束中斷對主機控制器主區段122通知完整的DMA傳送。
當完成藉由該主記憶體DMA 123之DMA傳送時，該主機控制器主區段122命令該控制DMA 124將一複製結束信號傳輸至該記憶體系統2。
[步驟S2004]
該裝置控制器主區段202等待經由該第二埠自該主機裝置1接收該複製結束信號。當接收到該複製結束信號時，該裝置控制器主區段202判定是否對該NAND記憶體210實行寫入。
[步驟S2005]
其中可對該NAND記憶體210實行寫入之狀態意謂：該NAND記憶體210之一就緒信號/忙碌信號指示一就緒狀態且所接收之寫入命令500領先命令佇列。若不可對該NAND記憶體210實行寫入，則該裝置控制器主區段202在步驟S2005中執行判定程序。
[步驟S2006]
若可對該NAND記憶體210實行寫入，則該裝置控制器主區段202讀取包含於該寫入命令500中之第一目的地位址503。
[步驟S2007]
該裝置控制器主區段202接著使用該讀取第一目的地位址503之較低22個位元之值L參照至L2P快取標籤區310。
現在將參考圖14進一步詳細地描述步驟S2007。圖14係圖解說明其中該裝置控制器主區段202參照至該L2P快取標籤區310之步驟S2007中之程序之一部分之一流程圖。
[步驟S2101]
該裝置控制器主區段202經由該第二埠將使用L讀取L2P快取標籤區310中之一輸入項(L2P Management Entry)之一請求傳輸至該主機裝置1。
更具體言之，該裝置控制器主區段202判定用於系統控制之一輸入項類型。當自該主機裝置1接收用於系統控制之一輸入項(L2P Management Entry)時，該裝置控制器主區段202判定優先權為1(高)。因此，該裝置控制器主區段202設定資料傳送命令(Access UM Buffer)中之旗標P。此外，該裝置控制器主區段202自該主機裝置1讀取該輸入項(L2P Management Entry)且因此設定資料傳送命令(Access UM Buffer)中之旗標R。
該裝置控制器主區段202經由具有優先權1(高)之第二埠(CPort 1；TC 1)將讀取儲存於該L2P快取標籤區310中且包含資訊(諸如旗標R，設定；旗標P，設定；位址及大小(READ，P==1，L2PTagBaseAddr，Size))之資料之一命令(Access UM Buffer)傳輸至該主機裝置1。
[步驟S2102]
該裝置控制器主區段202等待接收輸入項。當自該記憶體系統2接收到讀取資料之命令(Access UM Buffer)時，該主機控制器120基於資訊(諸如旗標R，設定；旗標P，設定；位址及大小(READ，P==1，L2PTagBaseAddr，Size))自該L2P快取標籤區310提取該輸入項(L2P Management Entry)。
接著，該主機控制器120經由具有優先權1之第二埠(CPort 1；TC 1)基於包含於讀取自該記憶體系統2接收之資料之命令(Access UM Buffer)中之旗標P將該讀取輸入項(L2P Management Entry)傳送至該記憶體系統2(UM DATA OUT)。
該裝置控制器主區段202經由該第二埠接收該輸入項。當接收到該輸入項時，該裝置控制器主區段202在步驟S2007中結束程序。
[步驟S2008]
繼該步驟S2007中之程序之後，該裝置控制器主區段202判定包含於藉由步驟S2007中之程序獲得之輸入項中之VL位元是否係1。
[步驟S2009]
若VL位元係1，則該裝置控制器主區段202判定包含於該輸入項中之標籤資訊是否匹配該第一目的地位址503之較高4個位元之值T。
[步驟S2010]
若步驟S2008中之判定指示VL位元係0，則該裝置控制器主區段202將該輸入項之VL位元設定為1。
[步驟S2011]
若在步驟S2009中之判定中，包含於該輸入項中之標籤資訊不匹配該第一目的地位址503之較高4個位元之值T或若在步驟S2010中該輸入項之VL位元設定為1，則該裝置控制器主區段202將標籤資訊設定為T。
[步驟S2012]
隨後，該裝置控制器主區段202參照至該L2P主體211以獲取對應於該第一目的地位址503之一實體位址。
[步驟S2013]
接著，該裝置控制器主區段202使用L以將步驟S2012中獲取之實體位址寫入至該L2P快取區300中之對應的快取線。
現在將參考圖15進一步詳細地描述步驟S2013。圖15係圖解說明其中該裝置控制器主區段202將實體位址寫入至該L2P快取區300之步驟S2013中之程序之一部分之一流程圖。
[步驟S2201]
首先，該裝置控制器主區段202請求該主機裝置1使用L接收該L2P快取區300中之一輸入項(L2P Table Cache Entry)。
更具體言之，該裝置控制器主區段202判定傳輸至該主機裝置1之輸入項類型。當用於系統控制之一輸入項(L2P Table Cache Entry)被傳輸至該主機裝置1時，該裝置控制器主區段202判定優先權為1(高)。因此，該裝置控制器主區段202設定資料傳送命令(Access UM Buffer)中之旗標P。此外，該裝置控制器主區段202將該輸入項(L2P Table Cache Entry)寫入至該主機裝置1且因此設定資料傳送命令(Access UM Buffer)中之旗標W。
[步驟S2202]
該裝置控制器主區段202將步驟S2012中獲取之實體位址作為一傳輸目標輸入項(L2P Table Cache Entry)傳輸至該主機裝置1。
更具體言之，當接收到寫入資料之命令(Access UM Buffer)時，該主機控制器120基於資訊(諸如：旗標W，設定；旗標P，清除；位址及大小(WRITE，P==0，Address，Size))自該記憶體系統2接收寫入資料(UM DATA IN)。此時，基於包含於寫入接收自該記憶體系統2之資料之命令(Access UM Buffer)中之旗標P，該主機控制器120經由具 有優先權0之第三埠(CPort 2；TC 0)自該記憶體系統2接收該寫入資料。
接著，該主機控制器120將接收自該記憶體2之寫入資料儲存在該裝置使用區102中。
[步驟S2203]
接著，該裝置控制器主區段202等待該主機裝置1完成接收。當該主機裝置1完成接收時，該裝置控制器主區段202在步驟S2013中結束程序。
該裝置控制器主區段202可經由該第二埠接收一傳輸請求、指示該主機裝置1是否備妥待接收一輸入項之狀態資訊及指示該主機裝置1是否完成接收之狀態資訊。此外，可經由該第三埠將該輸入項傳輸至該主機裝置1。
[步驟S2014]
若藉由步驟S2007中之程序讀取之該輸入項中之標籤資訊等於T，則該裝置控制器主區段202自該L2P快取區300獲取該輸入項(L2P Table Cache Entry)。
現在將參考圖16進一步詳細地描述步驟S2014。圖16係圖解說明其中該裝置控制器主區段202參照至該L2P快取區300之一程序之一流程圖。
[步驟S2301]
該裝置控制器主區段202經由該第二埠將使用L讀取該L2P快取區300中之一輸入項(L2P Table Cache Entry)之一請求傳輸至該主機裝置1。
更具體言之，該裝置控制器主區段202判定自該主機裝置1接收一輸入項之類型。當自該主機裝置1接收用於系統控制之一輸入項(L2P Table Cache Entry)時，該裝置控制器主區段202判定優先權為 1(高)。因此，該裝置控制器主區段202設定資料傳送命令(Access UM Buffer)中之旗標P。此外，該裝置控制器主區段202自該主機裝置1讀取該輸入項(L2P Table Cache Entry)且因此設定資料傳送命令(Access UM Buffer)中之旗標R。
該裝置控制器主區段202經由具有優先權1(高)之第二埠(CPort 1；TC 1)將讀取儲存於該L2P快取標籤區310中且包含資訊(諸如：旗標R，設定；旗標P，設定；位址及大小(READ，P==1，L2PTagBaseAddr+L，Size))之一命令(Access UM Buffer)傳輸至該主機裝置1。
[步驟S2302]
該裝置控制器主區段202等待接收該輸入項。當自該記憶體系統2接收到讀取資料之命令(Access UM Buffer)時，該主機控制器120基於資訊(諸如：旗標R，設定；旗標P，設定；位址及大小(READ，P==1，L2PTagBaseAddr+L，Size))自該L2P快取區300提取該輸入項(L2P Table Cache Entry)。
接著，該主機控制器120基於包含於讀取自該記憶體系統2接收之資料之命令(Access UM Buffer)中之旗標P經由具有優先權1之第二埠(CPort 1；TC 1)將讀取輸入項(L2P Management Entry)傳輸至該記憶體系統2(UM DATA OUT)。
該裝置控制器主區段202經由該第三埠接收該輸入項。當接收到該輸入項時，該裝置控制器主區段202在步驟S2014中結束程序。
[步驟S2015]
繼步驟S2013或步驟S2014中之程序之後，該裝置控制器主區段202使用該第一目的地位址503之較低13個位元之值L'讀取該寫入快取標籤區410中之輸入項。
現在將參考圖17進一步描述步驟S2015。圖17係圖解說明其中該 裝置控制器主區段202讀取該寫入快取標籤區410中之輸入項之步驟S2015中之程序之一部分之一流程圖。
[步驟S2401]
該裝置控制器主區段202經由該第二埠231使用該第一目的地位址503之較低13個位元之值L'向該主機裝置1請求該寫入快取標籤區410中之輸入項。
更具體言之，該裝置控制器主區段202判定自該主機裝置1接收一輸入項之類型。當自該主機裝置1接收用於系統控制之一輸入項(Buffer Management Entry)時，該裝置控制器主區段202判定優先權為1(高)。因此，該裝置控制器主區段202設定資料傳送命令(Access UM Buffer)中之旗標P。此外，該裝置控制器主區段202自該主機裝置1讀取該輸入項(Buffer Management Entry)且因此設定資料傳送命令(Access UM Buffer)中之旗標R。
該裝置控制器主區段202經由具有優先權1(高)之第二埠(CPort 1；TC 1)將讀取儲存於該寫入快取標籤區410中且包含資訊(諸如：旗標R，設定；旗標P，設定；位址及大小(READ，P==1，WCTagBaseAddr，Size))之一命令(Access UM Buffer)傳輸至該主機裝置1。
[步驟S2402]
該裝置控制器主區段202等待接收該輸入項。當自該記憶體系統2接收到讀取資料之命令(Access UM Buffer)時，該主機控制器120基於資訊(諸如：旗標R，設定；旗標P，設定；位址及大小(READ，P==1，WCTagBaseAddr，Size))自該寫入標籤快取區410提取該輸入項(Buffer Management Entry)。
接著，該主機控制器120基於包含於讀取自該記憶體系統2接收之資料之命令(Access UM Buffer)中之旗標P經由具有優先權1之第二埠(CPort 1；TC 1)將讀取輸入項(Buffer Management Entry)傳輸至該 記憶體系統2(UM DATA OUT)。
該裝置控制器主區段202經由該第二埠接收該輸入項。當接收到該輸入項時，該裝置控制器主區段202在步驟S2014中結束程序。
[步驟S2016]
繼步驟S2014中之程序之後，該裝置控制器主區段202判定包含於該讀取輸入項中之VB位元是否係1。
[步驟S2017]
若VB位元係1，則該裝置控制器主區段202判定包含於該輸入項中之DB位元是否係1。
[步驟S2018]
若DB位元係1，則該裝置控制器主區段202判定包含於該輸入項中之標籤資訊是否匹配T'。
若VB位元係0，DB位元係0，或標籤資訊不匹配T'，則該裝置控制器主區段202結束其操作。
[步驟S2019]
在步驟S2018中，若包含於該輸入項中之標籤資訊匹配T'，則該裝置控制器主區段202判定該寫入快取區400中存在寫入目標寫入資料。在此情況中，該裝置控制器主區段202使用L'以自該寫入快取區400中之對應的快取線獲取該寫入資料。
現在將參考圖18進一步詳細地描述步驟S2019。圖18係圖解說明其中該裝置控制器主區段202自該主機裝置1獲取寫入資料之步驟S2019中之程序之一部分之一流程圖。
[步驟S2501]
該裝置控制器主區段202使用L'經由該第二埠231向該主機裝置1請求快取儲存於該寫入快取區400中之寫入資料。
更具體言之，該裝置控制器主區段202判定自該主機裝置1接收 一輸入項之類型。當自該主機裝置1接收係使用者資料之一輸入項(Write Buffer Entry)時，該裝置控制器主區段202判定優先權為「0(低)」。因此，該裝置控制器主區段202將資料傳送命令(Access UM Buffer)中之旗標P設定為0。此外，該裝置控制器主區段202自該主機裝置1讀取該輸入項(Write Buffer Entry)且因此設定資料傳送命令(Access UM Buffer)中之旗標R。
該裝置控制器主區段202經由具有優先權0(低)之第三埠(CPort 2；TC 0)將讀取儲存於該寫入快取區400中且包含資訊(諸如：旗標R，設定；旗標P，清除；位址及大小(READ，P==0，WCTagBaseAddr+L' x8K，Size))之一命令(Access UM Buffer)傳輸至該主機裝置1。
[步驟S2502]
該裝置控制器主區段202等待接收該輸入項。當自該記憶體系統2接收到讀取資料之命令(Access UM Buffer)時，該主機控制器120基於資訊(諸如：旗標R，設定；旗標P，清除；位址及大小(READ，P==0，WCBaseAddr+L，Size))自該寫入快取區400提取該輸入項(Write Buffer Entry)。
接著，該主機控制器120基於包含於讀取自該記憶體系統2接收之資料之命令(Access UM Buffer)中之旗標P經由具有優先權0之第三埠(CPort 2；TC 0)將讀取輸入項(Write Buffer Entry)傳輸至該記憶體系統2(UM DATA OUT)。
該裝置控制器主區段202經由該第三埠接收該輸入項。當接收到該輸入項時，該裝置控制器主區段202在步驟S2019中結束程序。
[步驟S2020]
繼步驟S2019中之程序之後，該裝置控制器主區段202將所獲取寫入資料寫入至藉由於步驟S2013或步驟S2014獲取之該NAND記憶體 210中實體位址指示之一位置。
[步驟S2021]
接著，該裝置控制器主區段202將藉由步驟S2014中之程序參照至之該寫入快取標籤區410中之輸入項之DB位元設定為0。
現在將參考圖19進一步詳細地描述步驟S2021。圖19係圖解說明其中該裝置控制器主區段202操縱DB位元值之步驟S2021中之程序之一部分之一流程圖。
[步驟S2601]
該裝置控制器主區段202經由該第二埠231將使用L'接收該寫入快取標籤區410中之輸入項之一請求傳輸至該主機裝置1。
[步驟S2602]
該裝置控制器主區段202經由該第三埠232將DB位元設定為1之輸入項傳輸至該主機裝置1。
[步驟S2603]
隨後，該裝置控制器主區段202監控經由該第二埠231接收之狀態資訊以等待該主機裝置1完成接收。
當該主機裝置1完成輸入項之接收時，該裝置控制器主區段202在步驟S2021中結束操作。
[步驟S2022]
繼步驟S2021中之程序之後，該裝置控制器主區段202將藉由步驟S2007中之程序參照至之該L2P快取標籤區310中之輸入項之VL位元設定為0。該裝置控制器主區段202因此結束其操作。
現在將參考圖20進一步詳細地描述步驟S2022。圖20係圖解說明其中該裝置控制器主區段202操縱VL位元值之步驟S2022中之程序之一部分之一流程圖。
[步驟S2701]
該裝置控制器主區段202經由該第二埠231將使用L接收該L2P快取標籤區310中之輸入項之一請求傳輸至該主機裝置1。
[步驟S2702]
該裝置控制器主區段202經由該第三埠232將VL位元設定為1之輸入項傳輸至該主機裝置1。
[步驟S2703]
隨後，該裝置控制器主區段202監控經由該第二埠231接收之狀態資訊以等待該主機裝置1完成接收。
當該主機裝置1完成輸入項之接收時，該裝置控制器主區段202在步驟S2022中結束操作。
<根據第二實施例之資訊處理裝置之有利效果>
如上所述，根據第二實施例之裝置控制器主區段202將當自該主機裝置1接收用於系統控制之一輸入項(L2P Management Entry、L2P Table Cache Entry或Buffer Management Entry)時所使用之優先權定義為優先權1(高)。該裝置控制器主區段202亦將自該主機裝置1接收係使用者資料之一輸入項(Write Buffer Entry)時所使用之優先權定義為優先權0(低)。
在第一實施例之描述中，該通信路徑3之優先權被定義為恆定為0或恆定為1。然而，總而言之，可藉由改變用於系統控制之資料傳送及根據第二實施例之記憶體系統2中之使用者資料之傳送之性質而最佳化資訊處理裝置之效能。
(第三實施例)
現在將描述根據第三實施例之記憶體系統之操作。該第二實施例已結合其中該記憶體系統2取決於資料類型判定用於資料傳送之通信路徑3之優先權之情況加以描述。該第三實施例將結合其中該記憶體系統2基於資料大小判定優先權之一情況加以描述。根據該第三實 施例之記憶體系統之基本組態及操作類似於根據該第一實施例及該第二實施例之上述記憶體系統之基本組態及操作。因此，省略上述該第一實施例及該第二實施例中之上述事物描述及可容易自該第一實施例及該第二實施例想到的事物。
將參考圖21描述圖18中所示之步驟S2501中之操作之另一實例。圖21係圖解說明其中該裝置控制器主區段判定優先權之一程序之一流程圖。
[步驟S2801]
當自該主機裝置1接收到係使用者資料之一輸入項時，該裝置控制器主區段202判定資料大小。
[步驟S2802]
當在步驟2801中判定資料大小大於一預定大小時，該裝置控制器主區段202將自該主機裝置1接收係使用者資料之輸入項(Write Buffer Entry)時所使用之優先權設定為0(低)。
[步驟S2803]
當在步驟2801中判定資料大小小於該預定大小時，該裝置控制器主區段202將自該主機裝置1接收係使用者資料之輸入項(Write Buffer Entry)時所使用之優先權設定為1(高)。
[步驟S2804]
該裝置控制器主區段202設定資料傳送命令(Access UM Buffer)中在步驟S2802或步驟S2803中設定之旗標P。
此外，該裝置控制器主區段202自該主機裝置1讀取該輸入項(Write Buffer Entry)且因此設定資料傳送命令(Access UM Buffer)中之旗標R。
該裝置控制器主區段202經由具有優先權1(高)之第二埠(CPort 1；TC 1)將讀取儲存於該寫入快取區400中且包含資訊(諸如：旗標 R，設定；旗標P；位址及大小(READ，P，WCTagBaseAddr+L' x8K，Size))之一命令(Access UM Buffer)傳輸至該主機裝置1。
根據上述第三實施例，該裝置控制器主區段202在傳輸或接收至少該預定大小之資料時將優先權設定為0(低)。該裝置控制器主區段202在傳輸或接收大小小於該預定大小之資料時將優先權設定為1(高)。
然而，此組態僅僅係闡釋性的。該裝置控制器主區段202在傳輸或接收至少該預定大小之資料時可將優先權設定為1(高)且在傳輸或接收大小小於該預定大小之資料時可將優先權設定為0(低)。
如上所述，該裝置控制器主區段202可基於(例如)待傳輸或接收之資料大小適當地切換優先權(0：低優先權，1：高優先權)。因此，第三實施例可發揮的效果類似於第一實施例及第二實施例中所述之效果。
(第四實施例)
現在將描述根據第四實施例之一記憶體系統之操作。該第三實施例已結合其中該記憶體系統2取決於資料大小判定優先權之情況加以描述。該第四實施例將結合其中該主機裝置1判定優先權之一情況加以描述。根據該第四實施例之記憶體系統之基本組態及操作類似於根據該第一實施例至該第三實施例之上述記憶體系統之基本組態及操作。因此，省略上述該第一實施例至該第三實施例中之上述事物描述及可容易自該第一實施例至該第三實施例想到的事物。
如圖22中所示，例如，該主機裝置1之主機使用區101保存定義程式號碼、程式類型或類似物與優先權之間之關聯之一表。該表僅僅係闡釋性的，且本實施例並不限於此。例如，該表可定義程式之名稱或ID與優先權之間之關聯。參考該表，該CPU 110可基於藉由該CPU 110處理之一程式之名稱、ID或類型導出優先權。
現在將參考圖23描述其中該主機裝置1判定優先權之一操作3000。
[步驟S3001]
該CPU 110獲取對應於待藉由該CPU 110處理之程式之優先權。更具體言之，如上所述，該CPU 110可藉由參照圖22中所示之主機使用區101中保存之表來獲取對應於待藉由該CPU 110處理之程式之名稱、ID、類型或類似物之優先權。
[步驟S3002]
該主機控制器主區段122將藉由該CPU 110讀取之優先權作為優先權資訊供應給該記憶體系統2。因此，當自該主機控制器主區段122接收到該優先權資訊時，該裝置控制器主區段202基於該優先權資訊設定資料傳送命令(Access UM Buffer)中之旗標P。接著，例如，除非該主機控制器主區段122將新的優先權資訊提供給該裝置控制器主區段202，否則該裝置控制器主區段202不會改變該旗標P之所判定設定。
該裝置控制器主區段202經由在優先權1(高)下操作之第二埠(CPort 1；TC 1)將含有至少「旗標P」資訊之資料傳送命令(Access UM Buffer)傳輸至該主機裝置1。
根據上述第四實施例，該主機裝置1基於待藉由該主機裝置1處理之程式判定優先權。因此，該主機裝置1可判定優先權。
(第五實施例)
現在將描述根據一第五實施例之一記憶體系統。該第四實施例已結合其中該主機裝置1判定優先權之情況加以描述。該第五實施例將結合其中取決於即時傳送資料之一裝置是否連接至該主機裝置1來判定優先權之一情況加以描述。換言之，即時傳送資料之裝置係需要該主機裝置1實行即時處理之一裝置。根據本實施例，即時傳送資料 之裝置之一實例係一相機。此外，省略上述該第一實施例至該第四實施例中之上述事物描述及可容易自該第一實施例至該第四實施例想到的事物。
如圖24中所示，在根據該第五實施例之一資訊處理裝置中，一相機4係經由一通信路徑5及該系統記憶體系統2之主機連接配接器201連接至該主機裝置1。此一連接亦被稱為菊鏈連接。此處，菊鏈連接係用以將該相機4連接至該記憶體系統2，但是本實施例無須限於此。例如，可使用星形連接以將該相機4連接至該主機裝置1。
現在將參考圖25描述其中該主機裝置1判定該相機4是否連接至該主機裝置1之一操作之一實例。圖25係圖解說明其中該主機裝置1判定該相機4是否已連接至該主機裝置1之一操作3100之一流程圖。
該CPU 110實行用於檢查連接至該主機裝置1之裝置之一程序(裝置檢查操作)3100。該主機裝置1包含N個(至少為1之一整數)裝置連接端子。換言之，多達N個裝置可連接至該主機裝置1。該CPU 110循序檢查該1至N個端子以判定哪些裝置連接至哪些端子。
[步驟S3101]
首先，為執行檢查哪個裝置連接至一端子n之一檢查操作，該CPU 110將初始值(n：=1)設定為n，使得其可選擇第一端子。如本文所使用之參考符號n指示端子號碼。
[步驟S3102]
接著，該CPU 110將一存在檢查信號傳輸至第n端子。
[步驟S3103]
接著，該CPU 110判定該存在檢查信號被傳輸至其之第n端子是否在預定時間內回覆該存在檢查信號。
[步驟S3104]
在步驟S3103中，若該CPU 110判定甚至在歷時該預定時間之後 該第n端子仍未回覆該存在檢查信號，則該CPU 110判定步驟S3102及S3103是否已重複M(至少為1之一整數)次。此時，若該CPU 110判定步驟S3102及S3103未重複M次，則該CPU 110重複步驟S3102。
[步驟S3105]
在步驟S3104中，若步驟S3102及S3103已重複M(至少為1之一整數)次，則該CPU 110判定該CPU 110將該存在檢查信號傳輸至其之「第n端子」是否係「第N端子」(n=N)。
[步驟S3106]
在步驟S3105中，若該CPU 110判定該CPU 110將該存在檢查信號傳輸至其之「第n端子」並非「第N端子」，則該CPU 110使當前端子號碼「n」加1，且用新的端子號碼「n」重複步驟S3102。
[步驟S3107]
在步驟S3103中，若已在預定時間內自該第n端子接收到對該存在檢查信號之一回覆，則該CPU 110請求連接至該第n端子之裝置回覆將一裝置描述符傳輸至該CPU 110。
[步驟S3108]
該CPU 110判定自該裝置接收之裝置之裝置描述符是否指示一相機。若該CPU 110判定該裝置之裝置描述符並非指示一相機，則該CPU 110轉向步驟S3105。
[步驟S3109]
在步驟S3108中，若該CPU 110判定自該裝置接收之裝置之裝置描述符指示一相機，則該CPU 110將指示該相機4連接至該主機裝置1之裝置資訊儲存在該主機裝置1之主機使用區101中。該CPU 110接著轉向步驟S3105。
[步驟S3110]
在步驟S3105中，若該CPU 110判定「第n端子」係「第N端子」 (n=N)，則該CPU 110將儲存於該主機裝置1之主機使用區101中之裝置資訊傳輸至該記憶體系統2。接著，該CPU 110結束該裝置檢查操作3100。
現在將參考圖26描述其中該裝置控制器主區段判定優先權之一操作3200。
[步驟S3201]
當自該主機裝置1接收到裝置資訊時，該裝置控制器主區段202判定該裝置資訊是否指示該相機4。
[步驟S3202]
在步驟S3201中，若該裝置控制器主區段202判定該裝置資訊係指示該相機4，則該裝置控制器主區段202判定優先權為「低」並清除旗標P(優先權為低)。
[步驟S3203]
在步驟S3201中，若該裝置控制器主區段202判定該裝置資訊並非指示該相機4，則該裝置控制器主區段202判定優先權為「高」並設定旗標P(優先權為高)。
[步驟S3204]
該裝置控制器主區段202設定資料傳送命令(Access UM Buffer)中在步驟S3202或S3203中設定之旗標P。
該裝置控制器主區段202經由在優先權1(高)下操作之第二埠(CPort 1；TC 1)將含有至少「旗標P」資訊之資料傳送命令(Access UM Buffer)傳輸至該主機裝置1。
在上述第五實施例中，若該相機4連接至該主機裝置1，則該裝置控制器主區段202將優先權設定為0(低)。若該相機4並未連接至該主機裝置1，則該裝置控制器主區段202將優先權設定為1(高)。
然而，此僅僅係闡釋性的，且若請求即時處理之一裝置連接至 該主機裝置1，則可實行類似處理。
(第六實施例)
現在將描述根據一第六實施例之一記憶體系統。該第五實施例已結合其中取決於實行即時處理之一裝置是否連接至該主機裝置1判定優先權之情況加以描述。該第六實施例將結合其中取決於該通信路徑3之通信密度判定優先權之一情況加以描述。省略上述該第一實施例至該第五實施例中之上述事物描述及可容易自該第一實施例至該第五實施例想到的事物。
將參考圖27描述根據第六實施例之一資訊處理裝置之一基本組態。根據該第六實施例之主機裝置1量測該通信路徑3之通信密度。更具體言之，例如，在該裝置連接配接器126中提供一計數器127以量測通信密度，即，在給定時間期間該通信路徑3上傳輸及接收之封包數目(或總封包大小)。該計數器127接著供應該通信密度至該裝置控制器主區段202。
將參考圖28描述其中該裝置控制器主區段判定優先權之一操作3300。
[步驟S3301]
當自該主機裝置1接收到該通信路徑3之通信密度之後，該裝置控制器主區段202判定通信密度是否等於或高於一預定密度T。
[步驟S3302]
在步驟S3301中，若該裝置控制器主區段202判定通信密度等於或高於該預定密度T，則該裝置控制器主區段202判定優先權為「低」並清除旗標P(優先權為低)。
[步驟S3303]
在步驟S3301中，若該裝置控制器主區段202判定通信密度低於該預定密度T，則該裝置控制器主區段202判定優先權為「高」並設定 旗標P(優先權為高)。
[步驟S3304]
該裝置控制器主區段202設定資料傳送命令(Access UM Buffer)中在步驟S3302或S3303中設定之旗標P。
該裝置控制器主區段202經由在優先權1(高)下操作之第二埠(CPort 1；TC 1)將含有至少「旗標P」資訊之資料傳送命令(Access UM Buffer)傳輸至該主機裝置1。
根據上述第六實施例，若該通信路徑3之通信密度等於或高於該預定密度，則該裝置控制器主區段202將優先權設定為0(低)。若該通信路徑3之通信密度低於該預定密度，則該裝置控制器主區段202將優先權設定為1(高)。
根據第六實施例，在該裝置連接配接器126中提供該計數器127以量測該通信路徑3之通信密度。然而，本發明無須限於此。可量測該通信路徑3之通信密度之任何構件可適用於本實施例。
(修改)
結合該第一實施例中所述之操作，當請求一資料傳送時，該記憶體系統2將用於對應的資料傳送之通信路徑3之優先權恆定地維持為0或1。然而，該裝置控制器主區段202可基於一預定條件適當地切換優先權(0：低優先權，1：高優先權)。
此外，根據上述第三實施例，該記憶體系統2基於資料大小判定該通信路徑3之優先權。然而，如第二實施例中所述，該記憶體系統2可將資料類型及大小二者納入考慮來判定優先權。
此外，上述實施例可適當地組合在一起。具體言之，第五實施例與第六實施例可組合在一起。
此外，已使用UFS記憶體裝置描述該等實施例。然而，本發明並不限於UFS記憶體裝置。假設(例如)記憶體系統係基於一用戶端伺服 器模型，則可使用任何記憶體系統。更具體言之，假設記憶體系統容許將如上所述之此旗標資訊(旗標R、旗標W、旗標P等等)添加至命令，則任何記憶體系統皆係可適用的。
此外，已使用UFS記憶體裝置描述該等實施例。然而，類似於UFS記憶體裝置操作之任何半導體記憶體裝置亦可適用於其他記憶體卡、記憶體裝置、內部記憶體或類似物，且發揮的有利效果可類似於第一實施例及第二實施例。此外，該快閃記憶體210並不限於NAND快閃記憶體，反而可為任何其他半導體記憶體。
雖然已描述某些實施例，但是此等實施例僅藉由實例方式呈現且並不旨在限制本發明之範疇。實際上，本文中所述之新穎的實施例可以多種其他形式具體實施；此外，在不脫離本發明之精神之情況下可對本文中所述之實施例之形式作出各種省略、替代及改變。隨附申請範圍及其等等效物旨在涵蓋屬於本發明之範疇及精神之此等形式或修改。

Claims (17)

  1. 一種資訊處理裝置，其包括一主機裝置、具有一非揮發性半導體記憶體之一半導體記憶體裝置，及連接該主機裝置與該半導體記憶體裝置之一通信路徑，其中該主機裝置包括：一第一儲存區段；及一第一控制區段，其連接至該第一儲存區段及該通信路徑且控制該第一儲存區段，該通信路徑包括：複數個埠，其等各自被指派一訊務等級，該半導體記憶體裝置包括：一第二控制區段，其連接至該通信路徑且經組態以傳輸含有指示一優先權之一第一旗標之一第一命令，該第一旗標基於傳輸至該第一儲存區段或自該第一儲存區段接收之一資料之一類型或大小而加以判定，當接收到該第一命令時，該第一控制區段經由被指派與藉由包含於該第一命令中之該第一旗標所指示之該優先權對應之訊務等級之埠實行該第一儲存區段與該第二控制區段之間之傳輸及接收。
  2. 如請求項1之裝置，其中該第一控制區段產生一第二命令，及當自該第一控制區段接收到該第二命令時，該第二控制區段將繼該第二命令之後之該第一命令傳輸至該第一控制區段。
  3. 如請求項1之裝置，其中上述訊務等級包含一第一優先權及高於該第一優先權之一第二優先權。
  4. 如請求項1之裝置，其中該第二控制區段在該第一命令中包含指示一後續操作自該第一儲存區段讀取資料之一第二旗標或指示該後續操作將資料寫入至該第一儲存區段之一第三旗標。
  5. 一種資訊處理裝置，其包括一主機裝置、具有一非揮發性半導體記憶體之一半導體記憶體裝置，及連接該主機裝置與該半導體記憶體裝置之一通信路徑，其中該主機裝置包括：一第一儲存區段；及一第一控制區段，其連接至該第一儲存區段及該通信路徑且控制該第一儲存區段，該通信路徑包括：複數個埠，其等各自被指派一訊務等級，該半導體記憶體裝置包括：一第二控制區段，其連接至該通信路徑且經組態以傳輸含有指示一優先權之一第一旗標之一第一命令，該第一旗標基於自該主機裝置傳輸之一第一資訊而加以判定，當接收到該第一命令時，該第一控制區段經由對應於基於包含於該第一命令中之該第一旗標之該優先權之埠實行該第一儲存區段與該第二控制區段之間之傳輸及接收。
  6. 如請求項5之裝置，其中上述訊務等級包含一第一優先權及高於該第一優先權之一第二優先權。
  7. 如請求項5之裝置，其中該主機裝置基於待藉由該主機裝置執行之一程式判定該優先權且將該優先權作為第一資訊供應給該第二控制區段。
  8. 如請求項5之裝置，其中該主機裝置基於待藉由該主機裝置執行之一程式之一類型、一名稱或一ID判定該優先權，及 將該優先權作為該第一資訊供應給該第二控制區段。
  9. 如請求項8之裝置，其中該第一儲存區段進一步包括其中設定該優先權與待藉由該主機裝置執行之該程式之該類型、名稱或ID之間之一關聯之一表，及參考該表，基於待藉由該主機裝置執行之該程式之該類型、名稱或ID判定該優先權。
  10. 如請求項5之裝置，其中該主機裝置識別連接至該主機裝置之裝置類型且將該識別之一結果作為該第一資訊供應給該半導體記憶體裝置。
  11. 如請求項6之裝置，其中當該第二控制區段基於該第一資訊判定實行即時處理之一裝置連接至該主機裝置時，該第二控制區段將含有判定該優先權係低於該第二優先權之該第一優先權之一第一旗標之一第一命令傳輸至該第一控制區段。
  12. 如請求項11之裝置，其中實行即時處理之該裝置係一相機。
  13. 如請求項6之裝置，其中該主機裝置量測該通信路徑之一通信密度且將該量測之一結果作為該第一資訊供應給該第二控制區段。
  14. 如請求項13之裝置，其中該通信密度係在一預定時間期間傳輸通過該通信路徑之封包數目或該等封包之各者之一大小。
  15. 如請求項13之裝置，其中當該第二控制區段基於該第一資訊判定該通信密度等於或高於一預定值時，該第二控制區段將含有判定該優先權係低於該第二優先權之該第一優先權之一第一旗標之一第一命令傳輸至該第一控制區段。
  16. 如請求項13之裝置，其中該主機裝置進一步包括量測該通信路徑之該通信密度之一計數器。
  17. 一種包括一非揮發性半導體記憶體且可經由一通信路徑連接至 一主機裝置之記憶體系統，該記憶體系統包括：一第二控制區段，其連接至該通信路徑且經組態以傳輸含有指示優先權之一第一旗標之一第一命令，該第一旗標基於傳輸至該主機裝置之一第一儲存區段或自該第一儲存區段接收之一資料之一類型或大小而加以判定，其中該第二控制區段經由被指派對應於藉由包含於該第一命令中之該第一旗標所指示之該優先權之一訊務等級之一埠接收藉由該第一命令所指示之資料。
TW102109101A 2012-09-07 2013-03-14 資訊處理裝置及記憶體系統 TWI490785B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012197829A JP5826728B2 (ja) 2012-09-07 2012-09-07 情報処理装置

Publications (2)

Publication Number Publication Date
TW201411491A TW201411491A (zh) 2014-03-16
TWI490785B true TWI490785B (zh) 2015-07-01

Family

ID=48289576

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102109101A TWI490785B (zh) 2012-09-07 2013-03-14 資訊處理裝置及記憶體系統

Country Status (7)

Country Link
US (1) US20150177985A1 (zh)
EP (1) EP2893456A1 (zh)
JP (1) JP5826728B2 (zh)
KR (1) KR20150052040A (zh)
CN (1) CN104603767A (zh)
TW (1) TWI490785B (zh)
WO (1) WO2014038222A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI710905B (zh) * 2019-05-06 2020-11-21 慧榮科技股份有限公司 資料儲存裝置及邏輯至物理位址映射表之載入方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108345546B (zh) * 2017-05-09 2019-09-20 清华大学 用于确定处理器操作的方法及装置
WO2019026136A1 (ja) * 2017-07-31 2019-02-07 三菱電機株式会社 情報処理装置および情報処理方法
KR20190074677A (ko) 2017-12-20 2019-06-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4901230A (en) * 1983-04-25 1990-02-13 Cray Research, Inc. Computer vector multiprocessing control with multiple access memory and priority conflict resolution method
US20090240902A1 (en) * 2008-03-19 2009-09-24 Hitachi, Ltd. Computer system and command execution frequency control method
TW201235843A (en) * 2011-02-02 2012-09-01 Micron Technology Inc Control arrangements and methods for accessing block oriented nonvolatile memory

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155854A (en) * 1989-02-03 1992-10-13 Digital Equipment Corporation System for arbitrating communication requests using multi-pass control unit based on availability of system resources
US7100002B2 (en) * 2003-09-16 2006-08-29 Denali Software, Inc. Port independent data transaction interface for multi-port devices
EP1905191B1 (en) * 2005-07-20 2014-09-03 Verimatrix, Inc. Network user authentication system and method
JP4984503B2 (ja) * 2005-11-28 2012-07-25 富士通株式会社 携帯端末装置およびソフトウェアインストール方法
JP2010135672A (ja) * 2008-12-08 2010-06-17 Toshiba Corp 半導体記憶装置の製造方法
EP2296091A1 (en) * 2009-09-14 2011-03-16 Nxp B.V. Servicing low-latency requests ahead of best-effort requests
CN101882116A (zh) * 2010-06-13 2010-11-10 中兴通讯股份有限公司 音频传输的实现方法及移动终端
US20120158839A1 (en) * 2010-12-16 2012-06-21 Microsoft Corporation Wireless network interface with infrastructure and direct modes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4901230A (en) * 1983-04-25 1990-02-13 Cray Research, Inc. Computer vector multiprocessing control with multiple access memory and priority conflict resolution method
US20090240902A1 (en) * 2008-03-19 2009-09-24 Hitachi, Ltd. Computer system and command execution frequency control method
TW201235843A (en) * 2011-02-02 2012-09-01 Micron Technology Inc Control arrangements and methods for accessing block oriented nonvolatile memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI710905B (zh) * 2019-05-06 2020-11-21 慧榮科技股份有限公司 資料儲存裝置及邏輯至物理位址映射表之載入方法

Also Published As

Publication number Publication date
TW201411491A (zh) 2014-03-16
CN104603767A (zh) 2015-05-06
JP5826728B2 (ja) 2015-12-02
KR20150052040A (ko) 2015-05-13
WO2014038222A1 (en) 2014-03-13
JP2014052908A (ja) 2014-03-20
EP2893456A1 (en) 2015-07-15
US20150177985A1 (en) 2015-06-25

Similar Documents

Publication Publication Date Title
US10628319B2 (en) Methods for caching and reading data to be programmed into a storage unit and apparatuses using the same
TWI459201B (zh) Information processing device
JP6021759B2 (ja) メモリシステムおよび情報処理装置
TWI515559B (zh) 資訊處理裝置
JP5090819B2 (ja) メモリーカード及び該データ格納方法
TWI490785B (zh) 資訊處理裝置及記憶體系統
TWI626540B (zh) 一般及垃圾回收的資料存取方法以及使用該方法的裝置
CN120958427A (zh) 用于NVMe命令中的有效载荷提取的优化
KR102798811B1 (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
CN112148626A (zh) 压缩数据的存储方法及其存储设备
US11989451B2 (en) Method of operating a memory controller in which commands are stored in urgent or normal queues based on priority. a nonvolatile memory device including a buffer selector and a storage device thereof
KR101175250B1 (ko) 낸드 플래시 메모리 장치와 그의 컨트롤러 및 이들의 라이트 오퍼레이션 방법
JP4985108B2 (ja) データ記憶装置およびその制御方法
JP2006277736A (ja) 不揮発性記憶装置の書込み方法
CN118642983A (zh) 存储器系统和在与主机通信的存储器系统中根据来自主机的请求执行过程的方法
CN111488298A (zh) 优化nvm接口命令执行顺序的方法与装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees