TWI488285B - 集成一個電容的雙金屬氧化物半導體場效應電晶體 - Google Patents

Description

集成一個電容的雙金屬氧化物半導體場效應電晶體

本發明一般涉及一種金屬氧化物半導體場效應電晶體，更為確切的說，本發明涉及一種集成有一個電容的金屬氧化物半導體場效應電晶體及其製備方法。

在功率裝置中，通常於DC-DC功率切換的電源和地極(GND)之間連接一個旁路電容。工作電路電流存在脈動，例如數位電路的同步頻率，易於造成電源電壓的脈動，這是一種交流雜訊，小容量的無極電容可以把這種雜訊旁路到地；另，電子產品的工作電壓正在不斷降低，這就要求DC-DC變換器具有低電壓、大電流輸出，DC-DC變換器中，常利用一電容器作為濾波電容，為了提高穩定性，上述電容對於改善裝置的性能至關重要。

一種在DC-DC轉換器中集成電容的設計方案是，於一晶片封裝結構中同時將一個獨立的電容和一個金屬氧化物半導體場效應管(MOSFET)通過環氧類樹脂塑封在一起，電容並非直接和MOS場效應管集成，而是獨立存在的。MOS場效應管和電容的電性連接方式，依賴於將形成有MOS場效應管的晶圓顆粒通過鍵合金線而連接耦合到電容，或是將電容接地(GND)。

一種在包含一低端MOSFET和一高端MOSFET的雙MOSFET中 集成電容的設計方案，參見第1A圖所示，第1A圖中N型的高端MOSFET1的源極S₁連接N型的低端MOSFET2的漏極D₂，高端MOSFET1的漏極D₁和低端MOSFET2的源極S₂之間連接有一電容3。

相應的，第1B圖的晶片結構示意圖即是先前技術中第1A圖的電路結構圖對應的低端MOSFET和高端MOSFET集成在一個晶片內並組合一個電容的晶片結構示意圖。第1B圖中的晶圓顆粒10構成第1A圖中高端MOSFET1，第1B圖中的晶圓顆粒20構成第1A圖中低端MOSFET2。晶圓顆粒10的尺寸(Die Size)小於晶圓顆粒20的尺寸，晶圓顆粒10堆疊在晶圓顆粒20上，晶圓顆粒10與晶圓顆粒20的封裝方式為迭層晶片封裝(Stack Die Assembly)，晶圓顆粒20黏合在金屬的引線框架30上。其中，晶圓顆粒10的柵極鍵合區11通過柵極鍵合線11a連接到柵極引腳11b上；晶圓顆粒10的源極鍵合區12通過鍵合線12a連接到引線框架30上；位於晶圓顆粒10底部的漏極(未示出)通過導電銀漿(Epoxy)黏合至漏極金屬層13上，同時，漏極金屬層13通過鍵合線13a連接到漏極引腳13b上。漏極金屬層13的尺寸大於晶圓顆粒10的尺寸。其中，晶圓顆粒20的柵極鍵合區21通過柵極鍵合線21a連接到柵極引腳21b上；晶圓顆粒20的源極金屬層22設置有一源極鍵合區22a，源極鍵合區22a通過鍵合線22b連接到源極引腳22c上；位於晶圓顆粒20底部的漏極(未示出)通過導電銀漿(Epoxy)黏合至引線框架30上，繼而，晶圓顆粒20的漏極與晶圓顆粒10的源極鍵合區12電性連接。其中，晶圓顆粒10的漏極金屬層13與晶圓顆粒20的源極金屬層22之間有一層電介質層(未示出)並依此而粘合連接在一起，漏極金屬層13與源極金屬層22的該結構雖可作為一個電容而存在，遺憾的是，其電容值不足以滿足功率裝置的實際需求，如果需要再增加極金屬層13與源極金屬層22之間的電容值，則需要在源極引腳22c(即第1A圖中低端MOSFET的源極S₂)與漏極引腳13b(即第1A圖中高端MOSFET的漏極D₁)之間額外連接外置電容。然，一個事實是，用於連接電容的鍵合金線或是其他外在的引合線，帶來的負面效應是離散的電感，這對MOSFET的開關速度有著 重大影響。

參見附圖第1C及1D圖集成一高端MOSFET和一低端MOSFET的雙MOSFET的示例。其包含一低端MOSFET和一高端MOSFET的雙MOSFET的設計和製備可參考美國專利申請US 2008/0067584 A1。具體而言，其中，第1C、1D圖是採用的以一個iT-FET裝置起頂部FET裝置功能及一個肖特基FET裝置起底部裝置功能的集成組合式降壓變流器的截面圖和電路圖；該iT-FET裝置和肖特基FET支撐在共同的基底150上，後者起it-FET裝置的源極和肖特基FET裝置的漏極的功能。該肖特基FET裝置包括被接近頂面的源區145'圍繞的槽溝門極120'，又包圍在體區110內。源區145'跟源極金屬層170'電接觸。該肖特基FET裝置的槽溝門極120'被襯墊了門極氧化物層125'並且跟門極金屬180'電連接。而本申請提供了雙金屬氧化物半導體場效應電晶體集成一個電容的範例。

另一方面，晶圓顆粒來源於晶圓(Wafer)的切割，作為減小晶圓顆粒襯底電阻或是其他期望減薄晶圓的需求，晶片製造工藝中與其極其相關的晶圓背部研磨(Wafer Backside Grinding)的工藝控制極其重要，當期盼晶圓背部減得更薄時，晶圓或是晶圓顆粒也就更容易破碎。進一步而言，薄的晶圓顆粒通過裝片(Die Attach)至引線框架(Leadframe)或是PCB之類的基板(Substrate)上的工藝步驟中，容易產生晶圓顆粒碎裂(Die Crack)以致晶片功能性失效，而這不是我們希望看到的。

鑒於此，為了突破上述侷限和難題，本發明的一個方面就在於提出了一種集成一個電容的一MOS場效應電晶體，具有的電容直接集成在MOS場效應電晶體上，同時藉以集成電容作為增強MOS場效應電晶體自身機械強度的一個有效方式。

本發明提供一種集成一個電容的雙MOS場效應電晶體，雙MOS場效應電晶體集成有一個旁路電容，其中：於一矽片襯底頂面上設置有構 成第一電晶體柵極電極的第一柵極金屬層及構成第一電晶體漏極電極的漏極金屬層，和構成第二電晶體柵極電極的第二柵極金屬層及構成第二電晶體源極電極的源極金屬層；矽片襯底頂面上方設置有平行於矽片襯底的包含數個第一類電容極板和數個第二類電容極板的多層電容極板，且在矽片襯底頂面與矽片襯底頂面上方的一塊電容極板間以及在相鄰的兩塊電容極板間填充有電介質層；第一類電容極板和第二類電容極板相互交替間隔配置，且第一類電容極板均與漏極金屬層電性連接用於構成所述旁路電容的一個電極，第二類電容極板均與源極金屬層電性連接用於構成所述旁路電容的另一個電極。

上述的集成一個電容的雙MOS場效應電晶體，其中，第一電晶體的源極形成於所述矽片襯底的底面，第一電晶體的漏極、柵極形成於矽片襯底頂面；第二電晶體的漏極形成於所述矽片襯底的底面，第二電晶體的源極、柵極形成於矽片襯底頂面。

上述的集成一個電容的雙MOS場效應電晶體，其中，任意一層所述的電容極板所在的層面均在所述第一柵極金屬層上方設有一第一層迭柵極金屬層；其中，第一層迭柵極金屬層用於與所述第一柵極金屬層電性連接以將第一電晶體的柵極導出。

上述的集成一個電容的雙MOS場效應電晶體，其中，任意一層所述的電容極板所在的層面均在所述第二柵極金屬層上方設有一第二層迭柵極金屬層；其中，第二層迭柵極金屬層用於與所述第二柵極金屬層電性連接以將第二電晶體的柵極導出。

上述的集成一個電容的雙MOS場效應電晶體，其中，所述漏極金屬層設有一第一延伸結構，且任意一層所述的電容極板所在的層面均在所述第一延伸結構上方設有一第一層迭延伸結構；其中，第一層迭延伸結構用於與所述第一延伸結構電性連接以將第一電晶體漏極導出。

上述的集成一個電容的雙MOS場效應電晶體，所述源極金屬層設 有一第二延伸結構，且任意一層所述的電容極板所在的層面均在所述第二延伸結構上方設有一第二層迭延伸結構；第二層迭延伸結構用於與所述第二延伸結構電性連接以將第二電晶體源極導出。

上述的集成一個電容的雙MOS場效應電晶體，在相鄰第一層迭延伸結構間的電介質層中及在靠近第一延伸結構的第一層迭延伸結構與第一延伸結構間的電介質層中設有多個通孔，並通過注入通孔中的金屬將第一層迭延伸結構與第一電晶體的漏極電性連接。

上述的集成一個電容的雙MOS場效應電晶體，在相鄰第二層迭延伸結構間的電介質層中及在靠近第二延伸結構的第二層迭延伸結構與第二延伸結構間的電介質層中設有多個通孔，並通過注入通孔中的金屬將第二層迭延伸結構與第二電晶體的源極電性連接。

上述的集成一個電容的雙MOS場效應電晶體，其中，第一類電容極板與第二類電容極板縱向交錯配置，用於在相鄰的第二類電容極板間的第一類電容極板所在的層面中設置絕緣於第一類電容極板的第二類連接層；在第二類電容極板與第二類連接層之間及源極金屬層與靠近源極金屬層的第二類電容極板之間的電介質層中設置通孔，並通過注入通孔中的金屬將第二類電容極板相互電性連接，同時將第二類電容極板與源極金屬層電性連接。

上述的集成一個電容的雙MOS場效應電晶體，其中，第一類電容極板與第二類電容極板縱向交錯配置，用於在相鄰的第一類電容極板間及第一類電容極板與漏極金屬層間的第二類電容極板所在的層面中設置絕緣於第二類電容極板的第一類連接層；在第一類電容極板與第一類連接層之間及漏極金屬層與靠近漏極金屬層的第一類連接層之間的電介質層中設置通孔，並通過注入通孔中的金屬將第一類電容極板相互電性連接，同時將第一類電容極板與漏極金屬層電性連接。

上述的集成一個電容的雙MOS場效應電晶體，其中，任意一層所 述的第一類電容極板均與該層第一類電容極板所在層面的第一層迭延伸結構連接。

上述的集成一個電容的雙MOS場效應電晶體，其中，所述源極金屬層設有一第二延伸結構，且任意一層所述的電容極板所在的層面均在所述第二延伸結構上方設有一第二層迭延伸結構，其中任意一層所述的第一類電容極板均與該層第一類電容極板所在層面的第二層迭延伸結構分割絕緣。

上述的集成一個電容的雙MOS場效應電晶體，其中，任意一層所述的第二類電容極板均與該層第二類電容極板所在層面的第二層迭延伸結構連接。

上述的集成一個電容的雙MOS場效應電晶體，其中，所述漏極金屬層設有一第一延伸結構，且任意一層所述的電容極板所在的層面均在所述第一延伸結構上方設有一第一層迭延伸結構，其中任意一層所述的第二類電容極板均與該層第二類電容極板所在層面的第一層迭延伸結構分割絕緣。

上述的集成一個電容的雙MOS場效應電晶體，其中，第一柵極金屬層、漏極金屬層、源極金屬層、第二柵極金屬層通過分割區相互分割隔離，且分割區填充有電介質；任意一層電容極板所在的層面均包含絕緣分割區且絕緣分割區均填充有電介質。

上述的集成一個電容的MOS場效應電晶體，其中，第一電晶體為一高端MOS場效應電晶體，第二電晶體為一低端MOS場效應電晶體。

本發明還提供一種在雙MOS場效應電晶體上集成一個電容的方法，包括以下步驟：於第一電晶體、第二電晶體所在的矽片襯底頂面上多次沉積電介質層和多次沉積金屬層，以形成矽片襯底頂面上電介質層與金屬層交替的多層電介質層與多層金屬層；其中，沉積電介質層後對電介質層進行蝕刻，用於形成電介質層中的多個通孔；其中，沉積金屬層後對金 屬層進行蝕刻分割，用於將金屬層分割成不同的金屬區域，一部分金屬區域形成電容極板，且沉積金屬層的同時還利用金屬填充電介質層中所包含的通孔；任意一層金屬層蝕刻分割後均形成該金屬層所在層面的第一層迭延伸結構和第二層迭延伸結構，以及第一層迭柵極金屬層和第二層迭柵極金屬層。

上述的方法，其中，矽片襯底頂面包含構成第一電晶體漏極電極的漏極金屬層、構成第一電晶體柵極電極的第一柵極金屬層，構成第二電晶體源極電極的源極金屬層、構成第二電晶體柵極電極的第二柵極金屬層；漏極金屬層包含一個第一延伸結構，源極金屬層包含一個第二延伸結構。

上述的方法，其中，所述第一層迭延伸結構位於所述第一延伸結構上方，所述第二層迭延伸結構位於所述第二延伸結構上方；以及所述第一層迭柵極金屬層位於所述第一柵極金屬層上方，所述第二層迭柵極金屬層位於所述第二柵極金屬層上方。

上述的方法，其中，所述多層金屬層蝕刻分割後形成位於不同層面的包含數個第一類電容極板和數個第二類電容極板的多層電容極板；第一類電容極板和第二類電容極板相互交替間隔配置。

上述的方法，其中，多層金屬層蝕刻分割後在相鄰的第二類電容極板間的第一類電容極板所在的層面中形成有絕緣於第一類電容極板的第二類連接層；蝕刻電介質層在第二類電容極板與第二類連接層之間的電介質層中蝕刻出多個通孔，並通過注入第二類電容極板與第二類連接層之間的電介質層中通孔中的金屬將第二類電容極板相互電性連接。

上述的方法，其中，多層金屬層蝕刻分割後在相鄰的第一類電容極板間及第一類電容極板與漏極金屬層間的第二類電容極板所在的層面中形成有絕緣於第二類電容極板的第一類連接層；蝕刻電介質層在第一類電容極板與第一類連接層之間及漏極金屬層與靠近漏極金屬層的第一類連接 層之間的電介質層中蝕刻出多個通孔，並通過注入第一類電容極板與第一類連接層之間電介質層中的通孔中的金屬將第一類電容極板相互電性連接，通過注入靠近漏極極金屬層的第一類連接層與漏極金屬層間之間電介質層中的通孔中的金屬將第一類連接層與漏極金屬層電性連接。

上述的方法，其中，蝕刻電介質層在源極金屬層與靠近源極金屬層的第二類電容極板之間的電介質層中蝕刻出多個通孔，並通過注入源極金屬層與靠近源極金屬層的第二類電容極板之間電介質層中的通孔中的金屬將第二類電容極板與源極金屬層電性連接。

上述的方法，其中，蝕刻電介質層在相鄰的第一層迭延伸結構之間及靠近第一延伸結構的第一層迭延伸結構與第一延伸結構之間的電介質層中蝕刻出多個通孔，通過注入相鄰的第一層迭延伸結構之間及靠近第一延伸結構的第一層迭延伸結構與第一延伸結構之間的電介質層中的通孔中的金屬將相鄰的第一層迭延伸結構電性連接，同時將第一層迭延伸結構與第一延伸結構電性連接。

上述的方法，其中，蝕刻電介質層在相鄰的第二層迭延伸結構之間及靠近第二延伸結構的第二層迭延伸結構與第二延伸結構之間的電介質層中蝕刻出多個通孔，通過注入相鄰的第二層迭延伸結構之間及靠近第二延伸結構的第二層迭延伸結構與第二延伸結構之間的電介質層中的通孔中的金屬將相鄰的第二層迭延伸結構電性連接，同時將第二層迭延伸結構與第二延伸結構電性連接。

上述的方法，其中，蝕刻電介質層在相鄰的第一層迭柵極金屬層之間及靠近第一柵極金屬層的第一層迭柵極金屬層與第一柵極金屬層之間的電介質層中蝕刻出多個通孔，通過注入相鄰的第一層迭柵極金屬層之間及靠近第一柵極金屬層的第一層迭柵極金屬層與第一柵極金屬層之間的電介質層中的通孔中的金屬將相鄰的第一層迭柵極金屬層電性連接，同時將第一層迭柵極金屬層與第一柵極金屬層電性連接。

上述的方法，其中，蝕刻電介質層在相鄰的第二層迭柵極金屬層之間及靠近第二柵極金屬層的第二層迭柵極金屬層與第二柵極金屬層之間的電介質層中蝕刻出多個通孔，通過注入相鄰的第二層迭柵極金屬層之間及靠近第二柵極金屬層的第二層迭柵極金屬層與第二柵極金屬層之間的電介質層中的通孔中的金屬將相鄰的第二層迭柵極金屬層電性連接，同時將第二層迭柵極金屬層與第二柵極金屬層電性連接。

上述的方法，任意一層所述的第一類電容極板均與該層第一類電容極板所在層面的第一層迭延伸結構連接，且與該層第一類電容極板所在層面的第二層迭延伸結構分割絕緣。

上述的方法，任意一層所述的第二類電容極板均與該層第二類電容極板所在層面的第二層迭延伸結構連接，且與該層第二類電容極板所在層面的第一層迭延伸結構分割絕緣。

上述的方法，其中，漏極金屬層、第一柵極金屬層、源極金屬層、第二柵極金屬層通過分割區相互分割隔離，沉積電介質層用於在分割區填充電介質；沉積電介質層用於將蝕刻分割金屬層所形成的絕緣分割區填充電介質。本領域的技術人員閱讀以下較佳實施例的詳細說明，並參照附圖之後，本發明的這些和其他方面的優勢無疑將顯而易見。

GND‧‧‧電容接地

S₁/S₂‧‧‧源極

D₁/D₂‧‧‧漏極

10/20‧‧‧晶圓顆粒

11/21‧‧‧柵極鍵合區

11a/21a‧‧‧柵極鍵合線

11b/21b‧‧‧柵極引腳

12/22a‧‧‧源極鍵合區

12a/13a/22b‧‧‧鍵合線

13/531/631/103/1130‧‧‧漏極金屬層

13b‧‧‧漏極引腳

22/130/170’/230/330/430/53/632/730/93/104/1140‧‧‧源極金屬層

22c‧‧‧源極引腳

30‧‧‧引線框架

10/200/300/400‧‧‧MOS場效應電晶體

110/210/310/410/510/610/710/810/910/1010/1110‧‧‧矽片襯底

120/220/320/420/720/920‧‧‧柵極金屬層

120’‧‧‧槽溝門極

120a/220a/320a/420a‧‧‧層迭柵極金屬層

120b/140b/150b/220b/240b/250b/320b/340b/350b/420b/435b/450b/521b//522b/535b/536b/540b/550b/621b/622b/635b/636b‧‧‧金屬

135/235/335/435‧‧‧延伸結構

135a/235a/335a/435a‧‧‧層迭延伸結構

140/240/340/440/540/640‧‧‧第一類電容極板

140a/240a/340a/540a‧‧‧第一類連接層

145’‧‧‧源區

150/250/350/450/550/650‧‧‧第二類電容極板

150a/250a/350a/450a/550a‧‧‧第二類連接層

180’‧‧‧門極金屬

500/600‧‧‧雙MOS場效應電晶體

521/1020/1120‧‧‧第一柵極金屬層

521a/621a‧‧‧第一層迭柵極金屬層

522/6/1150‧‧‧第二柵極金屬層

522a/622a‧‧‧第二層迭柵極金屬層

535‧‧‧第一延伸結構

535a/635a‧‧‧第一層迭延伸結構

536/636‧‧‧第二延伸結構

536a/636a‧‧‧第二層迭延伸結構

711/713/715/811/813/815/817/911/913/915/1011/1013/1015/1111/1113/1115‧‧‧多次沉積電介質層

711a713a/715a/811a/813a/815a/817a/911a/913a/915a/1011a/1013a/1015a/1111a/1113a/1115a‧‧‧通孔

712/714/716/812/814/816/818/912/914/916/1012/1014/1016/1112/1114/1116‧‧‧多次沉積金屬層

712a/712b/712c/714a/714b/714c/716a/716b/812a/812b/814a/814b/814c/816a/816b/816c/818a/818b/912a/912b/914a/914b/914c/916a/916b/1012a/1012b/1012c/1012d/1014a/1014b/1014c/1014d/1016a/1016b/1016c/1112a/1112b/1112c/1114a/1114b/1114c/1116a/1116b/1116c‧‧‧金屬區域

725/925/1025/1125‧‧‧分割區

參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅用於說明和闡述，並不構成對本發明範圍的限制。

第1A圖是一低端MOSFET和一高端MOSFET連接一個電容的電路結構示意圖。

第1B圖是先前技術中對應於第1A圖中電路圖的低端MOSFET和高端MOSFET集成在一個晶片內組合一個電容的晶片俯視結構示意圖。

第1C圖、第1D圖分別是US 2008/0067584 A1中採用的以一個iT-FET 裝置起頂部FET裝置功能及一個肖特基FET裝置起底部裝置功能的集成組合式降壓變流器的截面圖和電路圖。

第2A圖是本發明的實施例一的立體結構示意圖。

第2B圖是本發明的實施例一立體結構示意圖中相對應的矽片襯底頂面的柵極金屬層、源極金屬層及源極金屬層的延伸結構的平面示意圖。

第2C-2F圖是本發明的實施例一立體結構示意圖中相對應的自下而上的每一層電容極板所在的層面的平面示意圖。

第3A圖是本發明的實施例二的立體結構示意圖。

第3B圖是本發明的實施例二立體結構示意圖中相對應的矽片襯底頂面的柵極金屬層、源極金屬層及源極金屬層的延伸結構的平面示意圖。

第3C-3F圖是本發明的實施例二立體結構示意圖中相對應的自下而上的每一層電容極板所在的層面的平面示意圖。

第4A圖是本發明的實施例三的立體結構示意圖。

第4B圖是本發明的實施例三立體結構示意圖中相對應的矽片襯底頂面的柵極金屬層、源極金屬層及源極金屬層的延伸結構的平面示意圖。

第4C-4E圖是本發明的實施例三立體結構示意圖中相對應的自下而上的每一層電容極板所在的層面的平面示意圖。

第5A-1圖是本發明的實施例四的前側立體結構示意圖。

第5A-2圖是本發明的實施例四的後側立體結構示意圖。

第5B圖是本發明的實施例四立體結構示意圖中相對應的矽片襯底頂面的柵極金屬層、源極金屬層及源極金屬層的延伸結構的平面示意圖。

第5C-5E圖是本發明的實施例四立體結構示意圖中相對應的自下而上的每一層電容極板所在的層面的平面示意圖。

第6A-1圖是本發明的實施例五的前側立體結構示意圖。

第6A-2圖是本發明的實施例五的後側立體結構示意圖。

第6B圖是本發明的實施例五立體結構示意圖中相對應的矽片襯底頂面的柵極金屬層、源極金屬層及源極金屬層的延伸結構的平面示意圖。

第6C-6E圖是本發明的實施例五立體結構示意圖中相對應的自下而上 的每一層電容極板所在的層面的平面示意圖。

第7A-1圖是本發明的實施例六的前側立體結構示意圖。

第7A-2圖是本發明的實施例六的後側立體結構示意圖。

第7B圖是本發明的實施例六立體結構示意圖中相對應的矽片襯底頂面的柵極金屬層、源極金屬層及源極金屬層的延伸結構的平面示意圖。

第7C-7E圖是本發明的實施例六立體結構示意圖中相對應的自下而上的每一層電容極板所在的層面的平面示意圖。

第8A-8L圖是實現本發明的實施例一、三的製備方法。

第9圖是實現本發明的實施例二的製備方法。

第10圖是實現本發明的實施例四的製備方法。

第11圖是實現本發明的實施例五的製備方法。

第12圖是實現本發明的實施例六的製備方法。

根據本發明的申請專利範圍和發明內容所公開的內容，本發明的技術方案具體如下所述：

實施例一：

參見第2A圖(立體結構示意圖)、第2B-2F圖(立體結構示意圖中相對應的自下而上的每一層電容極板所在的層面的平面示意圖)所示，於一矽片襯底110頂面上設置有構成低端(Low Side)的MOS場效應電晶體100柵極電極(記作第二電極)的柵極金屬層120(記作第二電極金屬層)，及構成MOS場效應電晶體100源極電極(記作第一電極)的源極金屬層130(記作第一電極金屬層)，源極金屬層130包含一延伸結構135。MOS場效應電晶體100的漏極(未示出)形成於矽片襯底110的底面，MOS場效應電晶體100的源極(未示出)、柵極(未示出)形成於矽片襯底110頂面。其中，矽片襯底110頂面上方設置有平行於矽片襯底110的包含數個第一類電容極板140和數個第二類電容極板150的多層電容極板。

參見第2A、2B-2F圖所示，在矽片襯底110頂面與矽片襯底110頂面上方的一塊電容極板(該實施例中為第二類電容極板150)間填充有電介質層(未示出)，第一類電容極板140和第二類電容極板150間填充有電介質層(未示出)；第一類電容極板140和第二類電容極板150相互交替間隔配置，且第一類電容極板140均與源極金屬層130電性連接用於構成旁路電容的一個電極，第二類電容極板150彼此相互電性連接用於構成旁路電容的另一個電極。第一類電容極板140與第二類電容極板150縱向交錯配置，用於在相鄰的第二類電容極板150間的第一類電容極板140所在的層面中設置絕緣於第一類電容極板140的第二類連接層150a，同時在第二類電容極板150與第二類連接層150a之間的電介質層中設置通孔(未示出)，並通過注入通孔中的金屬150b將第二類電容極板150相互電性連接。第一類電容極板140與第二類電容極板150縱向交錯配置，用於在相鄰的第一類電容極板140間及第一類電容極板140與源極金屬層130間的第二類電容極板150所在的層面中設置絕緣於第二類電容極板150的第一類連接層140a。在第一類電容極板140與第一類連接層140a之間及源極金屬層130與靠近源極金屬層130的第一類連接層140之間的電介質層中設置通孔(未示出)，並通過注入通孔中的金屬140b將第一類電容極板140相互電性連接，同時將第一類電容極板140與源極金屬層130電性連接。

任意一層的電容極板所在的層面均在柵極金屬層120上方設有一層迭柵極金屬層120a；其中，層迭柵極金屬層120a用於與柵極金屬層120電性連接以將柵極導出。在相鄰層迭柵極金屬層120a間的電介質層中及在靠近柵極金屬層120的層迭柵極金屬層120a與柵極金屬層120間的電介質層中設有多個通孔(未示出)，並通過注入通孔中的金屬120b將層迭柵極金屬層120a與柵極金屬層120電性連接，即是將層迭柵極金屬層120a與柵極電性連接。第2B-2F圖中，類似上述柵極金屬層120與層迭柵極金屬層120a的連接方式，任意一層的電容極板所在的層面均在延伸結構135上方設有一層迭延伸結構135a；其中，層迭延伸結構135a用於與延伸結構135電性 連接以將源極導出。在相鄰層迭延伸結構135a間的電介質層中及在靠近延伸結構135的層迭延伸結構135a與延伸結構135間的電介質層中設有多個通孔(未示出)，並通過注入通孔中的金屬(未示出)將層迭延伸結構135a與延伸結構135電性連接，即是將將層迭延伸結構135a與源極電性連接。

第2B-2F圖中，柵極金屬層120和源極金屬層130相互分割隔離，柵極金屬層120和源極金屬層130之間的分割區填充有電介質；任意一層電容極板所在的層面均包含用於絕緣隔離該層面中彼此互不電性連接的裝置結構(如電容極板、層迭延伸結構、層迭柵極金屬層)的絕緣分割區且絕緣分割區均填充有電介質。第一類電容極板140與第二類電容極板150不限制於第2A-2F圖中描述的數量，與之相應的層迭柵極金屬層120a、層迭延伸結構135a亦不限制於第2A-2F圖中描述的數量。另外，本實施例中構成MOS場效應電晶體100柵極電極的柵極金屬層120及構成源極電極的源極金屬層130設置於矽片襯底110的頂面，漏極設置於矽片襯底110的底面，該MOS場效應電晶體100為底漏頂源式的垂直裝置。本實施例集成電容的結構也可應用於其他類別的MOS場效應電晶體的實施例中，在另一集成電容的底源頂漏式的MOSFET垂直裝置中，底源頂漏式的MOSFET的柵極電極及漏極電極設置於矽片襯底頂面，源極設置於矽片襯底的底面；換言之，在本實施例第2A圖示出的MOSFET100中，其構成第二電極的柵極金屬層120在另一實施方式中轉換成另一底源頂漏式的MOSFET的柵極電極，其構成第一電極的源極金屬層130在另一實施方式中轉換成另一底源頂漏式的MOSFET的漏極電極，其形成於矽片襯底110的底面的漏極(未示出)在另一實施方式中轉換成另一底源頂漏式的MOSFET的源極。

實施例二：

參見第3A圖(立體結構示意圖)、第3B-3F圖(立體結構示意圖中相對應的自下而上的每一層電容極板所在的層面的平面示意圖)所示，於一矽片襯底210頂面上設置有構成低端(Low Side)的MOS場效應電晶體200柵極電極(記作第二電極)的柵極金屬層220(記作第二電極金屬層)，及構 成MOS場效應電晶體200源極電極(記作第一電極)的源極金屬層230(記作第一電極金屬層)，源極金屬層230包含一延伸結構235。MOS場效應電晶體200的漏極(未示出)形成於210矽片襯底的底面，MOS場效應電晶體200的源極(未示出)、柵極(未示出)形成於矽片襯底210頂面。其中，矽片襯底210頂面上方設置有平行於矽片襯底210的包含數個第一類電容極板240和數個第二類電容極板250的多層電容極板。

參見第3A、3B-3F圖所示，在矽片襯底210頂面與矽片襯底210頂面上方的一塊電容極板(該實施例中為第一類電容極板240)間填充有電介質層(未示出)，第一類電容極板240和第二類電容極板250間填充有電介質層(未示出)；第一類電容極板240和第二類電容極板250相互交替間隔配置，且第一類電容極板240均與源極金屬層230電性連接用於構成旁路電容的一個電極，第二類電容極板250彼此相互電性連接用於構成旁路電容的另一個電極。第一類電容極板240與第二類電容極板250縱向交錯配置，用於在相鄰的第二類電容極板250間的第一類電容極板240所在的層面中設置絕緣於第一類電容極板240的第二類連接層250a，同時在第二類電容極板250與第二類連接層250a之間的電介質層中設置通孔(未示出)，並通過注入通孔中的金屬250b將第二類電容極板250相互電性連接。第一類電容極板240與第二類電容極板250縱向交錯配置，用於在相鄰的第一類電容極板240間的第二類電容極板250所在的層面中設置絕緣於第二類電容極板250的第一類連接層240a。在第一類電容極板240與第一類連接層240a之間及源極金屬層230與靠近源極金屬層230的第一類電容極板240之間的電介質層中設置通孔(未示出)，並通過注入通孔中的金屬240b將第一類電容極板240相互電性連接，同時將第一類電容極板240與源極金屬層230電性連接。

第3A、3B-3F圖中，任意一層的電容極板所在的層面均在柵極金屬層220上方設有一層迭柵極金屬層220a；其中，層迭柵極金屬層220a用於與柵極金屬層220電性連接以將柵極導出。在相鄰層迭柵極金屬層220a 間的電介質層中及在靠近柵極金屬層220的層迭柵極金屬層220a與柵極金屬層220間的電介質層中設有多個通孔(未示出)，並通過注入通孔中的金屬220b將層迭柵極金屬層220a與柵極金屬層220電性連接，即是將層迭柵極金屬層220a與柵極電性連接。第3A、3B-3F圖中，類似上述柵極金屬層220與層迭柵極金屬層220a的連接方式，任意一層的電容極板所在的層面均在延伸結構235上方設有一層迭延伸結構235a；其中，層迭延伸結構235a用於與延伸結構235電性連接以將源極導出。在相鄰層迭延伸結構235a間的電介質層中及在靠近延伸結構235的層迭延伸結構235a與延伸結構235間的電介質層中設有多個通孔(未示出)，並通過注入通孔中的金屬(未示出)將層迭延伸結構235a與延伸結構235電性連接，即是將將層迭延伸結構235a與源極電性連接。

第3B-3F圖中，柵極金屬層220和源極金屬層230相互分割隔離，柵極金屬層220和源極金屬層230之間的分割區填充有電介質；任意一層電容極板所在的層面均包含用於絕緣隔離該層面中彼此互不電性連接的裝置結構(如電容極板、層迭延伸結構、層迭柵極金屬層)的絕緣分割區(例如柵極金屬層220、層迭延伸結構235a、第二類連接層250a、第一類電容極板240之間的分割區)且絕緣分割區均填充有電介質。第一類電容極板240與第二類電容極板250不限制於第3A、3B-3F圖中描述的數量，與之相應的層迭柵極金屬層220a、層迭延伸結構235a亦不限制於第3A、3B-3F圖中描述的數量。另外，本實施例中構成MOS場效應電晶體200柵極電極的柵極金屬層220及構成源極電極的源極金屬層230設置於矽片襯底210的頂面，漏極設置於矽片襯底210的底面，該MOS場效應電晶體200為底漏頂源式的垂直裝置。本實施例集成電容的結構也可應用於其他類別的MOS場效應電晶體的實施例中，在另一集成電容的底源頂漏式的MOSFET垂直裝置中，底源頂漏式的MOSFET的柵極電極及漏極電極設置於矽片襯底頂面，源極設置於矽片襯底的底面；換言之，在本實施例第3A圖示出的MOSFET200中，其構成第二電極的柵極金屬層220在另一實施方式中轉換 成另一底源頂漏式的MOSFET的柵極電極，其構成第一電極的源極金屬層230在另一實施方式中轉換成另一底源頂漏式的MOSFET的漏極電極，其形成於矽片襯底210的底面的漏極(未示出)在另一實施方式中轉換成另一底源頂漏式的MOSFET的源極。

實施例三：

事實上，隨著應用於電容的電介質的介電常數的不斷提升，上述實施例略顯臃雜，一般電容不需要上述實施例一或二的那麼多層電容極板，作為上述實施例的進一步改進，下述內容將提供更為簡潔的實施方式。

參見第4A圖(立體結構示意圖)、第4B-4E圖(立體結構示意圖中相對應的自下而上的每一層電容極板所在的層面的平面示意圖)所示，MOS場效應電晶體300集成有一個旁路電容，其中：於一矽片襯底310頂面上設置有構成低端(Low Side)的MOS場效應電晶體300柵極電極(記作第二電極)的柵極金屬層320(記作第二電極金屬層)，及構成MOS場效應電晶體300源極電極(記作第一電極)的源極金屬層330(記作第一電極金屬層)，源極金屬層330包含一延伸結構335。矽片襯底310頂面上方設置有平行於矽片襯底310的包含一個第一類電容極板340和二個第二類電容極板350的多層電容極板。在矽片襯底310頂面與矽片襯底310頂面上方的一塊電容極板(第4A圖視為第二類電容極板350)間以及在相鄰的兩塊電容極板(第4A圖視為第一類電容極板340和第二類電容極板350)間填充有電介質層。第一類電容極板340和第二類電容極板350相互交替間隔配置，且第一類電容極板340與源極金屬層330電性連接用於構成旁路電容的一個電極，第二類電容極板350彼此相互電性連接用於構成旁路電容的另一個電極。MOS場效應電晶體300的漏極(未示出)形成於矽片襯底310的底面，MOS場效應電晶體300的源極(未示出)、柵極(未示出)形成於矽片襯底310頂面。

參見第4A、4B-4E圖所示，在矽片襯底310頂面與矽片襯底310 頂面上方的一塊電容極板(該實施例中為第二類電容極板350)間填充有電介質層(未示出)，第一類電容極板340和第二類電容極板350間填充有電介質層(未示出)；第一類電容極板340和第二類電容極板350相互交替間隔配置，且第一類電容極板340與源極金屬層330電性連接用於構成旁路電容的一個電極，第二類電容極板350彼此相互電性連接用於構成旁路電容的另一個電極。第一類電容極板340與第二類電容極板350縱向交錯配置，用於在相鄰的第二類電容極板350間的第一類電容極板340所在的層面中設置絕緣於第一類電容極板340的第二類連接層350a，同時在第二類電容極板350與第二類連接層350a之間的電介質層中設置通孔(未示出)，並通過注入通孔中的金屬350b將第二類電容極板350相互電性連接。第一類電容極板340與第二類電容極板350縱向交錯配置，用於在第一類電容極板340與源極金屬層330間的第二類電容極板350所在的層面中設置絕緣於第二類電容極板350的第一類連接層340a。在第一類電容極板340與第一類連接層340a之間及源極金屬層330與靠近源極金屬層330的第一類連接層340之間的電介質層中設置通孔(未示出)，並通過注入通孔中的金屬340b將第一類電容極板340與源極金屬層330電性連接。第4A、4B-4E圖中，任意一層的電容極板所在的層面均在柵極金屬層320上方設有一層迭柵極金屬層320a；其中，層迭柵極金屬層320a用於與柵極金屬層320電性連接以將柵極導出。在相鄰層迭柵極金屬層320a間的電介質層中及在靠近柵極金屬層320的層迭柵極金屬層320a與柵極金屬層320間的電介質層中設有多個通孔(未示出)，並通過注入通孔中的金屬320b將層迭柵極金屬層320a與柵極金屬層320電性連接，即是將層迭柵極金屬層320a與柵極電性連接。

第4A、4B-4E圖中，類似上述柵極金屬層320與層迭柵極金屬層320a的連接方式，任意一層的電容極板所在的層面均在延伸結構335上方設有一層迭延伸結構335a；其中，層迭延伸結構335a用於與延伸結構335電性連接以將源極導出。在相鄰層迭延伸結構335a間的電介質層中及在靠近延伸結構335的層迭延伸結構335a與延伸結構335間的電介質層中設有 多個通孔(未示出)，並通過注入通孔中的金屬(未示出)將層迭延伸結構335a相互電性連接，層迭延伸結構335a同時與延伸結構335電性連接，即是將將層迭延伸結構335a與源極電性連接。

第4B-4E圖中，柵極金屬層320和源極金屬層330相互分割隔離，柵極金屬層320和源極金屬層330之間的分割區填充有電介質；任意一層電容極板所在的層面均包含用於絕緣隔離該層面中彼此互不電性連接的裝置結構(如電容極板、層迭延伸結構、層迭柵極金屬層)的絕緣分割區且絕緣分割區均填充有電介質。另外，本實施例中構成MOS場效應電晶體300柵極電極的柵極金屬層320及構成源極電極的源極金屬層330設置於矽片襯底310的頂面，漏極設置於矽片襯底310的底面，該MOS場效應電晶體300為底漏頂源式的垂直裝置。本實施例集成電容的結構也可應用於其他類別的MOS場效應電晶體的實施例中，在另一集成電容的底源頂漏式的MOSFET垂直裝置中，底源頂漏式的MOSFET的柵極電極及漏極電極設置於矽片襯底頂面，源極設置於矽片襯底的底面；換言之，在本實施例第4A圖示出的MOSFET300中，其構成第二電極的柵極金屬層320在另一實施方式中轉換成另一底源頂漏式的MOSFET的柵極電極，其構成第一電極的源極金屬層330在另一實施方式中轉換成另一底源頂漏式的MOSFET的漏極電極，其形成於矽片襯底310的底面的漏極(未示出)在另一實施方式中轉換成另一底源頂漏式的MOSFET的源極。

實施例四：

上述實施例基於將第一類電容極板通過第一類連接層彼此連接，或是通過第一類連接層將第一類電容極板連接到源極金屬層上。作為進一步簡化，另披露一種下述的實施方式。

參見第5A-1、5A-2圖(5A-1為矽片襯底410前側立體結構示意圖、5A-2為矽片襯底410後側立體結構示意圖)所示，及第5B-5E圖(立體結構示意圖中相對應的自下而上的每一層電容極板所在的層面的平面示意圖)所 示，於一矽片襯底410頂面上設置有構成低端MOS場效應電晶體400柵極電極(記作第二電極)的柵極金屬層420(記作第二電極金屬層)，及構成MOS場效應電晶體400源極電極(記作第一電極)的源極金屬層430(記作第二電極金屬層)，源極金屬層430包含一延伸結構435。矽片襯底410頂面上方設置有平行於矽片410襯底的包含數個第一類電容極板440(作為簡潔化的措施，該實施例第一類電容極板包含一個第一類電容極板440)和數個第二類電容極板450的多層電容極板。在矽片襯底410頂面與矽片襯底410頂面上方的一塊電容極板(第二類電容極板450)間以及在相鄰的兩塊電容極板(第一類電容極板440與第二類電容極板450)間填充有電介質層(未示出)。第一類電容極板440和第二類電容極板450相互交替間隔配置，且第一類電容極板440均與源極金屬層430電性連接用於構成旁路電容的一個電極，第二類電容極板450彼此相互電性連接用於構成旁路電容的另一個電極。MOS場效應電晶體400的漏極(未示出)形成於矽片襯底410的底面，MOS場效應電晶體的源極(未示出)、柵極(未示出)形成於矽片襯底410頂面。

參見第5A-1圖，任意一層電容極板所在的層面均在柵極金屬層420上方設有一層迭柵極金屬層420a；層迭柵極金屬層420a用於與柵極金屬層420電性連接以將柵極導出。在相鄰層迭柵極金屬層420a間的電介質層中及在靠近柵極金屬層420的層迭柵極金屬層420a與柵極金屬層420間的電介質層中設有多個通孔(未示出)，並通過注入通孔中的金屬420b將層迭柵極金屬層420a與與柵極金屬層420電性連接，即與柵極電性連接。參見第5A-2圖，源極金屬層430設有一延伸結構435，且任意一層的電容極板所在的層面均在延伸結構435上方設有一層迭延伸結構435a；層迭延伸結構435a用於與延伸結構435電性連接以將所述源極導出。在相鄰層迭延伸結構435a間的電介質層中及在靠近延伸結構435的層迭延伸結構435a與延伸結構435間的電介質層中設有多個通孔(未示出)，並通過注入通孔中的金屬435b將層迭延伸結構435a與源極電性連接。

參見第5A-1、5A-2圖，第一類電容極板440與第二類電容極板450縱向交錯配置，用於在相鄰的第二類電容極板450間的第一類電容極板440所在的層面中設置絕緣於第一類電容極板440的第二類連接層450a，同時在第二類電容極板450與第二類連接層450a之間的電介質層中設置通孔(未示出)，並通過注入通孔中的金屬450b將第二類電容極板450相互電性連接。參見第5A-2圖，任意一層第一類電容極板440均與該層第一類電容極板440所在層面的層迭延伸結構435a連接。以致，第一類電容極板440通過與層迭延伸結構435a電性連接，又由於層迭延伸結構435a與源極金屬層430電性連接，使得第一類電容極板440均與源極金屬層430電性連接。

第5B-5E圖中，柵極金屬層420和源極金屬層430相互分割隔離，柵極金屬層420和源極金屬層430之間的分割區填充有電介質；任意一層電容極板所在的層面均包含用於絕緣隔離該層面中彼此互不電性連接的裝置結構(如電容極板、層迭延伸結構、層迭柵極金屬層)的絕緣分割區且絕緣分割區均填充有電介質。另外，本實施例中構成MOS場效應電晶體400柵極電極的柵極金屬層420及構成源極電極的源極金屬層430設置於矽片襯底410的頂面，漏極設置於矽片襯底410的底面，該MOS場效應電晶體400為底漏頂源式的垂直裝置。本實施例集成電容的結構也可應用於其他類別的MOS場效應電晶體的實施例中，在另一集成電容的底源頂漏式的MOSFET垂直裝置中，底源頂漏式的MOSFET的柵極電極及漏極電極設置於矽片襯底頂面，源極設置於矽片襯底的底面；換言之，在本實施例第5A-1圖及第5A-2圖示出的MOSFET400中，其構成第二電極的柵極金屬層420在另一實施方式中轉換成另一底源頂漏式的MOSFET的柵極電極，其構成第一電極的源極金屬層430在另一實施方式中轉換成另一底源頂漏式的MOSFET的漏極電極，其形成於矽片襯底410的底面的漏極(未示出)在另一實施方式中轉換成另一底源頂漏式的MOSFET的源極。

實施例五：

上述實施例均以單晶片的低端MOSFET集成一個電容，在包含一 低端MOSFET和一高端MOSFET的雙MOSFET中集成電容的具體設計方案如下所述。包含一低端MOSFET和一高端MOSFET的雙MOSFET的設計和製備可參考美國專利申請US 2008/0067584 A1。

參見第6A-1圖(矽片襯底510前側立體結構示意圖)、第6B-6E圖(立體結構示意圖中相對應的自下而上的每一層電容極板所在的層面的平面示意圖)所示，雙MOS場效應電晶體500集成有一個旁路電容，其中：於一矽片襯底510頂面上設置有構成第一電晶體柵極電極的第一柵極金屬層521及構成第一電晶體漏極電極的漏極金屬層531，和構成第二電晶體柵極電極的第二柵極金屬層522及構成第二電晶體源極電極的源極金屬層532。第一電晶體為一高端MOS場效應電晶體，第二電晶體為一低端MOS場效應電晶體。

矽片襯底510頂面上方設置有平行於矽片襯底510的包含數個第一類電容極板(如本實施例中的一個第一類電容極板540)和數個第二類電容極板550的多層電容極板，且在矽片襯底510頂面與矽片襯底510頂面上方的一塊電容極板(如本實施例中的第二類電容極板550)間以及在相鄰的兩塊電容極板(如第二類電容極板550與第一類電容極板540)間填充有電介質層(未示出)。第一類電容極板540和第二類電容極板550相互交替間隔配置，且第一類電容極板540均與漏極金屬層531電性連接用於構成旁路電容的一個電極，第二類電容極板550均與源極金屬層532電性連接用於構成旁路電容的另一個電極。第一電晶體的源極(未示出)形成於矽片襯底510的底面，第一電晶體的漏極、柵極(未示出)形成於矽片襯底510頂面；第二電晶體的漏極(未示出)形成於矽片襯底510的底面，第二電晶體的源極、柵極(未示出)形成於矽片襯底510頂面。任意一層的電容極板所在的層面均在第一柵極金屬層521上方設有一第一層迭柵極金屬層521a；其中，第一層迭柵極金屬層521a用於與第一柵極金屬層521電性連接以將第一電晶體的柵極導出。任意一層的電容極板所在的層面均在第二柵極金屬層522上方設有一第二層迭柵極金屬層522a；其中，第二層迭柵極金屬層522a用於與 第二柵極金屬層522電性連接以將第二電晶體的柵極導出。

參見第6A-2圖(矽片襯底510後側立體結構示意圖)、第6B-6E圖(立體結構示意圖中相對應的自下而上的每一層電容極板所在的層面的平面示意圖)所示，漏極金屬層531設有一第一延伸結構535，且任意一層電容極板所在的層面均在第一延伸結構535上方設有一第一層迭延伸結構535a；其中，第一層迭延伸結構535a用於與第一延伸結構535電性連接以將第一電晶體漏極導出。參見第6A-2圖(矽片襯底510後側立體結構示意圖)、第6B-6E圖(立體結構示意圖中相對應的自下而上的每一層電容極板所在的層面的平面示意圖)所示，源極金屬層532設有一第二延伸結構536，且任意一層電容極板所在的層面均在第二延伸結構536上方設有一第二層迭延伸結構536a；其中，第二層迭延伸結構536a用於與第二延伸結構536電性連接以將第二電晶體源極導出。

參見第6A-1圖所示，在相鄰第一層迭柵極金屬層521a間的電介質層中及在靠近第一柵極金屬層521的第一層迭柵極金屬層521a與第一柵極金屬層521間的電介質層中設有多個通孔(未示出)，並通過注入通孔中的金屬521b將第一層迭柵極金屬層521a彼此電性連接，同時將第一層迭柵極金屬層521a與第一柵極金屬層521電性連接，即是將第一層迭柵極金屬層521a與第一電晶體的柵極電性連接。參見第6A-1圖所示，在相鄰第二層迭柵極金屬層522a間的電介質層中及在靠近第二柵極金屬層522的第二層迭柵極金屬層522a與第二柵極金屬層間522的電介質層中設有多個通孔(未示出)，並通過注入通孔中的金屬522b將第二層迭柵極金屬層522a彼此電性連接，同時將第二層迭柵極金屬層522a與第二柵極金屬層522電性連接，即是將第二層迭柵極金屬層522a與第二電晶體的柵極電性連接。

參見第6A-2圖所示，在相鄰第一層迭延伸結構535a間的電介質層中及在靠近第一延伸結構535的第一層迭延伸結構535a與第一延伸結構間535的電介質層中設有多個通孔(未示出)，並通過注入通孔中的金屬535b將第一層迭延伸結構535a彼此相互電性連接，並將第一層迭延伸結構535a 與第一延伸結構間535電性連接，進而達到將第一層迭延伸結構535a與第一電晶體的漏極電性連接。參見第6A-2圖所示，在相鄰第二層迭延伸結構536a間的電介質層中及在靠近第二延伸結構536的第二層迭延伸結構536a與第二延伸結構536間的電介質層中設有多個通孔(未示出)，並通過注入通孔中的金屬536b將第二層迭延伸結構536a彼此相互電性連接，並將第二層迭延伸結構536a與第二延伸結構間536電性連接，進而達到將第二層迭延伸結構536a與第二電晶體的源極電性連接。

參見第6A-1圖、第6B-6E圖(立體結構示意圖中相對應的自下而上的每一層電容極板所在的層面的平面示意圖)所示，第一類電容極板540與第二類電容極板550縱向交錯配置，用於在相鄰的第二類電容極板550間的第一類電容極板540所在的層面中設置絕緣於第一類電容極板540的第二類連接層550a；在第二類電容極板550與第二類連接層550a之間及源極金屬層532與靠近源極金屬層532的第二類電容極板550之間的電介質層中設置通孔(未示出)，並通過注入通孔中的金屬550b將第二類電容極板550與第二類連接層550a電性連接，進而第二類電容極板550相互電性連接，同時將第二類電容極板550與源極金屬層532電性連接。參見第6A-1圖、第6B-6E圖(立體結構示意圖中相對應的自下而上的每一層電容極板所在的層面的平面示意圖)所示，第一類電容極板540與第二類電容極板550縱向交錯配置，用於在相鄰的第一類電容極板(第一類電容極板可以有多層，本實施例第一類電容極板包含一個第一類電容極板540)間及第一類電容極板540與漏極金屬層531間的第二類電容極板550所在的層面中設置絕緣於第二類電容極板550的第一類連接層540a；在第一類電容極板540與第一類連接層540a之間及漏極金屬層531與靠近漏極金屬層531的第一類連接層540a之間的電介質層中設置通孔(未示出)，並通過注入通孔中的金屬540b將第一類電容極板540相互電性連接(如果第一類電容極板有多層)，同時將第一類電容極板540與漏極金屬層531電性連接。

第6B-6E圖中，第一柵極金屬層521、漏極金屬層531、源極金屬 層532、第二柵極金屬層522通過分割區相互分割隔離，且分割區填充有電介質；任意一層電容極板所在的層面均包含用於絕緣隔離該層面中彼此互不電性連接的裝置結構(如電容極板、第一層迭延伸結構、第二層迭延伸結構、第一層迭柵極金屬層、第二層迭柵極金屬層、第一類連接層、第二類連接層)的絕緣分割區且絕緣分割區均填充有電介質。

如果期望取得更大電容值，實施例五中第一類電容極板540與第二類電容極板550的層數，可以不限制於第6A-1、6A-2、6B-6E圖中描述的數量，與之相應的第一層迭柵極金屬層521a、第二層迭柵極金屬層522a、第一層迭延伸結構535a、第二層迭延伸結構536a亦不限制於第6A-1、6A-2、6B-6E圖中描述的數量。

實施例六：

上述實施例五基於將第一類電容極板通過第一類連接層電性連接到漏極金屬層上，通過第二類連接層將第二類電容極板彼此連接或是連接到源極金屬層上。作為進一步簡化，在不脫離本發明精神的基礎上，另披露一種下述的更為簡潔的實施方式。

參見第7A-1圖(矽片襯底610前側立體結構示意圖)、第7A-2圖(矽片襯底610後側立體結構示意圖)、第7B-7E圖(立體結構示意圖中相對應的自下而上的每一層電容極板所在的層面的平面示意圖)所示，雙MOS場效應電晶體600集成有一個旁路電容，其中：於一矽片襯底610頂面上設置有構成第一電晶體柵極電極的第一柵極金屬層621及構成第一電晶體漏極電極的漏極金屬層631，和構成第二電晶體柵極電極的第二柵極金屬層622及構成第二電晶體源極電極的源極金屬層632。第一電晶體為一高端MOS場效應電晶體，第二電晶體為一低端MOS場效應電晶體。矽片襯底610頂面上方設置有平行於矽片襯底610的包含數個第一類電容極板(如本實施例中的一個第一類電容極板640)和數個第二類電容極板650的多層電容極板，且在矽片襯底610頂面與矽片襯底610頂面上方的一塊電容極板(如本 實施例中的第二類電容極板650)間以及在相鄰的兩塊電容極板(如第二類電容極板650與第一類電容極板640)間填充有電介質層(未示出)。第一類電容極板640和第二類電容極板650相互交替間隔配置，且第一類電容極板640均與漏極金屬層631電性連接用於構成旁路電容的一個電極，第二類電容極板650均與源極金屬層632電性連接用於構成旁路電容的另一個電極。第一電晶體的源極(未示出)形成於矽片襯底610的底面，第一電晶體的漏極、柵極(未示出)形成於矽片襯底610頂面；第二電晶體的漏極(未示出)形成於矽片襯底610的底面，第二電晶體的源極、柵極(未示出)形成於矽片襯底610頂面。任意一層的電容極板所在的層面均在第一柵極金屬層621上方設有一第一層迭柵極金屬層621a；其中，第一層迭柵極金屬層621a用於與第一柵極金屬層621電性連接以將第一電晶體的柵極導出。任意一層的電容極板所在的層面均在第二柵極金屬層622上方設有一第二層迭柵極金屬層622a；其中，第二層迭柵極金屬層622a用於與第二柵極金屬層622電性連接以將第二電晶體的柵極導出。

參見第7A-2圖(矽片襯底610後側立體結構示意圖)、第7B-7E圖(立體結構示意圖中相對應的自下而上的每一層電容極板所在的層面的平面示意圖)所示，漏極金屬層631設有一第一延伸結構635，且任意一層電容極板所在的層面均在第一延伸結構635上方設有一第一層迭延伸結構635a；其中，第一層迭延伸結構635a用於與第一延伸結構635電性連接以將第一電晶體漏極導出。參見第7A-2圖(矽片襯底610後側立體結構示意圖)、第7B-7E圖(立體結構示意圖中相對應的自下而上的每一層電容極板所在的層面的平面示意圖)所示，源極金屬層632設有一第二延伸結構636，且任意一層電容極板所在的層面均在第二延伸結構636上方設有一第二層迭延伸結構636a；其中，第二層迭延伸結構636a用於與第二延伸結構636電性連接以將第二電晶體源極導出。

參見第7A-1圖所示，在相鄰第一層迭柵極金屬層621a間的電介質層中及在靠近第一柵極金屬層621的第一層迭柵極金屬層621a與第一柵 極金屬層621間的電介質層中設有多個通孔(未示出)，並通過注入通孔中的金屬621b將第一層迭柵極金屬層621a彼此電性連接，同時將第一層迭柵極金屬層621a與第一柵極金屬層621電性連接，即是將第一層迭柵極金屬層621a與第一電晶體的柵極電性連接。參見第7A-1圖所示，在相鄰第二層迭柵極金屬層622a間的電介質層中及在靠近第二柵極金屬層622的第二層迭柵極金屬層622a與第二柵極金屬層間622的電介質層中設有多個通孔(未示出)，並通過注入通孔中的金屬622b將第二層迭柵極金屬層622a彼此電性連接，同時將第二層迭柵極金屬層622a與第二柵極金屬層622電性連接，即是將第二層迭柵極金屬層622a與第二電晶體的柵極電性連接。

參見第7A-2圖所示，在相鄰第一層迭延伸結構635a間的電介質層中及在靠近第一延伸結構635的第一層迭延伸結構635a與第一延伸結構間635的電介質層中設有多個通孔(未示出)，並通過注入通孔中的金屬635b將第一層迭延伸結構635a彼此相互電性連接，並將第一層迭延伸結構635a與第一延伸結構間635電性連接，進而達到將第一層迭延伸結構635a與第一電晶體的漏極電性連接。參見第7A-2圖所示，在相鄰第二層迭延伸結構636a間的電介質層中及在靠近第二延伸結構636的第二層迭延伸結構636a與第二延伸結構636間的電介質層中設有多個通孔(未示出)，並通過注入通孔中的金屬636b將第二層迭延伸結構636a彼此相互電性連接，並將第二層迭延伸結構636a與第二延伸結構間636電性連接，進而達到將第二層迭延伸結構636a與第二電晶體的源極電性連接。

參見第7A-2圖、第7B-7E圖(立體結構示意圖中相對應的自下而上的每一層電容極板所在的層面的平面示意圖)所示，任意一層第一類電容極板640均與該層第一類電容極板640所在層面的第一層迭延伸結構635a連接。任意一層所述的第二類電容極板650均與該層第二類電容極板650所在層面的第二層迭延伸結構636a連接。以致，第一類電容極板640通過與第一層迭延伸結構635a電性連接，又由於第一層迭延伸結構635a與漏極金屬層631電性連接，使得第一類電容極板640均與漏極金屬層631電性 連接；第二類電容極板650通過與第二層迭延伸結構636a電性連接，又由於第二層迭延伸結構636a與源極金屬層632電性連接，使得第二類電容極板650均與源極金屬層632電性連接。

第7B-7E圖中，第一柵極金屬層621、漏極金屬層631、源極金屬層632、第二柵極金屬層622通過分割區相互分割隔離，且分割區填充有電介質；任意一層電容極板所在的層面均包含用於絕緣隔離該層面中彼此互不電性連接的裝置結構(如電容極板、第一層迭延伸結構、第二層迭延伸結構、第一層迭柵極金屬層、第二層迭柵極金屬層)的絕緣分割區且絕緣分割區均填充有電介質。

如果期望取得更大電容值，實施例六中第一類電容極板640與第二類電容極板650的層數，可以不限制於第7A-1、7A-2、7B-7E圖中描述的數量，與之相應的第一層迭柵極金屬層621a、第二層迭柵極金屬層622a、第一層迭延伸結構635a、第二層迭延伸結構636a亦不限制於第7A-1、7A-2、7B-7E圖中描述的數量。

基於上述實施例的技術方案，現提供在金屬氧化物半導體場效應電晶體(MOSFET)上集成電容的製備方法。

參見第8A-8L圖及第4A-4E圖所示，就實施例三(第4A-4E圖)披露的技術方案的電容結構進行說明，參見第8A-8L圖，製備方法：於一MOS場效應電晶體所在的矽片襯底710頂面上多次沉積電介質層711、713、715和多次沉積金屬層712、714、716，以形成矽片襯底710頂面上電介質層與金屬層交替的多層電介質層與多層金屬層。其中，沉積電介質層711、713、715後對電介質層711、713、715進行蝕刻，用於形成電介質層中的多個通孔(如711a、713a、715a及圖中未示出的通孔，下述內容將提及)；其中，沉積金屬層712、714、716後對金屬層712、714、716進行蝕刻分割，用於將金屬層712、714、716分割成不同的金屬區域(如712a、712b、712c、714a、714b、714c、716a、716b及為圖中未示出的金屬區，下述內容將提 及)，一部分金屬區域形成電容極板，且沉積金屬層的同時還利用金屬填充電介質層中所包含的通孔(如711a、713a、715a及圖中未示出的通孔，下述內容將提及)。任意一層金屬層蝕刻分割後均形成該金屬層所在層面的層迭延伸結構(圖中未示出)和層迭柵極金屬層(如712a、714a、716a)。

MOS場效應電晶體所在的矽片襯底710頂面上沉積一層電介質層711並通過蝕刻電介質層711於電介質層711中形成多個通孔711a；第8A-8L圖為第4A圖的截面圖，第8A-8L圖中金屬層712、714、716蝕刻分割後即形成第4C、4D、4E圖所示的金屬切割圖案。再於電介質層上711沉積一層金屬層712並通過蝕刻分割金屬層712用於將金屬層712分割成不同的金屬區域，且沉積金屬層712的同時還利用金屬填充電介質層711所包含的通孔711a。多次重複沉積電介質層和金屬層，以形成矽片襯底頂面上電介質層711、713、515與金屬層712、714、716交替的多層電介質層與多層金屬層。具體步驟如下：

參見第8A圖，矽片襯底710頂面包含構成MOS場效應電晶體柵極電極的柵極金屬層720、構成MOS場效應電晶體源極電極的源極金屬層730及源極金屬層730的一延伸結構(未示出，可參考第4B圖)。於矽片襯底710頂面上沉積一層電介質層711。柵極金屬層720和源極金屬層730相互分割隔離，沉積電介質層711用於將柵極金屬層720和源極金屬層730之間的分割區725填充電介質。參見第8B圖，通過蝕刻電介質層711於電介質層711中形成多個通孔711a。通孔711a選擇性的蝕刻於位於柵極金屬層720、延伸結構上方的電介質中，於電介質層711中在下述提到的第一類連接層712b下方的電介質中亦圖案化的進行蝕刻行成通孔711a。參見第8C圖，於電介質層711上形成一層金屬層712，金屬層712形成的過程中，金屬注入通孔711a中。參見第8D圖，蝕刻分割金屬層712形成金屬區域712a、712b、712c，其中，金屬區域712a構成位於柵極金屬層720上方的層迭柵極金屬層，金屬區域712b構成第一類連接層，金屬區域712c構成第二類電容極板，蝕刻分割金屬層712還形成位於延伸結構上方的層迭延 伸結構(未示出)。參見第8E圖，於金屬層712頂面上沉積一層電介質層713。沉積電介質層712同時用於將金屬層712包含的分割區填充電介質。參見第8F圖，通過蝕刻電介質層713於電介質層713中形成多個通孔713a。通孔713a選擇性的蝕刻於位於金屬區域712a、金屬區域712b、金屬區域712c上方的電介質中，金屬層712包含的層迭延伸結構上方亦形成有通孔713a。參見第8G圖，於電介質層713上形成一層金屬層714，金屬層714形成的過程中，金屬注入通孔713a中。參見第8H圖，蝕刻分割金屬層714形成金屬區域714a、714b、714c，其中，金屬區域714a構成位於柵極金屬層720上方的層迭柵極金屬層，金屬區域714b構成第一類電容極板，金屬區域714c構成第二類連接層，蝕刻分割金屬層714還形成位於延伸結構上方的層迭延伸結構(未示出)。蝕刻分割金屬層714的過程中第一類電容極板與第二類電容極板縱向交錯。參見第8I圖，於金屬層714頂面上沉積一層電介質層715。沉積電介質層715同時用於將金屬層714包含的分割區填充電介質。參見第8J圖，通過蝕刻電介質層715於電介質層715中形成多個通孔715a。通孔715a選擇性的蝕刻於位於金屬區域714a、金屬區域714c上方的電介質中，金屬層714包含的層迭延伸結構上方亦形成有通孔713a。參見第8K圖，於電介質層715上形成一層金屬層716，金屬層716形成的過程中，金屬注入通孔715a中。參見第8L圖，蝕刻分割金屬層716形成金屬區域716a、716b，其中，金屬區域716a構成位於柵極金屬層720上方的層迭柵極金屬層，金屬區域716b構成第二類電容極板，蝕刻分割金屬層716還形成位於延伸結構上方的層迭延伸結構(圖中未示出，需參考實施例三第4C、4D、4E圖所示)。第8L圖即第4A圖所示的截面圖，第8L圖中金屬層712、714、716蝕刻分割後即形成第4C、4D、4E圖所示的金屬切割圖案。

蝕刻分割金屬層716的過程中第一類電容極板與第二類電容極板縱向交錯，以供金屬區域714c通過注入第二類電容極板與金屬區域714c間的金屬可以將第二類電容極板進行相互連接。

上述方法，如果進一步於金屬層716上進行沉積電介質層再沉積金屬層，如上述方法迴圈，則可形成類似實施例一1A、1B-1F所示的結構，相異處僅為金屬層和電介質層的層數可以不受數量限制。上述方法，任意一層金屬層(如712、714、716或更多層的金屬層)蝕刻分割後均形成位於延伸結構上方的層迭延伸結構及位於柵極金屬層上方的層迭柵極金屬層。多層金屬層(如712、714、716或更多層的金屬層)蝕刻分割後形成位於不同層面的包含數個第一類電容極板和數個第二類電容極板的多層電容極板；第一類電容極板和第二類電容極板相互交替間隔配置。上述方法，多層金屬層(如712、714、716或更多層的金屬層)蝕刻分割後在相鄰的第二類電容極板間的第一類電容極板所在的層面中形成有絕緣於第一類電容極板的第二類連接層。蝕刻電介質層(如713、715或更多層的電介質層)在第二類電容極板與第二類連接層之間的電介質層中蝕刻出多個通孔，並通過注入第二類電容極板與第二類連接層之間的電介質層中通孔中的金屬將第二類電容極板相互電性連接。上述方法，多層金屬層蝕刻分割後在相鄰的第一類電容極板間(如果形成多層第一類電容極板)及第一類電容極板與源極金屬層間的第二類電容極板所在的層面中形成有絕緣於第二類電容極板的第一類連接層。蝕刻電介質層在第一類電容極板與第一類連接層之間及源極金屬層與靠近源極金屬層的第一類連接層之間的電介質層中蝕刻出多個通孔，並通過注入第一類電容極板與第一類連接層之間電介質層中的通孔中的金屬將第一類電容極板相互電性連接，通過注入靠近源極金屬層的第一類連接層與源極金屬層間之間電介質層中的通孔中的金屬將第一類連接層與源極金屬層電性連接。上述方法，蝕刻電介質層在相鄰的層迭延伸結構之間及靠近延伸結構的層迭延伸結構與延伸結構之間的電介質層中蝕刻出多個通孔，通過注入相鄰的層迭延伸結構之間及靠近延伸結構的層迭延伸結構與延伸結構之間的電介質層中的通孔中的金屬將相鄰的層迭延伸結構電性連接，同時將層迭延伸結構與延伸結構電性連接。上述方法，蝕刻電介質層在相鄰的層迭柵極金屬層之間及靠近柵極金屬層的層迭柵極金屬層與柵極金屬層之間的電介質層中蝕刻出多個通孔，通過注入相鄰的層迭柵極金 屬層之間及靠近柵極金屬層的層迭柵極金屬層與柵極金屬層之間的電介質層中的通孔中的金屬將相鄰的層迭柵極金屬層電性連接，同時將層迭柵極金屬層與柵極金屬層電性連接。上述方法，柵極金屬層和源極金屬層相互分割隔離，沉積電介質層用於將柵極金屬層和源極金屬層之間的分割區填充電介質；沉積電介質層用於將蝕刻分割金屬層所形成的絕緣分割區填充電介質。

參見第9圖所示，為實施二(第3A、3B-3F圖)的製備方法，類同上述8A-8L的步驟，具體步驟不再贅述。製備方法：於一MOS場效應電晶體所在的矽片襯底810頂面上多次沉積電介質層811、813、815、817和多次沉積金屬層812、814、816、818，以形成矽片襯底810頂面上電介質層與金屬層交替的多層電介質層與多層金屬層。其中，沉積電介質層811、813、815、817後對電介質層811、813、815、817進行蝕刻，用於形成電介質層中的多個通孔(811a、813a、815a、817a及圖中未示出的通孔，下述內容將提及)。其中，沉積金屬層(如圖中的812、814、816、818)後對金屬層812、814、816、818進行蝕刻分割，用於將金屬層812、814、816、818分割成位於不同層面的不同的金屬區域(如圖中的812a、812b、814a、814b、814c、816a、816b、816c、818a、818b及圖中未示出的金屬區，下述內容將提及)，一部分金屬區域形成電容極板，且沉積金屬層的同時還利用金屬填充電介質層中所包含的通孔(如811a、813a、815a、817a及圖中未示出的通孔，下述內容將提及)。

參見第9圖，矽片襯底810頂面包含構成MOS場效應電晶體柵極電極的柵極金屬層820、構成MOS場效應電晶體源極電極的源極金屬層830及源極金屬層830的一延伸結構(圖中未示出，需參考實施例二第3B圖)。MOS場效應電晶體所在的矽片襯底810頂面上沉積一層電介質層811並通過蝕刻電介質層811於電介質層811中形成多個通孔811a；第9圖為第3A圖的截面圖。再於電介質層811上沉積一層金屬層812並通過蝕刻分割金屬層812用於將金屬層812分割成不同的金屬區域，且沉積金屬層812的 同時還利用金屬填充電介質層811所包含的通孔811a。多次重複沉積電介質層和金屬層，以形成矽片襯底810頂面上電介質層811、813、815、817與金屬層812、814、816、818交替的多層電介質層與多層金屬層。如果進一步於金屬層818上進行沉積電介質層再沉積金屬層，如此迴圈，則可形成金屬層和電介質層的層數不受數量限制的結構。第9圖即第3A圖所示的截面圖，第9圖中金屬層812、814、816、818蝕刻分割後即形成第3C、3D、3E、3F圖所示的金屬切割圖案。矽片襯底810頂面包含構成MOS場效應電晶體柵極電極的柵極金屬層820、構成MOS場效應電晶體源極電極的源極金屬層830及源極金屬層的一延伸結構(未示出，需參考實施例二第3B圖所示)。

任意一層金屬層蝕刻分割後均形成位於延伸結構上方的層迭延伸結構(未示出，需參考實施例二第3C-3F圖所示)及位於柵極金屬層820上方的層迭柵極金屬層812a、814a、816a、818a。多層金屬層蝕刻分割後形成位於不同層面的包含數個第一類電容極板812b、816c和數個第二類電容極板814b、818b的多層電容極板；第一類電容極板812b、816c和第二類電容極板814b、818b相互交替間隔配置。多層金屬層蝕刻分割後在相鄰的第二類電容極板814b、818b間的第一類電容極板816所在的層面中形成有絕緣於第一類電容極板816c的第二類連接層816b。蝕刻電介質層在第二類電容極板814b、818b與第二類連接層816b之間的電介質層中蝕刻出多個通孔815a、817a，並通過注入第二類電容極板814b、818b與第二類連接層816b之間的電介質層中通孔815a、817a中的金屬將第二類電容極板814b、818b相互電性連接。多層金屬層蝕刻分割後在相鄰的第一類電容極板間812b、816c的第二類電容極板814b所在的層面中形成有絕緣於第二類電容極板814b的第一類連接層814c。蝕刻電介質層在第一類電容極板812b、816c與第一類連接層814c之間及源極金屬層830與靠近源極金屬層830的第一類電容極板812b之間的電介質層中形成有多個通孔815a、813a、811a，並通過注入第一類電容極板812b、816c與第一類連接層814c之間及源極金屬 層830與靠近源極金屬層830的第一類電容極板812b之間的電介質層中的通孔815a、813a、811a中的金屬將第一類電容極板812b、816c相互電性連接，同時將第一類電容極板812b、816c與源極金屬層830電性連接。

蝕刻電介質層在相鄰的層迭延伸結構(未示出)之間及靠近延伸結構的層迭延伸結構與延伸結構之間的電介質層中蝕刻出多個通孔(未示出)，通過注入相鄰的層迭延伸結構之間及靠近延伸結構的層迭延伸結構與延伸結構之間的電介質層中的通孔中的金屬(未示出)將相鄰的層迭延伸結構電性連接，同時將層迭延伸結構與延伸結構電性連接。蝕刻電介質層在相鄰的層迭柵極金屬層812a、814a、816a、818a之間及靠近柵極金屬層820的層迭柵極金屬層812a與柵極金屬層820之間的電介質層中蝕刻出多個通孔811a、813a、815a、817a，通過注入相鄰的層迭柵極金屬層812a、814a、816a、818a之間及靠近柵極金屬層820的層迭柵極金屬層812a與柵極金屬層820之間的電介質層中的通孔811a、813a、815a、817a中的金屬將相鄰的層迭柵極金屬層812a、814a、816a、818a電性連接，同時將層迭柵極金屬層812a、814a、816a、818a與柵極金屬層820電性連接。柵極金屬層820和源極金屬層830相互分割隔離，沉積電介質層用於將柵極金屬層和源極金屬層之間的分割區825填充電介質；沉積電介質層用於將蝕刻分割金屬層所形成的絕緣分割區填充電介質。

參見第10圖所示，為實施例四(第5A-1圖、第5A-2、5B-5E圖)的製備方法，類同上述8A-8L的步驟，具體步驟不再贅述。於一MOS場效應電晶體所在的矽片襯底910頂面上多次沉積電介質層911、913、915和多次沉積金屬層912、914、916，以形成矽片襯底910頂面上電介質層與金屬層交替的多層電介質層與多層金屬層。其中，沉積電介質層911、913、915後對電介質層911、913、915進行蝕刻，用於形成電介質層中的多個通孔(如911a、913a、915a及圖中未示出的通孔，下述內容將提及)。其中，沉積金屬層912、914、916後對金屬層912、914、916進行蝕刻分割，用於將金屬層912、914、916分割成不同的金屬區域(如912a、912b、914a、 914b、914c、916a、916b及圖中未示出的金屬區，下述內容將提及)，且沉積金屬層的同時還利用金屬填充電介質層中所包含的通孔(911a、913a、915a及圖中未示出的通孔，下述內容將提及)。

參見第10圖，矽片襯底910頂面包含構成MOS場效應電晶體柵極電極的柵極金屬層920、構成MOS場效應電晶體源極電極的源極金屬層930及源極金屬層930的一延伸結構(未示出)。MOS場效應電晶體所在的矽片襯底910頂面上沉積一層電介質層911並通過蝕刻電介質層911於電介質層911中形成多個通孔911a；第10圖為第5A-1圖、第5A-2圖的截面圖。再於電介質層911上沉積一層金屬層912並通過蝕刻分割金屬層912用於將金屬層912分割成不同的金屬區域，且沉積金屬層912的同時還利用金屬填充電介質層911所包含的通孔911a。多次重複沉積電介質層和金屬層，以形成矽片襯底910頂面上電介質層911、913、915與金屬層912、914、916交替的多層電介質層與多層金屬層。第10圖即第5A-1圖所示的截面圖，第10圖中金屬層912、914、916蝕刻分割後即形成第5C、5D、5E圖所示的金屬切割圖案。

如果進一步於金屬層916上進行沉積電介質層再沉積金屬層，如此迴圈，則可形成金屬層和電介質層的層數不受數量限制的結構。

矽片襯底910頂面包含構成MOS場效應電晶體柵極電極的柵極金屬層920、構成MOS場效應電晶體源極電極的源極金屬層930及源極金屬層的一延伸結構(未示出)。任意一層金屬層蝕刻分割後均形成位於延伸結構上方的層迭延伸結構(未示出)及位於柵極金屬層920上方的層迭柵極金屬層912a、914a、916a。多層金屬層蝕刻分割後形成位於不同層面的包含數個第一類電容極板(該實施例中包含一個第一類電容極板914b)和數個第二類電容極板(如圖中912b、916b)的多層電容極板；第一類電容極板914b和第二類電容極板912b、916b相互交替間隔配置。多層金屬層蝕刻分割後在相鄰的第二類電容極板912b、916b間的第一類電容極板914b所在的層面中形成有絕緣於第一類電容極板914b的第二類連接層914c。蝕刻電介質層 在第二類電容極板912b、916b與第二類連接層914c之間的電介質層中蝕刻出多個通孔913a、915a，並通過注入第二類電容極板912b、916b與第二類連接層914c之間的電介質層中通孔913a、915a中的金屬將第二類電容極板912b、916b相互電性連接。任意一層所述的第一類電容極板(該實施例中包含一個第一類電容極板914b)均與該層第一類電容極板所在層面的層迭延伸結構(未示出)連接。也即意味著第一類電容極板914b通過連通第一類電容極板914b所在的層面的層迭延伸結構，實現與源極金屬層930層電性連接。

蝕刻電介質層在相鄰的層迭延伸結構(未示出)之間及靠近延伸結構的層迭延伸結構與延伸結構之間的電介質層中蝕刻出多個通孔(未示出)，通過注入相鄰的層迭延伸結構之間及靠近延伸結構的層迭延伸結構與延伸結構之間的電介質層中的通孔中的金屬(未示出)將相鄰的層迭延伸結構電性連接，同時將層迭延伸結構與延伸結構電性連接。蝕刻電介質層在相鄰的層迭柵極金屬層912a、914a、916a之間及靠近柵極金屬層920的層迭柵極金屬層912a與柵極金屬層920之間的電介質層中蝕刻出多個通孔911a、913a、915a，通過注入相鄰的層迭柵極金屬層912a、914a、916a之間及靠近柵極金屬層920的層迭柵極金屬層912a與柵極金屬層920之間的電介質層中的通孔911a、913a、915a中的金屬將相鄰的層迭柵極金屬層912a、914a、916a電性連接，同時將層迭柵極金屬層912a、914a、916a與柵極金屬層920電性連接。

柵極金屬層920和源極金屬層930相互分割隔離，沉積電介質層用於將柵極金屬層和源極金屬層之間的分割區925填充電介質；沉積電介質層用於將蝕刻分割金屬層所形成的絕緣分割區填充電介質。

參見第11圖所示，為實施例五(第6A-1、6A-2、6B-6E圖)的製備方法，類同上述8A-8L的步驟，具體步驟不再贅述。製備方法：於第一電晶體、第二電晶體所在的矽片襯底1010頂面上多次沉積電介質層1011、1013、1015和多次沉積金屬層1012、1014、1016，以形成矽片襯底1010 頂面上電介質層1011、1013、1015與金屬層1012、1014、1016交替的多層電介質層與多層金屬層。其中，沉積電介質層1011、1013、1015後對電介質層1011、1013、1015進行蝕刻，用於形成電介質層1011、1013、1015中的多個通孔1011a、1013a、1015a及圖中未示出的通孔；沉積金屬層1012、1014、1016後對金屬層1012、1014、1016進行蝕刻分割，用於將金屬層1012、1014、1016分割成不同的金屬區域(如圖中1012a、1012b、1012c、1012d、1014a、1014b、1014c、1014d、1016a、1016b、1016c及未示出的金屬區域)，且沉積金屬層1012、1014、1016的同時還利用金屬填充電介質層中所包含的通孔1011a、1013a、1015a及圖中未示出的通孔。第11圖即第6A-1圖所示的截面圖，第11圖中金屬層1012、1014、1016蝕刻分割後即形成第6C、6D、6E圖所示的金屬切割圖案。矽片襯底1010頂面包含構成第一電晶體漏極電極的漏極金屬層1030、構成第一電晶體柵極電極的第一柵極金屬層1020，構成第二電晶體源極電極的源極金屬層1040、構成第二電晶體柵極電極的第二柵極金屬層1050。漏極金屬層1030包含一個第一延伸結構(圖中未示出，需參考實施例五第6B圖)，源極金屬層1040包含一個第二延伸結構(圖中未示出，需參考實施例五第6B圖)。任意一層金屬層1012、1014、1016蝕刻分割後均形成位於第一延伸結構上方的第一層迭延伸結構(圖中未示出，需參考實施例五第6C-6E圖)及位於所述第二延伸結構上方的第二層迭延伸結構(圖中未示出，需參考實施例五第6C-6E圖)；以及位於第一柵極金屬層1020上方的第一層迭柵極金屬層1012a、1014a、1016a和位於第二柵極金屬層1050上方的第二層迭柵極金屬層1012d、1014d、1016c。

多層金屬層1012、1014、1016蝕刻分割後形成位於不同層面的包含數個第一類電容極板(如圖中1014b)和數個第二類電容極板(如圖中1012c、1016b)的多層電容極板；第一類電容極板1014b和第二類電容極板1012c、1016b相互交替間隔配置。多層金屬層1012、1014、1016蝕刻分割後在相鄰的第二類電容極板1012c、1016b間的第一類電容極板1014b所在 的層面中形成有絕緣於第一類電容極板1014b的第二類連接層1014c。蝕刻電介質層在第二類電容極板1012c、1016b與第二類連接層1014c之間的電介質層中蝕刻出多個通孔(如圖中1013a、1015a及圖中未示出的通孔)，並通過注入第二類電容極板1012c、1016b與第二類連接層1014c之間的電介質層中通孔中的金屬(未示出)將第二類電容極板1012c、1016b相互電性連接。多層金屬層蝕刻分割後在相鄰的第一類電容極板(第一類電容極板可以有多層，本實施例中包含一個第一類電容極板1014b)間及第一類電容極板1014b與漏極金屬層1030間的第二類電容極板1012c所在的層面中形成有絕緣於第二類電容極板1012c的第一類連接層1012b。

蝕刻電介質層在第一類電容極板1014b與第一類連接層1012b之間及漏極金屬層1030與靠近漏極金屬層1030的第一類連接層1012b之間的電介質層中蝕刻出多個通孔(如圖中1011a、1013a及圖中未示出的通孔)，並通過注入第一類電容極板1014b與第一類連接層1012b之間電介質層中的通孔中的金屬(未示出)將第一類電容極板1014b相互電性連接，通過注入靠近漏極金屬層1030的第一類連接層1012b與漏極金屬層1030間之間電介質層中的通孔中的金屬(未示出)將第一類連接層1012b與漏極金屬層1030電性連接。蝕刻電介質層在源極金屬層1040與靠近源極金屬層1040的第二類電容極板1012c之間的電介質層中蝕刻出多個通孔(如圖中1011a及圖中未示出的通孔)，並通過注入源極金屬層1040與靠近源極金屬層1040的第二類電容極板1012c之間電介質層中的通孔中的金屬(未示出)將第二類電容極板1012c與源極金屬層1040電性連接。

蝕刻電介質層在相鄰的第一層迭延伸結構(第11圖未示出，需參考實施例五第6A-2圖)之間及靠近第一延伸結構的第一層迭延伸結構與第一延伸結構之間的電介質層中蝕刻出多個通孔，通過注入相鄰的第一層迭延伸結構之間及靠近第一延伸結構的第一層迭延伸結構與第一延伸結構之間的電介質層中的通孔中的金屬將相鄰的第一層迭延伸結構電性連接，同時將第一層迭延伸結構與第一延伸結構電性連接。蝕刻電介質層在相鄰的第 二層迭延伸結構(第11圖未示出，需參考實施例五第6A-2圖)之間及靠近第二延伸結構的第二層迭延伸結構與第二延伸結構之間的電介質層中蝕刻出多個通孔，通過注入相鄰的第二層迭延伸結構之間及靠近第二延伸結構的第二層迭延伸結構與第二延伸結構之間的電介質層中的通孔中的金屬將相鄰的第二層迭延伸結構電性連接，同時將第二層迭延伸結構與第二延伸結構電性連接。蝕刻電介質層在相鄰的第一層迭柵極金屬層(如圖中1012a、1014a、1016a)之間及靠近第一柵極金屬層1020的第一層迭柵極金屬層1012a與第一柵極金屬層1020之間的電介質層中蝕刻出多個通孔(如圖中1011a、1013a、1015a及圖中未示出的通孔)，通過注入相鄰的第一層迭柵極金屬層之間及靠近第一柵極金屬層1020的第一層迭柵極金屬層1012a與第一柵極金屬層1020之間的電介質層中的通孔中的金屬(未示出)將相鄰的第一層迭柵極金屬層(如圖中1012a、1014a、1016a)電性連接，同時將第一柵極金屬層1020與第一層迭柵極金屬層(如圖中1012a、1014a、1016a)電性連接。

蝕刻電介質層在相鄰的第二層迭柵極金屬層(如圖中1012d、1014d、1016c)之間及靠近第二柵極金屬層1050的第二層迭柵極金屬層1012d與第二柵極金屬層1050之間的電介質層中蝕刻出多個通孔(如圖中1011a、1013a、1015a及圖中未示出的通孔)，通過注入相鄰的第二層迭柵極金屬層(如圖中1012d、1014d、1016c)之間及靠近第二柵極金屬層1050的第二層迭柵極金屬層1012d與第二柵極金屬層1050之間的電介質層中的通孔中的金屬(未示出)將相鄰的第二層迭柵極金屬層(如圖中1012d、1014d、1016c)電性連接，同時將第二柵極金屬層1050與第二層迭柵極金屬層(如圖中1012d、1014d、1016c)電性連接。漏極金屬層1030、第一柵極金屬層1020、源極金屬層1040、第二柵極金屬層1050通過分割區(例如漏極金屬層1030、第一柵極金屬層1020之間的分割區1025)相互分割隔離，沉積電介質層用於在分割區填充電介質；沉積電介質層用於將蝕刻分割金屬層所形成的絕緣分割區填充電介質。

參見第12圖所示，為實施例六(第7A-1、7A-2、7B-7E圖)的製備方法，類同上述8A-8L的步驟，具體步驟不再贅述。製備方法：於第一電晶體、第二電晶體所在的矽片襯底1110頂面上多次沉積電介質層1111、1113、1115和多次沉積金屬層1112、1114、1116，以形成矽片襯底1110頂面上電介質層1111、1113、1115與金屬層1112、1114、1116交替的多層電介質層與多層金屬層。其中，沉積電介質層1111、1113、1115後對電介質層1111、1113、1115進行蝕刻，用於形成電介質層1111、1113、1115中的多個通孔1111a、1113a、1115a及圖中未示出的通孔；沉積金屬層1112、1114、1116後對金屬層1112、1114、1116進行蝕刻分割，用於將金屬層1112、1114、1116分割成不同的金屬區域(如圖中1112a、1112b、1112c、1114a、1114b、1114c、1116a、1116b、1116c及未示出的金屬區域)，且沉積金屬層1112、1114、1116的同時還利用金屬填充電介質層中所包含的通孔1111a、1113a、1115a及圖中未示出的通孔。第12圖即第7A-1圖所示的截面圖，第12圖中金屬層1112、1114、1116蝕刻分割後即形成第7C、7D、7E圖所示的金屬切割圖案。

矽片襯底1110頂面包含構成第一電晶體漏極電極的漏極金屬層1130、構成第一電晶體柵極電極的第一柵極金屬層1120，構成第二電晶體源極電極的源極金屬層1140、構成第二電晶體柵極電極的第二柵極金屬層1150。漏極金屬層1130包含一個第一延伸結構(第12圖中未示出，需參考實施例六第7B圖)，源極金屬層1140包含一個第二延伸結構(第12圖中未示出，需參考實施例六第7B圖)。任意一層金屬層1112、1114、1116蝕刻分割後均形成位於第一延伸結構上方的第一層迭延伸結構(圖中未示出，需參考實施例六第7C-7E圖)及位於第二延伸結構上方的第二層迭延伸結構(圖中未示出，需參考實施例六第7C-7E圖)；以及位於第一柵極金屬層1120上方的第一層迭柵極金屬層1112a、1114a、1116a和位於第二柵極金屬層1150上方的第二層迭柵極金屬層1112c、1114c、1116c。多層金屬層1112、1114、1116蝕刻分割後形成位於不同層面的包含數個第一類電容極板(本實 施例取圖中的一個第一類電容極板1114b為例)和數個第二類電容極板(如圖中1112b、1116b)的多層電容極板；第一類電容極板1114b和第二類電容極板1112b、1116b相互交替間隔配置。蝕刻電介質層在相鄰的第一層迭延伸結構(第12圖未示出，需參考實施例六第7A-2圖)之間及靠近第一延伸結構的第一層迭延伸結構與第一延伸結構之間的電介質層中蝕刻出多個通孔，通過注入相鄰的第一層迭延伸結構之間及靠近第一延伸結構的第一層迭延伸結構與第一延伸結構之間的電介質層中的通孔中的金屬將相鄰的第一層迭延伸結構電性連接，同時將第一層迭延伸結構與第一延伸結構電性連接，即是使得第一層迭延伸結構與漏極金屬層1130電性連接。

蝕刻電介質層在相鄰的第二層迭延伸結構(第12圖未示出，需參考實施例六第7A-2圖)之間及靠近第二延伸結構的第二層迭延伸結構與第二延伸結構之間的電介質層中蝕刻出多個通孔，通過注入相鄰的第二層迭延伸結構之間及靠近第二延伸結構的第二層迭延伸結構與第二延伸結構之間的電介質層中的通孔中的金屬將相鄰的第二層迭延伸結構電性連接，同時將第二層迭延伸結構與第二延伸結構電性連接，即是使得第二層迭延伸結構與源極金屬層1140電性連接。蝕刻電介質層在相鄰的第一層迭柵極金屬層(如圖中1112a、1114a、1116a)之間及靠近第一柵極金屬層1120的第一層迭柵極金屬層1112a與第一柵極金屬層1120之間的電介質層中蝕刻出多個通孔(如圖中1111a、1113a、1115a及圖中未示出的通孔)，通過注入相鄰的第一層迭柵極金屬層之間及靠近第一柵極金屬層1120的第一層迭柵極金屬層1112a與第一柵極金屬層1120之間的電介質層中的通孔中的金屬(未示出)將相鄰的第一層迭柵極金屬層(如圖中1112a、1114a、1116a)電性連接，同時將第一層迭柵極金屬層(如圖中1112a、1114a、1116a)與第一柵極金屬層1120電性連接。

蝕刻電介質層在相鄰的第二層迭柵極金屬層(如圖中1112c、1114c、1116c)之間及靠近第二柵極金屬層1150的第二層迭柵極金屬層1112c與第二柵極金屬層1150之間的電介質層中蝕刻出多個通孔(如圖中1111a、 1113a、1115a及圖中未示出的通孔)，通過注入相鄰的第二層迭柵極金屬層(如圖中1112c、1114c、1116c)之間及靠近第二柵極金屬層1150的第二層迭柵極金屬層1112c與第二柵極金屬層1150之間的電介質層中的通孔中的金屬(未示出)將相鄰的第二層迭柵極金屬層(如圖中1112c、1114c、1116c)電性連接，同時將第二柵極金屬層1150與第二層迭柵極金屬層(如圖中1112c、1114c、1116c)電性連接。

任意一層第一類電容極板(如本實施例如中的第一類電容極板1114b)均與該層第一類電容極板(如本實施例如中的第一類電容極板1114b)所在層面的第一層迭延伸結構(未示出)連接；任意一層第二類電容極板(如本實施例如中的第一類電容極板1112b、1116b)均與該層第二類電容極板(如本實施例如中的第一類電容極板1112b、1116b)所在層面的第二層迭延伸結構(未示出)連接。以致，第一類電容極板1114b通過與第一層迭延伸結構電性連接，又由於第一層迭延伸結構與漏極金屬層1130電性連接，使得第一類電容極板1114b均與漏極金屬層1130電性連接；第二類電容極板1112b、1116b通過與第二層迭延伸結構電性連接，又由於第二層迭延伸結構與源極金屬層1140電性連接，使得第二類電容極板1112b、1116b均與源極金屬層1140電性連接。漏極金屬層1130、第一柵極金屬層1120、源極金屬層1140、第二柵極金屬層1150通過分割區(例如漏極金屬層1130、第一柵極金屬層1120之間的分割區1125)相互分割隔離，沉積電介質層用於在分割區填充電介質；沉積電介質層用於將蝕刻分割金屬層所形成的絕緣分割區填充電介質。

上述實施例所披露的技術方案在不脫離本發明精神的基礎上還存在較多形式上的變形，例如，金屬層、電介質層的增加或減少，及調整導出柵極、源極的不同方式，或是晶片類型的改變，這些變形形式均毫無疑慮的被發明人看作是本發明的組成部分。

上述實施例，是基於但可不限制於金屬氧化物半導體場效應管(Metal Oxide Semiconductor Field-Effect Transistor，MOSFET)。其中，低端(Low Side)的MOSFET亦可在本領域中被技術人員稱之為低側金屬氧化物 半導體場效應管；高端(High Side)的MOSFET亦可本領域中被技術人員稱之為高側金屬氧化物半導體場效應管。

一個顯而易見的優勢是，電容直接集成於MOSFET上，取代了以鍵合金線來連接MOSFET和外置電容的方式，極大的消除了聯機離散電感。另一個有益效果是，由於電容極板和電介質層的存在，相當於增加了矽片襯底的厚度和機械強度，矽片襯底於晶圓背部研磨(Wafer Backside Grinding)的工藝步驟中，對於矽片襯底自身應力(Stress)的抑制，抑或控制整塊晶圓的曲翹度(Warpage)，都是極為有效的，依據該優點，可以減薄矽片襯底取得較低的MOSFET導通電阻。

基於半導體裝置輕薄及良好散熱性能的需求，半導體裝置的塑封厚度(Mold Cap)也趨於減薄的勢態，然，極薄的塑封厚度勢必造成塑封工藝中的環氧樹脂的表面封裝空洞(Package Void)的出現，甚至於露出晶圓顆粒(Die Exposed)，一個避免該缺陷的直接有效的措施是減薄晶圓。故，本發明的晶圓機械強度的增加取得的另一個在晶片封裝(IC Assembly)工藝中的傑出成績也是可見的。

通過說明和附圖，給出了具體實施方式的特定結構的典型實施例。儘管上述發明提出了現有的較佳實施例，然，這些內容並不作為侷限。本領域的技術人員應掌握，本發明具有多種其他特殊形式，無需過多實驗，就能將本發明應用於這些實施例。對於本領域的技術人員而言，閱讀上述說明後，各種變化和修正無疑將顯而易見。例如，本發明是以MOS電晶體為例說明，根據同樣的發明理念，本發明也可應用於雙極電晶體電路。因此，所附的申請專利範圍書應看作是涵蓋本發明的真實意圖和範圍的全部變化和修正。在申請專利範圍書範圍內任何和所有等價的範圍與內容，都應認為仍屬本發明的意圖和範圍內。

500‧‧‧電晶體

510‧‧‧矽片襯底

521‧‧‧第一柵極金屬層

521a‧‧‧第一層迭柵極金屬層

521b/522b/536b/540b/550b‧‧‧金屬

522‧‧‧第二柵極金屬層

522a‧‧‧第二層迭柵極金屬層

531‧‧‧漏極金屬層

532‧‧‧源極金屬層

535a‧‧‧第一層迭延伸結構

536‧‧‧第二延伸結構

536a‧‧‧第二層迭延伸結構

540‧‧‧第一類電容極板

540a‧‧‧第一類連接層

550‧‧‧第二類電容極板

550a‧‧‧第二類連接層

Claims (28)

1. 一種集成一電容的雙MOS場效應電晶體，該雙MOS場效應電晶體集成有一旁路電容，其中：於一矽片襯底頂面上設置有構成一第一電晶體柵極電極的一第一柵極金屬層及構成一第一電晶體漏極電極的一漏極金屬層，和構成一第二電晶體柵極電極的一第二柵極金屬層及構成一第二電晶體源極電極的一源極金屬層；該矽片襯底頂面上方設置有平行於該矽片襯底的包括數個第一類電容極板和數個第二類電容極板的一多層電容極板，且在該矽片襯底頂面與該矽片襯底頂面上方的一塊電容極板間以及在相鄰的兩塊電容極板間填充有一電介質層；第一類電容極板和第二類電容極板相互交替間隔配置，且第一類電容極板均與該漏極金屬層電性連接用於構成該旁路電容的一電極，第二類電容極板均與該源極金屬層電性連接用於構成該旁路電容的另一電極；該第一電晶體的源極形成於該矽片襯底的底面，該第一電晶體的漏極、柵極形成於該矽片襯底頂面；該第二電晶體的漏極形成於該矽片襯底的底面，該第二電晶體的源極、柵極形成於該矽片襯底頂面；該漏極金屬層設有一第一延伸結構，且任意一層該電容極板所在的層面均在該第一延伸結構上方設有一第一層迭延伸結構；其中，該第一層迭延伸結構用於與該第一延伸結構電性連接以將該第一電晶體漏極導出。
2. 如申請專利範圍第1項所述的集成一電容的雙MOS場效應電晶體，其中，任意一層該電容極板所在的層面均在該第一柵極金屬層上方設有一第一層迭柵極金屬層； 其中，該第一層迭柵極金屬層用於與該第一柵極金屬層電性連接以將該第一電晶體的柵極導出。
3. 如申請專利範圍第1項所述的集成一電容的雙MOS場效應電晶體，其中，任意一層該電容極板所在的層面均在該第二柵極金屬層上方設有一第二層迭柵極金屬層；其中，該第二層迭柵極金屬層用於與該第二柵極金屬層電性連接以將該第二電晶體的柵極導出。
4. 如申請專利範圍第1項所述的集成一電容的雙MOS場效應電晶體，其中，該源極金屬層設有一第二延伸結構，且任意一層該電容極板所在的層面均在該第二延伸結構上方設有一第二層迭延伸結構；其中，該第二層迭延伸結構用於與該第二延伸結構電性連接以將該第二電晶體源極導出。
5. 如申請專利範圍第1項所述的集成一電容的雙MOS場效應電晶體，其中，在相鄰該第一層迭延伸結構間的該電介質層中及在靠近該第一延伸結構的該第一層迭延伸結構與該第一延伸結構間的該電介質層中設有多個通孔，並通過注入通孔中的金屬將該第一層迭延伸結構與該第一電晶體的漏極電性連接。
6. 如申請專利範圍第4項所述的集成一電容的雙MOS場效應電晶體，其中，在相鄰該第二層迭延伸結構間的該電介質層中及在靠近該第二延伸結構的該第二層迭延伸結構與該第二延伸結構間的該電介質層中設有多個通孔，並通過注入通孔中的金屬將該第二層迭延伸結構與該第二電晶體的源極電性連接。
7. 如申請專利範圍第1項所述的集成一電容的雙MOS場效應電晶體，其中，該第一類電容極板與該第二類電容極板縱向交錯配置，用於在相鄰 的該第二類電容極板間的該第一類電容極板所在的層面中設置絕緣於該第一類電容極板的一第二類連接層；在該第二類電容極板與該第二類連接層之間及該源極金屬層與靠近該源極金屬層的該第二類電容極板之間的該電介質層中設置一通孔，並通過注入通孔中的金屬將該第二類電容極板相互電性連接，同時將該第二類電容極板與該源極金屬層電性連接。
8. 如申請專利範圍第1項所述的集成一電容的雙MOS場效應電晶體，其中，該第一類電容極板與該第二類電容極板縱向交錯配置，用於在相鄰的該第一類電容極板間及該第一類電容極板與該漏極金屬層間的該第二類電容極板所在的層面中設置絕緣於該第二類電容極板的一第一類連接層；在該第一類電容極板與該第一類連接層之間及該漏極金屬層與靠近該漏極金屬層的該第一類連接層之間的該電介質層中設置一通孔，並通過注入該通孔中的金屬將該第一類電容極板相互電性連接，同時將該第一類電容極板與該漏極金屬層電性連接。
9. 如申請專利範圍第1項所述的集成一電容的雙MOS場效應電晶體，其中，任意一層該第一類電容極板均與該層該第一類電容極板所在層面的該第一層迭延伸結構連接。
10. 如申請專利範圍第9項所述的集成一電容的雙MOS場效應電晶體，其中，該源極金屬層設有一第二延伸結構，且任意一層該電容極板所在的層面均在該第二延伸結構上方設有一第二層迭延伸結構，其中任意一層該第一類電容極板均與該層該第一類電容極板所在層面的該第二層迭延伸結構分割絕緣。
11. 如申請專利範圍第4項所述的集成一電容的雙MOS場效應電晶體，其中，任意一層該第二類電容極板均與該層該第二類電容極板所在層面的該第二層迭延伸結構連接。
12. 如申請專利範圍第11項所述的集成一電容的雙MOS場效應電晶體，其中，所述漏極金屬層設有一第一延伸結構，且任意一層所述的電容極板所在的層面均在所述第一延伸結構上方設有一第一層迭延伸結構，其中任意一層該第二類電容極板均與該層該第二類電容極板所在層面的該第一層迭延伸結構分割絕緣。
13. 如申請專利範圍第1項所述的集成一電容的雙MOS場效應電晶體，其中，該第一柵極金屬層、該漏極金屬層、該源極金屬層、該第二柵極金屬層通過一分割區相互分割隔離，且該分割區填充有電介質；任意一層該電容極板所在的層面均包含一絕緣分割區且該絕緣分割區均填充有電介質。
14. 如申請專利範圍第1項所述的集成一電容的雙MOS場效應電晶體，其中，該第一電晶體為一高端MOS場效應電晶體，該第二電晶體為一低端MOS場效應電晶體。
15. 一種在雙MOS場效應電晶體上集成一電容的方法，包括以下步驟：於一第一電晶體、一第二電晶體所在的一矽片襯底頂面上多次沉積一電介質層和多次沉積一金屬層，以形成該矽片襯底頂面上該電介質層與該金屬層交替的多層電介質層與多層金屬層；其中，沉積電介質層後對電介質層進行蝕刻，用於形成電介質層中的多個通孔；其中，沉積金屬層後對金屬層進行蝕刻分割，用於將金屬層分割成不同的一金屬區域，一部分該金屬區域形成一電容極板，且沉積該金屬層的同時還利用金屬填充電介質層中所包含的通孔； 任意一層金屬層蝕刻分割後均形成金屬層所在層面的一第一層迭延伸結構和一第二層迭延伸結構，以及一第一層迭柵極金屬層和一第二層迭柵極金屬層。
16. 如申請專利範圍第15項所述的方法，其中，該矽片襯底頂面包含構成該第一電晶體漏極電極的一漏極金屬層、構成該第一電晶體柵極電極的一第一柵極金屬層，構成該第二電晶體源極電極的一源極金屬層、構成該第二電晶體柵極電極的一第二柵極金屬層；該漏極金屬層包含一第一延伸結構，該源極金屬層包含一第二延伸結構。
17. 如申請專利範圍第16項所述的方法，其中，該第一層迭延伸結構位於該第一延伸結構上方，該第二層迭延伸結構位於該第二延伸結構上方；以及該第一層迭柵極金屬層位於該第一柵極金屬層上方，該第二層迭柵極金屬層位於該第二柵極金屬層上方。
18. 如申請專利範圍第15項所述的方法，其中，該多層金屬層蝕刻分割後形成位於不同層面的包含數個第一類電容極板和數個第二類電容極板的多層電容極板；第一類電容極板和第二類電容極板相互交替間隔配置。
19. 如申請專利範圍第18項所述的方法，其中，該多層金屬層蝕刻分割後在相鄰的該第二類電容極板間的該第一類電容極板所在的層面中形成有絕緣於該第一類電容極板的一第二類連接層；蝕刻該電介質層在該第二類電容極板與該第二類連接層之間的該電介質層中蝕刻出多個通孔，並通過注入該第二類電容極板與該第二類連接層之間的該電介質層中通孔中的金屬將該第二類電容極板相互電性連接。
20. 如申請專利範圍第18項所述的方法，其中，該多層金屬層蝕刻分割後在相鄰的該第一類電容極板間及該第一類電容極板與該漏極金屬層間的該第二類電容極板所在的層面中形成有絕緣於該第二類電容極板的一第一類連接層；蝕刻該電介質層在該第一類電容極板與該第一類連接層之間及該漏極金屬層與靠近該漏極金屬層的該第一類連接層之間的該電介質層中蝕刻出多個通孔，並通過注入該第一類電容極板與該第一類連接層之間該電介質層中的通孔中的金屬將該第一類電容極板相互電性連接，通過注入靠近該漏極極金屬層的該第一類連接層與該漏極金屬層間之間該電介質層中的通孔中的金屬將該第一類連接層與該漏極金屬層電性連接。
21. 如申請專利範圍第18項所述的方法，其中，蝕刻該電介質層在該源極金屬層與靠近該源極金屬層的該第二類電容極板之間的該電介質層中蝕刻出多個通孔，並通過注入該源極金屬層與靠近該源極金屬層的該第二類電容極板之間該電介質層中的通孔中的金屬將該第二類電容極板與該源極金屬層電性連接。
22. 如申請專利範圍第17項所述的方法，其中，蝕刻該電介質層在相鄰的該第一層迭延伸結構之間及靠近該第一延伸結構的該第一層迭延伸結構與該第一延伸結構之間的該電介質層中蝕刻出多個通孔，通過注入相鄰的該第一層迭延伸結構之間及靠近該第一延伸結構的該第一層迭延伸結構與該第一延伸結構之間的該電介質層中的通孔中的金屬將相鄰的該第一層迭延伸結構電性連接，同時將該第一層迭延伸結構與該第一延伸結構電性連接。
23. 如申請專利範圍第17項所述的方法，其中，蝕刻該電介質層在相鄰的該第二層迭延伸結構之間及靠近該第二延伸結構的該第二層迭延伸結構與該第二延伸結構之間的該電介質層中蝕刻出多個通孔，通過注入相 鄰的該第二層迭延伸結構之間及靠近該第二延伸結構的該第二層迭延伸結構與該第二延伸結構之間的該電介質層中的通孔中的金屬將相鄰的該第二層迭延伸結構電性連接，同時將該第二層迭延伸結構與該第二延伸結構電性連接。
24. 如申請專利範圍第17項所述的方法，其中，蝕刻該電介質層在相鄰的該第一層迭柵極金屬層之間及靠近該第一柵極金屬層的該第一層迭柵極金屬層與該第一柵極金屬層之間的該電介質層中蝕刻出多個通孔，通過注入相鄰的該第一層迭柵極金屬層之間及靠近該第一柵極金屬層的該第一層迭柵極金屬層與該第一柵極金屬層之間的該電介質層中的通孔中的金屬將相鄰的該第一層迭柵極金屬層電性連接，同時將該第一層迭柵極金屬層與該第一柵極金屬層電性連接。
25. 如申請專利範圍第17項所述的方法，其中，蝕刻該電介質層在相鄰的該第二層迭柵極金屬層之間及靠近該第二柵極金屬層的該第二層迭柵極金屬層與該第二柵極金屬層之間的該電介質層中蝕刻出多個通孔，通過注入相鄰的該第二層迭柵極金屬層之間及靠近該第二柵極金屬層的該第二層迭柵極金屬層與該第二柵極金屬層之間的該電介質層中的通孔中的金屬將相鄰的該第二層迭柵極金屬層電性連接，同時將該第二層迭柵極金屬層與該第二柵極金屬層電性連接。
26. 如申請專利範圍第18項所述的方法，其中，任意一層該第一類電容極板均與該層該第一類電容極板所在層面的該第一層迭延伸結構連接，且與該層該第一類電容極板所在層面的該第二層迭延伸結構分割絕緣。
27. 如申請專利範圍第18項所述的方法，其中，任意一層該第二類電容極板均與該層該第二類電容極板所在層面的該第二層迭延伸結構連接，且與該層該第二類電容極板所在層面的該第一層迭延伸結構分割絕緣。
28. 如申請專利範圍第16項所述的方法，其中，該漏極金屬層、該第一柵極金屬層、該源極金屬層、該第二柵極金屬層通過一分割區相互分割隔離，沉積一電介質層用於在該分割區填充電介質；沉積該電介質層用於將蝕刻分割該金屬層所形成的一絕緣分割區填充電介質。