[go: up one dir, main page]

TWI487011B - 不具有犧牲間隔件而通過覆蓋層移除所形成的高介電係數金屬閘極電極結構 - Google Patents

不具有犧牲間隔件而通過覆蓋層移除所形成的高介電係數金屬閘極電極結構 Download PDF

Info

Publication number
TWI487011B
TWI487011B TW100145232A TW100145232A TWI487011B TW I487011 B TWI487011 B TW I487011B TW 100145232 A TW100145232 A TW 100145232A TW 100145232 A TW100145232 A TW 100145232A TW I487011 B TWI487011 B TW I487011B
Authority
TW
Taiwan
Prior art keywords
gate electrode
spacer
electrode structure
dielectric
layer
Prior art date
Application number
TW100145232A
Other languages
English (en)
Other versions
TW201227812A (en
Inventor
史帝芬 克朗霍爾茲
馬庫斯 倫斯基
漢斯 尤爾根 特斯
Original Assignee
格羅方德半導體德累斯頓第一模數有限責任及兩合公司
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體德累斯頓第一模數有限責任及兩合公司, 格羅方德半導體公司 filed Critical 格羅方德半導體德累斯頓第一模數有限責任及兩合公司
Publication of TW201227812A publication Critical patent/TW201227812A/zh
Application granted granted Critical
Publication of TWI487011B publication Critical patent/TWI487011B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/608—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having non-planar bodies, e.g. having recessed gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P50/283—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H10P30/40—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Description

不具有犧牲間隔件而通過覆蓋層移除所形成的高介電係數金屬閘極電極結構
一般而言，本發明關於包含電晶體元件的高度複雜積體電路的製作，該半導體元件包含在早期製程階段中所形成的高介電係數金屬閘極電極結構。
製作例如中央處理器(CPU)、儲存裝置、應用特定積體電路(ASIC)、及類似者的進階積體電路需要在給定的晶片區域上，依據特定的電路佈局，形成數量龐大的電路元件，其中，場效應電晶體代表一種實質性決定該積體電路的效能的重要類型的電路元件。目前，已實施有複數種製程技術，其中，對許多類型的複雜電路(包含場效應電晶體)而言，MOS技術由於其優良的操作速度及/或電能消耗及/或成本效益等特性，為目前最大有可為的一種方法。在使用例如MOS技術的複雜積路的製作期間，數以百萬計的電晶體(例如，n通道電晶體及/或p通道電晶體)是形成在包含結晶半導體層的基板上。不論考量n通道電晶體或p通道電晶體，場效應電晶體通常包含所謂的pn接面(junction)，該pn接面是由高度摻雜區域(稱為漏極和源極區域)與設置於該高度摻雜區域附近的輕度摻雜或未摻雜區域(例如，通道區域)的介面所形成的。在場效應電晶體中，該通道區域的導電性(例如，該導電通道的驅動電流能力)是受控於閘極電極，該閘極電極鄰接於該通道區域，並被薄絕緣層而與該通道區域隔離。在形成導電通道後由於將適當的控制電壓施加至該閘極電極，因此，該通道區域的導電性會與摻雜濃度、電荷載體的移動率、以及(平坦型電晶體架構)源極與漏極之間的距離(稱為通道長度)、及類似者有關。
目前，大多數的積體電路是在矽的基礎上所形成的，這是因為矽的實質上無限的供應量、矽及相關材料和製程的眾所周知的特性、以及在過去50年期間所收集的經驗。因此，矽很可能仍然是針對量產產品所設計的未來電路世代的首選材料。矽在製作半導體裝置扮演舉足輕重角色的一個原因是矽/矽氧化物介面的優良特性，該特性可使不同的區域彼此電性絕緣。矽/矽氧化物介面在高溫下仍然穩定，並因此可允許接下來的高溫製程(例如，活化摻質並固化結晶損壞的退火迴圈所需要的)的效能，而不需犧牲該介面的電性特性。
由於以上所指出的理由，矽氧化物較佳是使用為場效應電晶體中將該閘極電極隔離於該矽通道區域的閘極絕緣層的基礎材料，其通常包含多晶矽。在穩定地改良場效應電晶體的裝置效能中，已持續地減少該通道區域的長度，以改良切換速度及驅動電流能力。由於可藉由供應至該閘極電極、以將該通道區域的表面反轉至足夠高的電荷密度並提供給定供應電壓所希望的驅動電流，來控制該電晶體效能，因此，必需維持由該閘極電極、該通道區域及設置於該閘極電極和該通道區域之間的矽氧化物所形成的電容器所提供的一定程度的電容性耦合。其結果就是，減小平坦型電晶體組構的通道長度需要增加電容性耦合及漏極和源極區域中複雜的側向及垂直摻雜分佈，以避免在電晶體操作期間所發生的所謂短通道行為。該短通道行為可引致增加的漏電流及該臨界電壓會與該通道長度密切相關。具有相當低供應電壓及因此減小的臨界電壓的極度縮小的平坦型電晶體裝置，會因該閘極電極至該通道區域需要增加的電容性耦合，而面臨該漏電流呈指數增加的問題。因此，該矽氧化物層的厚度必需對應地減小，以在該閘極與該通道區域之間提供所需的電容。舉例來說，大約0.08微米的通道長度可能需要閘極介電是由薄至大約1.2奈米的矽氧化物所製成。因此，電荷載體直接穿隧超薄矽氧化物閘極絕緣層會引發相當高的漏電流，並且對於氧化物厚度範圍介於1-2奈米而言，該漏電流所達到的數值已不再能符合於許多類似電路的要求。
因為這個原因，已經發展出來新的策略，以克服以極度薄矽氧化物為基礎的閘極絕緣層的高漏電流所施加的限制。一種非常大有可為的方法是將傳統的介電材料至少部分由介電係數遠高於以矽氧化物為基礎的材料的介電係數的介電材料所取代。舉例來說，可使用介電係數為10.0或更高的介電材料(也稱為高介電係數介電材料)，例如，鉿氧化物、鋯氧化物及類似者的形式。除了在該閘極絕緣層中提供高介電係數介電材料外，也必需併入適當的含金屬材料，這是由於p通道電晶體及n通道電晶體所需的工作函數值可能無法根據標準的多晶矽閘極材料而獲得。為了這個目的，可提供適當的含金屬材料，以覆蓋該敏感性高介電係數介電材料，並作為源極，以併入適當的金屬成分，例如鑭、鋁、及類似者，以適當地分別調整n通道電晶體及p通道電晶體的工作函數。此外，由於含金屬導電材料的出現，因此，可實質避免空乏區的產生，該空乏區通常會發生在以多晶矽為基礎的電極材料中。在高介電係數介電材料的基礎上製作複雜的閘極電極結構的製程，可能需要適度複雜的製程序列，這是例如由於不同導電類型的電晶體的適當工作函數的調整以及高介電係數介電材料於暴露至特定製程條件時(在氧或類似者出現的情況下的高溫)可能通常非常敏感。因此，已發展出不同的方法，例如，在早期製造階段提供高介電係數介電材料，並以與標準製程技術高度相容性來處理該半導體裝置，其中，在典型的電極材料中，多晶矽可在非常進階的製造階段中被適當的金屬所取代，該金屬可調整不同電晶體的工作函數，並因此提供高度導電的電極金屬。雖然此方法可提供該電晶體的工作函數及臨界電壓具有優良一致性，這是由於該工作電壓的真正調整可在任何高溫製程之後才完成，但是，可能需要複雜的製程序列，才能提供不同的工作函數金屬及電極金屬。在其他非常大有可為的方法中，可在早期製造階段中形成該複雜的閘極電極結構，但可基於該多個眾所周知的製程策略來作進一步的處理。在此案例中，用來調整該工作函數的高介電係數介電材料及任何金屬成分可在圖案化該閘極電極堆疊之前提供，其可包含眾所周知的材料(例如，矽及矽/鍺)，從而在眾所周知的製程技術的基礎上，致能該進一步處理。另一方面，該閘極電極堆疊、尤其是該敏感性高介電係數介電材料及任何含金屬覆蓋層，必需在該半導體裝置的整個處理過程中，被適當的材料可靠地限制。
此外，加強電晶體的效能的概念已發展出通過提供多個應變誘發機制，以增加不同電晶體的通道區域中的電荷載體移動率。眾所周知，可通過分別對n通道電晶體及p通道電晶體施加特定應變成分(例如，拉伸或壓縮應變)，而有效地增加矽中的電荷載子移動率，如此一來，相較於非應變型矽材料，便可針對相同的電晶體組構而獲得較優良的電晶體效能。舉例來說，可通過將應變型半導體材料(例如，以矽/鍺合金、矽/碳合金及類似者的形式)併入至電晶體的漏極和源極區域中，而實作有效的應變誘發機制，其中，該半導體合金及該矽基材料之間的晶格失配可導致拉伸或壓縮狀態，其接著可在該電晶體的通道區域中誘發希望類型的應變。其他類型的有效應變誘發機制也會建立，其中，高應力介電材料可放置於該電晶體的附近，從而也在該通道區域中誘發特定類型的應變。
雖然在早期製造階段中提供複雜高介電係數金屬閘極電極結構的方法以及額外的應變誘發機制，有可能提供功能非常強大的半導體裝置(例如，CPU、儲存裝置、晶片上系統(SOC)、及類似者)，然而，傳統方法仍可能有製程非不一致性的影響，如參考第1a-1e圖所描述的。
第1a圖示意地例示半導體裝置100的橫截視圖，半導體裝置100包含基板101(例如，矽基板)及半導體層(例如，矽層或包含顯著數量的矽的半導體材料)。在所顯示的該製造階段中，半導體裝置100包含電晶體150a、150b，分別形成在個別的作用區域102a及102b中及上方。作用區域是層102中的半導體區域，在該半導體區域中，將形成一個或多個電晶體的pn接面。例如溝槽隔離的隔離結構102c是設置在半導體層102中，並可形成以鄰接作用區域102a，其中，應瞭解到，隔離結構102c也可側向地設置在作用區域102a、102b之間，從而至少在水平方向電性隔離這些區域。此外，多個閘極電極結構160a.、160b及160c是形成在半導體層102上方。在第1a圖中，閘極電極結構160a、160b是以其截面來加以例示，其中，閘極電極結構160a、160b是分別形成在作用區域102a及102b上，其中，應瞭解到，這些閘極電極結構通常延伸超過對應的作用區域，並且因此這些閘極電極結構也可形成在隔離區域102c上方。舉例來說，閘極電極結構160c可代表閘極電極結構沿著垂直於第1a圖的圖式平面而延伸進入作用區域的對應部分。在其他案例中，閘極電極結構160c可代表一部分閘極電極結構160a。換言之，在此案例中，閘極電極結構160c可代表閘極電極結構160a朝垂直於第1a圖的圖式平面的方向上的「延續」。不論如何，閘極電極結構160c可形成在一部分隔離結構102c上，該部分是鄰近於作用區域102a。
如先前所討論的，該閘極電極結構可包含分別形成在作用區域102a、102b上的閘極絕緣層161，而該閘極絕緣層可包含高介電係數介電材料，例如，氧化鉿系(hafnium oxide-based)材料及類似者。應注意的是，通常該閘極絕緣層161可額外地包含傳統介電材料，例如，氧化矽系(silicon oxide-based)材料，然而，其厚度顯著地減少為大約不大於0.8奈米。此外，當包含高介電係數介電材料時，含金屬材料通常形成在閘極絕緣層161上，其中，該對應的含金屬材料可提供有針對不同導電類型的電晶體的不同材料組成，以調整該對應的閘極電極結構適當的工作函數。舉例來說，導體覆蓋層162a提供在閘極電極結構160a、160c中，其可對應至相同導電類型的電晶體。因此，覆蓋層162a其內通常併入有電晶體150a的工作函數金屬成分，而導電覆蓋層162b包含電晶體150b的適當工作函數金屬成分。此外，該閘極電極結構可包含另外的電極材料163，例如，矽、矽/鍺及類似者，其後接著介電覆蓋層或層系統，然而，由於對先前的處理期間內所施加的反應製程氣體的不同暴露，因此，該介電覆蓋層或層系統針對閘極電極結構160a、160c及閘極電極結構160b可具有不同的厚度。因此，結構160c、160a的介電覆蓋層164a可具有例如20-40奈米的厚度，但覆蓋層164b的厚度可大於20-40奈米約15-25奈米。
此外，可設置例如包含襯墊材料165a及間隔件元件165b的側壁間隔件結構165，以保護電極材料164的側壁，尤其是保護敏感性材料162a、162b及161。襯墊165a及間隔件元件165b通常包含矽氮化物。如所例示的，元件165a、165b的材料可提供具有非圖案化層系統的形式，該非圖案化層系統是形成在作用區域102b及閘極電極結構160b上方，以在用以在作用區域102a中形成應變誘發半導體材料151(例如，矽/鍺材料)的期間作為有效的遮罩材料。如以上所討論的，在複雜的應用中，p通道電晶體的效能可在將應變誘發矽/鍺合金併入至p通道電晶體的作用區域時顯著地增加，這是由於在此案例中，可在通道區域152中誘發顯著的壓縮應變。應瞭解的是，如果需要的話，如152a所指示的臨界調整半導體材料可設置在該通道區域152內，如果需要適當地調整電晶體150a的整體臨界電壓。
如第1a圖所例示的半導體裝置100可在接下來的製程策略的基礎上加以形成。在形成隔離區域102c並因此側向描繪作用區域102a、102b及任何其他作用區域的輪廓後，如果需要的話，材料層152a可選擇性地形成在作用區域102中。接下來，閘極絕緣層161及層162a、162b的適當材料可通過適當的沈積技術及圖案化序列並可能結合任何熱處理來加以形成，以將工作函數金屬成分擴散至閘極介電層161中，如果適當考量的話。在其他的案例中，希望的工作函數金屬成分可以延續材料層的形式加以沈積，其可接著被圖案化，以在該對應的作用區域上方形成希望的材料層。之後，例如無定形或多晶矽形式的電極材料163通過使用眾所周知的沈積技術並接著沈積介電覆蓋層或層系統164a、164b，來加以沈積。如果需要的話，可提供任何額外的材料(例如，ARC材料及類似者)，並且，如果需要的話，施加複雜的微影製程式列及非等向性蝕刻製程，以依據設計規則獲得閘極電極結構160a、…、160c。舉例來說，該閘極電極結構的長度(也就是，電極材料162a、162b的水平延伸)可為不大於50奈米。接下來，例如通過熱活化CVD、電漿加強CVD、低壓CVD、多層沈積技術，來沈積材料層165s，以獲得希望的材料特性。舉例來說，可沈積矽氮化物，以形成密集襯墊，接下來沈積間隔件元件165b的另外矽氮化物材料。如以上所討論的，當在圖案化閘極電極結構160a、160b而調整該工作函數並因此調整電晶體150a、150b的基本臨界電壓時，在另外的處理期間，必需保證層161及162a、162b有可靠的限制，這是由於對主動製程大氣(例如，含氧化學及類似者)的任何暴露，均可能導致先前調整過的電晶體特性的顯著偏移。
之後，形成蝕刻遮罩(未顯示)，以覆蓋電晶體150b，同時暴露作用區域102a及隔離區域102c上有形成閘極電極結構160c的部分。如以上所討論的，閘極電極結構160a、160c可代表一個及相同的閘極電極結構、或鄰近或對應於p型電晶體的區域所設置的結構。在該對應的非等向性蝕刻製程期間，施加眾所周知的基於電漿的配方，以沈積通過先前所沈積的層165s，從而在閘極電極結構160c、160a形成間隔件結構165。此外，可繼續該蝕刻製程，以可能依據改變的蝕刻化學來蝕刻入作用區域102a，以在其內形成孔洞，該孔洞接下來被材料151所填充。因此，在該孔洞蝕刻製程期間，也將覆蓋層164a暴露在該反應蝕刻大氣，並因此可能遭受明顯的材料侵蝕，其可導致這些層比介電覆蓋層164b薄，介電覆蓋層164b可仍然被間隔件層165s及對應的光阻遮罩所覆蓋。
接下來，製備裝置100，以選擇性沈積應變誘發半導體材料151，其通常涉及多個清潔配方，該清潔配方可導致氧化物系(oxide-based)材料(例如，隔離區域102c中的絕緣材料)的顯著侵蝕。因此，由107c所指示的明顯的凹部在隔離區域102c中產生，從而也引發閘極電極結構160c的間隔件結構165某特定程度的不足蝕刻(under-etching)。之後，通過依據眾所周知的製程配方而施加選擇性外延生長製程，而在對應的孔洞中，選擇性生長材料151。通常，可選擇製程參數，以致於可多多少少在純矽表面區域上發生顯著程度的材料沈積，但例如矽氮化物、矽氧化物及類似者的介電表面區域可實質地不接收材料151。
第1b圖示意地例示製造階段中的半導體裝置100，其中，蝕刻遮罩103覆蓋作用區域102a，而一部分隔離區域102c包含閘極電極結構160c，同時閘極電極結構160b及作用區域102b是暴露至反應蝕刻大氣104。在蝕刻製程104期間，間隔件結構165是形成在閘極電極結構160b的側壁上。因此，在製程104期間，可暴露介電覆蓋層164b，然而，其中，可發生顯著下降程度的材料侵蝕，以致於仍可在層164b及層164a之間的厚度保存有顯著的差異。在蝕刻製程104之後，可移除蝕刻遮罩103，因此，閘極電極結構160a、160c可具有類似的組構，也就是說，這些組構包含側壁間隔件結構165，其可用作偏移間隔件結構，該偏移間隔件結構控制接下來引入摻質成分的注入序列，以形成漏極及源極延伸區域暈環區域(也就是，反摻雜(counter-doped)區域)，這是獲得複雜摻質分佈所需要的，該摻質分佈用以調整該整體的電晶體特性。在另一方面，因為該整體製程流程的先前差異，覆蓋層164a及164b彼此的厚度在此製造階段中可顯著地不同。在該另外處理期間，介電覆蓋層164a、164b必需加以移除，然而，如果間隔件結構165包含類似的材料，則該移除可能影響間隔件結構165的組構。例如，可施加基於電漿的蝕刻配方或濕蝕刻配方，然而，該配方可能有明顯的側向蝕刻率，從而在間隔件結構165中導致顯著程度的材料侵蝕。為了這個原因，間隔件結構165由犧牲氧化物間隔件元件加以保護，犧牲氧化物間隔件元件相對於有效的氮蝕刻化學而言，具有高蝕刻抵抗性。
第1c圖示意地例示具有氧化物間隔件層166的半導體裝置100，其在蝕刻製程105期間被蝕刻，以在側壁間隔件結構165上形成犧牲氧化物間隔件166s。在蝕刻製程105期間，在隔離結構102c中也可發生顯著的材料侵蝕，這是由於需要特定的過度蝕刻(over-etch)時間，以可靠地暴露介電覆蓋層164a、164b。因此，隔離區域102c中的凹部107c可顯著地增加，並且，可分別在作用區域102a、102b產生特定程度的凹部107a、107b。因此，在蝕刻製程105期間，也可移除特定數量的應變誘發材料151。
第1d圖示意地例示當暴露至另外的蝕刻製程106以在適當的蝕刻化學(例如，熱磷酸及類似者)的基礎上移除介電覆蓋層164a、164b的裝置100。應瞭解的是，隔離區域102c中明顯的凹部107c可導致不足蝕刻閘極電極結構160c及攻擊敏感性材料的特定可能性，例如當閘極電極結構160c為閘極電極結構160a沿著垂直於第1e圖的圖式平面的方向的延續時、或當閘極電極結構160c是側向地鄰接於作用區域102a時(如第1e圖所顯示的)(然而，具有非常減少的偏移，這在某些複雜的裝置設計中可能需要)，該可能性高度不利於接近作用區域102a的任何區域。
第1e圖示意地例示在另外的進階製造階段中的半導體裝置100。如所例示的，移除犧牲側壁間隔件166s(例如，第1d圖)，其可依據稀釋的氫氟酸(HF)來加以完成，然而，也可移除特定部分的隔離結構102c，從而更進一步增加凹部107c。
其結果就是，在用以密封敏感性閘極材料、形成應變誘發材料151及移除介電覆蓋材料的製程式列之後，在隔離區域102c中產生明顯程度的凹部107c，同時也在作用區域102a中發生材料移除，從而移除特定數量的應變誘發材料，其接著導致較不明顯效果的電晶體150a。此外，該另外處理必需依據表面形貌(surface topography)的大差異而得以繼續，其通常導致該對應製程技術的高度不一致性，該對應製程例如是用來依據適當的注入遮罩來併入摻質成分、形成另外的間隔件結構以調整側向及垂直的摻質分佈、以及最終形成層間介電材料，該層間介電材料可能包含高度應力介電材料層及類似者。此外，由於敏感性閘極材料的完整性，可能因為閘極電極結構160c接近鄰近作用區域的區域的明顯凹部而受到破壞，並且，當依據之前所討論的製程策略而完成電晶體150a、150b時，可觀察到明顯的裝置故障。
鑒於以上所描述的情況，本發明關於製造技術及半導體裝置，其中，高介電係數閘極電極結構可形成在早期製造階段中，但可避免或至少減少以上所確認的一個或多個問題的影響。
一般而言，本發明提供半導體裝置及製造技術，其中，可完成較優良的密封性及較不明顯的表面形貌的高介電係數閘極電極結構。經認識到，特別是在該隔離結構中減少的明顯凹部及較差的密封性，可能在施加用以具有在早期製造階段中所提供的高介電係數介電材料及工作函數成分的複雜閘極電極結構的製程策略時，導致顯著的產量損失。舉例來說，經認識到，圖案化及移除犧牲氧化物間隔件可顯著地造成該隔離區域的明顯凹部，並且也可造成應變誘發半導體材料的損失。因此，依據本文所揭露的原理，提供一種製程策略，其中，可以高效率來完成該介電覆蓋層的移除，而不需形成犧牲間隔件元件，但與此同時，可通過在形成該應變誘發半導體材料後針對敏感性閘極材料的優良密封性形成額外的襯墊材料，達成優良的製程效率。
本文所揭露的一個例示方法包含：在第一閘極電極結構形成在第一電晶體的第一作用區域上的情況下，在該第一作用區域中形成應變誘發半導體材料。在此階段以第一間隔件層覆蓋第二電晶體的第二作用區域及形成於該第二作用區域上的第二閘極電極結構，其中該第一閘極電極結構包含第一間隔件及第一介電覆蓋層，而該第二閘極電極結構包含第二介電覆蓋層。該方法還包含在形成該應變誘發半導體材料後，在該第一及第二作用區域上方形成第二間隔件層。該方法還包含選擇性地修改該第二介電覆蓋層，以增加該第二介電覆蓋層的蝕刻率。此外，移除該第一及第二介電覆蓋層；以及在該第一及第二作用區域中形成漏極和源極區域。
本文所揭露的另一個方法是關於形成半導體裝置，該方法包含：在第一電晶體有第一閘極電極結構出現的情況下，在第一作用區域中形成應變誘發半導體合金，同時遮蔽第二電晶體的第二閘極電極結構及第二作用區域。該第一閘極電極結構包含第一介電覆蓋層，而該第二閘極電極結構包含第二介電覆蓋層。此外，該方法包含在該第一及第二閘極電極結構及該第一及第二作用區域上方形成間隔件層。接著，選擇性地增加該第二介電覆蓋層的蝕刻率以及實施蝕刻製程，以暴露部分該第一及第二作用區域，並在該第一及第二閘極電極結構上形成間隔件元件。
本文所揭露的例示半導體裝置包含：第一閘極電極結構，形成在第一電晶體的第一作用區域上方及隔離區域的至少第一部分上方，其中該第一閘極電極結構包含第一高介電係數介電材。該半導體裝置還包含第二閘極電極結構，形成在第二電晶體的第二作用區域上方，其中該第一及第二電晶體為相反導電類型，且其中該第二閘極電極結構包含第二高介電係數介電材料。該半導體裝置還包含第一間隔件結構，形成在該第一閘極電極結構的側壁上、並且延伸至第一高度。另外，第二間隔件結構形成在該第二閘極電極結構的側壁上、並且延伸至大於該第一高度的第二高度。此外，第一外間隔件結構形成在該第一間隔件結構，而第二外間隔件結構形成在該第二間隔件結構。
雖然本發明是參考在接下來的詳細描述及圖式中所例示的實施例來加以描述，然而，應瞭解的是，接下來的詳細描述及圖式並非用以將本文所揭露的標的限制成所揭露的特別例示實施例，而是該描述的例示實施例僅示範本發明的各種態樣，其範圍是由附加的申請專利範圍所定義的。
本發明大致上關於製造技術及對應的半導體裝置，其中，可通過選擇性地修改較厚介電覆蓋層中的蝕刻率，以考量一種類型的電晶體中由先前併入的應變誘發材料而對介電覆蓋層的厚度所引發的差異，從而減少將敏感性裝置區域(例如，作用區域)暴露至反應式蝕刻大氣中所需的時間。此外，可通過形成適當的襯墊材料而確保敏感性閘極材料的完整性，該襯墊材料可在移除該介電覆蓋層時被圖案化成額外的間隔件元件，其中，該間隔件元件可用於該裝置的另外處理，例如，針對併入漏極及源極摻質成分及類似者。在另一方面，在併入該應變誘發半導體材料後，該額外的間隔件層提供該閘極電極結構優良的完整性，其可導致暴露任何敏感性裝置區域的特定可能性。因此，可依據較不明顯的表面形貌而繼續該另外的處理，這是特別由於可省略任何用來圖案化及移除基氧化系犧牲間隔件的製程，而於此同時，也可減少該作用區域及先前沈積的應變誘發半導體材料的反應式製程大氣的暴露。
參考第2a-2h圖，將詳細地描述另外例示的實施例，其中，如果需要的話，也參考第1a-1e圖。
第2a圖示意地例示半導體裝置200的截面視圖，半導體裝置200包含基板201、半導體層202，半導體層202被隔離區域202c側向地分割成多個作用區域，例如，區域202a、202b。在一些例示的實施例中，作用區域202a、202b可對應於第一電晶體250a及第二電晶體250b，其中，第一電晶體250a可能需要併入應變誘發半導體材料251，以加強效能，但作用區域202b可能不需要對應的併入。舉例來說，電晶體250a可為p通道電晶體，但電晶體250b可為相反導電類型。在所顯示的製造階段中，閘極電極結構260a、260b可分別形成在作用區域202a、202b上，並可代表高介電係數閘極電極結構。也就是說，閘極電極結構260a、260b可包含閘極介電材料261與分別的含金屬電極材料262a、262b，接著還有電極材料263。此外，介電覆蓋層264a、264b可提供有不同的厚度，這是因為先前製程歷史的差異，也如以上所討論的。應理解到，一般而言，就目前所描述的任何元件而言，可參考先前所解釋過的半導體裝置100，而應用相同的標準。此外，閘極電極結構260c可形成在隔離區域202c上接近作用區域202a。如以上所討論的，閘極電極結構260c可被理解為閘極電極結構260a的延續，如以上所解釋的，但在其他案例中，閘極電極結構260c可代表分離的閘極電極結構，該分離的閘極電極結構是形成在隔離區域202c接近作用區域202a的部分上。在此案例中，閘極電極結構260c、260a可代表相同閘極電極結構的不同部分或不同的電極結構，其在對應的遮蔽方案期間已經驗到實質相同的製程歷史，應用該遮蔽方案以將應變誘發半導體材料251選擇性併入至作用區域202a中。因此，閘極電極結構260c也可包含減少厚度的介電覆蓋層264a。此外，閘極電極結構260a、260c可包含間隔件結構265，但在作用區域202b中，閘極電極結構260b可被間隔件層265s所覆蓋。應理解到，就提供襯墊及間隔件元件而言，間隔件結構265可具有類似的組構，亦如參考半導體裝置100先前所討論的。在此案例中，間隔件層265s也可包含兩個材料層。此外，如所顯示的，由於該先前的處理，隔離區域202c中可能已經產生特定程度的凹部207c。
第2a圖中所顯示的半導體裝置200可依據類似的製程技術來加以形成，如參考第1a圖的半導體裝置100先前所討論的。
第2b圖示意地例示另一個進階製造階段中的半導體裝置200。如所例示的，另外的間隔件層275可形成在作用區域202a、202b及隔離區域202c上方，並因此在閘極電極結構260a、260b、260c的側壁上和上方。間隔件層275可包含矽氮化物或任何其他用來可靠地密封關鍵裝置區域(例如，隔離區域202c中的區域208)的適當材料。如以上所討論的，矽氮化物材料可依據眾所周知的配方來加以沈積，例如，低壓CVD、電漿CVD及類似者，從而獲得高度可控制的沈積製程，該沈積製程具有用以保護敏感性裝置區域208所需的高階梯覆蓋性(step coverage)及足夠的材料密度。可適當地選擇間隔件層275的初始層厚度，以符合該裝置的另外處理，也就是，符合接下來針對層275所實施的圖案化，以形成鄰接間隔件結構265的間隔件元件，並決定實施注入製程及類似者的偏移。應理解到，可事先由實驗及類似者來決定沈積及蝕刻材料275c的對應製程參數。
第2c圖示意地例示另一個進階製造階段中的裝置200，其中，例如聚合物材料及類似者的犧牲填充材料276可形成在作用區域202a、202b及隔離區域202c上方，以側向地封閉至少一部分閘極電極結構260a、…、260c。可依據眾所周知的旋塗技術及類似者來塗布犧牲填充材料276，其中，高度非共形(non-conformal)的沈積行為可能至少對材料276導致實質平坦的表面形貌。如果需要的話，材料276可提供有足夠的額外高度，以完全地覆蓋閘極電極結構260a、…、260c，其中，在一些例示實施例中，可施加額外的材料移除製程(例如，蝕刻製程及類似者)，以至少暴露閘極電極結構260b上方的間隔件層275。以這種方式，可在用以修改至少覆蓋材料264b的蝕刻行為的另外處理的期間，達成材料275及下方覆蓋層264b的優良存取性(accessibility)。
第2d圖示意地例示另外進階製造階段中的裝置200。如圖所示，可形成例如光阻遮罩的遮罩277，以覆蓋閘極電極結構260a、260c，同時可暴露形成在作用區域202b上方的填充材料。為達這個目的，可例如依據微影遮罩而施加任何適當的微影製程，如選擇性遮蔽及暴露p型區域及n型區域所通常需要的。此外，可實施修改製程278，以至少修改介電覆蓋層264b的蝕刻率，其中，在製程278期間，也可修改層275的暴露部分及下方的間隔件層265s。在一些例示的實施例中，製程278可代表依據適當的成分(例如，氧)而實施的離子轟擊，氧因此可併入至層264b中，也可併入至其上的層275及265s達需要的程度。在另一方面，填充材料276的離子阻擋能力(如果有提供而延伸至閘極電極結構260a、260c及遮罩277上方)可適當地調整，以實質地避免將對應的成分併入至覆蓋層264a中。為了這個目的，可通過仿真程式及/或實驗，而選擇適當的注入參數。在其他案例中，可併入任何其他適當的成分，以修改該分子結構，其接著可在裝置200的另外處理中導致增加的蝕刻率。在另外其他的例示實施例中，修改製程278可導致適當成分(例如氫及類似者)的併入，以將該對應的材料區域轉換成拉伸應力後的材料，眾所周知拉伸應力後的矽氮化物，相較于應力中立的矽氮化物材料，可具有顯著較高的蝕刻率。在修改製程278之後，可依據氧電漿及類似者通過實施眾所周知的阻層剝離製程，而移除遮罩277及犧牲填充材料276。
第2e圖示意地例示在退火製程279期間的裝置200，退火製程279可在一些例示的實施例中加以實施，以另外加強材料275、265s及264b內的修改程度，從而形成修改部分260m。應瞭解到，如果這些材料承受用以形成修改部分260m所需要的溫度，則退火製程279可在移除任何犧牲材料之前實施。舉例來說，視先前引入的成分而定，在該先前的注入期間及可能在熱處理279期間，可能產生顯示程度的拉伸應變。在其他的案例中，富含氧的矽氮化物材料可選擇性地形成在修改部分260m中，其中，可相對於閘極電極結構260a、260c的未處理材料275、265及264a達成蝕刻率的另外明顯差異。應理解到，可依據實驗及類似者而決定適當的製程溫度。在實質鈍化大氣中可施加300-1100℃的升高溫度。
第2f圖示意地例示蝕刻製程280期間的裝置200，其中，可依據電漿化學而施加適當的蝕刻化學，舉例來說，多種眾所周知的配方可用來選擇性針對矽及二氧化矽來蝕刻矽氮化物。因此，在蝕刻製程280期間，可以增加的蝕刻率來移除閘極電極結構260b上方的介電材料，從而從間隔件層275(例如，第2e圖)逐漸形成間隔件275s，其中，相較於作用區域202b上方的水平裝置部分，可較快地移除閘極電極結構260b的頂部上的材料。另一方面，可以減少的速度移除閘極電極結構260a、260c的頂部區域上的材料，這是由於相較於閘極電極結構260b(例如，第2e圖)上方所形成的修改部分，材料264a及275(例如，第2e圖)的初始移除速率已減少。因此，在蝕刻製程280的進行期間，可增加地暴露覆蓋層264a及264b，而這些層的對應厚度可增加地變成類似，這是因為覆蓋層264b或至少其顯著部分的較快蝕刻率所致。因此，在從區域202c、202a移除間隔件層275後，在作用區域202b上方的間隔件層265仍必需被移除。因此，可繼續該蝕刻製程，以暴露作用區域202b，其可在作用區域202a中及可能在隔離區域202c中導致特定程度的材料侵蝕，然而，相較于傳統的蝕刻策略(其中，必需移除對應的犧牲氧化物間隔件)，該特定程度具有明顯較少的數量。
第2g圖示意地例示第2f圖的蝕刻製程280完成之後的半導體裝置200。如圖所示，間隔件275s可形成在側壁間隔件結構265上，由於暴露的差異程度，因此，相較於閘極電極結構260b的間隔件結構265上所形成的間隔件275s的高度，閘極電極結構260a、260b的間隔件275s上所形成的間隔件275S的高度較小。此外，覆蓋層264a、264b(例如，第2f圖)及間隔件層265S(例如，第2f圖)的可靠移除可在作用區域202a、202b中導致特定的凹部207a、207b，並且，凹部207c可在蝕刻製程280期間增加，然而，相較於傳統的製程策略，該增加具有顯著較低的效果。此外，如所顯示的，形成在閘極電極結構260c上的間隔件275s可仍然可靠地密封任何關鍵區域，如以上參考第2b圖所討論的。因此，間隔件275s可延伸至間隔件結構265下方，並可因此保存結構260c的任何敏感性閘極材料的完整性。以這種方式，在該另外處理期間由於敏感性閘極材料與任何侵犯性製程大氣(aggressive process atmosphere)的不當接觸而導致的任何裝置不規則，可顯著地減少，從而特別地減少該密封的閘極電極結構的弱點(weak spot)所造成的裝置故障的風險，其中，該弱點形成在接近作用區域202a處。此外，由於該整體製程流程的優良可控制性，也可預測作用區域202a中凹部207a的程度，因此，通過在選擇性外延生長製程期間適當地調整該製程參數，可補償應變誘發材料251的不希望的凹部，其中，外延生長製程是用來於早期製造階段中形成材料251，亦如以上所討論的。
第2h圖示意地例示另外進階階段中的半導體裝置200，其中，另外的間隔件結構267可形成在閘極電極結構260a、…、260c的側壁(例如，先前提供的間隔件275s)上，其可提供優良的密封性，特別是針對閘極電極結構260c，並且也可致能介電覆蓋層的可靠移除，而不需要任何額外的犧牲間隔件元件。此外，可適當地選擇間隔件元件275s與間隔件結構265結合的寬度，以作為用以定義漏極及源極延伸區域、暈環區域及類似者的適當注入遮罩。在另一方面，間隔件結構267可致能漏極及源極區域253適當的側向及垂直分佈，可依據眾所周知的退火技術及類似者而調整該最終組構。應理解到，可依據眾所周知的製程策略而提供間隔件結構267及漏極及源極區域253。
其結果就是，可達成顯著減少的表面形貌(特別是接近作用區域並有應變誘發半導體合金併入於其內的隔離區域)，並且該敏感性閘極材料具有優良的完整性，而於此同時，可移除介電覆蓋材料，而不需要犧牲氧化物間隔件，從而提供用以移除該介電覆蓋材料的增加的製程窗口(process window)。在另一方面，該減少的表面形貌及該閘極電極結構的優良密封性，可在複雜的半導體裝置中提供加強的電晶體效能及減少的電晶體變化性，其中，該半導體裝置包含形成在早期製造階段中的高介電係數閘極電極結構。
對於本領域中熟習技術者而言，在看過此描述之後，本發明的另外修改及變化會變得明顯。因此，此描述將被解讀為僅供例示，其目的在於教示本領域中熟習技術者實現本文所提供的教示的一般方式。應瞭解到，本文所顯示及描述的標的形式是作為目前的較佳實施例。
100、200．．．半導體裝置
101、201．．．基板
102、202．．．半導體層
102a、102b、202a、202b．．．作用區域
102c、202c．．．隔離結構
103．．．蝕刻遮罩
104、105、106．．．蝕刻製程
107a、107b、107c、207a、207b、207c．．．凹部
150a、150b．．．電晶體
151、251．．．應變誘發半導體材料
152．．．通道區域
152a．．．臨界調整半導體材料
160a、160b、160c、260a、260b、260c．．．閘極電極結構
161．．．閘極絕緣層
162a、162b．．．導體覆蓋層
163、263．．．電極材料
164a、164b、264a、264b．．．介電覆蓋層
165、265．．．間隔件結構
165a．．．襯墊材料
165b．．．間隔件元件
165s．．．材料層
166．．．氧化物間隔件層
166s．．．犧牲氧化物間隔件
208．．．區域
250a．．．第一電晶體
250b．．．第二電晶體
260m．．．修改部分
261．．．閘極介電材料
262a、262b．．．含金屬電極材料
265s、275．．．間隔件層
275s．．．間隔件
276．．．犧牲填充材料
277．．．遮罩
278．．．修改製程
279．．．退火製程
280．．．蝕刻製程
本發明的另外實施例是定義在附加的申請專利範圍中，並且，當參考接下來的圖式，接下來的詳細描述會變得更明顯，其中：
第1a至1e圖示意地例示在不同製造階段期間的半導體裝置的截面視圖，在這些製造階段中，依據傳統策略提供複雜的高介電係數金屬閘極電極結構並結合應變誘發材料，其中，在側壁間隔件結構及犧牲氧化物間隔件的基礎上，可保存該閘極電極結構的完整性；以及
第2a至2h圖示意地例示在不同製造階段中半導體裝置的截面視圖，在這些製造階段中，在早期製造階段形成高介電係數閘極電極結構，同時在併入應變誘發半導體材料時，減少凹部的程度，但也可因此依據例示的實施例而加強敏感性閘極材料的密封性及完整性。
200．．．半導體裝置
201．．．基板
202．．．半導體層
202a、202b．．．作用區域
202c．．．隔離結構
207a、207b、207c．．．凹部
250a．．．第一電晶體
250b．．．第二電晶體
251．．．應變誘發半導體材料
260a、260b、260c．．．閘極電極結構
261．．．閘極介電材料
262a、262b．．．含金屬電極材料
263．．．電極材料
265．．．間隔件結構
275s．．．間隔件

Claims (19)

  1. 一種製造半導體裝置的方法，包含：在第一閘極電極結構形成在第一電晶體的第一作用區域上的情況下，在該第一作用區域中形成應變誘發半導體材料，同時以第一間隔件層覆蓋第二電晶體的第二作用區域及形成於該第二作用區域上的第二閘極電極結構，該第一閘極電極結構包含第一間隔件及第一介電覆蓋層，而該第二閘極電極結構包含第二介電覆蓋層；在形成該應變誘發半導體材料後，在該第一及第二作用區域上方形成第二間隔件層；選擇性地修改該第二介電覆蓋層，以增加該第二介電覆蓋層的蝕刻率；移除該第一及第二介電覆蓋層；以及在該第一及第二作用區域中形成漏極和源極區域。
  2. 如申請專利範圍第1項所述的方法，其中，修改該第二介電覆蓋層包含實施離子轟擊。
  3. 如申請專利範圍第2項所述的方法，其中，實施該離子轟擊包含將氧成分併入至該第二介電覆蓋層內。
  4. 如申請專利範圍第1項所述的方法，其中，修改該第二介電覆蓋層包含在該第二介電覆蓋層中產生拉伸應力。
  5. 如申請專利範圍第1項所述的方法，其中，修改該第二介電覆蓋層還包含在移除該第一及第二介電覆蓋層前，退火該半導體裝置。
  6. 如申請專利範圍第1項所述的方法，其中，修改該第二介電覆蓋層還包含提供填充材料，以側向地嵌入該第一及第二閘極電極結構。
  7. 如申請專利範圍第6項所述的方法，其中，提供填充材料包含暴露該第二閘極電極結構上方的該第二間隔件層。
  8. 如申請專利範圍第1項所述的方法，其中，移除該第一及第二介電覆蓋層包含在該第一及第二閘極電極結構上從該第二間隔件層形成第二間隔件。
  9. 如申請專利範圍第8項所述的方法，其中，移除該第一及第二介電覆蓋層包含繼續蝕刻製程，以暴露一部分該第二作用區域。
  10. 如申請專利範圍第9項所述的方法，其中，在該半導體區域上形成該應變誘發半導體合金包含調整該應變誘發半導體合金所引起的填充高度，以調整該第一及第二作用區域相對於所繼續的該蝕刻製程的高度差異。
  11. 一種形成半導體裝置的方法，該方法包含：在第一電晶體有第一閘極電極結構出現的情況下，在第一作用區域中形成應變誘發半導體合金，同時遮蔽第二電晶體的第二閘極電極結構及第二作用區域，該第一閘極電極結構包含第一介電覆蓋層，而該第二閘極電極結構包含第二介電覆蓋層；在該第一及第二閘極電極結構及該第一及第二作用區域上方形成間隔件層； 選擇性地增加該第二介電覆蓋層的蝕刻率；以及實施蝕刻製程，以暴露部分該第一及第二作用區域，並在該第一及第二閘極電極結構上形成間隔件元件。
  12. 如申請專利範圍第11項所述的方法，其中，選擇性增加該第二介電覆蓋層的蝕刻率包含通過實施離子注入製程來併入離子成分。
  13. 如申請專利範圍第12項所述的方法，還包含在該離子注入製程後實施退火製程。
  14. 如申請專利範圍第11項所述的方法，其中，選擇性地增加該第二介電覆蓋層的蝕刻率包含提供該第二介電覆蓋層作為矽氮化物材料，並選擇性地在該矽氮化物材料中產生拉伸應力。
  15. 如申請專利範圍第11項所述的方法，其中，選擇性地增加該第二介電覆蓋層的蝕刻率包含形成至少側向地鄰接於該第一及第二閘極電極結構的犧牲填充材料。
  16. 如申請專利範圍第15項所述的方法，其中，形成該犧牲填充材料包含選擇性暴露該第二閘極電極結構上方的該間隔件層。
  17. 一種半導體裝置，包含：第一閘極電極結構，形成在第一電晶體的第一作用區域上方及隔離區域的至少第一部分上方，該第一閘極電極結構包含第一高介電係數介電材料；第二閘極電極結構，形成在第二電晶體的第二作用 區域上方，該第一及第二電晶體為相反導電類型，該第二閘極電極結構包含第二高介電係數介電材料；第一間隔件結構，形成在該第一閘極電極結構的側壁上、並且延伸至第一高度；第二間隔件結構，形成在該第二閘極電極結構的側壁上、並且延伸至大於該第一高度的第二高度；第一外間隔件結構，形成在該第一間隔件結構上；以及第二外間隔件結構，形成在該第二間隔件結構上，其中，該第一及第二間隔件結構包含內間隔件元件及外間隔件元件，並且其中，該第一間隔件結構的該內間隔件元件是形成在該隔離區域中的該第一間隔件結構下方。
  18. 如申請專利範圍第17項所述的半導體裝置，其中，該第一及第二間隔件結構包含矽氮化物。
  19. 如申請專利範圍第17項所述的半導體裝置，其中，該第一及第二閘極電極結構的閘極長度不大於40奈米。
TW100145232A 2010-12-22 2011-12-08 不具有犧牲間隔件而通過覆蓋層移除所形成的高介電係數金屬閘極電極結構 TWI487011B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010063907.9A DE102010063907B4 (de) 2010-12-22 2010-12-22 Verfahren mit Deckschichtentfernung von Gateelektrodenstrukturen nach selektivem Bilden eines verformungsinduzierenden Halbleitermaterials

Publications (2)

Publication Number Publication Date
TW201227812A TW201227812A (en) 2012-07-01
TWI487011B true TWI487011B (zh) 2015-06-01

Family

ID=46315609

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100145232A TWI487011B (zh) 2010-12-22 2011-12-08 不具有犧牲間隔件而通過覆蓋層移除所形成的高介電係數金屬閘極電極結構

Country Status (4)

Country Link
US (1) US8987144B2 (zh)
CN (1) CN102569366B (zh)
DE (1) DE102010063907B4 (zh)
TW (1) TWI487011B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011080439B4 (de) * 2011-08-04 2018-11-15 Globalfoundries Inc. Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
US8481381B2 (en) 2011-09-14 2013-07-09 Globalfoundries Inc. Superior integrity of high-k metal gate stacks by preserving a resist material above end caps of gate electrode structures
US9312182B2 (en) * 2014-06-11 2016-04-12 Globalfoundries Inc. Forming gate and source/drain contact openings by performing a common etch patterning process
US9941388B2 (en) * 2014-06-19 2018-04-10 Globalfoundries Inc. Method and structure for protecting gates during epitaxial growth
US9601385B1 (en) * 2016-01-27 2017-03-21 International Business Machines Corporation Method of making a dual strained channel semiconductor device
KR102271008B1 (ko) * 2017-10-27 2021-06-29 삼성전자주식회사 반도체 장치
TWI675460B (zh) * 2018-12-10 2019-10-21 力晶積成電子製造股份有限公司 記憶體結構及其製造方法
US12009424B2 (en) * 2021-12-03 2024-06-11 Nanya Technology Corporation Semiconductor device, and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050136583A1 (en) * 2003-12-23 2005-06-23 Taiwan Semiconductor Manufacturing Co. Advanced strained-channel technique to improve CMOS performance
CN101091244A (zh) * 2005-01-26 2007-12-19 飞思卡尔半导体公司 用于cmos工艺的金属栅极晶体管及其制造方法
US7622344B2 (en) * 2007-07-17 2009-11-24 United Microelectronics Corp. Method of manufacturing complementary metal oxide semiconductor transistors
US20100289080A1 (en) * 2009-05-15 2010-11-18 Andy Wei Semiconductor device comprising metal gates and a silicon containing resistor formed on an isolation structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3660735A (en) * 1969-09-10 1972-05-02 Sprague Electric Co Complementary metal insulator silicon transistor pairs
US4994404A (en) * 1989-08-28 1991-02-19 Motorola, Inc. Method for forming a lightly-doped drain (LDD) structure in a semiconductor device
GB2362028B (en) * 2000-05-04 2004-10-20 Mitel Corp Method of forming spacers in CMOS devices
US7078347B2 (en) * 2003-03-06 2006-07-18 Texas Instruments Incorporated Method for forming MOS transistors with improved sidewall structures
TW200746311A (en) 2005-10-18 2007-12-16 St Microelectronics Crolles 2 Selective removal of a silicon oxide layer
US8338245B2 (en) * 2006-12-14 2012-12-25 Globalfoundries Singapore Pte. Ltd. Integrated circuit system employing stress-engineered spacers
JP2009044051A (ja) 2007-08-10 2009-02-26 Panasonic Corp 半導体装置及びその製造方法
US7745890B2 (en) 2007-09-28 2010-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid metal fully silicided (FUSI) gate
US20090174002A1 (en) 2008-01-09 2009-07-09 International Business Machines Corporation Mosfet having a high stress in the channel region

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050136583A1 (en) * 2003-12-23 2005-06-23 Taiwan Semiconductor Manufacturing Co. Advanced strained-channel technique to improve CMOS performance
CN101091244A (zh) * 2005-01-26 2007-12-19 飞思卡尔半导体公司 用于cmos工艺的金属栅极晶体管及其制造方法
US7622344B2 (en) * 2007-07-17 2009-11-24 United Microelectronics Corp. Method of manufacturing complementary metal oxide semiconductor transistors
US20100289080A1 (en) * 2009-05-15 2010-11-18 Andy Wei Semiconductor device comprising metal gates and a silicon containing resistor formed on an isolation structure

Also Published As

Publication number Publication date
CN102569366B (zh) 2014-12-17
DE102010063907B4 (de) 2018-03-29
CN102569366A (zh) 2012-07-11
TW201227812A (en) 2012-07-01
US20120161243A1 (en) 2012-06-28
DE102010063907A1 (de) 2012-06-28
US8987144B2 (en) 2015-03-24

Similar Documents

Publication Publication Date Title
TWI487011B (zh) 不具有犧牲間隔件而通過覆蓋層移除所形成的高介電係數金屬閘極電極結構
US8367495B2 (en) Method for forming CMOS transistors having metal-containing gate electrodes formed on a high-K gate dielectric material
CN101542699B (zh) 半导体器件和制造半导体器件的方法
TWI420602B (zh) 用於形成ｎｍｏｓ與ｐｍｏｓ電晶體中之凹陷之受應變之汲極／源極區之技術
US8241977B2 (en) Short channel transistor with reduced length variation by using amorphous electrode material during implantation
US8378432B2 (en) Maintaining integrity of a high-K gate stack by an offset spacer used to determine an offset of a strain-inducing semiconductor alloy
WO2010037523A1 (en) A transistor with embedded si/ge material having reduced offset to the channel region
TWI506726B (zh) 藉由覆蓋淺溝槽隔離區域的較優整合性高介電係數金屬閘極堆疊
US7981784B2 (en) Methods of manufacturing a semiconductor device
US20110156099A1 (en) Enhanced confinement of sensitive materials of a high-k metal gate electrode structure
CN102543707B (zh) 通过用基于等离子的掩膜图案化工艺形成沟道半导体合金
US8518784B2 (en) Adjusting of strain caused in a transistor channel by semiconductor material provided for threshold adjustment
US8664057B2 (en) High-K metal gate electrode structures formed by early cap layer adaptation
TW201246400A (en) Formation of a channel semiconductor alloy by a nitride hard mask layer and an oxide mask
US8039342B2 (en) Enhanced integrity of a high-K metal gate electrode structure by using a sacrificial spacer for cap removal
WO2009108366A2 (en) A semiconductor device comprising a metal gate stack of reduced height and method of forming the same
US8999803B2 (en) Methods for fabricating integrated circuits with the implantation of fluorine
TWI528463B (zh) 藉由提供對於基板表面具有適宜角度之階化嵌入應變誘導半導體區於電晶體中之效能增進
US8765559B2 (en) Sophisticated gate electrode structures formed by cap layer removal with reduced loss of embedded strain-inducing semiconductor material
US20130040430A1 (en) Formation of a channel semiconductor alloy by forming a nitride based hard mask layer
US20110266625A1 (en) Maintaining Integrity of a High-K Gate Stack After Embedding a Stressor Material by Using a Liner
US20110156172A1 (en) Enhancing deposition uniformity of a channel semiconductor alloy by forming a recess prior to the well implantation
US8143132B2 (en) Transistor including a high-K metal gate electrode structure formed on the basis of a simplified spacer regime
US8916430B2 (en) Methods for fabricating integrated circuits with the implantation of nitrogen
KR20110033665A (ko) 반도체 장치의 게이트 패턴 및 그의 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees