[go: up one dir, main page]

CN102569366A - 高介电系数金属栅极电极结构 - Google Patents

高介电系数金属栅极电极结构 Download PDF

Info

Publication number
CN102569366A
CN102569366A CN2011104212706A CN201110421270A CN102569366A CN 102569366 A CN102569366 A CN 102569366A CN 2011104212706 A CN2011104212706 A CN 2011104212706A CN 201110421270 A CN201110421270 A CN 201110421270A CN 102569366 A CN102569366 A CN 102569366A
Authority
CN
China
Prior art keywords
electrode structure
gate electrode
covering layer
spacer
dielectric covering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104212706A
Other languages
English (en)
Other versions
CN102569366B (zh
Inventor
S·克隆霍尔兹
M·连斯基
H-J·特厄斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Publication of CN102569366A publication Critical patent/CN102569366A/zh
Application granted granted Critical
Publication of CN102569366B publication Critical patent/CN102569366B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/608—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having non-planar bodies, e.g. having recessed gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P50/283—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H10P30/40—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发涉及高介电系数金属栅极电极结构。在复杂的半导体装置中，通过在选择的主动区域中选择性地沉积应变诱发半导体材料之后提供额外衬垫材料，可在早期制造阶段中形成具有优良完整性的敏感性栅极材料的高介电系数栅极电极结构。此外，该栅极电极结构的该介电覆盖材料可依据一种制程流程来予以移除，其中，该制程流程通过避免图案化及移除任何牺牲氧化物间隔件，而显着地降低隔离区域及主动区域中材料侵蚀的程度。

Description

高介电系数金属栅极电极结构
技术领域
一般而言，本发明关于包含晶体管组件的高度复杂集成电路的制作，该半导体组件包含在早期制程阶段中所形成的高介电系数金属栅极电极结构。
背景技术
制作例如中央处理器(CPU)、储存装置、应用特定集成电路(ASIC)、及类似者的进阶集成电路需要在给定的芯片区域上，依据特定的电路布局，形成数量庞大的电路组件，其中，场效应晶体管代表一种实质性决定该集成电路的效能的重要类型的电路组件。目前，已实施有复数种制程技术，其中，对许多类型的复杂电路(包含场效应晶体管)而言，MOS技术由于其优良的操作速度及/或电能消耗及/或成本效益等特性，为目前最大有可为的一种方法。在使用例如MOS技术的复杂积路的制作期间，数以百万计的晶体管(例如，n沟道晶体管及/或p沟道晶体管)是形成在包含结晶半导体层的基板上。不论考量n沟道晶体管或p沟道晶体管，场效应晶体管通常包含所谓的pn结(junction)，该pn结是由高度掺杂区域(称为漏极和源极区域)与设置于该高度掺杂区域附近的轻度掺杂或未掺杂区域(例如，沟道区域)的接口所形成的。在场效应晶体管中，该沟道区域的导电性(例如，该导电沟道的驱动电流能力)是受控于栅极电极，该栅极电极邻接于该沟道区域，并被薄绝缘层而与该沟道区域隔离。在形成导电沟道后由于将适当的控制电压施加至该栅极电极，因此，该沟道区域的导电性会与掺杂浓度、电荷载体的移动率、以及(平坦型晶体管架构)源极与漏极之间的距离(称为沟道长度)、及类似者有关。
目前，大多数的集成电路是在硅的基础上所形成的，这是因为硅的实质上无限的供应量、硅及相关材料和制程的众所周知的特性、以及在过去50年期间所收集的经验。因此，硅很可能仍然是针对量产产品所设计的未来电路世代的首选材料。硅在制作半导体装置扮演举足轻重角色的一个原因是硅/硅氧化物接口的优良特性，该特性可使不同的区域彼此电性绝缘。硅/硅氧化物接口在高温下仍然稳定，并因此可允许接下来的高温制程(例如，活化掺质并固化结晶损坏的退火循环所需要的)的效能，而不需牺牲该接口的电性特性。
由于以上所指出的理由，硅氧化物较佳是使用为场效应晶体管中将该栅极电极隔离于该硅沟道区域的栅极绝缘层的基础材料，其通常包含多晶硅。在稳定地改良场效应晶体管的装置效能中，已持续地减少该沟道区域的长度，以改良切换速度及驱动电流能力。由于可藉由供应至该栅极电极、以将该沟道区域的表面反转至足够高的电荷密度并提供给定供应电压所希望的驱动电流，来控制该晶体管效能，因此，必需维持由该栅极电极、该沟道区域及设置于该栅极电极和该沟道区域之间的硅氧化物所形成的电容器所提供的一定程度的电容性耦合。其结果就是，减小平坦型晶体管组构的沟道长度需要增加电容性耦合及漏极和源极区域中复杂的侧向及垂直掺杂分布，以避免在晶体管操作期间所发生的所谓短沟道行为。该短沟道行为可引致增加的漏电流及该临界电压会与该沟道长度密切相关。具有相当低供应电压及因此减小的临界电压的极度缩小的平坦型晶体管装置，会因该栅极电极至该沟道区域需要增加的电容性耦合，而面临该漏电流呈指数增加的问题。因此，该硅氧化物层的厚度必需对应地减小，以在该栅极与该沟道区域之间提供所需的电容。举例来说，大约0.08微米的沟道长度可能需要栅极介电是由薄至大约1.2纳米的硅氧化物所制成。因此，电荷载体直接穿隧超薄硅氧化物栅极绝缘层会引发相当高的漏电流，并且对于氧化物厚度范围介于1-2纳米而言，该漏电流所达到的数值已不再能符合于许多类似电路的要求。
因为这个原因，已经发展出来新的策略，以克服以极度薄硅氧化物为基础的栅极绝缘层的高漏电流所施加的限制。一种非常大有可为的方法是将传统的介电材料至少部分由介电系数远高于以硅氧化物为基础的材料的介电系数的介电材料所取代。举例来说，可使用介电系数为10.0或更高的介电材料(也称为高介电系数介电材料)，例如，铪氧化物、锆氧化物及类似者的形式。除了在该栅极绝缘层中提供高介电系数介电材料外，也必需并入适当的含金属材料，这是由于p沟道晶体管及n沟道晶体管所需的工作函数值可能无法根据标准的多晶硅栅极材料而获得。为了这个目的，可提供适当的含金属材料，以覆盖该敏感性高介电系数介电材料，并作为源极，以并入适当的金属成分，例如镧、铝、及类似者，以适当地分别调整n沟道晶体管及p沟道晶体管的工作函数。此外，由于含金属导电材料的出现，因此，可实质避免空乏区的产生，该空乏区通常会发生在以多晶硅为基础的电极材料中。在高介电系数介电材料的基础上制作复杂的栅极电极结构的制程，可能需要适度复杂的制程序列，这是例如由于不同导电类型的晶体管的适当工作函数的调整以及高介电系数介电材料于暴露至特定制程条件时(在氧或类似者出现的情况下的高温)可能通常非常敏感。因此，已发展出不同的方法，例如，在早期制造阶段提供高介电系数介电材料，并以与标准制程技术高度兼容性来处理该半导体装置，其中，在典型的电极材料中，多晶硅可在非常进阶的制造阶段中被适当的金属所取代，该金属可调整不同晶体管的工作函数，并因此提供高度导电的电极金属。虽然此方法可提供该晶体管的工作函数及临界电压具有优良一致性，这是由于该工作电压的真正调整可在任何高温制程之后才完成，但是，可能需要复杂的制程序列，才能提供不同的工作函数金属及电极金属。在其它非常大有可为的方法中，可在早期制造阶段中形成该复杂的栅极电极结构，但可基于该多个众所周知的制程策略来作进一步的处理。在此案例中，用来调整该工作函数的高介电系数介电材料及任何金属成分可在图案化该栅极电极堆栈之前提供，其可包含众所周知的材料(例如，硅及硅/锗)，从而在众所周知的制程技术的基础上，致能该进一步处理。另一方面，该栅极电极堆栈、尤其是该敏感性高介电系数介电材料及任何含金属覆盖层，必需在该半导体装置的整个处理过程中，被适当的材料可靠地限制。
此外，加强晶体管的效能的概念已发展出通过提供多个应变诱发机制，以增加不同晶体管的沟道区域中的电荷载体移动率。众所周知，可通过分别对n沟道晶体管及p沟道晶体管施加特定应变成分(例如，拉伸或压缩应变)，而有效地增加硅中的电荷载子移动率，如此一来，相较于非应变型硅材料，便可针对相同的晶体管组构而获得较优良的晶体管效能。举例来说，可通过将应变型半导体材料(例如，以硅/锗合金、硅/碳合金及类似者的形式)并入至晶体管的漏极和源极区域中，而实作有效的应变诱发机制，其中，该半导体合金及该硅基材料之间的晶格失配可导致拉伸或压缩状态，其接着可在该晶体管的沟道区域中诱发希望类型的应变。其它类型的有效应变诱发机制也会建立，其中，高应力介电材料可放置于该晶体管的附近，从而也在该沟道区域中诱发特定类型的应变。
虽然在早期制造阶段中提供复杂高介电系数金属栅极电极结构的方法以及额外的应变诱发机制，有可能提供功能非常强大的半导体装置(例如，CPU、储存装置、芯片上系统(SOC)、及类似者)，然而，传统方法仍可能有制程非不一致性的影响，如参考图1a-1e所描述的。
图1a示意地例示半导体装置100的横截视图，半导体装置100包含基板101(例如，硅基板)及半导体层(例如，硅层或包含显着数量的硅的半导体材料)。在所显示的该制造阶段中，半导体装置100包含晶体管150a、150b，分别形成在个别的主动区域102a及102b中及上方。主动区域是层102中的半导体区域，在该半导体区域中，将形成一个或多个晶体管的pn结。例如沟槽隔离的隔离结构102c是设置在半导体层102中，并可形成以邻接主动区域102a，其中，应了解到，隔离结构102c也可侧向地设置在主动区域102a、102b之间，从而至少在水平方向电性隔离这些区域。此外，多个栅极电极结构160a、160b及160c是形成在半导体层102上方。在图1a中，栅极电极结构160a、160b是以其截面来加以例示，其中，栅极电极结构160a、160b是分别形成在主动区域102a及102b上，其中，应了解到，这些栅极电极结构通常延伸超过对应的主动区域，并且因此这些栅极电极结构也可形成在隔离区域102c上方。举例来说，栅极电极结构160c可代表栅极电极结构沿着垂直于图1a的图式平面而延伸进入主动区域的对应部分。在其它案例中，栅极电极结构160c可代表一部分栅极电极结构160a。换言之，在此案例中，栅极电极结构160c可代表栅极电极结构160a朝垂直于图1a的图式平面的方向上的“延续”。不论如何，栅极电极结构160c可形成在一部分隔离结构102c上，该部分是邻近于主动区域102a。
如先前所讨论的，该栅极电极结构可包含分别形成在主动区域102a、102b上的栅极绝缘层161，而该栅极绝缘层可包含高介电系数介电材料，例如，氧化铪系(hafnium oxide-based)材料及类似者。应注意的是，通常该栅极绝缘层161可额外地包含传统介电材料，例如，氧化硅系(silicon oxide-based)材料，然而，其厚度显着地减少为大约不大于0.8纳米。此外，当包含高介电系数介电材料时，含金属材料通常形成在栅极绝缘层161上，其中，该对应的含金属材料可提供有针对不同导电类型的晶体管的不同材料组成，以调整该对应的栅极电极结构适当的工作函数。举例来说，导体覆盖层162a提供在栅极电极结构160a、160c中，其可对应至相同导电类型的晶体管。因此，覆盖层162a其内通常并入有晶体管150a的工作函数金属成分，而导电覆盖层162b包含晶体管150b的适当工作函数金属成分。此外，该栅极电极结构可包含另外的电极材料163，例如，硅、硅/锗及类似者，其后接着介电覆盖层或层系统，然而，由于对先前的处理期间内所施加的反应制程气体的不同暴露，因此，该介电覆盖层或层系统针对栅极电极结构160a、160c及栅极电极结构160b可具有不同的厚度。因此，结构160c、160a的介电覆盖层164a可具有例如20-40纳米的厚度，但覆盖层164b的厚度可大于20-40纳米约15-25纳米。
此外，可设置例如包含衬垫材料165a及间隔件组件165b的侧壁间隔件结构165，以保护电极材料164的侧壁，尤其是保护敏感性材料162a、162b及161。衬垫165a及间隔件组件165b通常包含硅氮化物。如所例示的，组件165a、165b的材料可提供具有非图案化层系统的形式，该非图案化层系统是形成在主动区域102b及栅极电极结构160b上方，以在用以在主动区域102a中形成应变诱发半导体材料151(例如，硅/锗材料)的期间作为有效的掩膜材料。如以上所讨论的，在复杂的应用中，p沟道晶体管的效能可在将应变诱发硅/锗合金并入至p沟道晶体管的主动区域时显着地增加，这是由于在此案例中，可在沟道区域152中诱发显着的压缩应变。应了解的是，如果需要的话，如152a所指示的临界调整半导体材料可设置在该沟道区域152内，如果需要适当地调整晶体管150a的整体临界电压。
如图1a所例示的半导体装置100可在接下来的制程策略的基础上加以形成。在形成隔离区域102c并因此侧向描绘主动区域102a、102b及任何其它主动区域的轮廓后，如果需要的话，材料层152a可选择性地形成在主动区域102中。接下来，栅极绝缘层161及层162a、162b的适当材料可通过适当的沉积技术及图案化序列并可能结合任何热处理来加以形成，以将工作函数金属成分扩散至栅极介电层161中，如果适当考量的话。在其它的案例中，希望的工作函数金属成分可以延续材料层的形式加以沉积，其可接着被图案化，以在该对应的主动区域上方形成希望的材料层。之后，例如无定形或多晶硅形式的电极材料163通过使用众所周知的沉积技术并接着沉积介电覆盖层或层系统164a、164b，来加以沉积。如果需要的话，可提供任何额外的材料(例如，ARC材料及类似者)，并且，如果需要的话，施加复杂的微影制程序列及非等向性蚀刻制程，以依据设计规则获得栅极电极结构160a、…、160c。举例来说，该栅极电极结构的长度(也就是，电极材料162a、162b的水平延伸)可为不大于50纳米。接下来，例如通过热活化CVD、电浆加强CVD、低压CVD、多层沉积技术，来沉积材料层165s，以获得希望的材料特性。举例来说，可沉积硅氮化物，以形成密集衬垫，接下来沉积间隔件组件165b的另外硅氮化物材料。如以上所讨论的，当在图案化栅极电极结构160a、160b而调整该工作函数并因此调整晶体管150a、150b的基本临界电压时，在另外的处理期间，必需保证层161及162a、162b有可靠的限制，这是由于对主动制程大气(例如，含氧化学及类似者)的任何暴露，均可能导致先前调整过的晶体管特性的显着偏移。
之后，形成蚀刻掩膜(未显示)，以覆盖晶体管150b，同时暴露主动区域102a及隔离区域102c上有形成栅极电极结构160c的部分。如以上所讨论的，栅极电极结构160a、160c可代表一个及相同的栅极电极结构、或邻近或对应于p型晶体管的区域所设置的结构。在该对应的非等向性蚀刻制程期间，施加众所周知的基于电浆的配方，以沉积通过先前所沉积的层165s，从而在栅极电极结构160c、160a形成间隔件结构165。此外，可继续该蚀刻制程，以可能依据改变的蚀刻化学来蚀刻入主动区域102a，以在其内形成孔洞，该孔洞接下来被材料151所填充。因此，在该孔洞蚀刻制程期间，也将覆盖层164a暴露在该反应蚀刻大气，并因此可能遭受明显的材料侵蚀，其可导致这些层比介电覆盖层164b薄，介电覆盖层164b可仍然被间隔件层165s及对应的光阻掩膜所覆盖。
接下来，制备装置100，以选择性沉积应变诱发半导体材料151，其通常涉及多个清洁配方，该清洁配方可导致氧化系(oxide-based)材料(例如，隔离区域102c中的绝缘材料)的显着侵蚀。因此，由107c所指示的明显的凹部在隔离区域102c中产生，从而也引发栅极电极结构160c的间隔件结构165某特定程度的不足蚀刻(under-etching)。之后，通过依据众所周知的制程配方而施加选择性外延生长制程，而在对应的孔洞中，选择性生长材料151。通常，可选择制程参数，以致于可多多少少在纯硅表面区域上发生显着程度的材料沉积，但例如硅氮化物、硅氧化物及类似者的介电表面区域可实质地不接收材料151。
图1b示意地例示制造阶段中的半导体装置100，其中，蚀刻掩膜103覆盖主动区域102a，而一部分隔离区域102c包含栅极电极结构160c，同时栅极电极结构160b及主动区域102b是暴露至反应蚀刻大气104。在蚀刻制程104期间，间隔件结构165是形成在栅极电极结构160b的侧壁上。因此，在制程104期间，可暴露介电覆盖层164b，然而，其中，可发生显着下降程度的材料侵蚀，以致于仍可在层164b及层164a之间的厚度保存有显著的差异。在蚀刻制程104之后，可移除蚀刻掩膜103，因此，栅极电极结构160a、160c可具有类似的组构，也就是说，这些组构包含侧壁间隔件结构165，其可用作偏移间隔件结构，该偏移间隔件结构控制接下来引入掺质成分的注入序列，以形成漏极及源极延伸区域晕环区域(也就是，反掺杂(counter-doped)区域)，这是获得复杂掺质分布所需要的，该掺质分布用以调整该整体的晶体管特性。在另一方面，因为该整体制程流程的先前差异，覆盖层164a及164b彼此的厚度在此制造阶段中可显着地不同。在该另外处理期间，介电覆盖层164a、164b必需加以移除，然而，如果间隔件结构165包含类似的材料，则该移除可能影响间隔件结构165的组构。例如，可施加基于电浆的蚀刻配方或湿蚀刻配方，然而，该配方可能有明显的侧向蚀刻率，从而在间隔件结构165中导致显着程度的材料侵蚀。为了这个原因，间隔件结构165由牺牲氧化物间隔件组件加以保护，牺牲氧化物间隔件组件相对于有效的氮蚀刻化学而言，具有高蚀刻抵抗性。
图1c示意地例示具有氧化物间隔件层166的半导体装置100，其在蚀刻制程105期间被蚀刻，以在侧壁间隔件结构165上形成牺牲氧化物间隔件166s。在蚀刻制程105期间，在隔离结构102c中也可发生显着的材料侵蚀，这是由于需要特定的过度蚀刻(over-etch)时间，以可靠地暴露介电覆盖层164a、164b。因此，隔离区域102c中的凹部107c可显着地增加，并且，可分别在主动区域102a、102b产生特定程度的凹部107a、107b。因此，在蚀刻制程105期间，也可移除特定数量的应变诱发材料151。
图1d示意地例示当暴露至另外的蚀刻制程106以在适当的蚀刻化学(例如，热磷酸及类似者)的基础上移除介电覆盖层164a、164b的装置100。应了解的是，隔离区域102c中明显的凹部107c可导致不足蚀刻栅极电极结构160c及攻击敏感性材料的特定可能性，例如当栅极电极结构160c为栅极电极结构160a沿着垂直于图1e的图式平面的方向的延续时、或当栅极电极结构160c是侧向地邻接于主动区域102a时(如图1e所显示的)(然而，具有非常减少的偏移，这在某些复杂的装置设计中可能需要)，该可能性高度不利于接近主动区域102a的任何区域。
图1e示意地例示在另外的进阶制造阶段中的半导体装置100。如所例示的，移除牺牲侧壁间隔件166s(例如，图1d)，其可依据稀释的氢氟酸(HF)来加以完成，然而，也可移除特定部分的隔离结构102c，从而更进一步增加凹部107c。
其结果就是，在用以密封敏感性栅极材料、形成应变诱发材料151及移除介电覆盖材料的制程序列之后，在隔离区域102c中产生明显程度的凹部107c，同时也在主动区域102a中发生材料移除，从而移除特定数量的应变诱发材料，其接着导致较不明显效果的晶体管150a。此外，该另外处理必需依据表面形貌(surface topography)的大差异而得以继续，其通常导致该对应制程技术的高度不一致性，该对应制程例如是用来依据适当的注入掩膜来并入掺质成分、形成另外的间隔件结构以调整侧向及垂直的掺质分布、以及最终形成层间介电材料，该层间介电材料可能包含高度应力介电材料层及类似者。此外，由于敏感性栅极材料的完整性，可能因为栅极电极结构160c接近邻近主动区域的区域的明显凹部而受到破坏，并且，当依据之前所讨论的制程策略而完成晶体管150a、150b时，可观察到明显的装置故障。
鉴于以上所描述的情况，本发明关于制造技术及半导体装置，其中，高介电系数栅极电极结构可形成在早期制造阶段中，但可避免或至少减少以上所确认的一个或多个问题的影响。
发明内容
一般而言，本发明提供半导体装置及制造技术，其中，可完成较优良的密封性及较不明显的表面形貌的高介电系数栅极电极结构。经认识到，特别是在该隔离结构中减少的明显凹部及较差的密封性，可能在施加用以具有在早期制造阶段中所提供的高介电系数介电材料及工作函数成分的复杂栅极电极结构的制程策略时，导致显着的产量损失。举例来说，经认识到，图案化及移除牺牲氧化物间隔件可显着地造成该隔离区域的明显凹部，并且也可造成应变诱发半导体材料的损失。因此，依据本文所揭露的原理，提供一种制程策略，其中，可以高效率来完成该介电覆盖层的移除，而不需形成牺牲间隔件组件，但与此同时，可通过在形成该应变诱发半导体材料后针对敏感性栅极材料的优良密封性形成额外的衬垫材料，达成优良的制程效率。
本文所揭露的一个例示方法包含：在第一栅极电极结构形成在第一晶体管的第一主动区域上的情况下，在该第一主动区域中形成应变诱发半导体材料。在此阶段以第一间隔件层覆盖第二晶体管的第二主动区域及形成于该第二主动区域上的第二栅极电极结构，其中该第一栅极电极结构包含第一间隔件及第一介电覆盖层，而该第二栅极电极结构包含第二介电覆盖层。该方法还包含在形成该应变诱发半导体材料后，在该第一及第二主动区域上方形成第二间隔件层。该方法还包含选择性地修改该第二介电覆盖层，以增加该第二介电覆盖层的蚀刻率。此外，移除该第一及第二介电覆盖层；以及在该第一及第二主动区域中形成漏极和源极区域。
本文所揭露的另一个方法是关于形成半导体装置，该方法包含：在第一晶体管有第一栅极电极结构出现的情况下，在第一主动区域中形成应变诱发半导体合金，同时掩蔽第二晶体管的第二栅极电极结构及第二主动区域。该第一栅极电极结构包含第一介电覆盖层，而该第二栅极电极结构包含第二介电覆盖层。此外，该方法包含在该第一及第二栅极电极结构及该第一及第二主动区域上方形成间隔件层。接着，选择性地增加该第二介电覆盖层的蚀刻率以及实施蚀刻制程，以暴露部分该第一及第二主动区域，并在该第一及第二栅极电极结构上形成间隔件组件。
本文所揭露的例示半导体装置包含：第一栅极电极结构，形成在第一晶体管的第一主动区域上方及隔离区域的至少第一部分上方，其中该第一栅极电极结构包含第一高介电系数介电材。该半导体装置还包含第二栅极电极结构，形成在第二晶体管的第二主动区域上方，其中该第一及第二晶体管为相反导电类型，且其中该第二栅极电极结构包含第二高介电系数介电材料。该半导体装置还包含第一间隔件结构，形成在该第一栅极电极结构的侧壁上、并且延伸至第一高度。另外，第二间隔件结构形成在该第二栅极电极结构的侧壁上、并且延伸至大于该第一高度的第二高度。此外，第一外间隔件结构形成在该第一间隔件结构，而第二外间隔件结构形成在该第二间隔件结构。
附图说明
本发明的另外实施例是定义在附加的权利要求书中，并且，当参考接下来的图式，接下来的详细描述会变得更明显，其中：
图1a-1e示意地例示在不同制造阶段期间的半导体装置的截面视图，在这些制造阶段中，依据传统策略提供复杂的高介电系数金属栅极电极结构并结合应变诱发材料，其中，在侧壁间隔件结构及牺牲氧化物间隔件的基础上，可保存该栅极电极结构的完整性；以及
图2a-2h示意地例示在不同制造阶段中半导体装置的截面视图，在这些制造阶段中，在早期制造阶段形成高介电系数栅极电极结构，同时在并入应变诱发半导体材料时，减少凹部的程度，但也可因此依据例示的实施例而加强敏感性栅极材料的密封性及完整性。
具体实施方式
虽然本发明是参考在接下来的详细描述及图式中所例示的实施例来加以描述，然而，应了解的是，接下来的详细描述及图式并非用以将本文所揭露的标的限制成所揭露的特别例示实施例，而是该描述的例示实施例仅示范本发明的各种态样，其范围是由附加的权利要求书所定义的。
本发明大致上关于制造技术及对应的半导体装置，其中，可通过选择性地修改较厚介电覆盖层中的蚀刻率，以考量一种类型的晶体管中由先前并入的应变诱发材料而对介电覆盖层的厚度所引发的差异，从而减少将敏感性装置区域(例如，主动区域)暴露至反应式蚀刻大气中所需的时间。此外，可通过形成适当的衬垫材料而确保敏感性栅极材料的完整性，该衬垫材料可在移除该介电覆盖层时被图案化成额外的间隔件组件，其中，该间隔件组件可用于该装置的另外处理，例如，针对并入漏极及源极掺质成分及类似者。在另一方面，在并入该应变诱发半导体材料后，该额外的间隔件层提供该栅极电极结构优良的完整性，其可导致暴露任何敏感性装置区域的特定可能性。因此，可依据较不明显的表面形貌而继续该另外的处理，这是特别由于可省略任何用来图案化及移除基氧化系牺牲间隔件的制程，而于此同时，也可减少该主动区域及先前沉积的应变诱发半导体材料的反应式制程大气的暴露。
参考图2a-2h，将详细地描述另外例示的实施例，其中，如果需要的话，也参考图1a-1e。
图2a示意地例示半导体装置200的截面视图，半导体装置200包含基板201、半导体层202，半导体层202被隔离区域202c侧向地分割成多个主动区域，例如，区域202a、202b。在一些例示的实施例中，主动区域202a、202b可对应于第一晶体管250a及第二晶体管250b，其中，第一晶体管250a可能需要并入应变诱发半导体材料251，以加强效能，但主动区域202b可能不需要对应的并入。举例来说，晶体管250a可为p沟道晶体管，但晶体管250b可为相反导电类型。在所显示的制造阶段中，栅极电极结构260a、260b可分别形成在主动区域202a、202b上，并可代表高介电系数栅极电极结构。也就是说，栅极电极结构260a、260b可包含栅极介电材料261与分别的含金属电极材料262a、262b，接着还有电极材料263。此外，介电覆盖层264a、264b可提供有不同的厚度，这是因为先前制程历史的差异，也如以上所讨论的。应理解到，一般而言，就目前所描述的任何组件而言，可参考先前所解释过的半导体装置100，而应用相同的标准。此外，栅极电极结构260c可形成在隔离区域202c上接近主动区域202a。如以上所讨论的，栅极电极结构260c可被理解为栅极电极结构260a的延续，如以上所解释的，但在其它案例中，栅极电极结构260c可代表分离的栅极电极结构，该分离的栅极电极结构是形成在隔离区域202c接近主动区域202a的部分上。在此案例中，栅极电极结构260c、260a可代表相同栅极电极结构的不同部分或不同的电极结构，其在对应的掩蔽方案期间已经验到实质相同的制程历史，应用该掩蔽方案以将应变诱发半导体材料251选择性并入至主动区域202a中。因此，栅极电极结构260c也可包含减少厚度的介电覆盖层264a。此外，栅极电极结构260a、260c可包含间隔件结构265，但在主动区域202b中，栅极电极结构260b可被间隔件层265s所覆盖。应理解到，就提供衬垫及间隔件组件而言，间隔件结构265可具有类似的组构，亦如参考半导体装置100先前所讨论的。在此案例中，间隔件层265s也可包含两个材料层。此外，如所显示的，由于该先前的处理，隔离区域202c中可能已经产生特定程度的凹部207c。
图2a中所显示的半导体装置200可依据类似的制程技术来加以形成，如参考图1a的半导体装置100先前所讨论的。
图2b示意地例示另一个进阶制造阶段中的半导体装置200。如所例示的，另外的间隔件层275可形成在主动区域202a、202b及隔离区域202c上方，并因此在栅极电极结构260a、260b、260c的侧壁上和上方。间隔件层275可包含硅氮化物或任何其它用来可靠地密封关键装置区域(例如，隔离区域202c中的区域208)的适当材料。如以上所讨论的，硅氮化物材料可依据众所周知的配方来加以沉积，例如，低压CVD、电浆CVD及类似者，从而获得高度可控制的沉积制程，该沉积制程具有用以保护敏感性装置区域208所需的高阶梯覆盖性(stepcoverage)及足够的材料密度。可适当地选择间隔件层275的初始层厚度，以符合该装置的另外处理，也就是，符合接下来针对层275所实施的图案化，以形成邻接间隔件结构265的间隔件组件，并决定实施注入制程及类似者的偏移。应理解到，可事先由实验及类似者来决定沉积及蚀刻材料275c的对应制程参数。
图2c示意地例示另一个进阶制造阶段中的装置200，其中，例如聚合物材料及类似者的牺牲填充材料276可形成在主动区域202a、202b及隔离区域202c上方，以侧向地封闭至少一部分栅极电极结构260a、…、260c。可依据众所周知的旋涂技术及类似者来涂布牺牲填充材料276，其中，高度非共形(non-conformal)的沉积行为可能至少对材料276导致实质平坦的表面形貌。如果需要的话，材料276可提供有足够的额外高度，以完全地覆盖栅极电极结构260a、…、260c，其中，在一些例示实施例中，可施加额外的材料移除制程(例如，蚀刻制程及类似者)，以至少暴露栅极电极结构260b上方的间隔件层275。以这种方式，可在用以修改至少覆盖材料264b的蚀刻行为的另外处理的期间，达成材料275及下方覆盖层264b的优良存取性(accessibility)。
图2d示意地例示另外进阶制造阶段中的装置200。如图所示，可形成例如光阻掩膜的掩膜277，以覆盖栅极电极结构260a、260c，同时可暴露形成在主动区域202b上方的填充材料。为达这个目的，可例如依据微影掩膜而施加任何适当的微影制程，如选择性掩蔽及暴露p型区域及n型区域所通常需要的。此外，可实施修改制程278，以至少修改介电覆盖层264b的蚀刻率，其中，在处理278期间，也可修改层275的暴露部分及下方的间隔件层265s。在一些例示的实施例中，制程278可代表依据适当的成分(例如，氧)而实施的离子轰击，氧因此可并入至层264b中，也可并入至其上的层275及265s达需要的程度。在另一方面，填充材料276的离子阻挡能力(如果有提供而延伸至栅极电极结构260a、260c及掩膜277上方)可适当地调整，以实质地避免将对应的成分并入至覆盖层264a中。为了这个目的，可通过仿真程序及/或实验，而选择适当的注入参数。在其它案例中，可并入任何其它适当的成分，以修改该分子结构，其接着可在装置200的另外处理中导致增加的蚀刻率。在另外其它的例示实施例中，修改制程278可导致适当成分(例如氢及类似者)的并入，以将该对应的材料区域转换成拉伸应力后的材料，众所周知拉伸应力后的硅氮化物，相较于应力中立的硅氮化物材料，可具有显着较高的蚀刻率。在修改制程278之后，可依据氧电浆及类似者通过实施众所周知的阻层剥离制程，而移除掩膜277及牺牲填充材料276。
图2e示意地例示在退火制程279期间的装置200，退火制程279可在一些例示的实施例中加以实施，以另外加强材料275、265s及264b内的修改程度，从而形成修改部分260m。应了解到，如果这些材料承受用以形成修改部分260m所需要的温度，则退火制程279可在移除任何牺牲材料之前实施。举例来说，视先前引入的成分而定，在该先前的注入期间及可能在热处理279期间，可能产生显示程度的拉伸应变。在其它的案例中，富含氧的硅氮化物材料可选择性地形成在修改部分260m中，其中，可相对于栅极电极结构260a、260c的未处理材料275、265及264a达成蚀刻率的另外明显差异。应理解到，可依据实验及类似者而决定适当的制程温度。在实质钝化大气中可施加300-1100℃的升高温度。
图2f示意地例示蚀刻制程280期间的装置200，其中，可依据电浆化学而施加适当的蚀刻化学，举例来说，多种众所周知的配方可用来选择性针对硅及二氧化硅来蚀刻硅氮化物。因此，在蚀刻制程280期间，可以增加的蚀刻率来移除栅极电极结构260b上方的介电材料，从而从间隔件层275(例如，图2e)逐渐形成间隔件275s，其中，相较于主动区域202b上方的水平装置部分，可较快地移除栅极电极结构260b的顶部上的材料。另一方面，可以减少的速度移除栅极电极结构260a、260c的顶部区域上的材料，这是由于相较于栅极电极结构260b(例如，图2e)上方所形成的修改部分，材料264a及275(例如，图2e)的初始移除速率已减少。因此，在蚀刻制程280的进行期间，可增加地暴露覆盖层264a及264b，而这些层的对应厚度可增加地变成类似，这是因为覆盖层264b或至少其显着部分的较快蚀刻率所致。因此，在从区域202c、202a移除间隔件层275后，在主动区域202b上方的间隔件层265仍必需被移除。因此，可继续该蚀刻制程，以暴露主动区域202b，其可在主动区域202a中及可能在隔离区域202c中导致特定程度的材料侵蚀，然而，相较于传统的蚀刻策略(其中，必需移除对应的牺牲氧化物间隔件)，该特定程度具有明显较少的数量。
图2g示意地例示图2f的蚀刻制程280完成之后的半导体装置200。如图所示，间隔件275s可形成在侧壁间隔件结构265上，由于暴露的差异程度，因此，相较于栅极电极结构260b的间隔件结构265上所形成的间隔件275s的高度，栅极电极结构260a、260b的间隔件275s上所形成的间隔件275s的高度较小。此外，覆盖层264a、264b(例如，图2f)及间隔件层265s(例如，图2f)的可靠移除可在主动区域202a、202b中导致特定的凹部207a、207b，并且，凹部207c可在蚀刻制程280期间增加，然而，相较于传统的制程策略，该增加具有显着较低的效果。此外，如所显示的，形成在栅极电极结构260c上的间隔件275s可仍然可靠地密封任何关键区域，如以上参考图2b所讨论的。因此，间隔件275s可延伸至间隔件结构265下方，并可因此保存结构260c的任何敏感性栅极材料的完整性。以这种方式，在该另外处理期间由于敏感性栅极材料与任何侵犯性制程大气(aggressiveprocess atmosphere)的不当接触而导致的任何装置不规则，可显着地减少，从而特别地减少该密封的栅极电极结构的弱点(weak spot)所造成的装置故障的风险，其中，该弱点形成在接近主动区域202a处。此外，由于该整体制程流程的优良可控制性，也可预测主动区域202a中凹部207a的程度，因此，通过在选择性外延生长制程期间适当地调整该制程参数，可补偿应变诱发材料251的不希望的凹部，其中，外延生长制程是用来于早期制造阶段中形成材料251，亦如以上所讨论的。
图2h示意地例示另外进阶阶段中的半导体装置200，其中，另外的间隔件结构267可形成在栅极电极结构260a、…、260c的侧壁(例如，先前提供的间隔件275s)上，其可提供优良的密封性，特别是针对栅极电极结构260c，并且也可致能介电覆盖层的可靠移除，而不需要任何额外的牺牲间隔件组件。此外，可适当地选择间隔件组件275s与间隔件结构265结合的宽度，以作为用以定义漏极及源极延伸区域、晕环区域及类似者的适当注入掩膜。在另一方面，间隔件结构267可致能漏极及源极区域253适当的侧向及垂直分布，可依据众所周知的退火技术及类似者而调整该最终组构。应理解到，可依据众所周知的制程策略而提供间隔件结构267及漏极及源极区域253。
其结果就是，可达成显着减少的表面形貌(特别是接近主动区域并有应变诱发半导体合金并入于其内的隔离区域)，并且该敏感性栅极材料具有优良的完整性，而于此同时，可移除介电覆盖材料，而不需要牺牲氧化物间隔件，从而提供用以移除该介电覆盖材料的增加的制程窗口(process window)。在另一方面，该减少的表面形貌及该栅极电极结构的优良密封性，可在复杂的半导体装置中提供加强的晶体管效能及减少的晶体管变化性，其中，该半导体装置包含形成在早期制造阶段中的高介电系数栅极电极结构。
对于本领域中熟习技术者而言，在看过此描述之后，本发明的另外修改及变化会变得明显。因此，此描述将被解读为仅供例示，其目的在于教示本领域中熟习技术者实现本文所提供的教示的一般方式。应了解到，本文所显示及描述的标的形式是作为目前的较佳实施例。

Claims (20)

1.一种方法，包含：
在第一栅极电极结构形成在第一晶体管的第一主动区域上的情况下，在该第一主动区域中形成应变诱发半导体材料，同时以第一间隔件层覆盖第二晶体管的第二主动区域及形成于该第二主动区域上的第二栅极电极结构，该第一栅极电极结构包含第一间隔件及第一介电覆盖层，而该第二栅极电极结构包含第二介电覆盖层；
在形成该应变诱发半导体材料后，在该第一及第二主动区域上方形成第二间隔件层；
选择性地修改该第二介电覆盖层，以增加该第二介电覆盖层的蚀刻率；
移除该第一及第二介电覆盖层；以及
在该第一及第二主动区域中形成漏极和源极区域。
2.如权利要求1所述的方法，其中，修改该第二介电覆盖层包含实施离子轰击。
3.如权利要求2所述的方法，其中，实施该离子轰击包含将氧成分并入至该第二介电覆盖层内。
4.如权利要求1所述的方法，其中，修改该第二介电覆盖层包含在该第二介电覆盖层中产生拉伸应力。
5.如权利要求1所述的方法，其中，修改该第二介电覆盖层还包含在移除该第一及第二介电覆盖层前，退火该半导体装置。
6.如权利要求1所述的方法，其中，修改该第二介电覆盖层还包含提供填充材料，以侧向地嵌入该第一及第二栅极电极结构。
7.如权利要求6所述的方法，其中，提供填充材料包含暴露该第二栅极电极结构上方的该第二间隔件层。
8.如权利要求1所述的方法，其中，移除该第一及第二介电覆盖层包含在该第一及第二栅极电极结构上从该第二间隔件层形成第二间隔件。
9.如权利要求8所述的方法，其中，移除该第一及第二介电覆盖层包含继续蚀刻制程，以暴露一部分该第二主动区域。
10.如权利要求9所述的方法，其中，在该半导体区域上形成该应变诱发半导体合金包含调整该应变诱发半导体合金所引起的填充高度，以调整该第一及第二主动区域相对于所继续的该蚀刻制程的高度差异。
11.一种形成半导体装置的方法，该方法包含：
在第一晶体管有第一栅极电极结构出现的情况下，在第一主动区域中形成应变诱发半导体合金，同时掩蔽第二晶体管的第二栅极电极结构及第二主动区域，该第一栅极电极结构包含第一介电覆盖层，而该第二栅极电极结构包含第二介电覆盖层；
在该第一及第二栅极电极结构及该第一及第二主动区域上方形成间隔件层；
选择性地增加该第二介电覆盖层的蚀刻率；以及
实施蚀刻制程，以暴露部分该第一及第二主动区域，并在该第一及第二栅极电极结构上形成间隔件组件。
12.如权利要求11所述的方法，其中，选择性增加该第二介电覆盖层的蚀刻率包含通过实施离子注入制程来并入离子成分。
13.如权利要求12所述的方法，还包含在该离子注入制程后实施退火制程。
14.如权利要求11所述的方法，其中，选择性地增加该第二介电覆盖层的蚀刻率包含提供该第二介电覆盖层作为硅氮化物材料，并选择性地在该硅氮化物材料中产生拉伸应力。
15.如权利要求11所述的方法，其中，选择性地增加该第二介电覆盖层的蚀刻率包含形成至少侧向地邻接于该第一及第二栅极电极结构的牺牲填充材料。
16.如权利要求11所述的方法，其中，形成该牺牲填充材料包含选择性暴露该第二栅极电极结构上方的该间隔件层。
17.一种半导体装置，包含：
第一栅极电极结构，形成在第一晶体管的第一主动区域上方及隔离区域的至少第一部分上方，该第一栅极电极结构包含第一高介电系数介电材料；
第二栅极电极结构，形成在第二晶体管的第二主动区域上方，该第一及第二晶体管为相反导电类型，该第二栅极电极结构包含第二高介电系数介电材料；
第一间隔件结构，形成在该第一栅极电极结构的侧壁上、并且延伸至第一高度；
第二间隔件结构，形成在该第二栅极电极结构的侧壁上、并且延伸至大于该第一高度的第二高度；
第一外间隔件结构，形成在该第一间隔件结构上；以及
第二外间隔件结构，形成在该第二间隔件结构上。
18.如权利要求17所述的半导体装置，其中，该第一及第二间隔件结构包含内间隔件组件及外间隔件组件，并且其中，该第一间隔件结构的该内间隔件组件是形成在该隔离区域中的该第一间隔件组件下方。
19.如权利要求17所述的半导体装置，其中，该第一及第二间隔件组件包含硅氮化物。
20.如权利要求17所述的半导体装置，其中，该第一及第二栅极电极结构的栅极长度不大于40纳米。
CN201110421270.6A 2010-12-22 2011-12-15 高介电系数金属栅极电极结构 Expired - Fee Related CN102569366B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010063907.9A DE102010063907B4 (de) 2010-12-22 2010-12-22 Verfahren mit Deckschichtentfernung von Gateelektrodenstrukturen nach selektivem Bilden eines verformungsinduzierenden Halbleitermaterials
DE102010063907.9 2010-12-22

Publications (2)

Publication Number Publication Date
CN102569366A true CN102569366A (zh) 2012-07-11
CN102569366B CN102569366B (zh) 2014-12-17

Family

ID=46315609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110421270.6A Expired - Fee Related CN102569366B (zh) 2010-12-22 2011-12-15 高介电系数金属栅极电极结构

Country Status (4)

Country Link
US (1) US8987144B2 (zh)
CN (1) CN102569366B (zh)
DE (1) DE102010063907B4 (zh)
TW (1) TWI487011B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011080439B4 (de) * 2011-08-04 2018-11-15 Globalfoundries Inc. Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
US8481381B2 (en) * 2011-09-14 2013-07-09 Globalfoundries Inc. Superior integrity of high-k metal gate stacks by preserving a resist material above end caps of gate electrode structures
US9312182B2 (en) * 2014-06-11 2016-04-12 Globalfoundries Inc. Forming gate and source/drain contact openings by performing a common etch patterning process
US9941388B2 (en) * 2014-06-19 2018-04-10 Globalfoundries Inc. Method and structure for protecting gates during epitaxial growth
US9601385B1 (en) * 2016-01-27 2017-03-21 International Business Machines Corporation Method of making a dual strained channel semiconductor device
KR102271008B1 (ko) * 2017-10-27 2021-06-29 삼성전자주식회사 반도체 장치
TWI675460B (zh) * 2018-12-10 2019-10-21 力晶積成電子製造股份有限公司 記憶體結構及其製造方法
US12009424B2 (en) * 2021-12-03 2024-06-11 Nanya Technology Corporation Semiconductor device, and method for manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050136583A1 (en) * 2003-12-23 2005-06-23 Taiwan Semiconductor Manufacturing Co. Advanced strained-channel technique to improve CMOS performance
US20080173934A1 (en) * 2006-12-14 2008-07-24 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing stress-engineered spacers
CN100483687C (zh) * 2005-01-26 2009-04-29 飞思卡尔半导体公司 用于cmos工艺的金属栅极晶体管及其制造方法
US7622344B2 (en) * 2007-07-17 2009-11-24 United Microelectronics Corp. Method of manufacturing complementary metal oxide semiconductor transistors
US20100289080A1 (en) * 2009-05-15 2010-11-18 Andy Wei Semiconductor device comprising metal gates and a silicon containing resistor formed on an isolation structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3660735A (en) * 1969-09-10 1972-05-02 Sprague Electric Co Complementary metal insulator silicon transistor pairs
US4994404A (en) * 1989-08-28 1991-02-19 Motorola, Inc. Method for forming a lightly-doped drain (LDD) structure in a semiconductor device
GB2362028B (en) * 2000-05-04 2004-10-20 Mitel Corp Method of forming spacers in CMOS devices
US7078347B2 (en) * 2003-03-06 2006-07-18 Texas Instruments Incorporated Method for forming MOS transistors with improved sidewall structures
TW200746311A (en) 2005-10-18 2007-12-16 St Microelectronics Crolles 2 Selective removal of a silicon oxide layer
JP2009044051A (ja) 2007-08-10 2009-02-26 Panasonic Corp 半導体装置及びその製造方法
US7745890B2 (en) * 2007-09-28 2010-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid metal fully silicided (FUSI) gate
US20090174002A1 (en) 2008-01-09 2009-07-09 International Business Machines Corporation Mosfet having a high stress in the channel region

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050136583A1 (en) * 2003-12-23 2005-06-23 Taiwan Semiconductor Manufacturing Co. Advanced strained-channel technique to improve CMOS performance
CN100483687C (zh) * 2005-01-26 2009-04-29 飞思卡尔半导体公司 用于cmos工艺的金属栅极晶体管及其制造方法
US20080173934A1 (en) * 2006-12-14 2008-07-24 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing stress-engineered spacers
US7622344B2 (en) * 2007-07-17 2009-11-24 United Microelectronics Corp. Method of manufacturing complementary metal oxide semiconductor transistors
US20100289080A1 (en) * 2009-05-15 2010-11-18 Andy Wei Semiconductor device comprising metal gates and a silicon containing resistor formed on an isolation structure

Also Published As

Publication number Publication date
DE102010063907B4 (de) 2018-03-29
US8987144B2 (en) 2015-03-24
DE102010063907A1 (de) 2012-06-28
CN102569366B (zh) 2014-12-17
TW201227812A (en) 2012-07-01
TWI487011B (zh) 2015-06-01
US20120161243A1 (en) 2012-06-28

Similar Documents

Publication Publication Date Title
US8367495B2 (en) Method for forming CMOS transistors having metal-containing gate electrodes formed on a high-K gate dielectric material
CN102569366B (zh) 高介电系数金属栅极电极结构
US8378432B2 (en) Maintaining integrity of a high-K gate stack by an offset spacer used to determine an offset of a strain-inducing semiconductor alloy
US8674416B2 (en) Semiconductor device with reduced threshold variability having a threshold adjusting semiconductor alloy in the device active region
US8932930B2 (en) Enhancing integrity of a high-K gate stack by protecting a liner at the gate bottom during gate head exposure
US8357573B2 (en) Strain enhancement in transistors comprising an embedded strain-inducing semiconductor alloy by creating a patterning non-uniformity at the bottom of the gate electrode
WO2010037523A1 (en) A transistor with embedded si/ge material having reduced offset to the channel region
US7579262B2 (en) Different embedded strain layers in PMOS and NMOS transistors and a method of forming the same
US8748281B2 (en) Enhanced confinement of sensitive materials of a high-K metal gate electrode structure
KR101396519B1 (ko) 얕은 트렌치 격리 영역의 캡핑에 의한 하이-케이 금속 게이트 스택의 우수한 무결성
CN102543707B (zh) 通过用基于等离子的掩膜图案化工艺形成沟道半导体合金
US8198152B2 (en) Transistors comprising high-k metal gate electrode structures and adapted channel semiconductor materials
US20130307090A1 (en) Adjusting of strain caused in a transistor channel by semiconductor material provided for the threshold adjustment
CN102341906B (zh) 通过减少非均匀性沉积的包括沟道半导体合金的晶体管中的阈值电压变异的减少
CN102569198B (zh) 藉由氮化物硬掩膜层及氧化物掩膜形成信道半导体合金
US8039342B2 (en) Enhanced integrity of a high-K metal gate electrode structure by using a sacrificial spacer for cap removal
US8722481B2 (en) Superior integrity of high-k metal gate stacks by preserving a resist material above end caps of gate electrode structures
US8765559B2 (en) Sophisticated gate electrode structures formed by cap layer removal with reduced loss of embedded strain-inducing semiconductor material
US8664066B2 (en) Formation of a channel semiconductor alloy by forming a nitride based hard mask layer
US20110266625A1 (en) Maintaining Integrity of a High-K Gate Stack After Embedding a Stressor Material by Using a Liner
WO2010049086A2 (en) Recessed drain and source areas in combination with advanced silicide formation in transistors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141217

Termination date: 20181215

CF01 Termination of patent right due to non-payment of annual fee