[go: up one dir, main page]

TWI483397B - 功率裝置及製造該功率裝置之方法 - Google Patents

功率裝置及製造該功率裝置之方法 Download PDF

Info

Publication number
TWI483397B
TWI483397B TW101100276A TW101100276A TWI483397B TW I483397 B TWI483397 B TW I483397B TW 101100276 A TW101100276 A TW 101100276A TW 101100276 A TW101100276 A TW 101100276A TW I483397 B TWI483397 B TW I483397B
Authority
TW
Taiwan
Prior art keywords
nitride layer
layer
nitride
pattern
power device
Prior art date
Application number
TW101100276A
Other languages
English (en)
Other versions
TW201330261A (zh
Inventor
李哉勳
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201330261A publication Critical patent/TW201330261A/zh
Application granted granted Critical
Publication of TWI483397B publication Critical patent/TWI483397B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10P10/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/328—Channel regions of field-effect devices of FETs having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

功率裝置及製造該功率裝置之方法 相關申請案之交互參照
本申請案主張於2011年7月4日向韓國智慧財產局申請之韓國專利申請案第10-2011-0066016號的權益，其揭示內容併入本文作為參考資料。
本發明係有關於一種功率裝置及其製造方法，且更特別的是，有關於一種能夠執行常關型操作的功率裝置。
半導體發光裝置(LED)為在有外加電流時基於電子及電洞在P-N接面之再結合而產生有各種色彩之光線的半導體元件。半導體LED的需求持續在增加，因為相較於基於燈絲的LED，半導體LED具有許多優點，例如，使用壽命長、耗電量低、啟動快速、耐震度高及其類似者。特別是，發出在短波長範圍內之藍光的氮化物半導體已獲市場青睞。
隨著全球大力開發資訊通訊技術，已迅速開發出高速及大容量訊號通訊的通訊技術。特別是，隨著個人手機、衛星通訊、軍用雷達、廣播通訊、通訊中繼及其類似者在無線通訊技術的需求增加，要求微波波段及毫米波段高速資訊通訊系統的高速、高功率電子裝置的需求也跟著增加。再者，已有人主動研發用於高功率的功率裝置以減少能量損失。
特別是，由於氮化物半導體具有有利的性質，例如能 隙高、熱穩定性高、化學穩定性高、有約3×107 公分/秒(cm/sec)的高電子飽和速度，氮化物半導體可輕易地用作光學元件，以及高頻及高功率電子裝置。因此，世界正在主動研發氮化物半導體。基於氮化物半導體的電子裝置具有多樣的優點，例如有約3×106 伏特/公分(V/cm)的高崩潰電場(breakdown field)，最大電流密度，穩定的高溫操作，高導熱係數及其類似者。
基於化合物半導體之異質接面來產生的異質結構場效電晶體(HFET)在接面介面處有高頻帶不連續性，在該介面可釋出高電子密度，從而，電子移動率可增加。不過，在有高電子移動率的氮化鎵鋁(AlGaN)/氮化鎵(GaN)HFET結構中，甚至在沒有外加訊號的情況下，仍有電流流動，因而會消耗功率。
由於功率裝置可能要求高電流密度，常開型裝置(normally-ON device)的功率損失可能為重大缺點。因此，已有人開發出藉由移除閘極部份之AlGaN層來體現金屬氧化物半導體(MOS)HFET的常關型裝置。該常關型裝置用感應式耦合電漿反應式離子蝕刻(ICP-RIE)方案藉由移除閘極部份之AlGaN層可形成凹面結構，用作為閘極氧化物的絕緣材料可體現MOS HFET，以及藉由施加電壓可形成通道。不過，該常關型裝置可能難以精確地控制該AlGaN層的厚度，以及在表面因使用ICP-RIE方案而暴露於電漿時有電氣性質劣化的缺點。
根據本發明之一方面，提供一種功率裝置，其係包含一基板；配置於該基板上的一半絕緣氮化鎵(GaN)層；配置於該半絕緣GaN層上的一摻雜鋁(Al)之GaN層；在該摻雜鋁之GaN層上配置第一氮化物層；在該第一氮化物層上配置第二氮化物層，其中該第二氮化物層的上表面高於該第一氮化物層的上表面；在該第一氮化物層上配置一源極圖案及一汲極圖案；以及在該第二氮化物層上配置一閘極圖案。
該第一氮化物層可包含有經驗公式1的一材料：[經驗公式1]Alx Iny Ga1-x N(0.1x1且0y0.3)。
該第二氮化物層包含的材料可與該第一氮化物層的相同。
該第二氮化物層可包含對應至摻雜一p型材料之該第一氮化物層之材料的一材料。
當經驗公式1中的x約在0.1x0.5的範圍內以及y等於0時，該第二氮化物層的厚度可在約20奈米(nm)至70奈米的範圍內。
當經驗公式1中的x等於1以及y等於0時，該第二氮化物層的厚度可在約2奈米至7奈米的範圍內。
該功率裝置可進一步包含：形成於該第二氮化物層、該源極圖案之間的一絕緣圖案，以及形成於該第二氮化物層、該汲極圖案之間的一絕緣圖案。
該絕緣圖案可選自由下列各物組成之群：氧化矽 (SiOx )、氮化矽(SiNx )、以及氧化鋁(Al2 O3 )。
根據本發明之另一方面，提供一種功率裝置製造方法，該方法包含下列步驟：在一基板上形成一半絕緣GaN層；在該半絕緣GaN層上形成一摻雜鋁之GaN層；在該摻雜鋁之GaN層上形成第一氮化物層；在該第一氮化物層上形成第二氮化物層，其中該第二氮化物層的上表面高於該第一氮化物層的上表面；在該第一氮化物層上形成一源極圖案及一汲極圖案；以及在該第二氮化物層上形成一閘極圖案。
在形成該第一氮化物層後，藉由在該閘極圖案之下半部上再生長氮化物，可形成該第二氮化物層。
在形成該第一氮化物層後，藉由蝕刻除該閘極圖案之下半部以外的部份，可形成該第二氮化物層。
該第一氮化物層可包含有經驗公式1的一材料：[經驗公式1]Alx Iny Ga1-x N(0.1x1且0y0.3)。
該第二氮化物層包含的材料可與該第一氮化物層的相同。
該第二氮化物層可包含對應至摻雜一p型材料之該第一氮化物層之材料的一材料。
當經驗公式1中的x約在0.1x0.5的範圍內以及y等於0時，該第二氮化物層的厚度可在約20奈米至70奈米的範圍內。
當經驗公式1中的x等於1以及y等於0時，該第二 氮化物層的厚度可在約2奈米至7奈米的範圍內。
本發明的其他方面、特徵及/或優點部份會在以下的描述中提及，以及部份可描述明白或可藉由實施本發明習知。
此時請參考圖示於附圖之本發明具體實施例的細節，圖中類似的元件用相同的元件符號表示。以下用附圖描述數個具體實施例以解釋本發明。
在本專利說明書中，在描述形成每一層、面、晶片及其類似者於層、面、晶片及其類似者“上”或“下”時，術語“上”可包含“直接在其上”與“間接在其上”，以及術語“下”可包含“直接在其下”與“間接在其下”。每個元件之“上”或“下”的標準可取決於對應圖式。
附圖中誇大每個元件的尺寸是為了便於描述而不會表示真實尺寸。
第1圖根據本發明之一具體實施例圖示功率裝置的橫截面圖。
請參考第1圖，該功率裝置包含基板100、半絕緣氮化鎵(GaN)層200、摻雜鋁(Al)之GaN層300、二維電子氣(2-DEG)層400、第一氮化物層510、第二氮化物層520、源極圖案620、汲極圖案630、閘極圖案610、及絕緣圖案710、720。
在此實施例中，可形成緩衝層(未圖示)或半絕緣GaN層200於基板100上。基板100可為絕緣基板，例如，玻璃基板與藍寶石基板，以及可為導電基板，例如，矽(Si)， 碳化矽(SiC)，及氧化鋅(ZnO)。再者，基板100可為用以生長氮化物的基板，例如，基於AlN之基板與基於GaN之基板。
可形成半絕緣GaN層200於基板100上。半絕緣GaN層200可防止至該基板的洩露電流，以及有相對高的電阻以分離裝置。半絕緣GaN層200有很高的電阻，因而有半絕緣性質。
可形成摻雜鋁之GaN層300於半絕緣GaN層200上。摻雜鋁之GaN層300可扮演通道層的角色。2-DEG層400可用帶隙不相同的摻雜鋁之GaN層300與第一氮化物層510的異質接面來產生。當施加電壓至閘極圖案610時，可在2-DEG層400上形成通道，使得電流可在源極圖案620、汲極圖案630之間流動。
可形成第一氮化物層510於摻雜鋁之GaN層300上，以及可形成第二氮化物層520於第一氮化物層510上。
第一氮化物層510可包含有經驗公式1的一材料。
[經驗公式1]Alx Iny Ga1-x N(0.1x1且0y0.3)
第二氮化物層520包含的材料可與第一氮化物層510的相同。第二氮化物層520可包含對應至摻雜p型材料之第一氮化物層520之材料的材料。例如，第二氮化物層520可為Alx Iny Ga1-x N(0.1x1且0y0.3)，或p型Alx Iny Ga1-x N(0.1x1且0y0.3)。在此實施例中，p型Alx Iny Ga1-x N表示Alx Iny Ga1-x N摻有p型材料，以及該p 型材料為III族元素。由於第二氮化物層520包含p型Alx Iny Ga1-x N，電荷為(+)以及通道為(-)，因此可實現電荷中和。在對應至閘極圖案610之下半部的部份中，不形成2-DEG層400，因而可移除通道。
在此，第一氮化物層510及第二氮化物層520的表面形貌及壓電效應可隨著鋁含量而改變。大體上與鋁含量有關之表面形貌與壓電效應有抵換關係。例如，當表面形貌隨著鋁含量增加時，壓電效應可能遞減，以及當壓電效應隨著鋁含量遞增時，表面形貌可能遞減。
在經驗公式1中，當x等於0或1，亦即，當經驗公式1為GaN或AlN時，GaN或AlN的表面形貌在高值。不過，當x在0.1、1之間時，表面形貌可不相同。
在根據本發明之一方面的功率裝置中，基於表面形貌，x在第一氮化物層510中可在0.1x0.5的範圍內以及第一氮化物層510的厚度可在約25奈米(nm)至30奈米之間。當x在第一氮化物層510中等於0.3時，以及第一氮化物層510的厚度在約25奈米至30奈米之間時，壓電效應可最大化。
為了獲得優異的表面形貌以及去除壓電效應，可形成第二氮化物層520於對應至閘極圖案610的部份上。亦即，可調整x在第一氮化物層510中的範圍為0.1x0.5以便獲得優異的表面形貌以及可調整第二氮化物層520的厚度以防形成2-DEG層400於對應至閘極圖案610的該部份上。
根據本發明之一方面，當第一氮化物層510的經驗公式1中的x在0.1x0.5的範圍內以及y等於0時，第二氮化物層520的厚度可在約20奈米至70奈米之間。合意的是，當第一氮化物層510之經驗公式1中的x在0.1x0.5的範圍內以及y等於0時，第二氮化物層520的厚度可在約30奈米至50奈米之間。
根據本發明之一方面，當第一氮化物層510之經驗公式1中的x等於1以及y等於0時，第二氮化物層520的厚度可在約2奈米至7奈米之間。合意的是，當第一氮化物層510之經驗公式1中的x等於1以及y等於0時，第二氮化物層520的厚度可在約3奈米至5奈米之間。亦即，第一氮化物層510包含AlN，藉此可獲得優異的表面形貌。再者，第二氮化物層520經形成有在約2奈米至7奈米之間的厚度，藉此可防止形成2-DEG層400於對應至閘極圖案610之該部份上。
當第一氮化物層510與第二氮化物層520皆為AlN時，相較於第一氮化物層510與第二氮化物層520皆為Alx Ga1-x N時，第二氮化物層520的厚度比較薄。當第一氮化物層510與第二氮化物層520皆為AlN時，雖然第二氮化物層520的厚度相對薄些，第二氮化物層520仍可防止形成2-DEG層400。
該功率裝置使用第一氮化物層510可獲得優異的表面形貌，以及在形成第一氮化物層510後可形成有預定厚度的第二氮化物層520，以便防止形成2-DEG層400於對應 至閘極圖案610之該部份上。
因此，該功率裝置能夠執行常關型操作，因為2-DEG層400不形成。由於2-DEG層400不形成於對應至閘極圖案610之該部份上，電流不會在源極圖案620、汲極圖案630之間流動，以及該功率裝置處於OFF狀態，直到有偏壓施加至閘極圖案610。因此，該功率裝置可基於閘極的電壓來控制2-DEG層400的產生，以及能夠執行常關型操作，因而可減少耗電量。
該功率裝置可進一步包含：形成於第二氮化物層520、源極圖案620之間的絕緣圖案710，以及形成於第二氮化物層520、汲極圖案630之間的絕緣圖案720。絕緣圖案710、720可選自SiOx、SiNx、及Al2 O3 。絕緣圖案710、720可絕緣閘極圖案610、源極圖案620及汲極圖案630以防電極之間發生短路。
源極圖案620與汲極圖案630都形成於第一氮化物層510上，以及可形成閘極圖案610於第二氮化物層520上。閘極圖案610、源極圖案620及汲極圖案630可選自鎳(Ni)、鋁、鈦、鈦氮化物(TiN)、鉑(Pt)、金(Au)、氧化釕(RuO2 )、釩(V)、鎢(W)、鎢氮化物(WN)、鉿(Hf)、鉿氮化物(HfN)、鉬(Mo)、鎳矽化物(NiSi)、鈷矽化物(CoSi2 )、鎢矽化物(WSi)、鉑矽化物(PtSi)、銥(Ir)、鋯(Zr)、鉭、鉭氮化物(TaN)、銅(Cu)、釕(Ru)、鈷(Co)、彼等之組合。
該功率裝置在形成第一氮化物層510後可形成第二氮化物層520於閘極圖案610之下半部上，以及可完全釋放 應變，因而可失去對應至閘極圖案610之該部份的壓電效應。由於2-DEG層400不形成於對應至閘極圖案610之該部份上，該功率裝置能夠執行常關型操作。因此，藉由執行常關型操作，該功率裝置可減少耗電量。
以下，根據本發明之一具體實施例，描述一種功率裝置製造方法。
第2圖至第4圖根據本發明之一具體實施例圖示功率裝置製造方法。
請參考第2圖至第4圖，該功率裝置製造方法可包括下列步驟：形成一半絕緣GaN層200於基板100上，形成一摻雜鋁之GaN層300於半絕緣GaN層200上，形成第一氮化物層510於摻雜鋁之GaN層300上，形成第二氮化物層520於第一氮化物層510上，形成源極圖案620及汲極圖案630於第一氮化物層510上，以及形成閘極圖案610於第二氮化物層520上。
如第2圖所示，半絕緣GaN層200係形成於基板100上。半絕緣GaN層200可基於各種方案來形成，例如，金屬-有機化學氣相沉積(MOCVD)方案，分子束磊晶(MBE)方案，以及氫化物氣相磊晶(HVPE)方案及其類似者，以及不受限於該等各種方案。
可形成摻雜鋁之GaN層300於半絕緣GaN層200上。藉由用小於或等於1%的鋁摻雜GaN層，可形成摻雜鋁之GaN層300，以及形成摻雜鋁之GaN層300可基於前述各種方案。
隨後，可形成第一氮化物層510於摻雜鋁之GaN層300上，第一氮化物層510係基於經驗公式1。
[經驗公式1]Alx Iny Ga1-x N(0.1x1且0y0.3)
可形成第二氮化物層520於第一氮化物層510上。第二氮化物層520包含的材料可與第一氮化物層510的相同。再者，第二氮化物層520可包含與摻雜p型材料之第一氮化物層510之材料對應的材料。例如，第二氮化物層520可為Alx Iny Ga1-x N(0.1x1且0y0.3)或p型Alx Iny Ga1-x N(0.1x1且0y0.3)。
在此，p型Alx Iny Ga1-x N表示Alx Iny Ga1-x N摻有p型材料，以及該p型材料為III族元素。由於第二氮化物層520包含p型Alx Iny Ga1-x N，電荷為(+)以及通道為(-)，因此可實現電荷中和。在對應至閘極圖案610之下半部的部份中，不形成2-DEG層400，因而可移除通道。
第二氮化物層520可基於如第3A圖至第3D圖所示的再生長方案來形成，或基於如第4A圖至第4E圖所示的蝕刻方案來形成。
以下，詳述形成第二氮化物層520的方法。
第3A圖至第3D圖圖示形成第二氮化物層520的方法，其中在形成第一氮化物層510後再生長氮化物於閘極圖案610之下半部上，藉此形成第二氮化物層520。
請參考第3A圖至第3D圖，另外，在形成第一氮化物層510後，再生長氮化物於對應至閘極圖案610之該下半 部上。
第一氮化物510生長成有在約25奈米至30奈米之間的厚度，如第3A圖所示，基於光阻方案，對第一氮化物層510做圖案化以便定義對應至閘極圖案610的部份，如第3B圖所示。亦即，基於該光阻方案，可藉由蝕刻對應至閘極圖案610之該部份來暴露第一氮化物層510。隨後，可由暴露的第一氮化物層510再生長厚度在預定範圍內的氮化物，如第3C圖所示，以及藉由移除光阻700可形成第二氮化物層520，如第3D圖所示。第二氮化物層520包含的材料可與第一氮化物510的相同或可包含與摻雜p型材料之第一氮化物層510之材料對應的材料。
第4A圖至第4E圖圖示形成第二氮化物層520的方法，其中在形成第一氮化物層510後蝕刻除閘極圖案610之下半部以外的部份，藉此形成第二氮化物層520。
請參考第4A圖至第4E圖，在形成第一氮化物層510後，可蝕刻除對應至閘極圖案610之該部份以外的部份至一預定厚度。
可再生長第一氮化物510至有約50奈米至100奈米之間的厚度，如第4A圖所示，光阻700係形成於第一氮化物層510的前部上，如第4B圖所示，以及圖案化光阻700中之一部份，以及蝕刻除對應至閘極圖案610之該部份以外的部份，如第4C圖所示。亦即，基於光阻方案，除對應至閘極圖案610之該部份以外，可暴露第一氮化物層510。
隨後，可蝕刻如第4D圖所示暴露的第一氮化物層510 至有約25奈米至30奈米之間的厚度。如第4E圖所示，可將未被蝕刻的對應至閘極圖案610之該部份定義為第二氮化物層520，以及可形成第二氮化物層520。第二氮化物層520包含的材料可與第一氮化物層510的相同或可包含與摻雜p型材料之第一氮化物層510之材料對應的材料。
隨後，形成閘極圖案610、源極圖案620及汲極圖案630於第一氮化物層510上，以及形成絕緣圖案710、720於電極之間。在此實施例中，可基於一般微影技術方案來形成閘極圖案610、源極圖案620及汲極圖案630。
如第3A圖至第3D圖、第4A圖至第4E圖所示基於再生長製程及蝕刻製程所形成的第二氮化物層520可形成有一預定厚度，以便移除壓電效應。根據本發明之一方面，當經驗公式1中的x在0.1x0.5的範圍內以及y等於0時，第二氮化物層520的厚度可在約20奈米至70奈米之間。合意的是，當第一氮化物層510之經驗公式1中的x在0.1x0.5的範圍內以及y等於0時，第二氮化物層520的厚度可在約30奈米至50奈米之間。
根據本發明之一方面，當經驗公式1中的x等於1以及y等於0時，第二氮化物520的厚度可在約2奈米至7奈米之間。合意的是，當第一氮化物層510之經驗公式1中的x等於1以及y等於0時，第二氮化物層520的厚度在約3奈米至5奈米之間。亦即，第一氮化物層510包含AlN，藉此可獲得優異的表面形貌，以及第二氮化物層520經形成有在約2奈米至7奈米之間的厚度，藉此可防止形 成2-DEG層400於對應至閘極圖案610之該部份上。
第5圖根據本發明之一功率裝置實施例圖示氮化鎵鋁層之厚度與移動率的曲線圖。在第5圖中，第一氮化物層與第二氮化物層經形成含有相同的材料，以及該材料可為Al0.3 Ga0.7 N。
如第5圖所示，當第一氮化物之經驗公式1中的x等於0.3以及第一氮化物層的厚度約等於30奈米時，移動率約為1200平方公分/伏特秒，因而得出最強的壓電效應。反之，當第一氮化物層之經驗公式1中的x等於0.3以及約30奈米之第一氮化物層與約40奈米之第二氮化物層的厚度總合約為70奈米時，移動率約為50平方公分/伏特秒。
因此，當第二氮化物層經形成具有如前述的厚度時，在第一氮化物形成後，可防止2-DEG層形成於閘極圖案的下半部上。
因此，基於本發明之方方面製成的功率裝置在對應至閘極圖案之下半部的部份中可不包含2-DEG層，因而電流不會在源極圖案、汲極圖案之間流動，以及該功率裝置可處於OFF狀態直到有偏壓施加至該閘極圖案。因此，該功率裝置能夠執行常關型操作，因而可減少耗電量。
根據本發明之一具體實施例的功率裝置可進一步包含：在形成第一氮化物後形成於閘極圖案之下半部上的第二氮化物層，因而可防止2-DEG層形成於對應至該閘極圖案之該部份上，以及能夠執行常關型操作。
根據本發明之一具體實施例的功率裝置可基於閘極的 電壓來控制2-DEG層的產生，以及能夠執行常關型操作，因而可減少耗電量。
為了形成對應至該閘極圖案的第二氮化物層，該功率裝置可在形成第一氮化物層後只再生長對應至該閘極圖案的部份，或蝕刻除對應至該閘極圖案之該部份以外的部份，藉此可省略凹面製程(recess process)，確保該功率裝置的可重覆性，以及簡化製程。
儘管圖示及描述了幾個本發明的具體實施例，然而本發明不受限於該等具體實施例。反而，熟諳此藝者應瞭解該等具體實施例仍可做出改變而不脫離本發明的原理及精神，本發明的範疇係由申請專利範圍及其等價陳述定義。
100‧‧‧基板
200‧‧‧半絕緣氮化鎵(GaN)層
300‧‧‧摻雜鋁(Al)之GaN層
400‧‧‧二維電子氣(2-DEG)層
510‧‧‧第一氮化物層
520‧‧‧第二氮化物層
610‧‧‧閘極圖案
620‧‧‧源極圖案
630‧‧‧汲極圖案
700‧‧‧光阻
710、720‧‧‧絕緣圖案
由以下結合附圖的實施例說明可更加明白本發明以上及/或其他方面、特徵及優點。
第1圖根據本發明之一具體實施例圖示功率裝置的橫截面圖；第2圖至第4圖根據本發明之一具體實施例圖示功率裝置的製造方法；以及第5圖根據本發明之一功率裝置實施例圖示氮化鎵鋁(AlGaN)層之厚度與移動率的曲線圖。
100‧‧‧基板
200‧‧‧半絕緣氮化鎵(GaN)層
300‧‧‧摻雜鋁(Al)之GaN層
400‧‧‧二維電子氣(2-DEG)層
510‧‧‧第一氮化物層
520‧‧‧第二氮化物層
610‧‧‧閘極圖案
620‧‧‧源極圖案
630‧‧‧汲極圖案
710、720‧‧‧絕緣圖案

Claims (16)

  1. 一種功率裝置，其係包含：基板；配置於該基板上的半絕緣氮化鎵(GaN)層；配置於該半絕緣GaN層上的摻雜鋁(Al)之GaN層；配置於該摻雜鋁之GaN層上的第一氮化物層；配置於該第一氮化物層上的第二氮化物層，其中該第二氮化物層的上表面高於該第一氮化物層的上表面；配置於該第一氮化物層上的源極圖案及汲極圖案；以及配置於該第二氮化物層上的閘極圖案。
  2. 如申請專利範圍第1項所述之功率裝置，其中該第一氮化物層包含有經驗公式1的材料：[經驗公式1]Alx Iny Ga1-x N(0.1x1且0y0.3)。
  3. 如申請專利範圍第2項所述之功率裝置，其中該第二氮化物層包含的材料與該第一氮化物層的相同。
  4. 如申請專利範圍第2項所述之功率裝置，其中該第二氮化物層包含對應至摻雜p型材料之該第一氮化物層之材料的材料。
  5. 如申請專利範圍第3項所述之功率裝置，其中，當經驗公式1中的x約在0.1x0.5的範圍內以及y等於0時，該第二氮化物層的厚度在約20奈米(nm)至70奈米的範圍內。
  6. 如申請專利範圍第3項所述之功率裝置，其中，當經驗公式1中的x等於1以及y等於0時，該第二氮化物層的厚度在約2奈米至7奈米的範圍內。
  7. 如申請專利範圍第1項所述之功率裝置，其更包含：形成於該第二氮化物層與該源極圖案之間的絕緣圖案，以及形成於該第二氮化物層與該汲極圖案之間的絕緣圖案。
  8. 如申請專利範圍第7項所述之功率裝置，其中該絕緣圖案係選自由下列各物質組成之群：氧化矽(SiOx)、氮化矽(SiNx)、以及氧化鋁(Al2 O3 )。
  9. 一種功率裝置的製造方法，該方法包含下列步驟：在基板上形成半絕緣氮化鎵(GaN)層；在該半絕緣GaN層上形成摻雜鋁(Al)之GaN層；在該摻雜鋁之GaN層上形成第一氮化物層；在該第一氮化物層上形成第二氮化物層，其中該第二氮化物層的上表面高於該第一氮化物層的上表面；在該第一氮化物層上形成源極圖案及汲極圖案；以及在該第二氮化物層上形成閘極圖案。
  10. 如申請專利範圍第9項所述之方法，其中之該第二氮化物層係在形成該第一氮化物層後，藉由在該閘極圖案之下半部上再生長氮化物來形成。
  11. 如申請專利範圍第9項所述之方法，其中之該第二氮化物層係在形成該第一氮化物層後，藉由蝕刻除該閘極圖 案之下半部以外的部份來形成。
  12. 如申請專利範圍第9項所述之方法，其中該第一氮化物層包含有經驗公式1的材料：[經驗公式I]Alx Iny Ga1-x N(0.1x1且0y0.3)。
  13. 如申請專利範圍第12項所述之方法，其中該第二氮化物層包含的材料與該第一氮化物層的相同。
  14. 如申請專利範圍第12項所述之方法，其中該第二氮化物層包含對應至摻雜p型材料之該第一氮化物層之材料的材料。
  15. 如申請專利範圍第13項所述之方法，其中，當經驗公式1中的x約在0.1x0.5的範圍內以及y等於0時，該第二氮化物層的厚度在約20奈米(nm)至70奈米的範圍內。
  16. 如申請專利範圍第13項所述之方法，其中，當經驗公式1中的x等於1以及y等於0時，該第二氮化物層的厚度在約2奈米至7奈米的範圍內。
TW101100276A 2011-07-04 2012-01-04 功率裝置及製造該功率裝置之方法 TWI483397B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110066016A KR20130004760A (ko) 2011-07-04 2011-07-04 파워소자 및 이의 제조방법

Publications (2)

Publication Number Publication Date
TW201330261A TW201330261A (zh) 2013-07-16
TWI483397B true TWI483397B (zh) 2015-05-01

Family

ID=47438104

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101100276A TWI483397B (zh) 2011-07-04 2012-01-04 功率裝置及製造該功率裝置之方法

Country Status (5)

Country Link
US (2) US8564022B2 (zh)
JP (1) JP5661068B2 (zh)
KR (1) KR20130004760A (zh)
CN (1) CN102881714B (zh)
TW (1) TWI483397B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975664B2 (en) * 2012-06-27 2015-03-10 Triquint Semiconductor, Inc. Group III-nitride transistor using a regrown structure
KR102055839B1 (ko) * 2013-03-08 2019-12-13 삼성전자주식회사 질화계 반도체 소자
US20160013276A1 (en) * 2013-04-12 2016-01-14 Sharp Kabushiki Kaisha Nitride semiconductor device
CN110634747A (zh) * 2019-10-21 2019-12-31 南京集芯光电技术研究院有限公司 利用MBE再生长p-GaN的单栅结构GaN-JFET器件的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7400001B2 (en) * 2004-09-08 2008-07-15 Samsung Electro-Mechanics Co., Ltd. Nitride based hetero-junction field effect transistor
US20080258243A1 (en) * 2007-04-20 2008-10-23 Masayuki Kuroda Field effect transistor
US20110133249A1 (en) * 2007-02-27 2011-06-09 Sanken Electric Co., Ltd. High electron mobility transistor and method of forming the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP4022708B2 (ja) * 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
CA2454269C (en) * 2001-07-24 2015-07-07 Primit Parikh Insulating gate algan/gan hemt
JP4972879B2 (ja) * 2005-06-02 2012-07-11 住友電気工業株式会社 電界効果トランジスタ、半導体素子、及びエピタキシャル基板
JP4705412B2 (ja) * 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
US8183595B2 (en) 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
JP4908856B2 (ja) * 2006-01-24 2012-04-04 日本電信電話株式会社 半導体装置とその製造法
JP2007220895A (ja) * 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd 窒化物半導体装置およびその製造方法
JP5287240B2 (ja) * 2006-03-29 2013-09-11 富士通株式会社 多結晶ＳｉＣ基板を有する化合物半導体ウエハの製造方法
JP5092139B2 (ja) * 2006-11-30 2012-12-05 国立大学法人 名古屋工業大学 ＧａＮ系高電子移動度電界効果トランジスタ
JP2008244419A (ja) * 2007-02-27 2008-10-09 Sanken Electric Co Ltd 高電子移動度トランジスタ及びその製造方法
JP2008306130A (ja) 2007-06-11 2008-12-18 Sanken Electric Co Ltd 電界効果型半導体装置及びその製造方法
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US8309987B2 (en) 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
KR101008272B1 (ko) 2008-09-25 2011-01-13 전자부품연구원 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터및 그 제조방법
JP5469098B2 (ja) * 2009-01-22 2014-04-09 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP5013218B2 (ja) * 2009-02-05 2012-08-29 日立電線株式会社 半導体エピタキシャルウェハの製造方法、並びに電界効果トランジスタの製造方法
JP5625338B2 (ja) * 2009-11-30 2014-11-19 日亜化学工業株式会社 電界効果トランジスタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7400001B2 (en) * 2004-09-08 2008-07-15 Samsung Electro-Mechanics Co., Ltd. Nitride based hetero-junction field effect transistor
US20110133249A1 (en) * 2007-02-27 2011-06-09 Sanken Electric Co., Ltd. High electron mobility transistor and method of forming the same
US20080258243A1 (en) * 2007-04-20 2008-10-23 Masayuki Kuroda Field effect transistor

Also Published As

Publication number Publication date
JP2013016786A (ja) 2013-01-24
CN102881714A (zh) 2013-01-16
US20140087529A1 (en) 2014-03-27
US20130009164A1 (en) 2013-01-10
TW201330261A (zh) 2013-07-16
US8815666B2 (en) 2014-08-26
JP5661068B2 (ja) 2015-01-28
KR20130004760A (ko) 2013-01-14
CN102881714B (zh) 2016-02-10
US8564022B2 (en) 2013-10-22

Similar Documents

Publication Publication Date Title
US12308230B2 (en) High electron mobility transistor (HEMT) having an indium-containing layer and method of manufacturing the same
CN103137681B (zh) 具有位于源极和漏极之间的岛状件的电路结构
US7456443B2 (en) Transistors having buried n-type and p-type regions beneath the source region
US9245738B2 (en) High electron mobility transistor and method of manufacturing the same
US8330187B2 (en) GaN-based field effect transistor
US8815688B2 (en) Method of manufacturing power device
US20150123139A1 (en) High electron mobility transistor and method of manufacturing the same
TW202025493A (zh) 增強模式化合物半導體場效電晶體、半導體裝置、以及製造增強模式半導體裝置之方法
CN103137682A (zh) 具有改进击穿电压性能的高电子迁移率晶体管结构
KR20210119197A (ko) 고 전자 이동도 트랜지스터 및 그 제조방법
TWI483397B (zh) 功率裝置及製造該功率裝置之方法
JP4474292B2 (ja) 半導体装置
US8946032B2 (en) Method of manufacturing power device
KR20160114924A (ko) 반도체 소자 제조방법
CN110034171B (zh) 高电子移动率晶体管
KR101480068B1 (ko) 질화물 반도체 소자 및 그 제조방법
KR20140117840A (ko) 혼합 접합 드레인을 구비하는 질화물 반도체 소자 및 그 제조 방법
KR20130077475A (ko) 파워소자 및 이의 제조방법
KR102549176B1 (ko) 질화물 반도체 소자의 제조 방법
KR20160046154A (ko) 질화갈륨계 반도체소자 및 그 제조방법
JP2009070935A (ja) 窒化物半導体装置