[go: up one dir, main page]

JP5092139B2 - GaN系高電子移動度電界効果トランジスタ - Google Patents

GaN系高電子移動度電界効果トランジスタ Download PDF

Info

Publication number
JP5092139B2
JP5092139B2 JP2006322914A JP2006322914A JP5092139B2 JP 5092139 B2 JP5092139 B2 JP 5092139B2 JP 2006322914 A JP2006322914 A JP 2006322914A JP 2006322914 A JP2006322914 A JP 2006322914A JP 5092139 B2 JP5092139 B2 JP 5092139B2
Authority
JP
Japan
Prior art keywords
layer
aln
gan
algan
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006322914A
Other languages
English (en)
Other versions
JP2008140812A (ja
Inventor
芳明 佐野
俊治 丸井
真一 星
昇平 関
孝志 江川
Original Assignee
国立大学法人 名古屋工業大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人 名古屋工業大学 filed Critical 国立大学法人 名古屋工業大学
Priority to JP2006322914A priority Critical patent/JP5092139B2/ja
Publication of JP2008140812A publication Critical patent/JP2008140812A/ja
Application granted granted Critical
Publication of JP5092139B2 publication Critical patent/JP5092139B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

本発明は、窒化アルミニュウム(AlN)層をバリア層として有する窒化ガリウム(GaN)系の高電子移動度電界効果トランジスタ(GaN−HEMT)、特に、GaN−HEMT動作時の順方向電圧Vf(即ち、順方向ゲート電流が規定値以上に流れ始めるゲート電圧)の特性に強く影響を及ぼすエピタキシャル層におけるバリア層の構成に関するものである。
近年、電界効果トランジスタ(FET)のうち、高耐圧で、高速動作が可能な窒化ガリウムアルミ(AlGaN)/窒化ガリウム(GaN)ヘテロ構造を有するGaN−HEMTが提案され、例えば、次のような文献等に記載されている。
特許第3768943号号公報 信学技法 TECHNICAL REPORT OF IEICE ED2003-200、p.41-45 Jpn. J. Appl. Phys., Vol. 44, No. 9A (2005)、p.6490-6494
この特許文献1には、ガリウム(Ga)やアルミニュウム(Al)等のIII族窒化物のエピタキシャル基板の技術が記載されている。又、非特許文献1、2には、AlGaN/GaNヘテロ構造を有するGaN−HEMTの技術が記載されている。
図2は、特許文献1や非特許文献1、2等に記載された従来のAlGaN/GaN−HEMTを示す模式的な断面図である。
このAlGaN/GaN−HEMT10は、サファイア基板11を有し、このサファイア基板11上に、電子走行層であるGaNチャネル層(これは結晶構造の特徴から「バッファ層」とも呼ばれる。)12がエピタキシャル成長されている。更に、GaNチャネル層12上には、電子キャリア供給層であるAlGa1−xNバリア層(例えば、x=O.3、以下単に「AlGaNバリア層」とも言う。)13と、AlNバリア層14とが形成されている。AlGaNバリア層13とGaNチャネル層12とのヘテロ界面には、トランジスタ動作を担うキャリアとなる高電子移動度の二次元電子ガス(2DEG)15が発生する。AlGaNバリア層13上には、ソース電極16とドレイン電極17とが所定間隔隔てて形成され、更に、AlNバリア層14上に、ゲート電極18が形成される。
ここで、例えば、サファイア基板11は、格子定数が4.763(2.75)Å(但し、括弧の数字は、サファイア基板上にGaN系半導体をエピタキシャル成長する場合のサファイアの擬似的なa軸長)、GaNチャネル層12は、厚さが2μm、格子定数が3.189Å、AlGaNバリア層13は、厚さが25nm、格子定数が3.166Å、AlNバリア層14は、厚さが2nm、格子定数が3.112Åである。又、例えば、サファイア基板11とGaNチャネル層12間のa軸格子ミスマッチは+15.9%、GaNチャネル層12とAlGaNバリア層13間のa軸格子ミスマッチは−0.72%、AlGaNバリア層13とAlNバリア層14間のa軸格子ミスマッチは−1.71%である。
このようなAlGaN/GaN−HEMT10において、AlGaNバリア層13の自然分極と格子不整合の歪みで生じるピエゾ分極から、AlGaNバリア層13とGaNチャネル層12のヘテロ界面に形成される2DEG15は、約1.0E13cm−2と非常に高濃度であることが知られている。これは、AlGaAs/GaAs系の2DEGと比べて約4〜10倍と非常に大きい。又、AlNはAlGaNと比べて自然分極率が大きいため、AlNをバリア層(14)として用いれば、2DEG濃度の増大が期待されるのと同時に、AlNのバンドギャップエネルギー(禁制帯幅Eg)の大きさ(約6.2eV)から、FET動作時の順方向電圧Vf(規定値は例えば、1mA/mm)を向上させる期待がある。電圧Vfの向上は、例えば、ノーマリオフFETであるエンハンスメントモードFETを作製する際、FETの静特性である電流(I)−電圧(V)曲線上の負荷線を大振幅に出来るという点で非常に重要である。
ところが、AlNとGaNは格子ミスマッチが2%以上もあり、単結晶積層することが非常に難しいことが分かっている。特に、AlNを2nm以上積層すると格子ミスマッチのため、AlNバリア層14に加わる引張圧力によって表面がひび割れ構造になる。
AlNをバリア層として用いる従来技術としては、AlGaNバリア層13とGaNチャネル層12間の薄層スペーサとして、AlN層1nmを設ける例がある(非特許文献2)。
しかしながら、従来のAlGaN/GaN−HEMT10では、図3及び図4に示すような課題があった。
図3は、図2のAlGaN/GaN−HEMT10において、AlNバリア層14を2nm以上形成した時の表面のAFM(Atomic Force Microscopy、原子間力顕微鏡)像を示す図である。図4は、図2のAlGaN/GaN−HEMT10におけるショットキ電流(I)・電圧(V)特性を示す図であり、横軸はゲート電極18に印加するゲート電圧Vgs(V)、縦軸はゲート電極18に流れるゲート電流Igs(A)である。
前述したように、AlNをバリア層(14)として用いると、AlNは分極も大きく、2DEG濃度を高くでき、バンドギャップエネルギー(禁制帯幅Eg)が6.2eVと大きいため、高い電圧Vfが望めるが、格子ミスマッチが大きく、厚く積層出来ないという欠点がある。
又、AlNをGaNチャネル層12とAlGaNバリア層13との間のスペーサ層として用いる場合、このスペーサ層の厚さに最適値があり、1nmよりも厚膜化すると2DEG移動度が低下するという問題がある。これは、AlN(格子定数3.112Å)と下層のGaNチャネル層12(格子定数3.189Å)との格子ミスマッチが2%以上と大きいため、AlN結晶品質が低下するためと考えられている。更に、AlNを2nm以上に厚く積層させると、AlNがひび割れ構造になり、この上層に積層する層の結晶性が非常に劣化する。
本願発明者の実験でも、図2のサファイア基板11上にGaNチャネル層12を積層し、バリア層にAlN層2nmを持つ層構造では、図3に示すように、自乗平均粗さ(RMS)が1.338nmと非常に劣化し、ひび割れ構造になってしまった。表面のひび割れ構造は、単結晶に亀裂等が入っている状態であるため、素子特性に悪影響を及ぼす。このときの電圧Vfの特性は、図4に示すように、0.94Vと低い値になった。
本発明は、このような従来の課題を解決し、例えば、AlN層を2nm以上積層しても表面のひび割れ構造が生じないAlN層をバリア層として有し、この結果として順方向電圧Vf特性が大きく改善されるGaN−HEMTを提供することを目的とする。
本発明のGaN−HEMTでは、AlN層を有するAlNテンプレートと、前記AlNテンプレート上にエピタキシャル成長されたGaNチャネル層と、前記GaNチャネル層上に形成されたサンドイッチ構造の層とを有している。前記サンドイッチ構造の層は、下層側のAlGa1-xNバリア層(0≦x<0.6)と、前記AlGa1-xNバリア層上に位置する上層側のAlGa1-xNキャップ層(0≦x<0.6)とにより、厚さ2nm以上のAlNバリア層が挟み込まれた構造をしている。
本発明によれば、AlNテンプレートを用いているので、GaNチャネル層の転位を大幅に改善できる。しかも、AlGaNキャップ層とAlGaNバリア層とで、厚さ2nm以上のAlNバリア層を挟み込むサンドイッチ構造にしているので、AlNバリア層の引張圧力を緩和出来、更に、AlGaNキャップ層によりAlNバリア層の酸化を抑制出来る。これにより、表面が平坦なAlNバリア層を形成でき、順方向電圧Vfを改善できる。
本発明の最良の形態のGaN−HEMTは、例えば、サファイヤ基板、炭化シリコン(SiC)基板、シリコン(Si)基板等の成長基板上に厚さ1μm以上のAlN層が形成されたAlNテンプレートと、前記AlNテンプレート上にエピタキシャル成長されたGaNチャネル層と、前記GaNチャネル層上に形成された下層のAlGa1ーxNバリア層(0≦x<0.6)、厚さ2nm以上の中間のAlNバリア層、及び上層側のAlGa1ーxNキャップ層(0≦x<0.6)からなるサンドイッチ構造の層とを有している。更に、前記AlGa1ーxNキャップ層上には、ゲート電極が形成されている。
(実施例1の構成)
図1は、本発明の実施例1におけるAlGaN/GaN−HEMTを示す模式的な断面図である。
このAlGaN/GaN−HEMT20は、AlNテンプレート21を有している。AlNテンプレート21は、成長基板(例えば、サファイア基板)21a上にAlN層21bが形成された基板であり、このAlN層21b上に、電子走行層であるGaNチャネル層(「バッファ層」ともいう。)22がエピタキシャル成長されている。AlNテンプレート21は、特許文献1にも記載されているように、サファイア基板21aの格子定数とGaNの格子定数とのミスマッチを緩和させ、その上層のエピタキシャル層であるGaNチャネル層22の結晶品質を向上させる効果がある。
GaNチャネル層22上には、電子キャリア供給層であるAlGaNバリア層(即ち、AlGa1ーxNバリア層、0≦x<0.6、例えば、x=0.3)23と、AlNバリア層24とが形成され、更にこの上に、AlGaNキャップ層(即ち、AlGa1−xNキャップ層0≦x<0.6、例えば、x=0.3)25が形成されている。AlGaNバリア層23とGaNチャネル層22とのヘテロ界面には、トランジスタ動作を担うキャリアとなる高電子移動度の2DEG26が発生する。
又、例えば、AlGaNバリア層23上には、AlGaNキャップ層25及びAlNバリア層24の一部がホトリソグラフィ技術等により開口されて、ソース電極27とドレイン電極28とが所定間隔隔てて形成され、更に、AlGaNキャップ層25上に、ゲート電極29が形成されている。
ここで、例えば、サファイア基板21aは、格子定数が4.763(2.75)Å、AlN層21bは、厚さが1μm以上、格子定数が3.112Å、GaNチャネル層22は、厚さが2μm、格子定数が3.189Å、AlGaNバリア層23は、厚さが25nm、格子定数が3.166Å、AlNバリア層24は、厚さが2nm以上、格子定数が3.112Å、AlGaNキャップ層25は、厚さが5nm、格子定数が3.166Åである。又、例えば、サファイア基板21aとAlN層21b間のa軸格子ミスマッチは+13.1%、AlN層21bとGaNチャネル層22間のa軸格子ミスマッチは+2.4%、GaNチャネル層22とAlGaNバリア層23間のa軸格子ミスマッチは−0.7%、AlGaNバリア層23とAlNバリア層24間のa軸格子ミスマッチは−1.7%、AlNバリア層24とAlGaNキャップ層25間のa軸格子ミスマッチは+1.7%である。
(実施例1の効果)
本実施例1によれば、以下の(a)〜(e)のような効果がある。
(a) 図5は、図1のAlGaN/GaN−HEMT20における表面AFM像を示す図である。更に、図6は、図1のAlGaN/GaN−HEMT20におけるショットキ電流(I)・電圧(V)特性を示す図であり、横軸はゲート電極29に印加するゲート電圧Vgs(V)、縦軸はゲート電極29に流れるゲート電流Igs(A)である。
本実施例1では、AlNテンプレート21を使用し、且つAlGaNキャップ層25を設ける構造にすることにより、AlNバリア層24を2nm以上積層しても、図5に示すように、表面には綺麗なステップ構造(RMS:0.224nm)が観察された。これにより、図6に示すように、FET動作時の順方向電圧Vfが例えば1.4Vとなり、従来の図4に示す電圧Vf=0.94Vに比べて電圧Vfを0.46V大幅に改善できた。
(b) 図7は、従来の図2のAlGaN/GaN−HEMT10における断面のTEM(透過電子顕微鏡)写真を示す図、及び、図8は、図7中のAlGaNバリア層13及びAlNバリア層14における拡大図である。
図7及び図8において、GaNチャネル層12は、不純物の混入を極力無くしたアンドープ(i)のi−GaNバッファ層により形成されている。この図7及び図8から明らかなように、従来のAlGaN/GaN−HEMT10では、GaNチャネル層12の格子ミスマッチによる転移密度30が約2.5×10と非常に多いことが分かる。又、AlNバリア層14に深さ約10nmにひび割れ31が発生している。
図9は、本実施例1の図1のAlGaN/GaN−HEMT20における断面TEM写真を示す図、及び、図10は、図9中のAlGaNバリア層23、AlNバリア層24、及びAlGaNキャップ層25における拡大図である。
図9及び図10において、GaNチャネル層22は、i−GaNバッファ層により形成されている。この図9及び図10から明らかなように、本実施例1のAlGaN/GaN−HEMT20では、AlNテンプレート21上に形成したGaNチャネル層22の格子ミスマッチによる転位密度32が約2.5×10へと低減され、表面状態と共に良好な結果になっていることが分かる。
この本実施例1の結果は、AlNテンプレート21を用いることにより、GaNチャネル層22内に走る刃状転位(32)が低減された効果である。これは従来の図7及び図8と本実施例1の図9及び図10との断面TEM写真を比較すれば、一目瞭然である。この効果は、AlNテンプレート21の使用により、GaNチャネル層22の転位が一桁程度(3.0×109cm−2→3.0×108cm−2)低減されるため、特許文献1にも記載されているように、その上層に成長されるAlGaNバリヤ層23やAlNバリア層24の結晶性も向上したためである。
(c) 図11は、図1のAlGaNキャップ層25を形成しないときのAlNバリア層2nmのAlGaN/GaN−HEMTを示す模式的な断面図であり、図12は、図11のAlGaN/GaN−HEMTにおける表面AFM像を示す図(RMS:0.322nm)、図13は、図11のAlGaN/GaN−HEMTにおけるショットキ電流(I)・電圧(V)特性を示す図(Vf=1.1V)である。
図11〜図13に示すように、AlGaNキャップ層25を形成しないときには、厚さ2nmのAlNバリア層24の表面がひび割れ構造になっている。従来の図2で示した厚さ2nmのAlNバリア層14の積層は、表面酸化の抑制が鍵となっている。
図14は、図1のAlGaNキャップ層25を形成しないときのAlNバリア層1nmのAlGaN/GaN−HEMTを示す模式的な断面図であり、図15は、図14のAlGaN/GaN−HEMTにおける表面AFM像を示す図(RMS:0.322nm)、図16は、図14のAlGaN/GaN−HEMTにおけるショットキ電流(I)・電圧(V)特性を示す図(Vf=1.2V)である。
図14〜図16に示すように、厚1nmのAlNバリア層24は、平坦に積層出来る。
本実施例1によれば、AlGaNキャップ層25を用いることで、AlN層バリア層24に掛かる引張圧力が緩和される効果と、AlNバリア層24の表面酸化を抑制された効果が、表面のひび割れ構造改善に重要であることが分かった。これは、図11〜図13に示すように、AlNテンプレート21を用いたとしても、表層に2nm積層したAlNバリア層24がひび割れ構造をしていた結果により明らかである。これに対し、図14〜図16に示すように、表層に1nm積層したAlNバリア層24にはひび割れ構造がなかった。従って、厚さ2nmのAlNバリア層24を積層することで表面ひび割れ構造になることは、AlNテンプレート21であってもそうでなくても同様である。
FET動作時の順方向電圧Vfを計測すると、図13に示すように表層AlN2nmの場合はVf=1.1Vであり、図16に示すように表層AlN1nmの場合はVf=1.2Vである。通常ならばバンドギャップの大きなAlN層を厚く積層したFETの順方向電圧Vfが向上するのに対して、この結果は逆の結果となっている。これは、AlNバリア層24の酸化の影響と、これに伴うひび割れによる漏れ電流の影響であることが考えられる。
図8に示すように、従来のひび割れ31の深さは約10nmに達しているため、このエリアにショットキーゲート電極18が形成されると、ひび割れ31にゲート電極18が挿入されて電界が集中する。そのため、順方向、及び逆方向電流が増大すると思われる。
(d) 前記(c)の結果から、AlN層2nmをバリア層(23)として用いるためには、次の(1)、(2)の2点が重要な要素となる。
(1) AlNテンプレート21を用いること。これは、GaNチャネル層22の転位を大幅に改善する効果がある。
(2) AlGaNキャップ層25とAlGaNバリア層24とで、厚さ2nmのAlNバリア層23を挟み込むサンドイッチ構造にすること。これは、AlNバリア層23の引張圧力が緩和され、更に、AlGaNキャップ層25によりAlNバリア層24の酸化が抑制される効果がある。
この(1)及び(2)の2点の合成効果により、表面が平坦なAlN2nmを有するバリア層(24)を形成できた。このエピタキシャル構造基板を用いて作製したAlGaN/GaN−HEMT20の順方向電圧Vfは、図6に示すように、1.4Vと従来のAlGaN/GaN−HEMT10に比べて0.46V改善していることが分かった。
(e) 本実施例1の実験では、AlGaNバリア層23、及びAlGaNキャップ層25共にAl組成x=0.3で実験したが、Al組成x=0.6程度まではAlGaN/GaNへテロ構造において平坦な表面を作製出来ることが非特許文献1で示されているので、本発明では、AlGaNバリア層23、及びAlGaNキャップ層25のAl組成xについては、0≦x<0.6の範囲で好適な結果を期待出来る。
(変形例)
本発明は、図示の実施例1に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の(A)、(B)のようなものがある。
(A) AlNテンプレート21を構成するサファイア基板11は、SiC基板、Si基板等の他の成長基板を用いても実施例1とほぼ同様の作用効果が得られる。
(B) ソース電極27やドレイン電極28は、図1中の位置とは異なる位置に設けても良い。
本発明の実施例1におけるAlGaN/GaN−HEMTを示す模式的な断面図である。 従来のAlGaN/GaN−HEMTを示す模式的な断面図である。 図2のAlGaN/GaN−HEMT10において、AlNバリア層14を2nm以上形成した時の表面AFM像を示す図である。 図2のAlGaN/GaN−HEMT10におけるショットキI・V特性を示す図である。 図1のAlGaN/GaN−HEMT20における表面AFM像を示す図である。 図1のAlGaN/GaN−HEMT20におけるショットキI・V特性を示す図である。 従来の図2のAlGaN/GaN−HEMT10における断面TEM写真を示す図である。 図7中のAlGaNバリア層13及びAlNバリア層14における拡大図である。 本実施例1の図1のAlGaN/GaN−HEMT20における断面TEM写真を示す図である。 図9中のAlGaNバリア層23、AlNバリア層24、及びAlGaNキャップ層25における拡大図である。 図1のAlGaNキャップ層25を形成しないときのAlNバリア層2nmのAlGaN/GaN−HEMTを示す模式的な断面図である。 図11のAlGaN/GaN−HEMTにおける表面AFM像を示す図である。 図11のAlGaN/GaN−HEMTにおけるショットキI・V特性を示す図である。 図1のAlGaNキャップ層25を形成しないときのAlNバリア層1nmのAlGaN/GaN−HEMTを示す模式的な断面図である。 図14のAlGaN/GaN−HEMTにおける表面AFM像を示す図である。 図14のAlGaN/GaN−HEMTにおけるショットキ電流I・V特性を示す図である。
符号の説明
20 AlGaN/GaN−HEMT
21 AlNテンプレート
21a サファイア基板
21b AlN層
22 GaNチャネル層
23 AlGaNバリア層
24 AlNバリア層
25 AlGaNキャップ層
27 ソース電極
28 ドレイン電極
29 ゲート電極

Claims (3)

  1. AlN層を有するAlNテンプレートと、
    前記AlNテンプレート上にエピタキシャル成長されたGaNチャネル層と、
    前記GaNチャネル層上に形成された下層側のAlGa1-xNバリア層(0≦x<0.6)と、前記AlGa1-xNバリア層上に位置する上層側のAlGa1-xNキャップ層(0≦x<0.6)とにより、厚さ2nm以上のAlNバリア層が挟み込まれたサンドイッチ構造の層と、
    を有することを特徴とするGaN系高電子移動度電界効果トランジスタ。
  2. 前記AlNテンプレートは、サファイア基板、SiC基板、又はSi基板を含む成長基板上に厚さ1μm以上の前記AlN層が形成されていることを特徴とする請求項1記載のGaN系高電子移動度電界効果トランジスタ。
  3. 前記AlGa1-xNキャップ層上には、ゲート電極が形成されていることを特徴とする請求項1又は2記載のGaN系高電子移動度電界効果トランジスタ。
JP2006322914A 2006-11-30 2006-11-30 GaN系高電子移動度電界効果トランジスタ Active JP5092139B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006322914A JP5092139B2 (ja) 2006-11-30 2006-11-30 GaN系高電子移動度電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006322914A JP5092139B2 (ja) 2006-11-30 2006-11-30 GaN系高電子移動度電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JP2008140812A JP2008140812A (ja) 2008-06-19
JP5092139B2 true JP5092139B2 (ja) 2012-12-05

Family

ID=39602021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006322914A Active JP5092139B2 (ja) 2006-11-30 2006-11-30 GaN系高電子移動度電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JP5092139B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5663000B2 (ja) * 2009-04-08 2015-02-04 エフィシエント パワー コンヴァーション コーポレーション 逆拡散抑制構造
WO2011118099A1 (ja) * 2010-03-26 2011-09-29 日本電気株式会社 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
CN101916773B (zh) * 2010-07-23 2012-05-23 中国科学院上海技术物理研究所 一种双沟道mos-hemt器件的制作方法
JP2012169406A (ja) * 2011-02-14 2012-09-06 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタ
KR20130004760A (ko) 2011-07-04 2013-01-14 삼성전자주식회사 파워소자 및 이의 제조방법
EP2819152A4 (en) * 2012-02-23 2015-10-14 Ngk Insulators Ltd SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD FOR THE SEMICONDUCTOR ELEMENT
JP5304927B2 (ja) * 2012-06-15 2013-10-02 日立電線株式会社 電界効果トランジスタ用窒化物半導体エピタキシャルウェハ、及び窒化物半導体系電界効果トランジスタ
CN105428410B (zh) * 2015-11-20 2018-03-02 成都海威华芯科技有限公司 具有2DEG恢复效应的GaN HEMT器件
JP2019192698A (ja) * 2018-04-19 2019-10-31 富士通株式会社 半導体装置、半導体装置の製造方法及び増幅器
US12272742B2 (en) 2019-04-25 2025-04-08 Rohm Co. , Ltd. Nitride semiconductor device
JP7439536B2 (ja) * 2020-01-28 2024-02-28 富士通株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4224737B2 (ja) * 1999-03-04 2009-02-18 ソニー株式会社 半導体素子
JP4117535B2 (ja) * 2001-11-30 2008-07-16 信越半導体株式会社 化合物半導体素子
JP3977659B2 (ja) * 2002-02-21 2007-09-19 沖電気工業株式会社 ヘテロ接合電界効果トランジスタ
JP4832722B2 (ja) * 2004-03-24 2011-12-07 日本碍子株式会社 半導体積層構造およびトランジスタ素子

Also Published As

Publication number Publication date
JP2008140812A (ja) 2008-06-19

Similar Documents

Publication Publication Date Title
US10636881B2 (en) High electron mobility transistor (HEMT) device
CN107068746B (zh) Iii族氮化物双向器件
JP5813279B2 (ja) 窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法
CN102484076B (zh) Iii族氮化物半导体设备
CN104704608B (zh) 氮化物半导体结构物
US8659030B2 (en) III-nitride heterojunction devices having a multilayer spacer
US9419125B1 (en) Doped barrier layers in epitaxial group III nitrides
US10734512B2 (en) High electron mobility transistor (HEMT) device
JP5400266B2 (ja) 電界効果トランジスタ
US20090001384A1 (en) Group III Nitride semiconductor HFET and method for producing the same
US20130207078A1 (en) InGaN-Based Double Heterostructure Field Effect Transistor and Method of Forming the Same
JP2009049121A (ja) ヘテロ接合型電界効果トランジスタ及びその製造方法
JP2009206163A (ja) ヘテロ接合型電界効果トランジスタ
US10600901B2 (en) Compound semiconductor device and manufacturing method thereof
JP2012015304A (ja) 半導体装置
JP5092139B2 (ja) GaN系高電子移動度電界効果トランジスタ
CN102822397A (zh) 外延基板以及外延基板的制造方法
JP2019169572A (ja) 半導体装置及びその製造方法
JP2011108712A (ja) 窒化物半導体装置
CN105870165A (zh) 一种势垒层组分渐变的InAlN/GaN HEMT器件
US9761672B1 (en) Semiconductor component including aluminum silicon nitride layers
US8148751B2 (en) Group III nitride semiconductor wafer and group III nitride semiconductor device
Murugapandiyan et al. Recent advancement in ScAlN/GaN high electron mobility transistors: Materials, properties, and device performance
CN106206709A (zh) 半导体装置
US10910489B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090929

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120828

R150 Certificate of patent or registration of utility model

Ref document number: 5092139

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250