[go: up one dir, main page]

TWI482285B - 薄膜電晶體，具有該薄膜電晶體的陣列基板，以及用於製造該陣列基板的方法 - Google Patents

薄膜電晶體，具有該薄膜電晶體的陣列基板，以及用於製造該陣列基板的方法 Download PDF

Info

Publication number
TWI482285B
TWI482285B TW097122299A TW97122299A TWI482285B TW I482285 B TWI482285 B TW I482285B TW 097122299 A TW097122299 A TW 097122299A TW 97122299 A TW97122299 A TW 97122299A TW I482285 B TWI482285 B TW I482285B
Authority
TW
Taiwan
Prior art keywords
electrode
layer
source
pattern
metal oxide
Prior art date
Application number
TW097122299A
Other languages
English (en)
Other versions
TW200913278A (en
Inventor
李制勳
金度賢
李殷國
鄭敞午
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW200913278A publication Critical patent/TW200913278A/zh
Application granted granted Critical
Publication of TWI482285B publication Critical patent/TWI482285B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6706—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing leakage current 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines

Landscapes

  • Thin Film Transistor (AREA)

Description

薄膜電晶體，具有該薄膜電晶體的陣列基板，以及用於製造該陣列基板的方法
本發明係關於一種薄膜電晶體，一種具有該薄膜電晶體之陣列基板，以及一種製造該陣列基板之方法。更特定言之，本發明係關於一種能夠增強顯示設備之顯示品質的薄膜電晶體，一種具有該薄膜電晶體之陣列基板，以及一種製造該陣列基板之方法。
液晶顯示器("LCD")面板包括具有用於驅動像素之開關元件的陣列基板、面對陣列基板之相對基板及安置於陣列基板與相對基板之間的液晶層。LCD面板藉由向液晶層施加電壓來控制光之透射率而顯示影像。
陣列基板包括用作陣列基板之開關元件的薄膜電晶體。薄膜電晶體包括閘電極、源電極、汲電極及通道層。根據通道層，將薄膜電晶體分類為非晶矽薄膜電晶體、多晶矽薄膜電晶體或鎘－硒("Cd－Se")薄膜電晶體。習知地，薄膜電晶體使用非晶矽作為通道層。
非晶矽之光學能帶隙不高於約1.8 eV。因此，在由薄膜電晶體使用非晶矽作為通道層時，非晶矽吸收具有對應於1.59 eV至約3.26 eV之能量之約380 nm至約780 nm的波長之可見光以產生漏電流。當驅動使用非晶矽之薄膜電晶體時，懸空鍵之數目增加以誘發餘像且薄膜電晶體變得不穩定。
為了解決漏電流之問題，薄膜電晶體已形成為底部閘極 交錯之類型。然而，由光活化之活動層仍產生漏電流，因為光未由閘電極阻斷。
已產生本發明來致力於解決上文陳述之問題，且本發明之態樣提供一種能夠防止漏電流之薄膜電晶體、一種具有該薄膜電晶體之陣列基板及一種製造該陣列基板之方法。
在例示性實施例中，本發明提供一種薄膜電晶體，其包括：半導體圖案，其形成於底部基板上且包括金屬氧化物；源電極及汲電極，其形成於半導體圖案上，以使得源電極及汲電極彼此間隔開，且源電極及汲電極之輪廓與半導體圖案之輪廓大體上相同；及一閘電極，其安置於源電極與汲電極之間的區域中，以使得閘電極之部分與源電極及汲電極重疊。
在另一例示性實施例中，本發明提供一種陣列基板，其包括：半導體圖案，其形成於底部基板上且包括金屬氧化物；源極圖案，其包括源電極、汲電極及電連接至源電極之資料線；閘極圖案；及像素電極。源電極及汲電極形成於半導體圖案上，以使得源電極及汲電極彼此間隔開，且源電極及汲電極之輪廓與半導體圖案之輪廓大體上相同。閘極圖案包括閘電極及電連接至閘電極且在與資料線交叉之方向上延伸的閘極線。閘電極安置於源電極與汲電極之間的區域中，以使得閘電極之部分與源電極及汲電極重疊。像素電極安置於像素部分中且電連接至汲電極。
在另一例示性實施例中，本發明提供一種製造陣列基板 之方法，該方法包括：形成底部基板之氧化物半導體層及源極金屬層；圖案化氧化物半導體層及源極金屬層以分別形成半導體圖案及源極圖案，該源極圖案包括源電極、汲電極及電連接至源電極之資料線；在半導體圖案上形成源電極及汲電極，以使得源電極及汲電極彼此間隔開，且源電極及汲電極之輪廓與半導體圖案之輪廓大體上相同；圖案化在上面形成有源極圖案之底部基板上形成的閘極金屬層以形成閘極圖案，該閘極圖案包括閘電極及電連接至閘電極且在與資料線交叉之方向上延伸的閘極線；及在底部基板之像素部分中形成像素電極，以使得像素電極電連接至汲電極。
在另一例示性實施例中，本發明提供一種製造陣列基板之方法，該方法包括：圖案化底部基板上之氧化物半導體層以形成半導體圖案；圖案化上面形成有半導體圖案之底部基板上之源極金屬層以形成包括源電極與汲電極及資料線之源極圖案；在半導體圖案上形成源電極及汲電極，以使得源電極及汲電極與半導體圖案重疊且彼此間隔開，該資料線電連接至源電極；圖案化上面形成有源極圖案之底部基板上之閘極金屬層以形成閘電極及電連接至閘電極且沿與資料線交叉之方向延伸的閘極線；及在底部基板之像素部分中形成像素電極。
根據薄膜電晶體、具有薄膜電晶體之陣列基板及製造陣列基板之方法，半導體圖案包括金屬氧化物圖案。因此，由光誘發之漏電流得以最小化。因此，薄膜電晶體之特性 增強，且餘像減少以增強顯示品質，從而製造過程之穩定性又得以增強。
本發明之以上及其他態樣、特徵及優勢將自結合隨附圖式而進行之以下[實施方式]變得較顯而易見。
現將在下文參看展示本發明之實施例的隨附圖式而較全面地描述本發明。然而，可能以許多不同形式來實施本發明且不應將其解釋為限於本文中所陳述之實施例。實情為，提供此等例示性實施例，以使得本揭示案將為詳盡且完整的，且將向熟習此項技術者全面傳達本發明之範疇。在圖式中，為了清楚起見，可能誇示層及區域之大小及相對大小。
應理解，當元件或層被稱為"在"另一元件或層"上"、"連接至"另一元件或層或"耦接至"另一元件或層時，其可直接在另一元件或層上、直接連接至另一元件或層或直接耦接至另一元件或層，或者可能存在介入元件或層。相反，當元件被稱為"直接在"另一元件或層"上"、"直接連接至"另一元件或層或"直接耦接至"另一元件或層時，不存在介入元件或層。通篇中相似數字指代相似元件。如本文中所使用，術語"及/或"包括相關聯之所列項目中之一或多者的任一及所有組合。
應理解，雖然術語第一、第二、第三等可在本文中用以描述各種元件、組件、區域、層及/或區，但此等元件、組件、區域、層及/或區不應受此等術語限制。此等術語 僅用以區別一元件、組件、區域、層或區與另一區域、層或區。因此，在不脫離本發明之教示的情況下，可將下文論述之第一元件、組件、區域、層或區稱為第二元件、組件、區域、層或區。
為了描述之簡易起見，可在本文中使用諸如"下方"、"下"、"下部"、"上"、"上部"及其類似術語之空間相對術語以描述如圖式中所說明的一元件或特徵與另一(其他)元件或特徵之關係。應理解，除了圖式中所描繪之定向外，空間相對術語亦意欲涵蓋裝置在使用或操作過程中之不同定向。舉例而言，若圖式中之裝置翻轉，則被描述為在其他元件或特徵"下"或"下方"之元件既而將定向為在其他元件或特徵"上"。因此，術語"下"可涵蓋"上"及"下"兩者之定向。可以其他方式(旋轉90度或在其他定向下)定向裝置且本文中所使用之空間相對描述詞作相應的解釋。
本文中所使用之術語僅出於描述特定實施例之目的，且並不欲限制本發明。如本文中所使用，除非上下文明確地另外指示，否則單數形式"一"及"該"亦欲包括複數形式。應進一步理解，術語"包含"在用於本說明書中時規定所陳述之特徵、整體、步驟、操作、元件及/或組件的存在，但不排斥一或多個其他特徵、整體、步驟、操作、元件、組件、及/或其群組的存在或添加。
本文中參看橫截面圖來描述本發明之實施例，該等橫截面圖為本發明之理想化實施例(及中間結構)之示意性說明。因而，應預期由於(例如)製造技術及/或容差而引起的 自說明之形狀之變化。因此，本發明之實施例不應被解釋為限於本文中所說明之區域之特定形狀，而是將包括(例如)由於製造而造成的形狀之偏差。舉例而言，被說明為矩形之植入區域通常將具有圓形或彎曲特徵及/或在其邊緣處之植入濃度的梯度而非自植入區域至非植入區域的二元改變。同樣，由植入形成之內埋區域可引起內埋區域與藉以發生植入之表面之間的區域中之一些植入。因此，圖式中所說明之區域本質上為示意性的，且其形狀並不欲說明裝置之區域的實際形狀，且不欲限制本發明之範疇。
除非另外定義，否則本文中所使用之所有術語(包括技術及科學術語)具有與一般熟習本發明所屬技術者通常理解之含義相同的含義。應進一步理解，諸如常用辭典中所定義之術語的術語應被解釋為具有與其在相關技術之上下文中的含義一致之含義且不應以理想化或過於正式之意義解釋，除非在本文中明確地如此定義。
在下文中，將參看隨附圖式來闡述本發明。
圖1為說明根據本發明之陣列基板之部分的例示性實施例之布局。
參看圖1，陣列基板包括資料線DLn及DLn＋1、閘極線GLm及GLm＋1、儲存電極STE、薄膜電晶體TFT(其為開關元件)及第一像素電極PE1，其中"n"及"m"為整數。
資料線DLn及DLn＋1沿底部基板110(例如，展示於圖2中)之第一方向D1延伸，且沿不同於第一方向D1之第二方向D2平行配置。第一方向D1與第二方向D2彼此垂直。換 言之，第n條資料線DLn及第(n＋1)條資料線DLn＋1沿第一方向D1延伸，且第(n＋1)條資料線DLn＋1沿第二方向D2與第n條資料線DLn平行安置。
閘極線GLm及GLm＋1沿底部基板110之第二方向D2延伸，且沿第一方向D1平行配置。亦即，第m條閘極線GLm及第(m＋1)條閘極線GLm＋1沿第二方向D2延伸，且第(m＋1)條閘極線GLm＋1沿第一方向D1與第m條閘極線GLm平行安置。閘極線GLm及GLm＋1與資料線DLn及DLn＋1交叉，以使得可界定第一像素部分P1。
根據例示性實施例，第一像素部分P1包括電連接至(例如)第(m＋1)條閘極線GLm＋1之儲存電容器。儲存電容器包括儲存電極STE、第一像素電極PE1及絕緣層(未圖示)。儲存電極STE自第(m＋1)條閘極線GLm＋1延伸。第一像素電極PE1與儲存電極STE重疊。將絕緣層安置於儲存電極STE與第一像素電極PE1之間。
根據例示性實施例，薄膜電晶體TFT包括源電極SE、汲電極DE及閘電極GE。根據例示性實施例，源電極SE電連接至第n條資料線DLn，且汲電極DE與源電極SE間隔開。閘電極GE電連接至第m條閘極線GLm，且與源電極SE及汲電極DE之部分重疊。
第一像素電極PE1形成於第一像素部分P1中，且電連接至薄膜電晶體TFT。在當前實施例中，第一像素電極PE1經由接觸孔CNT而電連接至汲電極DE。
圖2為沿圖1中之線I－I'所截取的說明根據本發明之陣列 基板之例示性實施例的橫截面圖。
參看圖1及圖2，根據例示性實施例之陣列基板101包括底部基板110、第一半導體圖案122a、第二半導體圖案122b、資料線DLn及DLn＋1、源電極SE、汲電極DE、第一絕緣層140、閘極線GLm及GLm＋1、閘電極GE、第二絕緣層160及像素電極PE1、PE2及PE3。
第一半導體圖案122a形成於源極區域SEA、汲極區域DEA及通道區域CHA中的底部基板110上。第二半導體圖案122b形成於資料線區域DLA中的底部基板110上。根據例示性實施例，第一半導體圖案122a及第二半導體圖案122b包括氧化物半導體層。
根據例示性實施例，氧化物半導體層可包括氧化鋅、氧化銦、氧化錫、氧化鎵或氧化鋁。根據例示性實施例，氧化物半導體層可具有諸如氧化鋅、氧化銦等等之單一氧化物半導體。或者，根據另一例示性實施例，氧化物半導體層可包括諸如氧化鎵銦鋅("Ga2 O3 －In2 O3 －ZnO")、氧化銦鎵錫("In2 O3 －Ga2 O3 －SnO")、氧化銦鋅("In2 O3 －Zn2 O3 ")、氧化鋅鋁("Zn2 O3 －Al2 O3 ")等等之混合氧化物半導體。根據例示性實施例，氧化物半導體層可進一步包括含鈹(Be)、鎂(Mg)、鈣(Ca)、鍶(Sr)、鋇(Ba)、鐳(Ra)、鉈(Tl)、鈧(Sc)、釔(Y)、鑭(La)、錒(Ac)、鈦(Ti)、鋯(Zr)、鉿(Hf)或鈩(Rf)等等的金屬氧化物。此等金屬氧化物可單獨或以其組合而使用。
在第一半導體圖案122a上形成源電極SE及汲電極DE。 源電極SE電連接至第n條資料線DLn。源電極SE及第n條資料線DLn係由源極金屬層形成。在資料線區域DLA之第二半導體圖案122b上形成第(n＋1)條資料線DLn＋1。汲電極DE與源電極SE間隔開。汲電極DE係由源極金屬層形成。
源電極SE及汲電極DE使通道區域CHA之第一半導體圖案122a的部分暴露。根據例示性實施例，源電極SE及汲電極DE可具有與第一半導體圖案122a大體上相同之輪廓。另外，第(n＋1)條資料線DLn＋1可具有與第二半導體圖案122b大體上相同之輪廓。
或者，根據另一例示性實施例，源電極SE及汲電極DE可延伸以與底部基板110接觸，從而覆蓋第一半導體圖案122a之末端部分。亦即，源電極SE及汲電極DE可在第一半導體圖案122a及底部基板110上形成。可省略第二半導體圖案122b以使得第(n＋1)條資料線DLn＋1可直接形成於底部基板110上來與底部基板110接觸。
根據例示性實施例，源極金屬層可具有單層結構或多層結構，該多層結構具有至少兩個堆疊之金屬層，該至少兩個堆疊之金屬層具有不同物理及化學特性。當源極金屬層具有多層結構時，與第一半導體圖案122a及第二半導體圖案122b接觸的源極金屬層之金屬層對應於歐姆接觸層。亦即，源極金屬層可包括傳輸電信號之第一金屬層(未圖示)及安置於第一金屬層與第一半導體圖案122a之間且對應於歐姆接觸層之第二金屬層(未圖示)。根據例示性實施例，第一金屬層包括銀(Ag)，且第二金屬層包括鉬(Mo)。
在上面形成有資料線DLn及DLn＋1、源電極SE及汲電極DE的底部基板110上形成第一絕緣層140。第一絕緣層140包括使汲電極DE之部分暴露的接觸孔CNT之第一孔。
在上面形成有第一絕緣層140之底部基板110上形成閘電極GE及閘極線GLm及GLm＋1。閘電極GE電連接至第m條閘極線GLm。閘電極GE及閘極線GLm係由閘極金屬層150(例如，展示於圖3G中)形成。將閘電極GE安置於通道區域CHA之第一絕緣層140上。閘電極GE可自通道區域CHA延伸至待分別與源電極SE及汲電極DE重疊的源極區域SEA及汲極區域DEA之部分。閘極金屬層150可具有單層結構或多層結構，該多層結構具有至少兩個堆疊之層，該至少兩個堆疊之層中之每一者具有不同物理及化學特性。
第二絕緣層160覆蓋具有薄膜電晶體TFT之底部基板110。根據例示性實施例，第二絕緣層160形成於閘極線GLm及GLm＋1、閘電極GE、像素部分P1、P2與P3及資料線區域DLA之第一絕緣層140上。第二絕緣層160包括接觸孔CNT之第二孔，其對應於第一絕緣層140之第一孔以使汲電極DE之部分暴露。
或者，根據另一例示性實施例，可在具有閘電極GE及閘極線GLm與GLm＋1之底部基板110上形成有機層(未圖示)以代替第二絕緣層160而與閘電極GE及閘極線GLm與GLm＋1接觸。
分別在底部基板110之像素P1、P2及P3中形成像素電極 PE1、PE2及PE3。根據例示性實施例，第一像素電極PE1在底部基板110之第一像素部分P1上形成，且電連接至第一像素部分P1中之薄膜電晶體TFT。第二像素電極PE2形成於鄰近於第一像素部分P1之第二像素部分P2中。特定言之，將第(n＋1)條資料線DLn＋1安置於第一像素部分P1與第二像素部分P2之間。第三像素電極PE3形成於底部基板110之第三像素部分P3中。根據例示性實施例，第一像素電極PE1、第二像素電極PE2及第三像素電極PE3可具有用於控制液晶分子之圖案。
圖3A至圖3I為說明根據本發明的製造圖2中之陣列基板的方法之例示性實施例之橫截面圖。
參看圖3A，在底部基板110上順序地形成氧化物半導體層120及源極金屬層130。
底部基板110包括透射光之光學透明材料。根據例示性實施例，底部基板110包括諸如玻璃、鹼石灰、塑膠等等之材料。
根據例示性實施例，可經由(例如)濺鍍方法而在底部基板110上形成氧化物半導體層120。在上面形成有氧化物半導體層120之底部基板110上形成源極金屬層130。可經由(例如)濺鍍方法而在氧化物半導體層120上形成源極金屬層130。
根據例示性實施例，氧化物半導體層120可包括(例如)氧化鋅、氧化銦、氧化錫、氧化鎵或氧化鋁。氧化物半導體層120可具有諸如氧化鋅、氧化銦等等之單一氧化物半 導體。或者，根據另一例示性實施例，氧化物半導體層120可包括諸如氧化鎵銦鋅("Ga2 O3 －In2 O3 －ZnO")、氧化銦鎵錫("In2 O3 －Ga2 O3 －SnO")、氧化銦鋅("In2 O3 －Zn2 O3 ")、氧化鋅鋁("Zn2 O3 －Al2 O3 ")等等之混合氧化物半導體。根據例示性實施例，氧化物半導體層120可進一步包括含鈹(Be)、鎂(Mg)、鈣(Ca)、鍶(Sr)、鋇(Ba)、鐳(Ra)、鉈(Tl)、鈧(Sc)、釔(Y)、鑭(La)、錒(Ac)、鈦(Ti)、鋯(Zr)、鉿(Hf)或鈩(Rf)等等的金屬氧化物。此等金屬氧化物可單獨或以其組合而使用。
根據例示性實施例，源極金屬層130可具有單層結構或多層結構，該多層結構具有至少兩個堆疊之金屬層，該至少兩個堆疊之金屬層具有不同物理及化學特性。源極金屬層130可包括(例如)鋁(Al)、銅(Cu)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鎢(W)、釹(Nb)、鉻(Cr)、銀(Ag)等等。此等金屬可單獨或以其組合而使用。
在上面形成有氧化物半導體層120及源極金屬層130之底部基板110上形成第一光阻膜PR1。舉例而言，第一光阻膜PR1包括負型光阻材料，其暴露之區域經固化以保留且未暴露之區域由顯影溶液移除。第一光阻膜PR1可經由(例如)旋塗方法或縫塗方法而形成於源極金屬層130上。
參看圖3B，將第一遮罩MASK1安置於上面形成有第一光阻膜PR1之底部基板110上，且接著使光經由第一遮罩MASK1而照射於上面形成有光阻膜PR1之底部基板110上。接著，由顯影溶液移除未暴露於光且未固化之光阻膜 PR1之部分以在源極金屬層130上形成第一光阻圖案PRP1。第一光阻圖案PRP1包括第一厚度部分TH1及第二厚度部分TH2。
根據例示性實施例，第一遮罩MASK1可為具有繞射部分14之狹縫遮罩。或者，根據另一例示性實施例，第一遮罩MASK1可為具有半透射部分之半色調遮罩。
根據例示性實施例，第一遮罩MASK1包括開口部分12、繞射部分14及光阻斷部分16。
安置第一遮罩MASK1，使得開口部分12對應於底部基板110之源極區域SEA、汲極區域DEA及資料線區域DLA。使對應於開口部分12之第一光阻膜PR1固化，以形成餘留在源極金屬層130上之第一厚度部分TH1。第一厚度部分TH1包括第一厚度t1。根據例示性實施例，第一厚度t1可與第一光阻膜PR1之厚度大體上相同。
安置第一遮罩MASK1，使得繞射部分14對應於底部基板110之通道區域CHA。對應於繞射部分14之第一光阻膜PR1形成包括第二厚度t2之第二厚度部分TH2。第二厚度t2小於第一厚度t1。
第一遮罩MASK1之光阻斷部分16對應於除源極區域SEA、汲極區域DEA、資料線區域DLA及通道區域CHA以外之區域。根據例示性實施例，光阻斷部分16可對應於第一像素部分P1、第二像素部分P2及第三像素部分P3。由顯影溶液移除對應於光阻斷部分16之第一光阻膜PR1以使源極金屬層130暴露。
或者，根據另一例示性實施例，第一光阻膜PR1可包括正型光阻材料。由顯影溶液移除暴露之包括正型光阻材料之光阻膜PR1之第一部分，且使未暴露之光阻膜PR1之第二部分固化以保留。因此，當第一光阻膜PR1包括正型光阻材料時，開口部分12及光阻斷部分16之位置顛倒。
參看圖3C，使用第一光阻圖案PRP1作為遮罩而蝕刻源極金屬層130以形成源極餘留圖案132。
在源極區域SEA、通道區域CHA及汲極區域DEA之氧化物半導體層120上形成源極餘留圖案132。源極餘留圖案132可電連接至第n條資料線(未圖示)。在底部基板110之資料線區域DLA中形成與第n條資料線大體上平行的第(n＋1)條資料線DLn＋1。
根據例示性實施例，可使用第一蝕刻溶液經由濕式蝕刻方法而圖案化源極金屬層130。當源極金屬層130包括銅(Cu)時，第一蝕刻溶液可以過氧化氫("H2 O2 ")為主。第一蝕刻溶液可進一步包括氫氟酸("HF－d(H2 O)"，0<d<1)。根據例示性實施例，第一蝕刻溶液可包括以體積計約10%至約20%之過氧化氫("H2 O2 ")及以體積計約0.01%至約0.5%之氫氟酸("HF－d(H2 O)"，0<d<1)。換言之，約1000 ml之第一蝕刻溶液可包括約100 ml至約200 ml之過氧化氫("H2 O2 ")及約0.1 ml至約5 ml之氫氟酸("HF－d(H2 O)"，0<d<1)。第一蝕刻溶液以約60/sec之蝕刻速率蝕刻源極金屬層130，且第一蝕刻溶液以約0.17/sec之蝕刻速率蝕刻氧化物半導體層120。因此，即使第一蝕刻溶液用於源極金屬層130， 氧化物半導體層120亦不受損。
參看圖3D，使用第一光阻圖案PRP1、源極餘留圖案132及第(n＋1)條資料線DLn＋1作為遮罩來蝕刻氧化物半導體層120。餘留在底部基板110上之氧化物半導體層120形成第一半導體圖案122a及第二半導體圖案122b。
根據例示性實施例，第一半導體圖案122a形成於源極區域SEA、通道區域CHA及汲極區域DEA中，以使得第一半導體圖案122a具有與源極餘留圖案132大體上相同的輪廓。第二半導體圖案122b形成於資料線區域DLA中，以使得第二半導體圖案122b具有與第(n＋1)條資料線DLn＋1大體上相同的輪廓。
第一半導體圖案122a及第二半導體圖案122b可使用第二蝕刻溶液經由濕式蝕刻方法而形成。第二蝕刻溶液包括氫氯酸(HCl)、乙酸("CH3 COOH")、硝酸("HNO3 ")及硫酸("H2 SO4 ")。第二蝕刻溶液可進一步包括氫氟酸("HF－d(H2 O)"，0<d<1)。舉例而言，第二蝕刻溶液包括以體積計約0.1%至約10%之氫氯酸(HCl)、以體積計約0.1%至約10%之乙酸("CH3 COOH")、以體積計約0.1%至約10%之硝酸("HNO3 ")及以體積計約1%至約30%之硫酸(H2 SO4 )。換言之，約1000 ml之第二蝕刻溶液可包括約1 ml至約100 ml之氫氯酸(HCl)、約1 ml至約100 ml之乙酸("CH3 COOH")、約1 ml至約100 ml之硝酸("HNO3 ")及約10 ml至約300 ml之硫酸("H2 SO4 ")。第二蝕刻溶液以不小於約7/sec之蝕刻速率蝕刻氧化物半導體層120，且第二蝕刻溶液以不大於 約0.5/sec之蝕刻速率蝕刻源極金屬層130。因此，即使第二蝕刻溶液用於形成第一半導體圖案122a及第二半導體圖案122b，源極餘留圖案132及第(n＋1)條資料線DLn＋1亦不受損。
或者，可經由乾式蝕刻製程而圖案化半導體層120以形成第一半導體圖案122a及第二半導體圖案122b。用於乾式蝕刻製程之氣體可包括甲烷氣(CH4 )、氬氣(Ar)及三氟甲烷(CHF3 )。
參看圖3E，移除第一光阻圖案PRP1之第二厚度部分TH2以形成第一餘留圖案R－PRP1。
第一餘留圖案R－PRP1形成於源極區域SEA、汲極區域DEA及資料線區域DLA中。當移除第二厚度部分TH2時，通道區域CHA之源極餘留圖案132暴露。可藉由經由氧電漿灰化第一光阻圖案PRP1而形成第一餘留圖案R－PRP1。第一餘留圖案R－PRP1餘留在源極餘留圖案132上且包括第三厚度t3。第一餘留圖案R－PRP1之第三厚度t3可與第一厚度t1與第二厚度t2之間的差異大體上相同。
參看圖3F，使用第一餘留圖案R－PRP1來移除源極餘留圖案132之部分。
因此，在源極區域SEA之第一半導體圖案122a上形成源極SE。在汲極區域DEA之第一半導體圖案122a上形成汲電極DE。由通道區域CHA使源電極SE與汲電極DE彼此間隔開。在源電極SE與汲電極DE之間使第一半導體圖案122a暴露。藉由使用第一蝕刻溶液，可移除通道層CHA之源極 餘留圖案132。
可圖案化第一半導體圖案122a及第二半導體圖案122b，且可經由作為遮罩之氧化物半導體層120及源極金屬層130來圖案化資料線DLn＋1及包括源電極SE與汲電極DE之源極圖案。
參看圖3G，在上面形成有包括源電極SE、汲電極DE及資料線DLn＋1之源極圖案的底部基板110上形成第一絕緣層140。第一絕緣層140包括(例如)有機材料、氮化矽("SiNx"，0<x<1)、氧化矽("SiOx"，0<x<1)或氮氧化矽("SiOxN(1－x)"，0<x<1)。
在上面形成有第一絕緣層140之底部基板110上形成閘極金屬層150。根據例示性實施例，可經由濺鍍方法而在第一絕緣層140上形成閘極金屬層150。閘極金屬層150可具有不少於兩層，其具有不同物理及化學特性。閘極金屬層150包括(例如)鋁(Al)、銅(Cu)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鎢(W)、釹(Nb)、鉻(Cr)、銀(Ag)等等。此等金屬可單獨或以其組合而使用。
在上面形成有閘極金屬層150之底部基板110上形成第二光阻膜(未圖示)。根據例示性實施例，可經由旋塗方法或縫塗方法而在閘極金屬層150上形成第二光阻膜。第二光阻膜可包括負型光阻材料。
當在閘極金屬層150上形成第二光阻膜時，將第二遮罩MASK2安置於底部基板110上。第二遮罩MASK2包括開口部分22及光阻斷部分24。當光經由第二遮罩MASK2而照射 於第二光阻膜上且由顯影溶液移除未固化之部分時，形成第二光阻圖案PRP2。第二光阻圖案PRP2形成於通道區域CHA之閘極金屬層150及自通道區域CHA朝向源極區域SEA與汲極區域DEA延伸之區域上。
參看圖3H，使用第二光阻圖案PRP2作為遮罩而圖案化閘極金屬層150以形成包括閘電極GE及閘極線(未圖示)之閘極圖案。
在通道區域CHA之第一絕緣層140上形成閘電極GE，以使得閘電極GE與源電極SE及汲電極DE重疊。閘電極GE電連接至閘極線中之一者。
在上面形成有包括閘電極GE及閘極線之閘極圖案的底部基板110上形成第二絕緣層160。第二絕緣層160與閘電極GE及閘極線接觸。第二絕緣層160亦與第一像素部分P1、第二像素部分P2及第三像素部分P3之第一絕緣層140接觸。第二絕緣層160包括(例如)有機材料、氮化矽("SiNx"，0<x<1)、氧化矽("SiOx"，0<x<1)或氮氧化矽("SiOxN(1－x)"，0<x<1)。
參看圖3I，形成使汲電極DE之部分暴露的接觸孔CNT。可藉由經由習知光微影方法蝕刻第一絕緣層140及第二絕緣層160而形成接觸孔CNT。可使用氣體而乾式蝕刻第一絕緣層140及第二絕緣層160。
根據例示性實施例，在具有接觸孔CNT之底部基板110上形成透明傳導層TE。可經由(例如)濺鍍方法而在第二絕緣層160上形成透明傳導層TE。透明傳導層TE包括(例如) 氧化銦鋅("IZO")、氧化銦錫("ITO")等等。透明傳導層TE經由接觸孔CNT而電連接至汲電極。當經由習知光微影製程圖案化透明傳導層TE時，形成第一像素電極PE1、第二像素電極PE2及第三像素電極PE3。第一像素電極PE1、第二像素電極PE2及第三像素電極PE3可具有用於控制液晶分子之圖案(未圖示)。
圖4為沿圖1中之線I－I'所截取的說明根據本發明之陣列基板之例示性實施例的橫截面圖。
參看圖1及圖4，根據例示性實施例之陣列基板102包括底部基板110、第一半導體圖案122a、第二半導體圖案122b、資料線DLn及DLn＋1、源電極SE、汲電極DE、第一絕緣層140、閘極線GLm及GLm＋1、閘電極GE、第二絕緣層160、有機層170及像素電極PE1、PE2及PE3。除有機層170外，陣列基板102與圖2中所示之陣列基板102大體上相同。因此，將使用相同參考數字來指代與圖2中所示之部分相同或相似的部分，且將省略關於以上元件之任何進一步闡述。
第一半導體圖案122a形成於源極區域SEA、汲極區域DEA及通道區域CHA中的底部基板110上。第一半導體圖案122a包括氧化物半導體層。
根據例示性實施例，氧化物半導體層可包括氧化鋅、氧化銦、氧化錫、氧化鎵或氧化鋁。氧化物半導體層可具有諸如氧化鋅、氧化銦等等之單一氧化物半導體。或者，根據另一例示性實施例，氧化物半導體層可包括諸如氧化鎵 銦鋅("Ga2 O3 －In2 O3 －ZnO")、氧化銦鎵錫("In2 O3 －Ga2 O3 －SnO")、氧化銦鋅("In2 O3 －Zn2 O3 ")、氧化鋅鋁("Zn2 O3 －Al2 O3 ")等等之混合氧化物半導體。氧化物半導體層可進一步包括含鈹(Be)、鎂(Mg)、鈣(Ca)、鍶(Sr)、鋇(Ba)、鐳(Ra)、鉈(Tl)、鈧(Sc)、釔(Y)、鑭(La)、錒(Ac)、鈦(Ti)、鋯(Zr)、鉿(Hf)或鈩(Rf)等等的金屬氧化物。此等金屬氧化物可單獨或以其組合而使用。
有機層170形成於第二絕緣層160上。舉例而言，在安置於閘電極GE及閘極線GLm與GLm＋1上之第二絕緣層160上形成有機層170。有機層170可形成於第一像素P1、第二像素P2與第三像素P3及資料線區域DLA之第二絕緣層160上。有機層170與其他層相比相對較厚以平坦化陣列基板102之表面。
在有機層170上形成第一像素電極PE1、第二像素電極PE2及第三像素電極PE3。第一像素電極PE1經由接觸孔CNT而電連接至汲電極DE，以使得第一像素電極電連接至薄膜電晶體TFT。
圖5A及圖5B為說明根據本發明的製造圖4中之陣列基板的方法之例示性實施例之橫截面圖。
除有機層170以外，圖5A中的製造陣列基板之方法與圖3A至圖3H中之方法大體上相同。因此，將使用相同參考數字來指代與圖3A至圖3H中所示之部分相同或相似的部分，且將省略關於以上元件之任何進一步闡述。參看圖5A，第一半導體圖案122a與第二半導體圖案122b及包括源 電極SE、汲電極DE及第(n＋1)條資料線DLn＋1之源極圖案形成於底部基板110上。在上面形成有第一半導體圖案122a與第二半導體圖案122b及源極圖案的底部基板110上形成第一絕緣層140及包括閘電極GE之閘極圖案。在上面形成有閘極圖案之底部基板上形成第二絕緣層160。在上面形成有第二絕緣層160之底部基板110上形成有機層170。根據例示性實施例，有機層170包括光敏有機材料。
參看圖5B，蝕刻汲電極DE以上的有機層170、第二絕緣層160及第一絕緣層140之部分以形成使汲電極DE之部分暴露的接觸孔CNT。根據例示性實施例，使用習知光微影方法而圖案化有機層170，且使用圖案化之有機層170作為遮罩來乾式蝕刻第二絕緣層160及第一絕緣層140。
接著，在具有接觸孔CNT之底部基板110上形成透明傳導層TE。透明傳導層TE經由接觸孔CNT而電連接至汲電極。當經由習知光微影製程而圖案化透明傳導層TE時，形成第一像素電極PE1、第二像素電極PE2及第三像素電極PE3。
雖然在圖4、圖5A及圖5B中未展示，但根據另一例示性實施例，可省略第二絕緣層160，且有機層170可與閘電極GE、閘極線GLm與GLm＋1及第一像素部分P1、第二像素部分P2及第三像素部分P3之第一絕緣層140接觸。
圖6為沿圖1中之線I－I'所截取的說明根據本發明之陣列基板之另一例示性實施例的橫截面圖。
參看圖6，除了第一彩色濾光片CF1、第二彩色濾光片 CF2及第三彩色濾光片CF3以外，當前例示性實施例之陣列基板103與圖2中所示之例示性實施例相同。因此，將使用相同參考數字來指代與圖2中所描述之部分相同或相似的部分，且將省略關於以上元件之任何進一步闡述。
第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3形成於第二絕緣層160上。第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3覆蓋上面形成有薄膜電晶體TFT之底部基板110。根據例示性實施例，第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3與其他層相比相對較厚，藉此平坦化陣列基板103之表面。
第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3分別形成於第一像素部分P1、第二像素部分P2及第三像素部分P3中。亦即，第一彩色濾光片CF1形成於第一像素部分P1中，第二彩色濾光片CF2形成於第二像素部分P2中且第三彩色濾光片CF3形成於第三像素部分P3中。根據例示性實施例，第一彩色濾光片CF1對應於紅色彩色濾光片，第二彩色濾光片CF2對應於綠色彩色濾光片，且第三彩色濾光片CF3對應於藍色彩色濾光片。
根據例示性實施例，具有彼此不同之色彩的第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3可重疊於薄膜電晶體TFT及第(n＋1)條資料線DLn＋1上。舉例而言，第一彩色濾光片CF1及第二彩色濾光片CF2可順序地形成於薄膜電晶體TFT上。第一彩色濾光片CF1及第三彩 色濾光片CF3可順序地形成於第(n＋1)條資料線DLn＋1上。第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3之結構可根據形成第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3之序列而改變。
或者，根據另一例示性實施例，可在對應於資料線區域DLA及薄膜電晶體TFT之第二絕緣層160上形成光阻斷圖案(未圖示)。可在對應於閘極線GLm及GLm＋1之第二絕緣層160上形成光阻斷圖案。可在第一像素P1、第二像素P2與第三像素P3中之兩者之間的邊界處形成光阻斷圖案以界定第一像素P1、第二像素P2與第三像素P3。光阻斷圖案阻斷向薄膜電晶體TFT前進的光。
第一像素電極PE1、第二像素電極PE2及第三像素電極PE3分別形成於第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3上。亦即，第一像素電極PE1形成於第一像素P1之第一彩色濾光片CF1上，且電連接至第一像素P1之薄膜電晶體TFT。第二像素電極PE2形成於第二像素P2之第二彩色濾光片CF2上，且第三像素電極PE3形成於第三像素P3之第三彩色濾光片CF3上。
圖7A至圖7C為說明用於製造圖6中之陣列基板的方法之橫截面圖。
除第二絕緣層160之第一孔162、第一絕緣層140之第二孔142及第一彩色光層CPR1以外，圖7A中的製造陣列基板之方法與圖3A至圖3H中之方法大體上相同。因此，將使用相同參考數字來指代與圖3A至圖3H中所示之部分相同 或相似的部分，且將省略關於以上元件之任何進一步闡述。
參看圖7A，分別經由光微影方法穿過第二絕緣層160及第一絕緣層140而形成第一孔162及第二孔142。因此，經由第一孔162及第二孔142而使汲電極DE之部分暴露。
在具有包括第一孔162之第二絕緣層160的底部基板110上形成第一彩色光層CPR1。接著，圖案化第一彩色光層CPR1以在第一像素部分P1中形成第一彩色濾光片CF1。
根據例示性實施例，第一彩色光層CPR1包括一包括第一彩色顏料之負型光阻材料。根據例示性實施例，第一色彩可為紅色。另外，可經由旋塗方法或縫塗方法而在具有第二絕緣層160之底部基板110上形成第一彩色光層CPR1。
接著，根據例示性實施例，在上面形成有第一彩色光層CPR1之底部基板110上安置第三遮罩MASK3，且使光照射於第一彩色光層CPR1上。接著，使用顯影溶液而圖案化第一彩色光層CPR1。第三遮罩MASK3包括對應於第一像素部分P1之開口部分32及對應於第二像素部分P2與第三像素部分P3、資料線區域DLA及汲電極DE之部分的光阻斷部分34。安置第三遮罩MASK3，以使得對應於汲電極DE之末端部分的光阻斷部分34對應於第一孔162及第二孔142。
參看圖7B，對應於開口部分32的第一彩色光層CRP1之第一部分經固化以保留，且由顯影溶液移除對應於光阻斷 部分34的第一彩色光層CRP1之第二部分。因此，在第一像素部分P1中形成第一彩色濾光片CF1。
根據例示性實施例，第一彩色濾光片CF1包括對應於第一孔162及第二孔142之第三孔H1。因此，經由第一彩色濾光片CF1之第三孔H1、第二絕緣層160之第一孔162及第一絕緣層140之第二孔142而使汲電極DE1之部分暴露。
或者，根據另一例示性實施例，可經由第三遮罩MASK3而形成第二絕緣層160之第一孔162及第一絕緣層140之第二孔142。特定言之，當在上面形成有閘電極GE之底部基板上順序形成第二絕緣層160及第一彩色光層CRP1時，第一彩色光層CRP1經暴露並顯影以形成具有第三孔H1之第一彩色濾光片CF1。接著，使用第一彩色濾光片CF1作為遮罩而蝕刻第二絕緣層160及第一絕緣層140以使汲電極DE之部分暴露。
接著，經由(例如)旋塗方法或縫塗方法而在上面形成有第一彩色濾光片CF1之底部基板110上形成第二彩色光層(未圖示)。接著，在上面形成有第二彩色光層之底部基板110上安置第三遮罩MASK3，且使光照射於第二彩色光層上。接著，使用顯影溶液而圖案化第二彩色光層以形成第二彩色濾光片CF2。在第二像素部分P2中形成第二彩色濾光片CF2。在資料線區域DLA上順序地堆疊第一彩色濾光片CF1及第二彩色濾光片CF2。
參看圖7C，在上面形成有第一彩色濾光片CF1及第二彩色濾光片CF2的底部基板110之第三像素部分P3中形成第三 彩色濾光片CF3。
或者，根據另一例示性實施例，可經由噴墨印刷方法而形成第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3。舉例而言，將第一彩色墨水噴射至底部基板110之第一像素部分P1上以形成第一彩色濾光片CF1，將第二彩色墨水噴射至底部基板110之第二像素部分P2上以形成第二彩色濾光片CF2，且將第三彩色墨水噴射至底部基板110之第三像素部分P3上以形成第三彩色濾光片CF3。舉例而言，第一彩色墨水、第二彩色墨水及第三彩色墨水分別包括一包括第一彩色顏料、第二彩色顏料及第三彩色顏料之有機材料。
接著，在上面形成有第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3之底部基板110上形成透明傳導層TE。可經由(例如)濺鍍方法而在底部基板110上形成透明傳導層TE。透明傳導層TE電連接至經由第一彩色濾光片CF1之第三孔H1、第二絕緣層160之第一孔162及第一絕緣層140之第二孔142而暴露的汲電極DE。經由習知光微影方法而圖案化透明傳導層TE以形成第一像素電極PE1、第二像素電極PE2及第三像素電極PE3。
圖8為沿圖1中之線I－I'所截取的說明根據本發明之陣列基板之另一例示性實施例的橫截面圖。
參看圖1及圖8，除第一彩色濾光片CF1、第二彩色濾光片CF2與第三彩色濾光片CF3及有機層170以外，當前實施例之陣列基板104與圖2中所示之陣列基板相同。因此，將 使用相同參考數字來指代與圖2中所描述之部分相同或相似的部分，且將省略關於以上元件之任何進一步闡述。
第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3形成於第二絕緣層160上。第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3覆蓋上面形成有薄膜電晶體TFT之底部基板110。第一彩色濾光片CF1形成於第一像素部分P1中，第二彩色濾光片CF2形成於第二像素部分P2中且第三彩色濾光片CF3形成於第三像素部分P3中。具有彼此不同之色彩的第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3可重疊於薄膜電晶體TFT及第(n＋1)條資料線DLn＋1上。根據例示性實施例，第一彩色濾光片CF1及第二彩色濾光片CF2可順序地形成於薄膜電晶體TFT上。第一彩色濾光片CF1及第三彩色濾光片CF3可順序地形成於第(n＋1)條資料線DLn＋1上。第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3之結構可根據形成第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3之序列而改變。
在上面形成有第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3之底部基板110上形成有機層170。有機層170可具有與其他層相比相對較厚之厚度以平坦化陣列基板104之表面。
根據例示性實施例，在有機層170上形成第一像素電極PE1、第二像素電極PE2及第三像素電極PE3。具體言之，第一像素電極PE1、第二像素電極PE2及第三像素電極PE3 分別形成於第一像素部分P1、第二像素部分P2及第三像素部分P3中之有機層170上。亦即，第一像素電極PE1形成於第一像素部分P1中，第二像素電極PE2形成於第二像素部分P2中且第三像素電極PE3形成於第三像素部分P3中。第一像素電極PE1經由接觸孔CNT而電連接至第一像素部分P1之薄膜電晶體TFT。藉由移除第一絕緣層140、第二絕緣層160、第一彩色濾光片CF1及有機層170之部分而形成接觸孔CNT，該接觸孔CNT安置於汲電極DE上。
圖9A及圖9B為說明根據本發明的製造圖8中之陣列基板的方法之例示性實施例之橫截面圖。
除有機層170以外，圖9A中的製造陣列基板之方法與圖7A及圖7B中之方法大體上相同。因此，將使用相同參考數字來指代與圖7A及圖7B中所示之部分相同或相似的部分，且將省略關於以上元件之任何進一步闡述。
參看圖9A，第一半導體圖案122a與第二半導體圖案122b及包括源電極SE、汲電極DE及第(n＋1)條資料線DLn＋1之源極圖案形成於底部基板110上。在上面形成有第一半導體圖案122a與第二半導體圖案122b及源極圖案的底部基板110上形成第一絕緣層140及包括閘電極GE之閘極圖案。在上面形成有閘極圖案之底部基板110上形成第二絕緣層160。在第二絕緣層160上形成第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3，且在上面形成有第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3之底部基板110上形成有機層170。
參看圖9B，移除安置於汲電極DE上的有機層170之部分以形成接觸孔CNT。在具有有機層170之底部基板110上形成透明傳導層TE，該有機層170具有接觸孔CNT。透明傳導層TE經由接觸孔CNT而電連接至汲電極DE。圖案化透明傳導層TE以形成第一像素電極PE1、第二像素電極PE2及第三像素電極PE3。
圖10為沿圖1中之線I－I'截取之說明根據本發明之陣列基板之另一例示性實施例的橫截面圖。
參看圖1及圖10，除光阻斷圖案BM及封蓋層180以外，此當前例示性實施例之陣列基板105與圖6中所示之陣列基板相同。因此，將使用相同參考數字來指代與圖6中所示之部分相同或相似的部分，且將省略關於以上元件之任何進一步闡述。
在對應於資料線DLn與DLn＋1、閘極線GLm與GLm＋1及薄膜電晶體TFT之第二絕緣層160上形成光阻斷圖案BM。光阻斷圖案BM包括(例如)有機材料。
第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3形成於上面形成有第二絕緣層160之底部基板110上。分別為，第一彩色濾光片CF1形成於第一像素部分P1中，第二彩色濾光片CF2形成於第二像素部分P2中且第三彩色濾光片CF3形成於第三像素部分P3中。根據例示性實施例，第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3可具有與其他層相比相對較厚之厚度，以平坦化陣列基板105之表面。
在上面形成有光阻斷圖案BM及第一彩色濾光片CF1、第二彩色濾光片CF2與第三彩色濾光片CF3之底部基板110上形成封蓋層180。封蓋層180覆蓋光阻斷圖案BM及第一彩色濾光片CF1、第二彩色濾光片CF2與第三彩色濾光片CF3。封蓋層180防止自阻斷圖案BM及第一彩色濾光片CF1、第二彩色濾光片CF2與第三彩色濾光片CF3釋放之雜質及氣體使第一像素電極PE1、第二像素電極PE2及第三像素電極PE3惡化。
圖11A至圖11C為說明根據本發明之製造圖10中之陣列基板之方法之例示性實施例的橫截面圖。
除第二絕緣層160之第一孔162、第一絕緣層140之第二孔142及光阻斷圖案BM以外，圖11A中的製造陣列基板之方法與圖3A及圖3B中之方法大體上相同。因此，將使用相同參考數字來指代與圖3A及圖3B中所示之部分相同或相似的部分，且將省略關於以上元件之任何進一步闡述。
第一半導體圖案122a與第二半導體圖案122b及包括源電極SE、汲電極DE及第(n＋1)條資料線DLn＋1之源極圖案形成於底部基板110上。在上面形成有第一半導體圖案122a與第二半導體圖案122b及源極圖案的底部基板110上形成第一絕緣層140及包括閘電極GE之閘極圖案。
在上面形成有閘極圖案之底部基板110上形成第二絕緣層160。分別穿過第二絕緣層160及第一絕緣層140而形成第一孔162及第二孔142。接著，經由第一孔162及第二孔142而使汲電極DE之部分暴露。
當形成第一孔162及第二孔142時，在底部基板110上形成光阻斷圖案BM。光阻斷圖案BM形成於閘電極GE上及資料線區域DLA中之第二絕緣層160上。
根據例示性實施例，在上面形成有第二絕緣層160之底部基板110上散布有機材料以形成黑色基質層(未圖示)，且經由光微影方法而圖案化黑色基質層以形成光阻斷圖案BM。或者，經由濺鍍方法而在上面形成有第二絕緣層160之底部基板110上形成金屬層(未圖示)，且可圖案化金屬層以形成光阻斷圖案BM。或者，根據另一例示性實施例，可經由噴墨印刷方法而形成光阻斷圖案BM。
參看圖11B，在上面形成有光阻斷圖案BM之底部基板110的第一像素部分P1中形成第一彩色濾光片CF1。第一彩色濾光片CF1包括對應於第一孔162及第二孔142之第三孔H1。可經由圖案化形成於底部基板110上之第一彩色光層(未圖示)而形成第一彩色濾光片CF1，底部基板110具有藉由使用光微影製程而形成於其上之光阻斷圖案BM。可經由光微影製程而形成第一彩色濾光片CF1之第三孔H1。
在上面形成有第一彩色濾光片CF1之底部基板110的第二像素部分P2中形成第二彩色濾光片CF2，且在上面形成有第一彩色濾光片CF1及第二彩色濾光片CF2之底部基板110的第三像素部分P3中形成第三彩色濾光片CF3。舉例而言，可藉由經由光微影方法圖案化彩色光層而形成第二彩色濾光片CF2及第三彩色濾光片CF3。
或者，根據另一例示性實施例，可經由噴墨印刷方法而 形成第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3。
雖然圖11B中未展示，但根據例示性實施例，可省略光阻斷圖案BM，且具有不同色彩之第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3可在閘電極GE上及資料線區域DLA中的第二絕緣層160上彼此重疊。舉例而言，第一彩色濾光片CF1及第三彩色濾光片CF3可在閘電極GE上之第二絕緣層160上彼此重疊。
在上面形成有光阻斷圖案BM及第一彩色濾光片CF1、第二彩色濾光片CF2與第三彩色濾光片CF3之底部基板110上形成封蓋層180。根據例示性實施例，封蓋層180包括氮化矽("SiNx"，0<x<1)、氧化矽("SiOx"，0<x<1)或氮氧化矽("SiOxN(1－x)"，0<x<1)。
參看圖11C，蝕刻處於汲電極DE之部分上的封蓋層180之部分以形成第四孔H2。第四孔H2對應於第一彩色濾光片CF1之第三孔H1。接著，經由第四孔H2、第三孔H1、第二孔142及第一孔162而使汲電極DE暴露。
在具有封蓋層180之底部基板110上形成透明傳導層(未圖示)，該封蓋層180具有第四孔H2。經由光微影方法而圖案化透明傳導層以形成第一像素電極PE1、第二像素電極PE2及第三像素電極PE3。第一像素電極PE1形成於底部基板110之第一像素部分P1中，且電連接至汲電極DE。
圖12為沿圖1中之線I－I'所截取的說明根據本發明之陣列基板之另一例示性實施例的橫截面圖。
參看圖12，除行間隔物CS以外，此當前例示性實施例之陣列基板106與圖10中所示之陣列基板相同。因此，將使用相同參考數字來指代與圖10中所示之部分相同或相似的部分，且將省略關於以上元件之任何進一步闡述。
可在薄膜電晶體TFT上之封蓋層180上形成行間隔物CS。舉例而言，可在閘電極GE上之光阻斷圖案BM上形成行間隔物CS。
圖13為說明用於製造圖12中之陣列基板的方法之例示性實施例之橫截面圖。
除光層190以外，圖13中的製造陣列基板之方法與圖11A及圖11C中之方法大體上相同。因此，將使用相同參考數字來指代與圖11A及圖11C中所示之部分相同或相似的部分，且將省略關於以上元件之任何進一步闡述。
參看圖13，在上面形成有第一像素電極PE1、第二像素電極PE2及第三像素電極PE3之底部基板110上形成光層190。根據例示性實施例，光層190包括光敏有機材料。
當在上面形成有光層190之底部基板110上安置第四遮罩MASK4時，暴露並顯影光層190以對其進行圖案化，從而形成行間隔物CS。行間隔物CS保持陣列基板與相對基板之間的單元間隙，相對基板與陣列基板間隔開。第四遮罩MASK4包括光阻斷部分42及開口部分44。可安置第四遮罩MASK4，以使得光阻斷部分42對應於閘電極GE上之光阻斷圖案BM。
圖14為沿圖1中之線I－I'所截取的說明根據本發明之陣列 基板之另一例示性實施例的橫截面圖。
參看圖14，根據當前實施例之陣列基板107包括底部基板110、第一彩色濾光片CF1、第二彩色濾光片CF2、第三彩色濾光片CF3、光阻斷圖案BM、塗飾層OC、第一半導體圖案122a、第二半導體圖案122b、源電極SE、汲電極DE、資料線DLn與DLn＋1、第一絕緣層140、閘電極GE、閘極線GLm與GLm＋1、第二絕緣層160及像素電極PE1、PE2與PE3。
根據例示性實施例，在底部基板110上形成第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3，以使得第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3與底部基板110接觸。第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3分別形成於底部基板110之第一像素部分P1、第二像素部分P2及第三像素部分P3中。亦即，分別為，第一彩色濾光片CF1形成於第一像素部分P1中，第二彩色濾光片CF2形成於第二像素部分P2中且第三彩色濾光片CF3形成於第三像素部分P3中。
根據例示性實施例，可在第一像素部分P1、第二像素部分P2與第三像素部分P3、源極區域SEA、汲極區域DEA及通道區域CHA之邊界區域中形成光阻斷圖案BM。第一像素部分P1、第二像素部分P2與第三像素部分P3之邊界區域可為(例如)閘極線區域(未圖示)及資料線區域DLA。
在上面形成有第一彩色濾光片CF1、第二彩色濾光片 CF2與第三彩色濾光片CF3及光阻斷圖案BM之底部基板110上形成塗飾層OC。塗飾層OC覆蓋第一彩色濾光片CF1、第二彩色濾光片CF2與第三彩色濾光片CF3及光阻斷圖案BM，且減小第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3與光阻斷圖案BM之間的高度差。
在源極區域SEA、通道區域CHA及汲極區域DEA之塗飾層OC上形成第一半導體圖案122a。在底部基板110之資料線區域DLA的塗飾層OC上形成第二半導體圖案122b。根據例示性實施例，第二半導體圖案122b可為可選的。
在源極區域SEA之第一半導體圖案122a上形成源電極SE，以使得源電極SE電連接至第n條資料線DLn。汲電極DE藉由通道區域CHA與源電極SE間隔開而安置於汲極區域DEA中之第一半導體圖案122a上。在資料線區域DLA中與第n條資料線DLn大體上平行而安置第(n＋1)條資料線DLn＋1。在資料線區域DLA中之第二半導體圖案122b上安置第(n＋1)條資料線DLn＋1。
第一絕緣層140覆蓋源電極SE、汲電極DE及資料線DLn與DLn＋1，且與第一像素部分P1、第二像素部分P2及第三像素部分P3之塗飾層OC接觸。第一絕緣層140包括使汲電極DE之部分暴露的接觸孔CNT之第一孔142。
在第一絕緣層140上形成閘電極GE及閘極線GLm與GLm＋1。閘電極GE電連接至第m條閘極線GLm。在通道區域CHA中安置閘電極GE。閘電極GE可自通道區域CHA延 伸至分別待與源電極SE及汲電極DE重疊之源極區域SEA及汲極區域DEA之部分。
第二絕緣層160覆蓋閘電極GE及閘極線GLm與GLm＋1，且與像素部分P1、P2及P3之第一絕緣層140接觸。第二絕緣層160包括對應於第一絕緣層140之第一孔142的接觸孔CNT之第二孔162以使汲電極DE之部分暴露。雖然圖14中未展示，但可在第二絕緣層160上形成有機層(未圖示)。或者，根據例示性實施例，可省略第二絕緣層160，且有機層可與閘電極GE及閘極線GLm與GLm＋1接觸。
在第二絕緣層160上形成像素電極PE1、PE2及PE3。第一像素電極PE1形成於第一像素部分P1中，且電連接至第一像素部分P1之薄膜電晶體TFT。第二像素電極PE2形成於第二像素部分P2中，且第三像素電極PE3形成於第三像素部分P3中。
圖15A至圖15C為說明用於製造圖14中之陣列基板的方法之例示性實施例之橫截面圖。
參看圖15A，在底部基板110上形成光阻斷圖案BM及第一彩色濾光片CF1、第二彩色濾光片CF2與第三彩色濾光片CF3。
光阻斷圖案BM可自通道區域CHA向源極區域SEA及汲極區域DEA延伸。光阻斷圖案BM亦可形成於資料線區域DLA中。光阻斷圖案BM可包括金屬或有機材料。
接著，第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3形成於上面形成有光阻斷圖案BM之底部 基板110上。
在上面形成有光阻斷圖案BM之底部基板110上形成第一彩色光層(未圖示)，且接著經由(例如)光微影操作而圖案化第一彩色光層以在底部基板110之第一像素部分P1中形成第一彩色濾光片CF1。在上面形成有第一彩色濾光片CF1之底部基板110上形成第二彩色光層(未圖示)，且接著經由(例如)光微影操作而圖案化第二彩色光層以在底部基板110之第二像素部分P2中形成第二彩色濾光片CF2。
或者，根據例示性實施例，可藉由分別使用第一、第二及第三彩色墨水經由噴墨印刷方法而形成第一彩色濾光片CF1、第二彩色濾光片CF2及第三彩色濾光片CF3。
參看圖15B，在上面形成有光阻斷圖案BM及第一彩色濾光片CF1、第二彩色濾光片CF2與第三彩色濾光片CF3之底部基板110上形成塗飾層OC、氧化物半導體層120及源極金屬層130。
塗飾層OC平坦化上面形成有光阻斷圖案BM及第一彩色濾光片CF1、第二彩色濾光片CF2與第三彩色濾光片CF3之底部基板110的表面。可經由(例如)濺鍍方法而在塗飾層OC上形成氧化物半導體層120。在具有氧化物半導體層120之底部基板110上形成源極金屬層130。
在上面形成有源極金屬層130之底部基板110上形成第一光阻膜(未圖示)，且接著使用第一遮罩MASK1而圖案化第一光阻膜以形成第一光阻圖案PRP1。第一光阻圖案PRP1包括第一厚度部分TH1及第二厚度部分TH2。第一厚度部 分TH1安置於源極區域SEA、汲極區域DEA及資料線區域DLA之源極金屬層130上。第二厚度部分TH2安置於通道區域CHA之源極金屬層130上。
參看圖15C，使用第一光阻圖案PRP1作為遮罩而圖案化源極金屬層130以形成包括源電極SE、汲電極DE及資料線DLn＋1之源極圖案，且圖案化氧化物半導體層120以形成第一半導體圖案122a及第二半導體圖案122b。
在上面形成有包括源電極SE、汲電極DE及資料線DLn＋1之源極圖案的底部基板110上形成第一絕緣層140。
在上面形成有第一絕緣層140之底部基板110上形成閘極金屬層(未圖示)，且接著圖案化閘極金屬層以形成包括閘電極GE及閘極線(未圖示)之閘極圖案。
另外，在上面形成有閘極圖案之底部基板110上形成第二絕緣層160。
圖16為沿圖1中之線I－I'所截取的說明根據本發明之陣列基板之另一例示性實施例的橫截面圖。
參看圖16，除有機層170以外，陣列基板108與圖14中所示之陣列基板相同。因此，將使用相同參考數字來指代與圖14中所示之部分相同或相似的部分，且將省略關於以上元件之任何進一步闡述。
有機層170形成於第二絕緣層160上。第一像素電極PE1、第二像素電極PE2及第三像素電極PE3分別形成於第一像素部分P1、第二像素部分P2及第三像素部分P3之有機層170上。第一像素電極PE1經由穿過第一絕緣層140、第 二絕緣層160及有機層170形成之接觸孔CNT而電連接至汲電極DE。
圖17為說明用於製造根據本發明之陣列基板的方法之另一例示性實施例之橫截面圖。
參看圖17，陣列基板109包括半導體圖案122c、源電極SE、汲電極DE、第(n＋1)條資料線、第一絕緣層140、閘電極GE、第二絕緣層160、第一像素電極PE1、第二像素電極PE2及第三像素電極PE3。
半導體圖案122c安置於底部基板110之源極區域SEA、通道區域CHA及汲極區域DEA中。半導體圖案122c包括金屬氧化物。
源電極SE安置於源極區域SEA之半導體圖案122c上。汲電極DE安置於汲極區域DEA之半導體圖案122c上，以使得汲電極DE與源電極SE間隔開。第(n＋1)條資料線DLn＋1形成於資料線區域DLA之底部基板110上，以使得第(n＋1)條資料線DLn＋1與底部基板110接觸。
第一絕緣層140安置於源電極SE、汲電極DE及第(n＋1)條資料線DLn＋1上。第一絕緣層140亦安置於第一像素部分P1、第二像素部分P2及第三像素部分P3上。第一絕緣層140包括使汲電極DE之部分暴露的接觸孔CNT之第一孔142。
閘電極GE安置於源電極SE及汲電極DE上之第一絕緣層140上，以使得閘電極GE與源電極SE及汲電極DE之部分重疊。
第二絕緣層160安置於閘電極GE及資料線區域DLA及第一像素部分P1、第二像素部分P2與第三像素部分P3之第一絕緣層140上。第二絕緣層160包括對應於第一絕緣層140之第一孔142的接觸孔CNT之第二孔162以使汲電極DE之部分暴露。
第一像素電極PE1、第二像素電極PE2及第三像素電極PE3分別安置於第一像素部分P1、第二像素部分P2及第三像素部分P3之第二絕緣層160上。第一像素電極PE1經由接觸孔CNT而電連接至第一像素部分P1之汲電極DE。
圖18A及圖18B為說明用於製造圖17中之陣列基板的方法之例示性實施例之橫截面圖。
參看圖18A，在底部基板110上形成氧化物半導體層120，且接著在上面形成有氧化物半導體層120之底部基板110上形成第一光阻圖案PRP1。
特定言之，經由以下過程而形成第一光阻圖案PRP1。在上面形成有氧化物半導體之底部基板110上形成第一光阻膜(未圖示)。第一光阻膜可包括負型光阻材料。將第一遮罩MASK1安置於上面形成有第一光阻膜之底部基板110上，且接著使光經由第一遮罩MASK1而照射於上面形成有第一光阻膜之底部基板上。由通過第一遮罩MASK1之開口部分12的光固化之第一光阻膜之第一部分保留。由顯影溶液移除對應於第一遮罩MASK1之光阻斷部分16的第一光阻膜之第二部分。因此，形成光阻圖案PRP1。在底部基板110之源極區域SEA、汲極區域DEA及通道區域CHA中形 成第一光阻圖案PRP1。
根據例示性實施例，氧化物半導體層120可包括氧化鋅、氧化銦、氧化錫、氧化鎵或氧化鋁。氧化物半導體層120可具有諸如氧化鋅、氧化銦等等之單一氧化物半導體。或者，根據另一例示性實施例，氧化物半導體層120可包括諸如氧化鎵銦鋅("Ga2 O3 －In2 O3 －ZnO")、氧化銦鎵錫("In2 O3 －Ga2 O3 －SnO")、氧化銦鋅("In2 O3 －Zn2 O3 ")、氧化鋅鋁("Zn2 O3 －Al2 O3 ")等等之混合氧化物半導體。根據另一例示性實施例，氧化物半導體層120可進一步包括含鈹(Be)、鎂(Mg)、鈣(Ca)、鍶(Sr)、鋇(Ba)、鐳(Ra)、鉈(Tl)、鈧(Sc)、釔(Y)、鑭(La)、錒(Ac)、鈦(Ti)、鋯(Zr)、鉿(Hf)或鈩(Rf)等等的金屬氧化物。此等金屬氧化物可單獨或以其組合而使用。
參看圖17及圖18B，藉由使用第一光阻圖案PRP1作為遮罩而圖案化氧化物半導體層120以形成半導體圖案122c。半導體圖案122c具有與第一光阻圖案PRP1相同之輪廓。半導體圖案122c形成於源極區域SEA、通道區域CHA及汲極區域DEA中。
在上面形成有半導體圖案122c之底部基板110上形成源極金屬層130。可經由(例如)濺鍍方法而形成源極金屬層130。源極金屬層130可具有單層結構或多層結構，該多層結構具有不少於兩層，該等層中之每一者具有不同物理及化學特性。
可使用第二遮罩MASK2經由習知光微影方法而圖案化源 極金屬層130。在上面形成有源極金屬層130之底部基板110上形成第二光阻膜(未圖示)，且接著使用第二遮罩MASK2來圖案化第二光阻膜以形成第二光阻圖案PRP2。在源極區域SEA、汲極區域DEA及資料線區域DLA之源極金屬層130上形成第二光阻圖案PRP2。不在通道區域CHA中形成第二光阻圖案PRP2以使通道區域CHA之源極金屬層130暴露。
接著，使用第二光阻圖案PRP2而圖案化源極金屬層130以形成源極圖案，該源極圖案包括源電極SE、電連接至源電極SE之第n條資料線(未圖示)、與源電極SE間隔開之汲電極DE及第(n＋1)條資料線DLn＋1。
可使用以過氧化氫(H2 O2 )為主之蝕刻溶液經由濕式蝕刻方法而蝕刻源極金屬層130。
在上面形成有包括源電極SE、汲電極DE及第(n＋1)條資料線DLn＋1之源極圖案的底部基板110上形成第一絕緣層140。在第一絕緣層140上形成閘極金屬層(未圖示)，且接著圖案化閘極金屬層以形成包括閘電極GE及閘極線(未圖示)之閘極圖案。在上面形成有閘極圖案之底部基板110上形成第二絕緣層160。圖案化第二絕緣層160及第一絕緣層140以形成使汲電極DE之部分暴露的接觸孔CNT。另外，在上面形成有第二絕緣層160之底部基板110上形成透明傳導層TE，且圖案化透明傳導層TE以形成第一像素電極PE1、第二像素電極PE2及第三像素電極PE3。
下文表1展示具有非晶矽(a－Si)半導體圖案之通道層的第 一薄膜電晶體及具有包括金屬氧化物半導體圖案之通道層的第二薄膜電晶體之特性。金屬氧化物為氧化鎵銦鋅("Ga2 O3 －In2 O3 －ZnO")。第一薄膜電晶體及第二薄膜電晶體之通道寬度為約50 μm，且第一薄膜電晶體及第二薄膜電晶體之通道長度為約4 μm。
參看表1，第一薄膜電晶體之a－Si半導體圖案處於非晶態，且第二薄膜電晶體之氧化物半導體圖案亦處於非晶態。a－Si半導體圖案包括約0.5 cm2 /V．S之遷移率，且氧化物半導體圖案包括大於a－Si半導體圖案之遷移率的約3 cm2 /V．S至約10 cm2 /V．S之遷移率。a－Si半導體圖案之次臨限擺幅不大於約0.94 V/dec，且氧化物半導體圖案之次臨限擺幅不大於約0.85 V/dec。a－Si半導體圖案的接通電流與斷開電流之比為約106 ，且半導體圖案的接通電流與斷開電流之比為約108 。特定言之，a－Si半導體圖案包括磁滯特性，而氧化物半導體圖案不包括磁滯特性。
圖19A及圖19B為展示薄膜電晶體之電流電壓特性之曲線圖。
參看圖19A，對應於光照射於表1之第一薄膜電晶體上之狀況的第一Vg－Id曲線PHOTO1與對應於光不照射於表1之第一薄膜電晶體上之狀況的第二Vg－Id曲線DARK1之間的間隙是大的。因此，當光到達第一薄膜電晶體時，對應於在Vg為約－7 V時之Id的斷開電流Ioff與第一薄膜電晶體自光阻斷時之狀況相比增加約一級。
參看圖19B，對應於光照射於表1之第二薄膜電晶體上之狀況的第三Vg－Id曲線PHOTO2與對應於光不照射於表1之第二薄膜電晶體上之狀況的第四Vg－Id曲線DARK2幾乎相符。因此，第二薄膜電晶體之漏電流得以最小化。
根據薄膜電晶體、具有薄膜電晶體之陣列基板及製造陣列基板之方法，半導體圖案包括金屬氧化物圖案。因此，由光誘發之漏電流得以最小化。因此，薄膜電晶體之特性增強，餘像減少以增強顯示品質，且製造過程之穩定性增強。
雖然已參考本發明之一些例示性實施例展示並描述本發明，但一般熟習此項技術者應理解可在不脫離如由隨附申請專利範圍界定的本發明之精神及範疇之情況下對本發明進行形式及細節之各種改變。
12‧‧‧開口部分
14‧‧‧繞射部分
16‧‧‧光阻斷部分
22‧‧‧開口部分
24‧‧‧光阻斷部分
32‧‧‧開口部分
34‧‧‧光阻斷部分
42‧‧‧光阻斷部分
44‧‧‧開口部分
101‧‧‧陣列基板
102‧‧‧陣列基板
103‧‧‧陣列基板
104‧‧‧陣列基板
105‧‧‧陣列基板
106‧‧‧陣列基板
107‧‧‧陣列基板
108‧‧‧陣列基板
109‧‧‧陣列基板
110‧‧‧底部基板
120‧‧‧氧化物半導體層
122a‧‧‧第一半導體圖案
122b‧‧‧第二半導體圖案
122c‧‧‧半導體圖案
130‧‧‧源極金屬層
132‧‧‧源極餘留圖案
140‧‧‧第一絕緣層
142‧‧‧第一孔/第二孔
150‧‧‧閘極金屬層
160‧‧‧第二絕緣層
162‧‧‧第一孔/第二孔
170‧‧‧有機層
180‧‧‧封蓋層
190‧‧‧光層
BM‧‧‧光阻斷圖案
CF1‧‧‧第一彩色濾光片
CF2‧‧‧第二彩色濾光片
CF3‧‧‧第三彩色濾光片
CHA‧‧‧通道區域
CNT‧‧‧接觸孔
CPR1‧‧‧第一彩色光層
CS‧‧‧行間隔物
D1‧‧‧第一方向
D2‧‧‧第二方向
DARK1‧‧‧對應於光不照射於表1之第一薄膜電晶體上之狀況的第二Vg－Id曲線
DARK2‧‧‧對應於光不照射於表1之第二薄膜電晶體上之狀況的第四Vg－Id曲線
DE‧‧‧汲電極
DEA‧‧‧汲極區域
DLA‧‧‧資料線區域
DLn‧‧‧資料線
DLn＋1‧‧‧資料線
GE‧‧‧閘電極
GLm‧‧‧閘極線
GLm＋1‧‧‧閘極線
H1‧‧‧第三孔
H2‧‧‧第四孔
MASK1‧‧‧第一遮罩
MASK2‧‧‧第二遮罩
MASK3‧‧‧第三遮罩
MASK4‧‧‧第四遮罩
OC‧‧‧塗飾層
P1‧‧‧第一像素部分
P2‧‧‧第二像素部分
P3‧‧‧第三像素部分
PE1‧‧‧第一像素電極
PE2‧‧‧第二像素電極
PE3‧‧‧第三像素電極
PHOTO1‧‧‧對應於光照射於表1之第一薄膜電晶體上之狀況的第一Vg－Id曲線
PHOTO2‧‧‧對應於光照射於表1之第二薄膜電晶體上之狀況的第三Vg－Id曲線
PR1‧‧‧第一光阻膜
PRP1‧‧‧第一光阻圖案
PRP2‧‧‧第二光阻圖案
R－PRP1‧‧‧第一餘留圖案
SE‧‧‧源電極
SEA‧‧‧源極區域
STE‧‧‧儲存電極
t1‧‧‧第一厚度
t2‧‧‧第二厚度
t3‧‧‧第三厚度
TE‧‧‧透明傳導層
TFT‧‧‧薄膜電晶體
TH1‧‧‧第一厚度部分
TH2‧‧‧第二厚度部分
圖1為說明根據本發明之陣列基板之部分的例示性實施例之布局；圖2為沿圖1中之線I－I'所截取的說明根據本發明之陣列基板之例示性實施例的橫截面圖； 圖3A至圖3I為說明根據本發明的製造圖2中之陣列基板的方法之例示性實施例之橫截面圖；圖4為沿圖1中之線I－I'所截取的說明根據本發明之陣列基板之另一例示性實施例的橫截面圖；圖5A及圖5B為說明根據本發明的製造圖4中之陣列基板的方法之例示性實施例之橫截面圖；圖6為沿圖1中之線I－I'所截取的說明根據本發明之陣列基板之另一例示性實施例的橫截面圖；圖7A至圖7C為說明根據本發明的製造圖6中之陣列基板的方法之例示性實施例之橫截面圖；圖8為沿圖1中之線I－I'所截取的說明根據本發明之陣列基板之另一例示性實施例的橫截面圖；圖9A及圖9B為說明製造圖8中之陣列基板的方法之例示性實施例之橫截面圖；圖10為沿圖1中之線I－I'所截取的說明根據本發明之陣列基板之另一例示性實施例的橫截面圖；圖11A至圖11C為說明製造圖10中之陣列基板的方法之例示性實施例之橫截面圖；圖12為沿圖1中之線I－I'所截取的說明根據本發明之陣列基板之另一例示性實施例的橫截面圖；圖13為說明製造圖12中之陣列基板的方法之例示性實施例之橫截面圖；圖14為沿圖1中之線I－I'所截取的說明根據本發明之陣列基板之另一例示性實施例的橫截面圖； 圖15A至圖15C為說明根據本發明的製造圖14中之陣列基板的方法之例示性實施例之橫截面圖；圖16為沿圖1中之線I－I'所截取的說明根據本發明之陣列基板之另一例示性實施例的橫截面圖；圖17為說明製造根據本發明之陣列基板的方法之另一例示性實施例之橫截面圖；圖18A及圖18B為說明根據本發明的製造圖17中之陣列基板的方法之例示性實施例之橫截面圖；及圖19A及圖19B為展示薄膜電晶體之電流－電壓特性之曲線圖。
CNT‧‧‧接觸孔
D1‧‧‧第一方向
D2‧‧‧第二方向
DE‧‧‧汲電極
DLn‧‧‧資料線
DLn＋1‧‧‧資料線
GE‧‧‧閘電極
GLm‧‧‧閘極線
GLm＋1‧‧‧閘極線
P1‧‧‧第一像素部分
PE1‧‧‧第一像素電極
SE‧‧‧源電極
STE‧‧‧儲存電極
TFT‧‧‧薄膜電晶體

Claims (27)

  1. 一種薄膜電晶體，其包含：一金屬氧化物半導體圖案，其形成於一底部基板上，該金屬氧化物半導體圖案包含一金屬氧化物；一閘電極，其安置於該金屬氧化物半導體圖案上；且一源電極及一汲電極，其形成於與該金屬氧化物半導體圖案及該閘電極不同之一層中，該源電極及該汲電極彼此間隔開並部分重疊該閘電極，其中除該金屬氧化物半導體圖案之一通道區域外，該金屬氧化物半導體圖案之一平面形狀實質上與該源電極及該汲電極之形狀相同。
  2. 如請求項1之薄膜電晶體，其中該金屬氧化物包含一金屬，該金屬包含鋅(Zn)、銦(In)、錫(Sn)、鎵(Ga)、鋁(Al)及其一混合物中之至少一者。
  3. 如請求項2之薄膜電晶體，其中該金屬氧化物進一步包含一金屬，該金屬包含鈹(Be)、鎂(Mg)、鈣(Ca)、鍶(Sr)、鋇(Ba)、鐳(Ra)、鉈(Tl)、鈧(Sc)、釔(Y)、鑭(La)、錒(Ac)、鈦(Ti)、鋯(Zr)、鉿(Hf)、鈩(Rf)及其一混合物中之至少一者。
  4. 如請求項1之薄膜電晶體，進一步包含一第一絕緣層，其安置於該閘電極與該源電極及該汲電極之間。
  5. 如請求項4之薄膜電晶體，進一步包含一第二絕緣層，其安置於該閘電極上。
  6. 一種陣列基板，其包含： 一底部基板；一閘極線，其形成於該底部基板上並在一第一方向上延伸；一資料線，其與該閘極線絕緣並在跨越該第一方向之一第二方向上延伸；一薄膜電晶體，其各別地連接至該閘極線及資料線，該薄膜電晶體包含：一金屬氧化物半導體圖案，其形成於該底部基板上，該金屬氧化物半導體圖案包含一金屬氧化物；一閘電極，其連接至該閘極線並安置於該金屬氧化物半導體圖案上；以及一源電極以及一汲電極，該源電極連接至該資料線，且該汲電極與該源電極分離，該源電極及該汲電極形成於與該金屬氧化物半導體圖案及該閘電極不同之一層中，該源電極及該汲電極彼此間隔開並部分重疊該閘電極，其中除該金屬氧化物半導體圖案之一通道區域外，該金屬氧化物半導體圖案之一平面形狀實質上與該源電極及該汲電極之形狀相同；及一像素電極，其安置於一像素部分中且連接至該汲電極。
  7. 如請求項6之陣列基板，其中該金屬氧化物包含一金屬，該金屬包含鋅(Zn)、銦(In)、錫(Sn)、鎵(Ga)、鋁(Al)及其一混合物中之至少一者。
  8. 如請求項7之陣列基板，其中該金屬氧化物進一步包含 一金屬，該金屬包含鈹(Be)、鎂(Mg)、鈣(Ca)、鍶(Sr)、鋇(Ba)、鐳(Ra)、鉈(Tl)、鈧(Sc)、釔(Y)、鑭(La)、錒(Ac)、鈦(Ti)、鋯(Zr)、鉿(Hf)、鈩(Rf)及其一混合物中之至少一者。
  9. 如請求項6之陣列基板，進一步包含：一第一絕緣層，其安置於該閘電極與該源電極及該汲電極之間，且安置於該底部基板與該像素部分之該像素電極之間。
  10. 如請求項9之陣列基板，進一步包含：一第二絕緣層，其覆蓋該閘電極，且安置於該第一絕緣層與該像素部分之該像素電極之間。
  11. 如請求項10之陣列基板，進一步包含：一有機層，其覆蓋該閘電極上之該第二絕緣層，且安置於該第二絕緣層與該像素部分之該像素電極之間。
  12. 如請求項11之陣列基板，進一步包含：一彩色濾光片，其安置於該第二絕緣層與該像素部分之該有機層之間，提供色彩且與該底部基板接觸。
  13. 如請求項10之陣列基板，進一步包含：一彩色濾光片，其安置於該第二絕緣層與該像素部分之該像素電極之間，提供色彩且與該底部基板接觸。
  14. 如請求項13之陣列基板，進一步包含：一封蓋層，其安置於該彩色濾光片與該像素電極之間，覆蓋該彩色濾光片。
  15. 如請求項13之陣列基板，進一步包含： 一行間隔物，其形成於該閘電極上之該封蓋層上，保持該陣列基板與一與該陣列基板間隔開之相對基板之間之一單元間隙。
  16. 如請求項10之陣列基板，進一步包含一彩色濾光片，該彩色濾光片安置於該底部基板與該第一絕緣層之間，提供色彩。
  17. 如請求項10之陣列基板，進一步包含：一塗飾層，其安置於該彩色濾光片與該第一絕緣層之間，覆蓋該彩色濾光片。
  18. 一種製造一陣列基板之方法，其包含：於一底部基板上形成一金屬氧化物半導體層；圖案化該金屬氧化物半導體層，以形成一金屬氧化物半導體圖案，該金屬氧化物半導體圖案包含一金屬氧化物；形成一源電極以及與該源電極分開的一汲電極，該源電極及該汲電極形成於與該金屬氧化物半導體圖案及一閘電極不同之一層中，該源電極及該汲電極彼此間隔開並部分重疊於該閘電極，其中除該金屬氧化物半導體圖案之一通道區域外，該金屬氧化物半導體圖案之一平面形狀實質上與該源電極及該汲電極之形狀相同；形成安置於該金屬氧化物半導體圖案之該閘電極；及在該底部基板之一像素部分中形成一像素電極，以使得該像素電極連接至該汲電極，其中該閘電極連接至形成於該底部基板上之一閘極線 並在一第一方向上延伸，且該源電極連接至與該閘極線絕緣之一資料線並在跨越該第一方向之一第二方向上延伸。
  19. 如請求項18之方法，進一步包含：在上面形成有一源極金屬層之該底部基板上形成一光阻圖案，該光阻圖案包含一形成於一源極區域及一汲極區域中之第一厚度部分及一形成於一通道區域中之第二厚度部分，其中該第一厚度部分之一第一厚度厚於該第二厚度部分之一第二厚度。
  20. 如請求項19之方法，進一步包含藉由使用該光阻圖案蝕刻該源極金屬層及該金屬氧化物半導體層以形成該金屬氧化物半導體圖案及該金屬氧化物半導體圖案上之一源極餘留圖案，及蝕刻該源極餘留圖案以形成該源電極及該汲電極，而形成該源電極及該汲電極。
  21. 如請求項20之方法，進一步包含藉由移除該光阻圖案之該第二厚度部分以使得對應於該源極區域及該汲極區域之該光阻圖案之部分保留，及藉由使用該光阻圖案之該等部分蝕刻該通道區域之該源極餘留圖案，而形成該源電極及該汲電極。
  22. 如請求項21之方法，進一步包含藉由使用該光阻圖案作為一遮罩，經由一第一蝕刻溶液蝕刻該源極金屬層以形成該源極餘留圖案而形成該源極餘留圖案，及藉由使用該源極餘留圖案作為一遮罩，經由一第二蝕刻溶液蝕刻該金屬氧化物半導體層以形成該金屬氧化物半導體圖 案。
  23. 如請求項22之方法，其中該源極金屬層包含銅(Cu)。
  24. 如請求項23之方法，其中該第一蝕刻溶液包含過氧化氫(H2 O2 )。
  25. 如請求項24之方法，其中該第二蝕刻溶液包含硝酸(HNO3 )、硫酸(H2 SO4 )、氫氯酸(HCl)及乙酸(CH3 COOH)。
  26. 如請求項24之方法，其中該第二蝕刻溶液進一步包含氫氟酸(HF-d(H2 O)，0<d<1)。
  27. 如請求項18之方法，進一步包含：在上面形成有該源電極及汲電極之該底部基板上形成一第一絕緣層；及在上面形成有該閘電極之該底部基板上形成一第二絕緣層。
TW097122299A 2007-06-14 2008-06-13 薄膜電晶體，具有該薄膜電晶體的陣列基板，以及用於製造該陣列基板的方法 TWI482285B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070058353A KR101376073B1 (ko) 2007-06-14 2007-06-14 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
TW200913278A TW200913278A (en) 2009-03-16
TWI482285B true TWI482285B (zh) 2015-04-21

Family

ID=40131471

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097122299A TWI482285B (zh) 2007-06-14 2008-06-13 薄膜電晶體，具有該薄膜電晶體的陣列基板，以及用於製造該陣列基板的方法

Country Status (4)

Country Link
US (2) US7915650B2 (zh)
KR (1) KR101376073B1 (zh)
CN (1) CN101359693B (zh)
TW (1) TWI482285B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090146264A1 (en) * 2007-11-30 2009-06-11 Applied Materials, Inc. Thin film transistor on soda lime glass with barrier layer
KR100963003B1 (ko) * 2008-02-05 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101534012B1 (ko) * 2008-05-09 2015-07-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 그 제조 방법 및 액정 표시 장치
KR101468594B1 (ko) * 2008-07-31 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
KR101518318B1 (ko) 2008-12-10 2015-05-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101552975B1 (ko) * 2009-01-09 2015-09-15 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
KR101672072B1 (ko) 2009-09-04 2016-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN110824800B (zh) * 2009-10-16 2022-07-26 株式会社半导体能源研究所 显示设备
JP5730529B2 (ja) 2009-10-21 2015-06-10 株式会社半導体エネルギー研究所 半導体装置
KR102377866B1 (ko) * 2009-10-21 2022-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
CN102612741B (zh) * 2009-11-06 2014-11-12 株式会社半导体能源研究所 半导体装置
KR101844972B1 (ko) 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011065244A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102111309B1 (ko) * 2009-12-25 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR102356530B1 (ko) 2009-12-28 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
KR101074813B1 (ko) * 2010-01-07 2011-10-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20200088506A (ko) 2010-01-24 2020-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101117737B1 (ko) * 2010-03-02 2012-02-24 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20110133251A (ko) 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8779433B2 (en) * 2010-06-04 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101845480B1 (ko) * 2010-06-25 2018-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI419317B (zh) * 2010-08-09 2013-12-11 Memsor Corp 感光結構之製造方法
US8530273B2 (en) 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
CN103222037B (zh) * 2010-11-17 2014-10-29 夏普株式会社 薄膜晶体管基板、具有它的显示装置和薄膜晶体管基板的制造方法
CN103608925B (zh) * 2011-07-13 2017-06-13 应用材料公司 制造薄膜晶体管器件的方法
US8847220B2 (en) * 2011-07-15 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102956550B (zh) * 2011-08-18 2015-03-25 元太科技工业股份有限公司 制造主动阵列基板的方法与主动阵列基板
CN102709234B (zh) * 2011-08-19 2016-02-17 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法和电子器件
KR101891650B1 (ko) * 2011-09-22 2018-08-27 삼성디스플레이 주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터, 및 박막 트랜지스터 표시판
CN102651422A (zh) * 2011-10-10 2012-08-29 京东方科技集团股份有限公司 短波长光探测器及其制造方法
KR20130049620A (ko) * 2011-11-04 2013-05-14 삼성디스플레이 주식회사 표시 장치
CN103903988B (zh) * 2012-12-26 2017-03-08 王良源 氧化物半导体制造方法
JP6044337B2 (ja) * 2012-12-28 2016-12-14 三菱瓦斯化学株式会社 インジウムとガリウムおよび酸素、またはインジウムとガリウムと亜鉛および酸素からなる酸化物のエッチング液およびエッチング方法
KR20140094217A (ko) * 2013-01-21 2014-07-30 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR102110226B1 (ko) * 2013-09-11 2020-05-14 삼성디스플레이 주식회사 표시패널 및 그 제조방법
CN103545378B (zh) * 2013-11-05 2016-09-07 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置
KR102169013B1 (ko) 2013-12-17 2020-10-23 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
CN103730414B (zh) * 2013-12-31 2016-02-24 深圳市华星光电技术有限公司 薄膜晶体管基板的制造方法
JP6350008B2 (ja) * 2014-06-20 2018-07-04 三菱瓦斯化学株式会社 少なくともインジウム、ガリウム、亜鉛およびシリコンを含む酸化物のエッチング液およびエッチング方法
CN105845737B (zh) * 2016-05-17 2019-07-02 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示装置
CN109557733B (zh) * 2018-12-28 2022-04-12 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
CN116469893B (zh) 2023-03-14 2024-09-13 滁州惠科光电科技有限公司 阵列基板及其制备方法和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060231858A1 (en) * 2005-04-15 2006-10-19 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
US20030052272A1 (en) * 2000-01-17 2003-03-20 Norihiro Kiuchi Liquid concentration detecting method and apparatus
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4522660B2 (ja) * 2003-03-14 2010-08-11 シャープ株式会社 薄膜トランジスタ基板の製造方法
KR100560398B1 (ko) * 2003-10-30 2006-03-14 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판의 제조방법
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
KR100968339B1 (ko) 2004-06-30 2010-07-08 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP4817946B2 (ja) * 2005-04-15 2011-11-16 株式会社半導体エネルギー研究所 表示装置の作製方法
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
KR101141534B1 (ko) * 2005-06-29 2012-05-04 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20070019377A (ko) 2005-08-12 2007-02-15 삼성전자주식회사 디스플레이 장치와 디스플레이 장치의 제조방법
KR100786498B1 (ko) 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
US8679587B2 (en) * 2005-11-29 2014-03-25 State of Oregon acting by and through the State Board of Higher Education action on Behalf of Oregon State University Solution deposition of inorganic materials and electronic devices made comprising the inorganic materials
CN101336485B (zh) * 2005-12-02 2012-09-26 出光兴产株式会社 Tft基板及tft基板的制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060231858A1 (en) * 2005-04-15 2006-10-19 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device

Also Published As

Publication number Publication date
CN101359693B (zh) 2013-08-28
US20110140103A1 (en) 2011-06-16
US20080308826A1 (en) 2008-12-18
US7915650B2 (en) 2011-03-29
KR20080110059A (ko) 2008-12-18
CN101359693A (zh) 2009-02-04
TW200913278A (en) 2009-03-16
US8946005B2 (en) 2015-02-03
KR101376073B1 (ko) 2014-03-21

Similar Documents

Publication Publication Date Title
TWI482285B (zh) 薄膜電晶體，具有該薄膜電晶體的陣列基板，以及用於製造該陣列基板的方法
US8110830B2 (en) Thin film transistor array substrate and method of manufacturing the same
KR101392276B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101425064B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101637636B1 (ko) 액티브 매트릭스 기판 및 그 제조방법, 그리고 표시패널
US20170077246A1 (en) Thin film transistor panel having an etch stopper on semiconductor
US20080258143A1 (en) Thin film transitor substrate and method of manufacturing the same
KR101658533B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
JP2012248865A (ja) アクティブマトリクス基板及びそれを備えた表示パネル
CN102263111A (zh) 阵列基板及制造该阵列基板的方法
US9696602B2 (en) Manufacturing method of liquid crystal display
WO2011086905A1 (ja) アクティブマトリクス基板及びその製造方法
KR101622733B1 (ko) 산화물 박막 트랜지스터의 제조방법
JP5275524B2 (ja) 薄膜トランジスタ基板及びそれを備えた表示装置並びに薄膜トランジスタ基板の製造方法
KR20110056962A (ko) 박막 트랜지스터 기판의 제조방법
US8357937B2 (en) Thin film transistor liquid crystal display device
KR101141534B1 (ko) 액정표시장치 및 그 제조방법
TWI540737B (zh) 主動元件及其製造方法
US20080017864A1 (en) Display substrate, display device having the same and method of manufacturing the same
US9035364B2 (en) Active device and fabricating method thereof
WO2014015622A1 (zh) Tft阵列基板、制造方法及液晶显示装置
US20250393305A1 (en) Manufacturing method for array substrate, and array substrate
CN103137708B (zh) 主动元件及其制造方法
KR20080056569A (ko) 액정표시장치 및 그 제조방법