[go: up one dir, main page]

TWI482250B - 中介片、其製造方法、及堆疊式封裝裝置 - Google Patents

中介片、其製造方法、及堆疊式封裝裝置 Download PDF

Info

Publication number
TWI482250B
TWI482250B TW101144266A TW101144266A TWI482250B TW I482250 B TWI482250 B TW I482250B TW 101144266 A TW101144266 A TW 101144266A TW 101144266 A TW101144266 A TW 101144266A TW I482250 B TWI482250 B TW I482250B
Authority
TW
Taiwan
Prior art keywords
stud
pad structure
contact pad
interposer
tin
Prior art date
Application number
TW101144266A
Other languages
English (en)
Other versions
TW201344866A (zh
Inventor
余振華
李明機
蔡豪益
吳凱強
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201344866A publication Critical patent/TW201344866A/zh
Application granted granted Critical
Publication of TWI482250B publication Critical patent/TWI482250B/zh

Links

Classifications

    • H10W90/701
    • H10W70/093
    • H10W90/00
    • H10W70/60
    • H10W70/635
    • H10W70/69
    • H10W72/01225
    • H10W72/0198
    • H10W72/072
    • H10W72/222
    • H10W72/224
    • H10W72/234
    • H10W72/241
    • H10W72/865
    • H10W72/884
    • H10W74/00
    • H10W74/012
    • H10W74/15
    • H10W90/26
    • H10W90/722
    • H10W90/724
    • H10W90/732
    • H10W90/734
    • H10W90/754

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)

Description

中介片、其製造方法、及堆疊式封裝裝置
本發明係有關於一種中介片。特別係有關一種使用柱釘(stud)的低側形(low profile)中介片。
隨著電子產品縮小的需求增加,電子產業的製造商以及相關人士不斷尋找縮小電子產品中的積體電路尺寸的方法。因此,現已開發出並使用三維(three-dimensional)型積體電路封裝技術。
所開發出的一種封裝技術為堆疊式封裝(Package-on-Package,PoP)技術。如其名,PoP係一種半導體封裝的創新,其包含堆疊一個封裝體於另一個封裝體之上。一個PoP裝置可垂直地結合分離的記憶體與邏輯球格陣列(ball grid array,BGA)封裝體。在PoP封裝體的設計中,頂封裝體可透過周邊焊球/錫內連接至底封裝體。
另一種開發出的封裝技術為扇入堆疊式封裝(Fan-in Package-on-Package,FiPoP)。一個FiPoP裝置可包含複數個邏輯、類比及記憶體裝置於底封裝體中。藉由使用中央球格陣列圖案於頂封裝體上,FiPoP裝置結構容許更小的頂封裝體(例如,記憶體封裝)被固定至底封裝體。
一種中介片,包括:一基底,具有一接觸墊結構;一柱釘,可操作的連結至接觸墊結構;以及一焊球/錫,置於 接觸墊結構之上且環繞著柱釘。
一種堆疊式封裝裝置,包括:一中介片,具有一第一側,相反於一第二側、一第一柱釘,設置於一焊球/錫內,焊球/錫位於該第一側上的一第一接觸墊結構上、及一第二柱釘,固定於第二側上的的一第二接觸墊結構上;以及一頂封裝體,利用第一柱釘與焊球/錫而固定至中介片上,第一柱釘可用以控制焊球/錫的塌陷。
一種中介片的製造方法,包括:形成一接觸墊結構於一基底之一第一側上;固定一柱釘於接觸墊結構上;形成一焊球/錫,圍繞著至少一部份的柱釘。
以下說明本發明實施例之製作與使用。然而,可輕易了解本發明實施例提供許多合適的發明概念而可實施於廣泛的各種特定背景。所揭示的特定實施例僅用於說明以特定方法製作及使用本發明,並非用以侷限本發明的範圍。
本發明以較佳的實施例作詳述,特別係針對堆疊式封裝(Package-on-Package,PoP)半導體裝置。然而,本發明的概念也可應用於其他半導體結構或電路。
第1圖繪示出一實施例中低側形中介片12的PoP裝置10。以下將詳細的解釋,相較於其他習知的PoP裝置,當使用中介片12時,中介片12提供PoP裝置10一較小的垂直剖面。除此之外,相較於其他裝置,例如傳統的PoP裝置,中介片12可能也提供PoP裝置10一較佳的散熱能力。
如第1圖所示,在一實施例中,PoP裝置10的中介片 12係設置於頂封裝體14與印刷電路板(printed circuit board)16之間。一實施例中,頂封裝體14包括一對堆疊且以打線接合的記憶體晶片18。然而,其他實施例中,頂封裝體14可包括更多或更少的記憶體晶片18。此外,記憶體晶片18可使用打線接合以外的方式互相電性連接(或與其他PoP裝置中電路系統電性連接)。頂封裝體14可包括記憶體晶片18之外的或替代的其他電子裝置。一實施例中,每一個頂封裝體14與印刷電路板16透過位於頂封裝體及印刷電路板之上的接點結構20作電性連接。
一般而言,PoP裝置10的中介片12包括一基底22,一或多個接觸墊結構24以及一或多個柱釘26。在一實施例中,中介片12之基底22支撐著晶片28(例如,邏輯積體電路、類比電路等)。可使用如晶片堆疊晶圓(chip-on-wafer,CoW)的覆晶接合製程將邏輯晶片28固定至基底22。在此實施例中,中介片12可被視為PoP裝置10中的底封裝。
基底22可由矽、玻璃、上述之組合或其他合適的基底材料或組合材料所組成。在一實施例中,使用一矽基底22,因為矽基底的導熱率約為110 W/(m-k),遠高於有機基底23 W/(m-k)的導熱率。
儘管圖中未顯示,基底22可包括各種金屬化層及/或結構,藉以提供設置於中介片12頂部的接觸墊結構24與設置於中介片12底部的接觸墊結構24之間的電性連接。一實施例中,基底22具有高度30,高度30約為50~100 μm,小於其他習知基底的約400 μm的高度。
仍參照第1圖,通常中介片12的接觸墊結構24係由 基底22所支撐著。一實施例中,接觸墊結構24固定或內埋(embedded)於基底22之頂部32。另一實施例中,接觸墊結構24固定或內埋於基底22之底部34。又另一實施例中,基底22之頂部及底部中皆形成接觸墊結構24。換句話說,接觸墊結構24可置於中介片12的兩個相反面。
現在,請參照第2a~2d圖,詳細的繪示出在基底22中或之上製造接觸墊結構24的實施例。第2a圖中,繪示出單實心(single solid,SS)墊結構36。SS墊結構36包括一金屬墊38置於頂金屬40之上層或由頂金屬40之上層支撐SS金屬墊38。金屬墊38可由,例如鋁、銅或其他適合的金屬所形成。如圖所示,頂金屬40之上層通常係連續的或不間斷的位於金屬墊38下方。在一實施例中,金屬墊38與頂金屬40之上層各自具有相同或相似的水平長度。
如圖中所示,在金屬墊38周圍部份與頂金屬40之上層之間設置第一鈍化保護層42。此外,在第一鈍化保護層42之上設置第二鈍化保護層44。第一與第二鈍化保護層42、44其中之一或兩者皆可由鈍化氧化物(passivating oxide)、氮化矽、氮氧化矽(SiNOx)、氧化矽(SiOx)或其他適合的鈍化保護材料所組成。
仍參照第2a圖,頂金屬46具有一或多個底層置於頂金屬46之上層下方。不像頂金屬40之上層係直接與金屬墊38接合並位於金屬墊38之下,第2a圖中的頂金屬46之下層為不連續的。事實上,頂金屬46之下層通常係以部份的基底22彼此隔開且與頂金屬隔開。
第2b圖中,繪示出雙實心(double solid,DS)墊結構 48。如同第2a圖中的SS墊結構36,DS墊結構48包括金屬墊38及第一與第二鈍化保護層42、44。然後,DS墊結構48也包括頂金屬50之第二上層,其也係連續的或不間斷的位於頂金屬40之第一層下方。如圖所示,頂金屬50之第二上層藉由垂直設置金屬內連線52與頂金屬40之上層隔開。
第2c圖中,繪示出凸鋁墊(raised aluminum pad,RAP)SS墊結構54。值得注意的是,RAP SS墊結構不限於鋁墊材質,可為其他合適的材料所組成。RAP SS墊結構54與第2a圖中的SS墊結構36相似。然而,RAP SS墊結構54中的第一鈍化保護層42係置於金屬墊38的中間部份與頂金屬40的上層之間。第2d圖中,繪示出RAP DS墊結構56。RAP DS結構墊56與第2c圖中的RAP SS墊結構54相似。然而,RAP DS墊結構56也如同第2b圖中的DS墊結構48,包括第二頂金屬層50。
一實施例中,可提供表面電鍍58至金屬墊38。例如,無電鍍鎳化金(Electroless Nickel Immersion Gold,ENIG)、無電鍍鎳鈀化金(Electroless Nickel Electroless Palladium Immersion Gold,ENEPIG)、浸鍍錫(Immersion Tin,IT)、浸鍍銀(Immersion Silver,IS)及上述相似物可鍍於金屬墊38。一實施例中,金屬墊38無任何表面電鍍58。再者,一實施例中,可使用凸塊下金屬層(under bump metallization,UBM)製程製造於中介片12之基底22之中或之上的接觸墊結構24。此外,當放置柱釘26於中介片12之上時,中介片12之接觸墊結構24可作為應力屏障。
第3圖更詳細地繪示出中介片12之柱釘26。在一實施例中,柱釘26係由銅或其他合適金屬所形成。如第3圖所示,一對柱釘26置於並電性連接至接觸墊結構24上方,接觸墊結構24是由鋁墊或凸塊下金屬層所形成。柱釘26牢固地設置在接觸墊結構24上方適當的位置,來自於球格陣列(ball grid array,BGA)的焊球/錫60圍繞著柱釘26形成。一實施例中,焊球/錫60完全包覆著柱釘26露出的部份或表面。另一實施例中,焊球/錫60僅環繞著一部份的柱釘26。
如第3圖所示,使用柱釘26與焊球/錫60,使中介片12電性連接至頂封裝體14。如第1圖所示,當使用了柱釘26與焊球/錫60,PoP間距(standoff)64大約為200 μm,其小於其他應用晶片的PoP間距250 μm。此外,柱釘26與中介片12的使用也降低穿透PoP裝置10的壓降(voltage drop)。這是因為,例如,穿過中介片12與連接至電路板16的柱釘26的路徑相較於穿過傳統基底與球格陣列的路徑較短。
仍參照第1圖,一實施例中,中介片12可包括柱釘26於相對面。因此,也可使用柱釘26將中介片電性連接至電路板16。當柱釘26伴隨著焊球/錫60連接至電路板16上時,針型陣列間距66約為100 μm,小於其他應用晶片之球格陣列間距200 μm的高度。
因此,當柱釘26與低側形中介片12運用於PoP裝置10時,PoP裝置10的總垂直剖面相對於其他應用晶片之總垂直剖面減少約450 μm(即PoP裝置10之PoP間距200 μm 相對於其他應用晶片之PoP間距250 μm,PoP裝置10之中介片高度100 μm相對於其他應用晶片之中介片高度400 μm,以及PoP裝置10之球格陣列間距100 μm相對於其他裝置之球格陣列間距200 μm)。換句話說,PoP裝置10之中介片12具有約400 μm的z剖面,而其他應用晶片之相同結構具有約850 μm的z剖面。
除了上述之外,中介片12之柱釘26容許更好且更準確控制的最小PoP間距高度64及/或最小球格陣列間距高度66。甚至可使用柱釘26以控制焊球/錫60之塌陷(collapse)。此外,藉由控制焊球/錫60的塌陷,在晶片28之上表面與頂封裝體14之底表面之間形成間隙,PoP裝置10可提供更好的散熱能力。柱釘26還提供焊球/錫60較佳的應力分佈。
現在參照第4圖,繪示出第3圖的柱釘26與接觸墊結構,在第3圖的焊球/錫60圍繞著柱釘26形成之前的上視圖。如圖中所示,柱釘26之周長68約為50 μm。此外,當使用鋁墊或鋁墊加UBM形成接觸墊結構24時,接觸墊結構24之周長70約為240 μm或更小。
如第5圖所示,數個柱釘26可垂直堆疊在一起。第5圖中,堆疊了兩個柱釘26。一實施例中,堆疊了三個柱釘26。第1~5圖中的柱釘26可具有垂直高度,垂直高度小於或等於球格陣列62或焊連線中的焊球/錫60(第3圖)之垂直高度。一實施例中,柱釘26之垂直高度也可超過焊球/錫60或焊連線之垂直高度。
請參照第6a~6h圖全體,連續繪示出在中介片12之上 形成柱釘26的製程72。第6a圖中,線接合器74使用瓷嘴(capillary)以推進部份的線。電子點火(Electrical Flame-off,EFO)杖提供EFO電子火花,如第6b圖所示,EFO電子火花可在瓷嘴的底端產生無空氣球(Free-Air Ball,FAB)。在此之後,如第6c圖所示,將線接合器74朝接觸墊結構24降下,直到FAB如第6d圖中所示地與接觸墊結構24接觸。接著,施加一向下力、超音波震盪、及熱,如第6e圖,使FAB瓦解。當FAB充份地瓦解,如第6f圖所示,柱釘26之基部形成於接觸墊結構24上。隨著柱釘26之基部固定至接觸墊結構24上,線接合器74如第6g圖所示地向上升起,離開接觸墊結構24,而如第6h圖所示,線則被切斷而離開固定至接觸墊結構24上的柱釘26。製程72進行至此階段,柱釘形成製程已大致上完成。
請參照第7a~7g圖全體,連續及概要性地繪示出形成PoP裝置(在中介片12與電路板16之間無柱釘26)之方法76的一實施例。請參照第7a~7b圖,使用例如第6圖所繪示的製程,接合一或多個柱釘26至接觸墊結構24。隨著柱釘接合至適當的地方,使用覆晶及底膠填充(underfilling)製程固定晶片28至中介片12以產生,例如,第7c圖中的數個底封裝體。之後,第7d圖中,進行單粒化(singulation)以將上述數個底封裝體彼此分割。當分割後,進行如第7e圖所示的取放(pick and place)程序以進行良品封裝測試(known good packages,KGP),然後第7f圖中所示的堆疊式封裝製程將頂封裝體14安裝至中介片12(例如,底封裝體)上,形成PoP裝置10。最後,可使用球格陣列將PoP裝置 10固定至電路板16,如第7g圖所示。
請參照第8a~8j圖全體,連續及概要性地繪示出形成PoP裝置之方法80的另一實施例。方法80中的許多製程/程序相似或相同於第7a~7g圖中的方法76所建立的製程/程序。因此,將不重複這些製程/程序的詳細敘述。然而,不同於第7a~7g圖中的方法76,在方法80中,柱釘26被用於中介片12與電路板16之間。
請參照第8a~8b圖,使用如第6圖所繪示的製程接合一或多個柱釘26至接觸墊結構24。如第8c圖所示,進行膠帶黏片製程。第8d圖中,翻轉組件且將玻璃載體從中介片12上移除。接著,如第8e圖所示,使用例如第6圖所繪示的製程將一或多個柱釘26接合至中介片12之正面的接觸墊結構24。
隨著柱釘26在適當的地方,使用覆晶及底膠填充(underfilling)製程固定晶片28至中介片12以產生,例如,第8f圖中的數個底封裝體。之後,第8g圖中,進行單粒化(singulation)以將上述數個底封裝體彼此分割。當分割後,進行如第8h圖所示的取放(pick and place)程序以進行良品封裝測試(known good packages,KGP),然後第8i圖中所示的堆疊式封裝製程將頂封裝體14安裝至中介片12(例如,底封裝體)上,形成PoP裝置10。最後,可將PoP裝置10固定至電路板16,如第8j圖所示。
以上概略說明了本發明數個實施例的特徵,使所屬技術領域中具有通常知識者對於後續本發明的詳細說明可更為容易理解。任何所屬技術領域中具有通常知識者應瞭解 到本說明書可輕易作為其它結構或製程的變更或設計基礎,以進行相同於本發明實施例的目的及/或獲得相同的優點。任何所屬技術領域中具有通常知識者也可理解與上述等同的結構或製程並未脫離本發明之精神和保護範圍內,且可在不脫離本發明之精神和範圍內,當可作更動、替代與潤飾。
10‧‧‧堆疊式封裝裝置
12‧‧‧中介片
14‧‧‧頂封裝體
16‧‧‧印刷電路板
18‧‧‧記憶體晶片
20‧‧‧接點結構
22‧‧‧基底
24‧‧‧接觸墊結構
26‧‧‧柱釘
28‧‧‧邏輯晶片
30‧‧‧高度
32‧‧‧頂部
34‧‧‧底部
36‧‧‧單實心墊結構
38‧‧‧金屬墊
40、46、50‧‧‧頂金屬
42、44‧‧‧鈍化保護層
48‧‧‧雙實心墊結構
52‧‧‧金屬內連線
54‧‧‧凸鋁墊單實心墊結構
56‧‧‧凸鋁墊雙實心墊結構
58‧‧‧表面電鍍
60‧‧‧焊球/錫
64‧‧‧間距
66‧‧‧間距
第1圖繪示出一實施例中使用具有柱釘固定於接觸墊結構上的低側形中介片之PoP裝置的剖面圖;第2a~2d圖為各種用於第1圖的中介片的接觸墊結構之實施例的剖面圖;第3圖為一實施例中,第1圖中的中介片之一部份的剖面圖,在其中繪示出複數個柱釘設置於一個焊球/錫內,焊球/錫位於接觸墊結構上;第4圖為第3圖中的柱釘設置於接觸墊結構上的上視圖;第5圖為第1圖中的中介片之一部份的剖面圖,在其中繪示出由堆疊柱釘所形成的柱釘;第6a~6h圖全體繪示出用以形成第1圖中的柱釘的打線接合製程之一實施例的示意圖;第7a~7g圖全體繪示出用以形成第1圖中的PoP裝置(不含任何底部柱釘)的方法之一實施例的示意圖;以及第8a~8j圖全體繪示出用以形成第1圖中的PoP裝置(含底部柱釘)的方法之一實施例的示意圖。
10‧‧‧堆疊式封裝裝置
12‧‧‧中介片
14‧‧‧頂封裝體
16‧‧‧印刷電路板
18‧‧‧記憶體晶片
20‧‧‧接點結構
22‧‧‧基底
24‧‧‧接觸墊結構
26‧‧‧柱釘
28‧‧‧邏輯晶片
30‧‧‧高度
32‧‧‧頂部
34‧‧‧底部
60‧‧‧焊球/錫
64‧‧‧間距
66‧‧‧間距

Claims (8)

  1. 一種中介片,包括:一基底,具有一周邊區及一晶片貼合區,其中該周邊區具有一第一接觸墊結構,且該晶片貼合區具有一第二接觸墊結構;一第一柱釘及一第二柱釘,可操作的連結至該第一接觸墊結構,且該第二接觸墊結構並不具有任何柱釘;以及一焊球/錫,置於該第一接觸墊結構之上且環繞著該第一柱釘及該第二柱釘;其中當一頂封裝體固定至該基底時,該第一柱釘被配置以控制該焊球/錫的垂直塌陷。
  2. 如申請專利範圍第1項所述之中介片,其中該接觸墊結構包括一單實心墊、一雙實心墊、一單實心凸鋁墊、或一雙實心凸鋁墊。
  3. 如申請專利範圍第1項所述之中介片,其中該柱釘係由至少一個柱釘所形成。
  4. 如申請專利範圍第1項所述之中介片,其中相對於上述接觸墊結構,該基底具有一第三接觸墊結構位於該基底之相反側,該第三接觸墊結構具有一第三柱釘可操作的連結至其上。
  5. 一種堆疊式封裝裝置,包括:一中介片,具有一第一側,相反於一第二側、一第一柱釘,設置於一焊球/錫內,該焊球/錫位於該第一側上的一第一接觸墊結構上、及一第二柱釘,固定於該第二側上的的一第二接觸墊結構上,其中該第一柱釘及該第二柱釘的 高度皆不低於該焊球/錫的高度;以及一頂封裝體,利用該第一柱釘與該焊球/錫而固定至該中介片上,該第一柱釘可用以控制該焊球/錫的塌陷。
  6. 如申請專利範圍第5項所述之堆疊式封裝裝置,其中該第一接觸墊結構與該第二接觸墊結構至少其一,包括一單實心墊、一雙實心墊、一單實心凸鋁墊、或一雙實心凸鋁墊其中之一,其中該第一柱釘與該第二柱釘至少其一係由至少一個柱釘所形成。
  7. 一種中介片的製造方法,包括:形成一第一接觸墊結構及一第二接觸墊結構於一基底之一第一側上;固定一第一柱釘於該第一接觸墊結構上,且該第二接觸墊結構並不具有任何柱釘;形成一焊球/錫,圍繞著至少一部份的該第一柱釘;以及在該基底之一第二側上形成一第二柱釘,該基底之該第二側相對於該基底之該第一側;其中當一頂封裝體固定至該基底時,該第一柱釘被配置以控制該焊球/錫的垂直塌陷。
  8. 如申請專利範圍第7項所述之中介片的製造方法,其中形成該接觸墊結構包括形成一單實心墊、形成一雙實心墊、形成帶有一凸鋁墊的一單實心墊、或形成帶有一凸鋁墊的一雙實心墊其中一者。
TW101144266A 2012-04-25 2012-11-27 中介片、其製造方法、及堆疊式封裝裝置 TWI482250B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/456,038 US9165875B2 (en) 2012-04-25 2012-04-25 Low profile interposer with stud structure

Publications (2)

Publication Number Publication Date
TW201344866A TW201344866A (zh) 2013-11-01
TWI482250B true TWI482250B (zh) 2015-04-21

Family

ID=49476567

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101144266A TWI482250B (zh) 2012-04-25 2012-11-27 中介片、其製造方法、及堆疊式封裝裝置

Country Status (2)

Country Link
US (1) US9165875B2 (zh)
TW (1) TWI482250B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263412B2 (en) 2012-03-09 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and packaged semiconductor devices
US20130234317A1 (en) * 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Packaged Semiconductor Devices
JP2017503360A (ja) * 2014-12-15 2017-01-26 インテル コーポレイション オポッサム・ダイ型パッケージ・オン・パッケージ装置
KR20170034597A (ko) 2015-09-21 2017-03-29 에스케이하이닉스 주식회사 복수의 칩들이 내장된 반도체 패키지
CN107592942B (zh) * 2016-05-06 2021-01-12 华为技术有限公司 具有焊球的封装结构及封装结构的制造方法
TWI612638B (zh) * 2017-01-25 2018-01-21 Siliconware Precision Industries Co., Ltd. 電子封裝件及其製法
US12230562B2 (en) * 2021-04-07 2025-02-18 Mediatek Inc. Three-dimensional pad structure and interconnection structure for electronic devices
CN113130336A (zh) * 2021-04-16 2021-07-16 中国电子科技集团公司第二十四研究所 一种基板预植Au凸点的倒装焊工艺方法
US11916004B2 (en) * 2021-09-03 2024-02-27 Advanced Semiconductor Engineering, Inc. Electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060113681A1 (en) * 2003-01-10 2006-06-01 Jeong Se-Young Reinforced solder bump structure and method for forming a reinforced solder bump
US20090085185A1 (en) * 2007-10-01 2009-04-02 Samsung Electronics Co., Ltd. Stack-type semiconductor package, method of forming the same and electronic system including the same
US8034660B2 (en) * 2009-07-24 2011-10-11 Texas Instruments Incorporated PoP precursor with interposer for top package bond pad pitch compensation
WO2012040274A1 (en) * 2010-09-24 2012-03-29 Advanced Micro Devices, Inc. Semiconductor chip with reinforcing through-silicon-vias

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030042587A1 (en) * 2001-08-31 2003-03-06 Tsung-Jen Lee IC packaging and manufacturing methods
US7053477B2 (en) * 2002-10-08 2006-05-30 Chippac, Inc. Semiconductor multi-package module having inverted bump chip carrier second package
US20050236684A1 (en) * 2004-04-27 2005-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor packaging structure and method
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US20070200234A1 (en) * 2006-02-28 2007-08-30 Texas Instruments Incorporated Flip-Chip Device Having Underfill in Controlled Gap
TWI473553B (zh) * 2008-07-03 2015-02-11 日月光半導體製造股份有限公司 晶片封裝結構
JP5378130B2 (ja) * 2009-09-25 2013-12-25 株式会社東芝 半導体発光装置
US8766439B2 (en) * 2009-12-10 2014-07-01 International Business Machines Corporation Integrated circuit chip with pyramid or cone-shaped conductive pads for flexible C4 connections and a method of forming the integrated circuit chip
US9230932B2 (en) * 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
US9515036B2 (en) * 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060113681A1 (en) * 2003-01-10 2006-06-01 Jeong Se-Young Reinforced solder bump structure and method for forming a reinforced solder bump
US20090085185A1 (en) * 2007-10-01 2009-04-02 Samsung Electronics Co., Ltd. Stack-type semiconductor package, method of forming the same and electronic system including the same
US8034660B2 (en) * 2009-07-24 2011-10-11 Texas Instruments Incorporated PoP precursor with interposer for top package bond pad pitch compensation
WO2012040274A1 (en) * 2010-09-24 2012-03-29 Advanced Micro Devices, Inc. Semiconductor chip with reinforcing through-silicon-vias

Also Published As

Publication number Publication date
TW201344866A (zh) 2013-11-01
US20130285237A1 (en) 2013-10-31
US9165875B2 (en) 2015-10-20

Similar Documents

Publication Publication Date Title
TWI482250B (zh) 中介片、其製造方法、及堆疊式封裝裝置
US10930605B2 (en) Contact pad for semiconductor device
US11424194B2 (en) Three dimensional integrated circuit (3DIC) with support structures
USRE49045E1 (en) Package on package devices and methods of packaging semiconductor dies
KR101478875B1 (ko) 반도체 다이를 패키징하는 패키지 온 패키지 장치 및 방법
TWI442524B (zh) 覆晶封裝以及半導體晶片
CN102903689B (zh) 新凸块结构
TWI529886B (zh) 封裝體、裝置的封裝方法以及封裝層疊裝置
TWI588965B (zh) 層疊封裝元件及其製造方法
TWI497668B (zh) 半導體封裝件及其製法
TWI569390B (zh) 電子封裝件及其製法
US20090174069A1 (en) I/o pad structure for enhancing solder joint reliability in integrated circuit devices
TW201802963A (zh) 封裝結構
TW201403801A (zh) 半導體裝置及其製造方法
TWM455256U (zh) 封裝結構
US20170229386A1 (en) Substrate structure
JP6018672B1 (ja) 半導体装置とその製造方法
US11177218B2 (en) Package including metallic bolstering pattern and manufacturing method of the package
KR20130118635A (ko) 반도체 디바이스 및 그 제조 방법
CN104392979A (zh) 芯片堆叠封装结构
TWI845940B (zh) 電子封裝件及其電子結構
TWI612632B (zh) 封裝結構、晶片結構及其製法
CN111244056A (zh) 具有高支护外围焊料凸块的晶片级封装器件
KR20120030769A (ko) 반도체 디바이스 및 그 제조 방법
TW201021178A (en) Multi-chip package having bumps with non-equal heights