[go: up one dir, main page]

TWI481011B - 具驅動器的數據胞及其製造方法與操作方法 - Google Patents

具驅動器的數據胞及其製造方法與操作方法 Download PDF

Info

Publication number
TWI481011B
TWI481011B TW098109791A TW98109791A TWI481011B TW I481011 B TWI481011 B TW I481011B TW 098109791 A TW098109791 A TW 098109791A TW 98109791 A TW98109791 A TW 98109791A TW I481011 B TWI481011 B TW I481011B
Authority
TW
Taiwan
Prior art keywords
gate
transistor
row
data
semiconductor fin
Prior art date
Application number
TW098109791A
Other languages
English (en)
Other versions
TW200952157A (en
Inventor
Werner Juengling
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW200952157A publication Critical patent/TW200952157A/zh
Application granted granted Critical
Publication of TWI481011B publication Critical patent/TWI481011B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

具驅動器的數據胞及其製造方法與操作方法
本發明之實施例大體而言係關於電子裝置，且更具體言之，在某些實施例中，係關於具有具驅動器之數據胞的電子裝置。
許多類型之電子裝置具有複數個數據胞。通常，該等數據胞各自包括一數據元件(例如，記憶體元件、成像元件，或經組態以輸出數據之其他裝置(諸如，各類感測器))及(在一些例子中)一存取裝置(諸如，電晶體或二極體)。大體上，存取裝置控制對數據元件之存取，且數據元件輸出指示所儲存或所感測之數據的信號。
在一些電子裝置中，來自該等數據元件之信號過弱而不能被可靠地感測到。通常，將該等數據元件製造成相對小以增加電子裝置之功能性及降低其成本。但是，此實踐之一結果為一些數據元件輸出相對弱(例如，低強度)之信號。結果，可難以使用該等信號來達成有用之目的，諸如指示由數據元件儲存或發送之數位值(例如，0、1、00、01等)或類比值。
本發明包括具驅動器之數據胞及製造及操作具有驅動器之數據胞的方法。在一實施中，一裝置包括一具有一第一閘極之第一半導體鰭狀物。一第二半導體鰭狀物經收納而相鄰於該第一半導體鰭狀物且具有一第二閘極。一第三閘極在該第一半導體鰭狀物與該第二半導體鰭狀物之間延伸。該第三閘極不電連接至該第一閘極或該第二閘極。
在一方法實施中，在一基板內形成複數個絕緣溝槽。在該等絕緣溝槽之間形成複數個溝槽部分。形成複數個鰭狀物，其中該等溝槽部分在相鄰鰭狀物對之間延伸但不在四個以上之鰭狀物之間延伸。
在一方法實施中，藉由改變電容器之電壓來儲存數據。將該電容器電壓施加至一第一鰭狀場效電晶體之一第一閘極。至少部分根據該第一閘極之電壓來控制流經該第一鰭狀場效電晶體之電流。藉由量測該電流或由該電流產生之電壓的改變來讀取所儲存之數據。
涵蓋其他態樣及實施。
圖1說明用於形成一存取裝置及一驅動器之過程中之第一步驟。該過程可開始於提供一基板110。基板110可包括半導體材料(諸如，單晶或多晶矽、砷化鎵、磷化銦)或具有半導體性質之其他材料。另外或其他，基板110可包括一上面可構造有電子裝置之非半導體主體，例如，諸如塑膠或陶瓷加工面之主體。術語「基板」包含各個製造階段中之此等結構，包括未經處理之完整晶圓、部分處理之完整晶圓、完全處理之完整晶圓、經切割晶圓之部分，或在經封裝之電子裝置中經切割晶圓之部分。
基板110可包括一上部摻雜區域112及一下部摻雜區域114。上部摻雜區域112之深度在基板110之實質區域上可為大體上均一的，且上部摻雜區域112可與下部摻雜區域114不同地摻雜。舉例而言，上部摻雜區域112可包括n+材料，且下部摻雜區域114可包括p-材料，或反之亦然。
接下來，如由圖2所說明，可在基板110上形成若干個膜。可在上部摻雜區域112上直接形成襯墊氧化物116。襯墊氧化物116可具有小於300(例如，通常接近於80)之厚度。可在襯墊氧化物116上形成終止體(例如，層)118。終止體118可包括氮化物，且其可具有小於300(例如，通常接近於95)之厚度，但如同本文所描述之其他結構，終止體118不限於此等尺寸或材料。可在終止體118上形成犧牲體120。犧牲體120可由多晶矽製成，且其可具有在500與2,000之間(例如，通常接近於1000)之厚度。可在犧牲體120上形成下部遮罩體122。下部遮罩體122可由氧化物製成，且其可具有在500與2,000之間(例如，通常接近於1000)之厚度。最後，可在下部遮罩體122上形成上部遮罩體124。上部遮罩體124可由碳製成，且其可具有在1000與3000之間(例如，通常接近於2000)之厚度。可藉由化學氣相沈積、自旋塗佈或此項技術中已知之其他方法來形成此等材料116、118、120、122及其他材料。
接下來，如由圖3所說明，可形成行遮罩126。(術語「行」不指代基板110上的除了一方向(該方向不同於隨後介紹之列延伸之方向)的任何特定水平方向。)行遮罩126可包括一線圖案，其界定具有寬度128之遮罩區域及具有寬度130之暴露區域。寬度128與130可大體上彼此相等且各自大體上等於微影解析度極限(例如，光微影解析度極限)，被稱為「F」。行遮罩126可具有大體上等於2F之間距132。由行遮罩126形成之線可大體上為直的、大體上彼此平行，且可大體上在X方向上延伸。此等線在X方向上可大體上為連續的且大體上均一。但是，在其他實施例中，由行遮罩126形成之線可具有其他形狀，例如，其可成波浪形(例如，上下、左右或兩者皆有)，其在X方向上寬度可改變，或其可由複數個較短部分來形成。
在形成行遮罩126後，如由圖4所說明，可形成行硬式遮罩134。可藉由大體上各向異性地蝕刻(例如，用方向性電漿蝕刻)安置於未由行遮罩126覆蓋之區域下方的上部遮罩體124之部分及下部遮罩體122之部分來形成行硬式遮罩134。在一些實施例中，該蝕刻可終止於犧牲體120之上或之中。
接下來，如由圖5所說明，可移除行遮罩126，且可在行硬式遮罩134之側壁上形成行間隔片136。可藉由沈積大體上等形之膜(例如，在垂直及水平結構兩者上具有大體上均一之厚度的膜)且接著各向異性地蝕刻彼膜以將其自水平表面移除從而在基板110上留下抵靠大體上垂直之表面而安置之材料來形成行間隔片136。行間隔片136可由氧化物製成，且其可具有小於100nm(例如，小於或大體上等於36nm)之寬度138。行間隔片136可使由行硬式遮罩134暴露之區域變窄至寬度140，寬度140小於或等於F，例如，大體上等於或小於3/4F、1/2F或1/4F。
接下來，如由圖6所說明，可形成行隔離溝槽142。可藉由大體上各向異性地蝕刻行間隔片136之間的暴露區域來形成行隔離溝槽142。行隔離溝槽142可具有一對應於寬度140之寬度141(例如，大體上等於寬度140或與寬度140成比例)。行隔離溝槽142可大體上在X方向上延伸且可大體上彼此平行且大體上為直的。行隔離溝槽142之橫截面形狀在X方向上可大體上均一的。在一些實施例中，行隔離溝槽142可具有在500與5000之間(例如，大體上等於2500)之深度144。
如由圖7所說明，在形成行隔離溝槽142後，可用介電質146來部分地或完全地填充行隔離溝槽142。介電質146可由各種材料(諸如，氧化物)製成，且其可排有各種襯層膜(未圖示)，諸如氧化物襯層及氮化物襯層。在一些實施例中，在形成介電質146之前，行隔離溝槽142之底部可植入或擴散有經選擇以使在行隔離溝槽142之相對側上之結構進一步電隔離的摻雜劑。
接下來，如由圖8所說明，可平坦化基板110。平坦化基板110可包括蝕刻基板110或藉由化學機械平坦化來研磨該基板。平坦化可包括移除上部遮罩體124及下部遮罩體122兩者，且平坦化可終止於犧牲體120之上或之中。另外，可移除介電質146之上部部分。
接下來，如由圖9所說明，可部分地或完全地移除犧牲體120。移除此體120可包括藉由選擇性地蝕刻犧牲體120而未移除所暴露介電質146之實質部分的蝕刻(亦即，藉由對犧牲體120具選擇性之蝕刻)來濕式蝕刻或乾式蝕刻基板110。若一蝕刻移除一材料而未移除實質量之其他類型之材料，則將該蝕刻稱為對彼材料具「選擇性」。在移除犧牲體120後，由介電質146形成的大體上垂直之突出物148可自基板110延伸。
接下來，如由圖10所說明，可在介電質146之大體上垂直突出物148之側壁上形成第二行間隔片150。如同先前所述之行間隔片136一樣，可藉由在基板110上沈積大體上等形之膜且各向異性地蝕刻該膜直至大體上將該膜自水平表面移除為止從而在基板110上之垂直表面上留下該材料來形成第二行間隔片150。第二行間隔片150可由與介電質146相同之材料(例如，氧化物)製成，或其可由不同材料製成。第二行間隔片150可具有小於或大體上等於100nm(例如，小於或大體上等於36nm)之寬度152。間隔片150可界定在相鄰間隔片150之間的寬度154，其大體上小於或等於1F、3/4F、1/2F或1/4F。
如由圖11所說明，在形成第二群行間隔片150後，可形成行閘極溝槽152。可藉由大體上各向異性地蝕刻第二群行間隔片150之間的暴露區域來形成行閘極溝槽152。行閘極溝槽152可大體上彼此平行且平行於行隔離溝槽142，且其可大體上在X方向上延伸。行閘極溝槽152可具有小於行隔離溝槽142之深度144(圖6)且大於上部摻雜區域112之深度的深度154。
接下來，如由圖12所說明，可形成行分段遮罩156。如同所論述之其他遮罩，行分段遮罩156可為用光微影或其他圖案化方法來形成之軟式遮罩或硬式遮罩。行分段遮罩156可界定遮罩區域158及暴露區域160。遮罩區域158可大體上在Y方向上延伸，且其可大體上為直的且大體上彼此平行。但是，在其他實施例中，遮罩區域158可成波浪形、寬度改變或為分段的。遮罩區域158可具有大體上等於或小於F之寬度。暴露區域160可寬於遮罩區域158，且暴露區域160與遮罩區域158可共同大體上界定行分段遮罩156之間距161。行分段遮罩156可由光阻劑形成，或其可為(例如)硬式遮罩。可將行分段遮罩156之一部分安置於溝槽152中。
如由圖13所說明，接著可蝕刻基板110。蝕刻基板110可包括用將材料自下部摻雜區域114選擇性地移除的大體上各向異性蝕刻來蝕刻基板110。此可形成行閘極溝槽152之更深部分162。
在形成更深部分162後，如由圖14所說明，可移除行分段遮罩156，且如由圖15所說明，可部分地或實質上平坦化基板110。平坦化基板110可包括選擇性地蝕刻第二群行間隔片150及垂直突出物148，或此過程可包括用化學機械平坦化來平坦化此等結構。在其他實施例中，第二群行間隔片150及垂直突出物148之部分或所有可留在基板110上且在隨後步驟期間被移除。
接下來，如由圖16所說明，可形成行閘極介電質164。可沈積、生長或以其他方式來形成行閘極介電質164，且其可實質上或完全覆蓋上部摻雜區域112及下部摻雜區域114之暴露部分。舉例而言，行閘極介電質164可包括以下各者、由以下各者組成，或基本上由以下各者組成：各種介電材料(諸如，氧化物(例如，二氧化矽)、氮氧化物)或高介電常數材料(如二氧化鉿、二氧化鋯及二氧化鈦)。
在形成行閘極介電質164後，如由圖17所說明，在一些實施例中，可形成行閘極166。行閘極166可由導電材料(諸如，金屬或摻雜多晶矽)製成，且其可藉由在基板110上沈積該導電材料直至形成一蓋層為止且接著蝕刻該導電材料直至行閘極166凹進至上部摻雜區域112以下為止來形成。在一些實施例中，行閘極166不凹進至行閘極溝槽152之更深部分162中，使得行閘極166在X方向上在更深部分162之間大體上連續的。
接下來，如由圖18所說明，可在基板110上形成行閘極覆蓋層168。行閘極覆蓋層168可為介電材料，諸如氧化物、氮化物或其他適當材料。在一些實施例中，可藉由在基板110上沈積介電材料且接著用蝕刻或化學機械平坦化來平坦化該介電材料來形成行閘極覆蓋層168。
在形成行閘極覆蓋層168後，如由圖19所說明，可形成列遮罩170。列遮罩170可包括大體上在Y方向上延伸之複數個線。在一些實施例中，此等線大體上平行、大體上為直的，且在Y方向上具有大體上均一之寬度。但是，在其他實施例中，此等線可成波浪形、寬度改變或為分段的。列遮罩170可大體上界定遮罩區域172及暴露區域174，其共同可在X方向上以間距176來重複。間距176可大體上等於行分段遮罩156之間距161(圖12)之一半。遮罩170可在X方向上對準，使得列遮罩170之交替暴露區域172與行深溝槽152之更深部分162之邊緣178重疊(由圖20中之蝕刻後視圖更清楚地說明的配置)。遮罩區域172之寬度可大體上等於或小於F、3/4 F或1/2 F。列遮罩170可由光阻劑製成，或其可為硬式遮罩。在一些實施例中，可藉由使藉由光微影形成之結構成雙間距以形成子光微影特徵來形成列遮罩170，或可使用其他子光微影技術，諸如抗蝕劑回流過程或藉由濕式蝕刻來對硬式遮罩進行底切的抗蝕劑底切過程。(成雙間距指代在經圖案化之結構上形成側壁間隔片以使藉由經圖案化之結構界定之結構的數目加倍的過程。)
接下來，如由圖20所說明，可蝕刻基板110以形成藉由列閘極溝槽182分隔之鰭狀物列180。可藉由大體上各向異性地蝕刻由列遮罩170界定之暴露區域174來形成列閘極溝槽182。列閘極溝槽182可延伸至基板110中與行閘極溝槽152之更深部分162重疊之深度處。在一些實施例中，列閘極溝槽182不延伸至更深部分162之底部，留下列閘極166的在鰭狀物列180之間延伸的部分。
在形成列閘極溝槽182後，如由圖21所說明，可形成列閘極介電質184。可生長、沈積或以其他方式來形成列閘極介電質184，且其可包括在上文參考行閘極介電質164所 描述之介電材料中之一或多者。
在形成列閘極介電質184後，如由圖22所說明，可形成列閘極186、187、188及189。在此實施例中，可藉由側壁間隔片方法來形成列閘極186、187、188及189。可在基板110上沈積導電材料(諸如，TiN、其他適當金屬或摻雜多晶矽)之一膜，且接著對其各向異性地蝕刻以在每一鰭狀物列180之任一側上留下導電側壁間隔片186或188。列閘極186、187、188及189可與上部摻雜區域112重疊。在一些實施例中，列閘極186與187可彼此耦接且處於大體上相同之電壓下，或在其他實施例中，其可受到獨立地控制。類似地，列閘極188與189可彼此耦接，且其可受到獨立地控制。
接下來，如由圖23所說明，可在基板110上形成介電材料190。介電材料190可為氧化物、氮化物或其他適當材料，且其可使與相鄰鰭狀物列180相關聯之閘極186、187、188及189隔離。
在形成介電材料190後，如由圖24所說明，可平坦化基板110。可藉由蝕刻或化學機械平坦化來平坦化基板110。在一些實施例中，平坦化使上部摻雜區域112之頂部部分暴露以用於建立與隨後形成之數據線及數據元件之電接觸。
此過程可產生各自具有三個電晶體之胞192之陣列：一個電晶體藉由列閘極188及189控制，一個電晶體藉由一行部分閘極210控制(並未標示於圖24中)，且一個電晶體藉由列閘極186及187控 制。在下文描述此等電晶體。所產生的陣列係藉由圖24之透視圖說明，且個別胞之實例藉由圖25至圖30說明。在此實施例中每一胞之半導體部分係藉由圖25及圖26說明，且個別胞之其他態樣係藉由圖27至圖30說明。
如由圖25及圖26所描繪，每一胞192可包括藉由一共同空腔198分割的兩個鰭狀物194及196，而此共同空腔198是在鰭狀物194與196之間延伸。鰭狀物194可包括可安置於空腔198之任一側上的兩個支腳200及202，且鰭狀物196可包括亦可安置於空腔198之任一側上的兩個支腳204及206。在一些實施例中，空腔198改變支腳204與206之間的深度以形成橫跨於支腳204與206之間的升高部分208。支腳200、202、204及206可包括一由上部摻雜區域112形成之遠端部分及一由下部摻雜區域114形成之下部部分。如下文所解釋，鰭狀物194可形成具有一對堆疊電晶體之「及」(AND)閘，且鰭狀物196可形成單一電晶體。
圖27為單一胞192之實例之部分的分解圖。胞192可包括參看圖25及圖26所描述之半導體部分、一行閘極部分210，及列閘極186、187、188及189。如由圖20所說明，可在形成列閘極溝槽182期間藉由分割行閘極166以由行閘極166形成行閘極部分210。行閘極部分210可與由相同行閘極166及其他行閘極166形成之其他行閘極部分210分隔(例如，電隔離)。每一行閘極部分210可包括一內埋式部件212及兩個上升部214及216。上升部214及216可大體上垂直地且大體上成直角地自內埋式部件212延伸，且內埋式 部件212可將上升部214與216彼此電連接。上升部216可包括一端緣218，其大體上成直角地自上升部216延伸且經成形以與升高部分208重疊。在一些實施例中，上升部214及216之頂部通常不與上部摻雜區域212重疊。行閘極部分210可大體上與空腔198互補。
儘管未展示於圖27中，但胞192亦可包括上述之絕緣部件：介電質146、行閘極介電質164、列閘極介電質184及介電材料190。
圖28、圖29及圖30說明上述結構之一個用途。圖28為胞192之部分的透視圖，說明可組態胞192以形成數據胞的一個方法，且圖29為可在胞192之操作期間形成之導電通道的透視圖。圖30為可由胞192或其他胞形成之數據胞之實例的電路圖。
如由圖28及圖30所說明，胞192可連接至數據元件219、電壓源Vcc、數據線DL、讀取控制線CL READ，及寫入控制線CL WRITE。在一些實施例中，數據線可被稱為數位線，且控制線可被稱為字線。在此等圖式中，至胞192之連接以簡圖形式表示以強調可藉由各種技術來將胞192連接至其他裝置。用於形成此等連接之一方法之一實例藉由隨後圖式說明。
如由圖28所說明，數據線DL/DL2可連接至支腳202及206。電壓源可連接至支腳200，且數據元件219可連接至支腳204及行閘極部分210兩者(在圖27中可看到)。數據元件219可經由上升部216及端緣218連接至行閘極部分210。讀取控制線可連接至列閘極186及187或藉由列閘極186及187形成，且寫入控制線可連接至列閘極189或由列閘極189形成。在一些實施例中，列閘極188在胞192之以下操作中之一些或全部期間可為不使用的，或其可連接至寫入控制線。
當一電壓(例如，大於臨限電壓或小於臨限電壓之電壓，此取決於上部摻雜區域112及下部摻雜區域114之摻雜)施加至列閘極189時，胞192可形成一導電通道220，其實例由圖29說明。在一些實施例中，通道220可包括一大體上垂直之部分222及一大體上水平之部分224，例如，此等部分222及224可大體上形成一L形。(下文中，此等部分被稱作垂直部分222及水平部分224，此不暗示此等特徵或任何其他特徵必定完全垂直、水平或正交)。垂直部分222可包括在垂直部分222之上部部分中大體上不導電之凹口226。
在操作中，通道220可在支腳204與支腳206之間傳導電流。在一些實施例中，支腳204及206之遠端部分可被稱為源極及汲極。支腳204與支腳206之間的電流藉由箭頭228表示(對應於自支腳204流進通道220中之電流)，及藉由箭頭230表示(對應於經由支腳206離開通道220的電流)。在其他實施例或其他操作中，電流之方向可顛倒。當將次臨限電壓施加至列閘極189時，胞192可不建立通道220，且電流可通常不自支腳204及206之上部摻雜區域212經由下部摻雜區域214流下。因此，在一些實施例中，在支腳204與206之間流動之電流可藉由列閘極189之電壓來控制。(如本文中使用，次臨限電壓為允許電流流動之電壓且可為小於臨限電壓之電壓或大於臨限電壓之電壓，此取決於胞之組態，例如，PMOS型胞或NMOS型胞)。
在支腳200與202之間流動的電流可部分地或實質上完全地由兩個不同電壓來控制：控制讀取線CL READ之電壓及行閘極部分210(圖27)之電壓。如由圖29所說明，可藉由自列閘極186及187發出之電場來建立上部通道部分232、234、236及238。此等上部通道部分232、234、236及238中之每一者可包括一大體上垂直之部分及一大體上水平之部分，例如，其可大體上具有一L形。上部通道部分232及234可形成於支腳200中，且上部通道部分236及238可形成於支腳202中。
上部通道部分232及234可藉由下部通道240而連接至上部通道部分236及238。下部通道240可大體上正交於上部通道部分232、234、236及238的大體上水平之部分及大體上垂直之部分兩者。在一些實施例中，下部通道240大體上在X方向上延伸且大體上具有U形橫截面。可藉由自行閘極部分210(圖27)發出之電場來形成下部通道240。
在操作中，當形成上部通道部分232、234、236及238及下部通道240兩者時，電流可在支腳200與202之間流動。因此，鰭狀物194可形成一AND閘，該AND閘具有藉由列閘極186及187控制之一對上部電晶體及一藉由行閘極部分210控制之下部電晶體。電流之一實例藉由箭頭242及244說明，描繪流進上部通道部分232及234中之電流。如藉由箭頭246及248所說明，此等電流242及244可流經下部通道240且接著流出上部通道部分236及238。上部通道部分232及234可據稱藉由下部通道240而串列地連接至上部通道部分236及238。在其他實施例或其他操作中，電流之方向可顛倒。
圖30以電路簡圖形式來說明胞192(及根據本技術之其他胞)。所說明之胞192可包括數據元件219、電晶體250，及一驅動器252。數據元件219可包括各種不同類型之數據元件。舉例而言，數據元件219可包括一感測器(諸如，影像感測器，例如，電荷耦合裝置或光電二極體)或一記憶體元件。各種類型之預想記憶體元件當中有揮發性記憶體元件(諸如，動態隨機存取記憶體(DRAM))及非揮發性記憶體元件(諸如，相變記憶體元件(諸如，雙向裝置)、浮動閘極記憶體元件、鐵電記憶體元件、磁阻記憶體元件及半導體-氧化物-氮化物-氧化物-半導體(SONOS)記憶體元件)。
由圖30所說明之電晶體250可藉由圖28之鰭狀物196形成，且由圖30所說明之驅動器252可藉由圖28之鰭狀物194形成。在一些實施例中，驅動器252可包括兩個存取電晶體254及256及一放大電晶體258。如由圖28所說明，存取電晶體254及256可由鰭狀物194之支腳200及202形成，且如由圖27所說明，放大電晶體258可由鰭狀物194之相鄰於行閘極部分210之部分形成。存取電晶體254及256可被稱為讀取存取裝置，且電晶體250可被稱為寫入存取裝置。其他實施例可包括其他類型之讀取存取及寫入存取裝置，諸如二極體。
由圖30說明之胞192可輸出來自數據元件219之數據。在操作中，數據元件219可將一電壓施加至放大電晶體258之閘極，且放大電晶體258可放大此信號。放大電晶體258可經組態以在其三極管區域中操作，且其可驅動其源極與其汲極之間的電流，該電流根據來自數據元件219之電壓而變化，例如，放大電晶體258可傳導與其閘極之電壓大體上成比例之電流。為經由放大電晶體258來傳導電流，存取電晶體254及256可關閉電壓源Vcc與數據線DL之間的路徑。當在讀取控制線CL READ上確定一讀取信號時，存取電晶體254及256可進入一導電狀態，允許電流經由放大電晶體258在數據線DL與電壓源Vcc之間流動。至或自數據線DL之電流的量值可部分地或實質上完全藉由數據元件219施加至放大電晶體258之閘極的電壓來控制。因此，在一些實施例中，在數據線DL與電壓源Vcc之間流動的電流可指示自數據元件219輸出之數據值(例如，與該數據值大體上成比例)。
驅動器252之一些實施例被認為能增加數據元件219經由數據線DL傳送數據的速度及準確性。因為流進數據線DL中之電流係藉由電壓源Vcc而非數據元件219來供應，故在讀取數據時數據線DL改變電壓的速度可至少部分地與數據元件之大小或其信號解耦合。因此，供應相對小電流之相對小之數據元件219仍可快速地改變數位線DL電壓。
在一些實施例中，數據元件219可經由施加至放大電晶體258之閘極之電壓的相對小改變來傳送多個位元，例如，2、3、4、5或5個以上之數據位元。可藉由驅動器252來放大此等相對小之電壓差異且經由數據線DL來將輸出該等電壓差異。因此，可藉由用驅動器252放大信號來增加數據元件219之解析度。
在一些實施例(諸如，記憶體裝置中之彼等實施例)中，可將數據寫入至數據元件219。為寫入數據，可在寫入控制線CL WRITE上確定一信號，且此信號可接通電晶體250。當將電晶體250接通時，電流可自數據線DL流動至數據元件219，且此電流可改變數據元件219之性質，例如，所儲存之電荷或結晶度之程度。數據元件219之性質改變可用以儲存數據。
圖31至圖38說明用於將圖28之胞192連接至電容器記憶體元件之過程的實例。如由圖31所說明，可在基板110上形成數位線260。數位線260可大體上在X方向上延伸，且其可連接至胞192之支腳206及202。數據線260可大體上為直的，但在其他實施例中，其可具有其他形狀，例如，其可成波浪形、寬度改變或為分段的。在一些實施例中，數據線260可在支腳202及206上方間隔開，且其可經由通孔、接點或其他結構而連接至支腳202及206。
接下來，如由圖32所說明，可在數據線260上形成介電體262，且如由圖33所說明，可經由介電體262來打開通孔264。該等通孔264可使胞192中之每一者中之支腳200暴露。可藉由用光微影來圖案化基板110且接著大體上各向異性地蝕刻基板110以移除介電體262之暴露部分來形成通孔264。
在打開通孔264後，如由圖34所說明，可在通孔264中形成接點266，且可形成電壓源連接器268。在一些實施例中，可藉由在基板110上沈積大體上導電之材料(諸如，上述導電材料中之一或多者)及蝕刻該導電材料直至該導電材料主要留在通孔264內部中為止來形成接點266。在一些實施例中，可藉由沈積大體上導電之膜及圖案化及蝕刻該導電膜來形成電源連接器268。所說明之電壓源連接器268大體上在Y方向上延伸。在其他實施例中，其可在其他方向(例如，X方向)上延伸，或其可由導電板形成。
接下來，如由圖35所說明，可在基板110上形成另一介電體270。介電體270可由氧化物、氮化物、自旋介電質或其他適當材料製成。
在形成介電體270後，如由圖36所說明，可貫通介電體270及介電體262來形成通孔272。可藉由用光微影來圖案化基板110及大體上各向異性地蝕刻基板110來形成通孔272。在一些實施例中，通孔272可與支腳204及行閘極部分210之上升部216兩者重疊。在一些實施例中，打開通孔272之蝕刻可選擇性地移除行閘極覆蓋層168之一部分以使行閘極部分210之部分暴露。在某些實施例中，此蝕刻可不移除覆蓋列閘極186、187、188及189的保護介電質190之實質部分，使得此等結構大體上保持與行閘極部分210隔離。
接下來，如由圖37所說明，可在基板110上形成電容器板274。電容器板274可包括上部杯狀部分276及下部接點278。可藉由沈積一犧牲層且接著在該犧牲層中蝕刻與電容器板274互補的孔來形成杯狀部分276。在形成該等孔後，可在該犧牲層上沈積一大體上等形之膜且(例如)藉由化學機械平坦化來對其進行平坦化以移除該等形膜之安置於該等孔外的部分，藉此留下杯狀部分276。電容器板274可由導電材料(例如，金屬、摻雜多晶矽或其他適當材料)製成。下部接點278可連接至支腳204及行閘極部分210之上升部216兩者。在隨後步驟中，可在電容器板274上沈積一電容器介電質，且可藉由在基板110上沈積一導電膜來形成一共同電容器板，藉此形成電容器。
在操作中，電容器板274可藉由聚集電荷來儲存數據。電荷之大小可對應於特定數據值，例如，小電荷可對應於零，且較大電荷可對應於一。在一些實施例中，所儲存電荷之範圍可分成對應於多個位元之數據值(例如，兩個、三個、四個或四個以上位元)的較小增量。
圖38說明連接至電容器板274之單一胞192的實例。在此實施例中，電容器板274為數據元件，鰭狀物196形成藉由列閘極189控制之存取裝置，且鰭狀物194形成藉由列閘極186及187及行閘極部分210(圖27)兩者控制之驅動器。當給列閘極186及187通電使電壓超過臨限電壓時，電流可自電壓源連接器268流動至數據線260，此取決於行閘極部分210(圖27)上之藉由電容器板274確定的電壓之量值。來自電壓源之此電流的量值可指示藉由改變數據線260之電壓由電容器板274儲存的數據之值。舉例而言，數位線260之電壓的上升可對應於所儲存之數據值1，且數位線260之電壓的減小可對應於所儲存之數據值0。
圖39說明胞192之陣列280的一實例。所說明之陣列280可包括複數個胞192、一讀取控制驅動器282、一寫入控制驅動器284、一數據感測器286、一數據驅動器288，及一電壓源290。如上所述，胞192可各自包括一電容器板274、行閘極部分210，及支腳200、202、204及206。胞192之支腳202及206可連接至數據驅動器288及數據感測器286，且支腳200可經由電壓源連接器268而連接至電壓源290。
在操作中，數據驅動器288可經由數據線260輸出一電壓或電流以將數據寫入至電容器板274，且數據感測器286可讀取(例如，分類成對應於數位值之離散類別)數據線260上之由胞192輸出之電流或電壓。讀取控制驅動器282可經組態以藉由確定一選定胞192之列閘極186及187上之電壓來選擇胞192以用於進行讀取。在一些實施例中，此等列閘極186及187可被稱為讀取控制線或讀取字線。寫入控制驅動器284可經組態以藉由確定與一胞192相關聯之列閘極189上之電壓來選擇彼胞192。在一些實施例中，列閘極189可被稱為寫入控制線或寫入字線。
陣列280中所說明之胞192可配置成大體上矩形之柵格(例如，其可具有大體上類似之定向且可配置於大體上正交之列及行中)。在其他實施例中，其可具有其他配置。舉例而言，如由圖40之陣列292所說明，胞192可配置於偏移列中成六角形柵格，或胞192可以不同定向配置於相鄰列中。在此實施例中，胞192可定向於第一方向上，且相鄰列中之胞192'可定向於相反方向上且偏移了胞192之約一半。
圖41至圖63說明用於形成具有驅動器之數據胞之過程的另一實例。在本實例中，該過程開始於獲得處於由圖41所說明之狀態下的基板294。可藉由執行(或與他人簽訂合同以執行)圖1至圖10所說明且在上文描述之步驟來獲得基板294。因此，基板294可包括先前所描述之上部摻雜區域112、下部摻雜區域114、行隔離溝槽142、介電質146、垂直突出物148，及第二群行間隔片150。
在一些實施例，圖41之基板294可在至少一方面不同於圖10之基板110。相鄰行間隔片150之間的間隙295可寬於間隙154(圖10)。可藉由調整行遮罩126(圖3)之間隔以增加行隔離溝槽142對之間的距離來使較寬間隙295變寬。
接下來，如由圖42所說明，可形成第三行間隔片296。可藉由在基板294上沈積一膜且接著大體上各向異性地蝕刻彼膜以將該膜自水平表面移除來形成第三行間隔片296。該第三行間隔片296可在較寬間隙295中大體上界定一間隙298。在一些實施例中，間隙298可大體上等於間隙154(圖3)。第三行間隔片296可由與第二群行間隔片150及垂直突出物148不同之材料製成以促進選擇性地移除第三行間隔片296。舉例而言，第二群行間隔片150及垂直突出物148可為氧化物，且第三行間隔片296可為多晶矽。
在形成第三行間隔片296後，如由圖43所說明，可在基板294上形成一遮罩材料300。遮罩材料300可形成有一蓋層302以平坦化基板294。在一些實施例中，遮罩材料300為與第三行間隔片296不同之材料以促進選擇性地移除此等材料。舉例而言，遮罩材料300可為氧化物。
接下來，如由圖44所說明，可平坦化基板294。平坦化可包括藉由在所蝕刻之材料中大體上具非選擇性的蝕刻(諸如，此項技術中被稱為「鱷式蝕刻」之蝕刻)來蝕刻基板294或藉由化學機械平坦化來研磨基板294。
在平坦化基板294後，如由圖45所說明，可形成行凹口遮罩302。行凹口遮罩302可為硬式遮罩(例如，氧化物硬式遮罩)，或其可由光阻劑製成。行凹口遮罩302可大體上遮蓋基板294，除了行隔離溝槽142對之間第三行間隔片296中之一者上方的空間外。在所說明之實施例中，行凹口遮罩302之暴露區域304可與所留下之第三行間隔片296大體上對準。可使暴露區域304寬於所留下之第三行間隔片296以增加Y方向上之對準裕度，因為相鄰於所留下之第三行間隔片296的結構150及300可充當硬式遮罩。
接下來，如由圖46所說明，可在基板294中形成行凹口306。在一些實施例中，可藉由選擇性地蝕刻安置於所暴露區域304下方之第三行間隔片296，且接著使用第二群行間隔片150及遮罩材料300作為遮罩以蝕刻貫通上部摻雜區域112來形成行凹口306。在第三行間隔片296係由多晶矽製成之實施例中，可藉由四甲基氫氧化銨(TMAH)蝕刻來移除第三行間隔片296。移除第三行間隔片296中之一者可形成一間隙308，其可大體上界定行凹口306之寬度。在一些實施例中，間隙308可窄於或大體上等於1 F、3/4 F或1/2 F。
在形成行凹口306後，如由圖47所說明，可移除行凹口遮罩302，且可用行凹口介電質310來部分地或完全地填充行凹口306。可藉由在行凹口306中沈積一介電材料(諸如，如正矽酸四乙酯(TEOS)之氧化物)直至實質上填充行凹口306為止來形成行凹口介電質310。在一些實施例中，行凹口介電質310可包括相鄰於上部摻雜區域112及下部摻雜區域114之一或多個襯層材料，諸如氧化物及氮化物襯層。
接下來，如由圖48所說明，在一些實施例中，可在基板294上形成一第二行凹口遮罩312。第二行凹口遮罩312可為硬式遮罩(例如，氧化物硬式遮罩)，或其可由光阻劑製成，且其可界定複數個暴露區域314。在此實施例中，暴露區域314可配置成大體上矩形之柵格，但在其他實施例中，其可不同地配置(例如)成大體上六角形之柵格。所說明之暴露區域314可界定大體上立方形之體積，但在其他實施例中，其可具有其他形狀，例如，其可大體上界定正橢圓圓柱體積或正圓形圓柱體積。在此實施例中，暴露區域314大體上安置於剩餘第三行間隔片296上方且與此結構大體上對準。為增加Y方向上之對準裕度，暴露區域314可具有一寬於剩餘第三行間隔片296之寬度318的寬度316。
接下來，如由圖49所說明，可在基板294中形成行溝槽部分319。可在兩個步驟中形成行溝槽部分319。在一些實施例中，可(例如)藉由TMAH濕式蝕刻或乾式蝕刻來移除第三行間隔片296之安置於暴露區域314下方的部分。可藉由對第三行間隔片296大體上具選擇性且對第二行間隔片150或遮罩材料300大體上不具選擇性的蝕刻來移除第三行間隔片296之此部分。作為此選擇性之結果，在一些實施例中，此等材料150及300之實質部分可留在基板294上，藉此充當界定窄於暴露區域314之寬度316之寬度320的硬式遮罩。在形成貫通第三行間隔片296之開口後，可形成行溝槽部分319之剩餘物。在一些實施例中，可使用第二行凹口遮罩312來界定X方向上之特徵及使用第二群行間隔片150及遮罩材料300來界定Y方向上之特徵來大體上各向異性地蝕刻上部摻雜區域112及下部摻雜區域114。行溝槽部分319可具有一大體上等於行凹口306之寬度308的寬度。
雖然未展示，但行溝槽部分319之一側或兩側之底部可植入有高Vth植入物以抑制寄生裝置之N通道形成。舉例而言，行溝槽部分319之右側321可植入有成角之植入物。
在形成行溝槽部分319後，如由圖50所說明，可移除第二行凹口遮罩312，且可形成行閘極介電質322。行閘極介電質322可包括在上文參考由圖21所說明之行閘極介電質164來描述的材料中之任一者。
在形成行閘極介電質322後，如由圖51所說明，可形成行閘極部分324。可藉由(例如)藉由化學氣相沈積或物理氣相沈積來在基板294上沈積一導電材料(諸如，金屬或摻雜多晶矽(例如，n+摻雜多晶矽))來形成行閘極部分324。在一些實施例中，可接著蝕刻該導電材料以使該導電材料凹進至行溝槽部分319中。在該過程之此階段處，行閘極部分324可大體上在X方向上延伸且可與其他行閘極部分324大體上隔離。
接下來，如由圖52所說明，可平坦化基板294。平坦化可包括移除安置於上部摻雜區域112上方之材料的一些或實質上所有。可藉由化學機械平坦化或大體上非選擇性之蝕刻(諸如，鱷式蝕刻)來平坦化基板294。
在平坦化之後，如由圖53所說明，可在基板294上形成列遮罩326。列遮罩326可為軟式遮罩或硬式遮罩，且其可大體上界定複數個遮罩區域328及暴露區域330，其兩者可大體上在Y方向上延伸。在一些實施例中，可藉由子光微影技術(諸如，使藉由光微影形成之遮罩成雙間距或回流)來界定遮罩區域328之寬度。遮罩區域328可大體上彼此平行且大體上為直的，或在其他實施例中，其可具有其他形狀，例如，其可左右地成波浪形，其可為不連續的，或其可沿著Y軸而改變寬度。在一些實施例中，遮罩區域328之寬度可大體上等於或小於F、3/4 F或1/2 F。寬度330可大於寬度328，例如，在一些實施例中，寬度330可大體上等於F。遮罩區域328可與行閘極部分324之相對末端大體上對準且部分地或實質上完全地安置於行閘極部分324之相對末端上方。
接下來，如由圖54所說明，可形成列閘極溝槽332。可藉由大體上各向異性地蝕刻遮罩區域328之間的基板294來形成列閘極溝槽332。列閘極溝槽332可界定鰭狀物列334。列閘極溝槽332可具有大於行凹口306之深度338的深度336，但在一些實施例中，不如行溝槽部分319之深度340般大。
在形成列閘極溝槽332後，如由圖55所說明，可移除列遮罩326，且可在基板294上形成列閘極介電質342。列閘極介電質341可包括在上文參考圖21中之行閘極介電質164來描述的材料中之任一者。
接下來，如由圖56所說明，可形成列閘極342、344、346及348。可藉由側壁間隔片方法(例如)藉由沈積一導電材料之毯覆式膜且接著大體上各向異性地蝕刻該導電材料以將該導電材料自水平表面移除同時留下相鄰於大體上垂直之表面的一些導電材料來形成列閘極342、344、346及348。列閘極342、344、346及348可由各種導電材料(諸如，金屬(例如，TiN)或摻雜多晶矽)製成或包括各種導電材料(諸如，金屬(例如，TiN)或摻雜多晶矽)。所說明之列閘極342、344、346及348大體上在X方向上延伸且可與行閘極部分324大體上成直角。
圖56說明胞350之一陣列，且由圖57更詳細地說明個別胞350之部分。具體言之，圖57說明胞350之列閘極342、344、346及348、行閘極部分324，及半導體部分358的分解圖，半導體部分358可由上部摻雜區域112及下部摻雜區域114形成。為清楚地顯示此等特徵，圖57中不展示胞350之絕緣部分。胞350可消耗大體上等於或小於30 F2 、25 F2 或18 F2 之水平表面積。
行閘極部分324可大體上對稱且可包括藉由內埋式部件356接合的上升部352及354。在一些實施例中，上升部352及354可安置於內埋式部件356之相對遠端部分處或附近。上升部352及354可與內埋式部件356大體上成直角，內埋式部件356可在X方向上大體上水平地延伸。在一些實施例中，可將行閘極部分324表徵為大體上具有U形。除了隨後形成之連接外，行閘極部分324可與其他胞350中之其他行閘極部分大體上電隔離。另外，在一些實施例中，再次除了一些隨後形成之連接外，行閘極部分324亦可與列閘極342、344、346及348大體上電隔離。
半導體部分350可包括兩個鰭狀物360及362及空腔364。鰭狀物360及362中之每一者可包括三個支腳366、368、370、372、374及376。在其他實施例中，鰭狀物360及362可在單一胞350內包括更多或更少之支腳。支腳366與368及支腳372與374可藉由凹口378及380而彼此分隔。此等凹口378及380可比上部摻雜區域112深，但在一些實施例中，不如鰭狀物360及362之高度382般深。其他支腳368與370及374與376可藉由空腔364而彼此分隔，空腔364可延伸超過鰭狀物360及362之高度382。空腔364之形狀可與行閘極部分324之形狀大體上互補。
圖58至圖63說明可將胞350連接至數據元件(諸如，電容器板274)之一方法。在一些實施例中，可藉由上文參看圖31至圖38來描述之方法的經修改型式來將胞350連接至電容器板274、數位線260及電壓源連接器268。在此實施例中，接點266及下部接點278之位置可相對於數據線260移位以使接點266及278與胞350之某些部分對準。具體言之，數據線260可連接至支腳366及372，且接點266可將電壓源連接器268連接至支腳370。下部接點278可將電容器板274之杯狀部分276連接至支腳374及376及行閘極部分324之上升部354兩者。雖然未展示於圖58至圖63中，但胞350亦可包括介電體262及270及由圖37所說明之其他絕緣體。
在操作中，胞350可與由圖30所說明之電路表現得類似或相同。列閘極342及344可充當讀取控制線CL READ，且列閘極346及348可充當寫入控制線CL WRITE。鰭狀物360可充當驅動器352，且鰭狀物362可充當電晶體250。
圖61至圖63之橫截面圖說明流經胞350之電流。如由圖61所說明，為將數據寫入至胞350，可給列閘極346及348通電，且可對電容器板274充電或放電。可藉由電容器板274與數據線260之間的電流(如藉由箭頭360指示)來調整電容器板274之電荷。電流360可自支腳372之上部摻雜部分112經由下部摻雜部分114之通道流動至支腳374之上部摻雜部分112。
可藉由自列閘極346及348(圖58)發出之電場來形成下部摻雜部分114中之通道。在一些實施例中，胞350可形成各自相鄰於鰭狀物362之任一側上之列閘極346及348中之一者的兩個大體上平行之通道。如由圖61中之箭頭360所指示，此等通道可大體上具有U形，且其可在行凹口介電質310周圍形成一導電路徑，接合支腳372及374之上部摻雜區域112。
電流360(圖61)可朝著或遠離電容器板274來流動，此取決於實施例、正寫入至電容器板274之數據值，及先前寫入至電容器板274之數據值。在一些實施例中，此電流360之一部分亦可對行閘極部分324充電或放電。一旦調整電容器274之電荷以反映所寫入之數據值，便可對列閘極346及340斷電、關閉支腳372與374之間的導電通道，及阻礙電容器板274上之電荷改變。
現將參看圖62及圖63來描述讀取操作之實例。為讀取數據，可將電壓源連接器268與數據線260之間的電流(或由此電流產生之電壓改變)分類為對應於一數據值，例如，0、1或多位元數位值。此電流之量值可受由電容器板274儲存之數據影響。電容器板274之電壓可對應於(例如，大體上相同於)行閘極部分324之電壓，因為此電壓可經由電容器板274之下部接點部分278、經由行閘極部分324之上升部354、跨過內埋式部件365且傳播至上升部352中。藉由圖63之橫截面圖來說明此路徑。
自行閘極部分324且更具體言之自上升部352發出之電場可建立一導電通道，該通道在支腳372之上部摻雜區域112與支腳368之上部摻雜區域112之間延伸。如由圖62所說明，如由箭頭362所指示，此導電通道可載運電壓源連接器268與支腳368之間的電流。
當讀取數據時，可給列閘極342及344通電，且來自使用或列閘極342及344之電場可建立一通道，該通道載運支腳368與支腳366之間的電流，如由箭頭364所說明。在一些實施例中，給列閘極342及344通電可在鰭狀物360之任一側上建立兩個導電通道，且此等導電通道可藉由在行凹口介電質310周圍延伸來連接支腳366及368之上部摻雜區域112。來自列閘極342及344之通道及來自行閘極部分324之通道可均大體上具有U形，且來自列閘極342及344之通道可大體上正交於來自行閘極部分324之通道。
在讀取操作期間，電流可在電壓源連接器268與數據線260之間流動，此部分取決於電容器板274之電荷。若對電容器板274充電，則亦可對行閘極部分324充電，且來自行閘極部分324之電場可形成用於電流362之導電通道。若不對電容器板274充電，則在一些實施例中，行閘極部分324可不在支腳368與370之間建立導電通道，且電流不可在電壓源連接器268與數據線260之間流動。在讀取操作期間電流流動亦可部分取決於由支腳368及370形成之電晶體，因為其可建立在電壓源連接器268與數據線260之間的導電路徑之載運電流364的部分。
由圖58至圖63所說明之結構可為由圖30所說明之電路的一實例。行閘極部分324可基於電容器板274之電壓來驅動電流362(圖62)，充當由圖30所說明之驅動器215中之放大電晶體258。類似地，由支腳366及368以及列閘極342及344形成之電晶體可充當由圖30所說明之驅動器252中之存取電晶體254及256。其共同可形成AND閘。
如上所述，使用驅動器電路來傳輸一指示一數據值之信號被認為促進較小數據元件之使用、允許更快地偵測來自數據元件之信號，及允許來自儲存多位元數據值之數據元件的信號之更細的解析度。在一些實施例中，讀取為非破壞性的，例如，電荷及相應數據即使在讀取後仍保留於電容器上。另外，一些實施例可以類似於SRAM之速度來操作。所添加之信號強度亦可用於使數位線變長，此可減少晶片上感測放大器之數目且減少晶粒大小。在一些實施例中，多個位元可儲存於單一記憶體元件上，且驅動器可放大對應於不同數據值之信號的較小差異。並非所有實施例將提供所有此等益處，且一些實施例可因其他原因而為有用的且可不提供此等益處中之任一者。
雖然本發明可易於進行各種修改及替代形式，但已在圖式中以舉例方式來展示特定實施例且在本文中對其加以詳細描述。然而，應理解，本發明不意欲限於所揭示之特定形式。實情為，本發明將涵蓋落在由以下所附申請專利範圍所界定的本發明之精神及範疇內的所有修改、均等物及替代例。
110．．．基板
112．．．上部摻雜區域
114．．．下部摻雜區域
116．．．襯墊氧化物
118．．．終止體
120．．．犧牲體
122．．．下部遮罩體
124．．．上部遮罩體
126．．．行遮罩
128．．．寬度
130．．．寬度
132．．．間距
134．．．行硬式遮罩
136．．．行間隔片
138．．．寬度
140．．．寬度
141．．．寬度
142．．．行隔離溝槽
144．．．深度
146．．．介電質
148．．．垂直突出物
150．．．第二群行間隔片
152．．．寬度
154．．．間隙
156．．．行分段遮罩
158．．．遮罩區域
160．．．暴露區域
161．．．間距
162．．．更深部分
164．．．行閘極介電質
166．．．行閘極
168．．．行閘極覆蓋層
170．．．列遮罩
172．．．遮罩區域
174．．．暴露區域
176．．．間距
178．．．邊緣
180．．．鰭狀物列
182．．．列閘極溝槽
184．．．列閘極介電質
186．．．列閘極
187．．．列閘極
188．．．列閘極
189．．．列閘極
190．．．介電材料
192．．．胞
194．．．鰭狀物
196．．．鰭狀物
198．．．共同空腔
200．．．支腳
202．．．支腳
204．．．支腳
206．．．支腳
208．．．升高部分
210．．．行閘極部分
212．．．內埋式部件
214．．．下部摻雜區域
216．．．上升部
218．．．端緣
219．．．數據元件
220．．．導電通道
222．．．垂直部分
224．．．水平部分
226．．．凹口
228．．．箭頭
230．．．箭頭
232．．．上部通道部分
234．．．上部通道部分
236．．．上部通道部分
238．．．上部通道部分
240．．．下部通道
242．．．箭頭
244．．．箭頭
246．．．箭頭
248．．．箭頭
250．．．電晶體
252．．．驅動器
254．．．存取電晶體
256．．．存取電晶體
258．．．放大電晶體
260．．．數位線
262．．．介電體
264．．．通孔
266．．．接點
268．．．電壓源連接器
270．．．介電體
272．．．通孔
274．．．電容器板
276．．．上部杯狀部分
278．．．下部接點
280．．．胞陣列
282．．．讀取控制驅動器
284．．．寫入控制驅動器
286．．．數據感測器
288．．．數據驅動器
290．．．電壓源
292．．．陣列
294．．．基板
295．．．間隙
296．．．第三行間隔片
298．．．間隙
300．．．遮罩材料
302．．．行凹口遮罩
304．．．暴露區域
306．．．行凹口
308．．．間隙
310．．．行凹口介電質
312．．．第二行凹口遮罩
314．．．暴露區域
316．．．寬度
318．．．寬度
319．．．行溝槽部分
320．．．寬度
321．．．行溝槽部分之右側
322．．．行閘極介電質
324．．．行閘極部分
326．．．列遮罩
328．．．遮罩區域
330．．．暴露區域
332．．．列閘極溝槽
334．．．鰭狀物列
336．．．深度
338．．．深度
340．．．深度
341．．．列閘極介電質
342．．．列閘極
344．．．列閘極
346．．．列閘極
348．．．列閘極
350．．．胞
352．．．上升部
354．．．上升部
356．．．內埋式部件
358．．．半導體部分
360．．．鰭狀物、箭頭/電流
362．．．鰭狀物、箭頭/電流
364．．．空腔、箭頭/電流
366．．．支腳
368．．．支腳
370．．．支腳
372．．．支腳
374．．．支腳
376．．．支腳
378．．．凹口
380．．．凹口
382．．．高度
CL READ．．．取控制線
CL WRITE．．．入控制線
DL．．．數據線
Vcc．．．電壓源
圖1至圖29說明用於根據本技術之一實施例形成一存取裝置及一驅動器的過程中之步驟；
圖30說明可由圖1至圖29所說明之存取裝置及驅動器形成的單一數據胞的電路簡圖；
圖31至圖38說明用於形成連接至圖1至圖30之存取裝置及驅動器的數據元件的過程；
圖39及圖40說明根據本技術之實施例的數據胞之陣列的兩個實施例；
圖41至圖57說明用於根據本技術之一實施例形成一存取裝置及一驅動器的過程之第二實施例中的步驟；及
圖58至圖63說明由藉由圖41至圖57之過程產生之存取裝置及驅動器形成的數據胞。
186．．．列閘極
187．．．列閘極
189．．．列閘極
192．．．胞
194．．．鰭狀物
196．．．鰭狀物
198．．．共同空腔
260．．．數位線
268．．．電壓源連接器
274．．．電容器板

Claims (24)

  1. 一種數據胞裝置，其包含：一第一半導體鰭狀物，其具有一第一閘極；一第二半導體鰭狀物，其相鄰於該第一半導體鰭狀物且具有一第二閘極；及一第三閘極，其在該第一半導體鰭狀物與該第二半導體鰭狀物之間延伸，其中該第三閘極不電連接至該第一閘極或該第二閘極，其中該第三閘極在該第一閘極、該第二閘極或該兩者下延伸。
  2. 如請求項1之裝置，其中該第三閘極在該第一閘極下延伸。
  3. 如請求項1之裝置，其中該第三閘極在該第二閘極下延伸。
  4. 如請求項1之裝置，其中該第三閘極在該第一閘極及該第二閘極兩者下延伸。
  5. 如請求項1之裝置，其包含由該第一半導體鰭狀物延伸至該第二半導體鰭狀物之一空腔，且該第三閘極係容納於該空腔中。
  6. 如請求項5之裝置，其中該空腔及該第三閘極延伸貫穿過該第一半導體鰭狀物及該第二半導體鰭狀物，該第一半導體鰭狀物及該第二半導體鰭狀物中之每一者皆包含配置於該空腔及該第三閘極之相對側之一對支腳。
  7. 如請求項1之裝置，其包含一對堆疊電晶體，該第一半導體鰭狀物以該對堆疊電晶體形成一及(AND)閘，該第 二半導體鰭狀物則包含另一電晶體之組件。
  8. 如請求項1之裝置，其包含至少部分容納於該第二半導體鰭狀物中之一通道，該通道包含一垂直部分，該垂直部分具有位於上部部分之不導電之一凹口。
  9. 如請求項8之裝置，其中該通道包含連接至該垂直部分之一水平部分。
  10. 如請求項1之裝置，其包含至少部分容納於該第一半導體鰭狀物中之一通道，該通道包含一對上部通道部分，該對上部通道部分之每一者包含一垂直部分及一水平部分，該對上部通道部分之該垂直部分係位於該第一半導體鰭狀物中，該通道亦包含一下部通道部分，該下部通道部分被定位於正交於該對上部通道部分之該垂直部分及該水平部分兩者。
  11. 如請求項10之裝置，其中該下部通道部分具有一U形橫截面。
  12. 如請求項10之裝置，其包含另一對上部通道部分，該另一對上部通道部分之每一者包含一垂直部分及一水平部分，該另一對上部通道部分之該垂直部分係位於該第一半導體鰭狀物中，該下部通道部分被定位於正交於該另一對上部通道部分之該垂直部分及該水平部分兩者。
  13. 如請求項12之裝置，其中該下部通道部分具有一U形橫截面。
  14. 一種形成一數據胞之方法，其包含：在一基板之半導體材料中形成複數個溝槽，及在該等 溝槽中形成介電材料；形成該等溝槽中之該介電材料後，在該等溝槽之間之該半導體材料中蝕刻入該半導體材料以形成複數個溝槽部分；且形成複數個鰭狀物，其中該等溝槽部分在相鄰鰭狀物對之間延伸但不在四個以上之鰭狀物之間延伸。
  15. 如請求項14之方法，其中該等溝槽部分不在兩個以上之相鄰鰭狀物之間延伸。
  16. 如請求項14之方法，其包含在形成該複數個鰭狀物之前在該等溝槽部分中形成行閘極。
  17. 如請求項16之方法，其包含在該等溝槽之間形成一凹口。
  18. 如請求項14之方法，其包含形成相鄰於該複數個鰭狀物之側的閘極。
  19. 一電路，其包含：複數個數據胞，其中每一數據胞包含：一數據元件；及一驅動器，其連接至該數據元件，該驅動器包含第一電晶體、第二電晶體及第三電晶體，該第三電晶體之一閘極在該第一電晶體之一閘極及該第二電晶體之一閘極下延伸。
  20. 一電路，其包含：複數個數據胞，其中每一數據胞包含：一數據元件；及 一驅動器，其連接至該數據元件，該驅動器包含第一電晶體、第二電晶體及第三電晶體，該第三電晶體之一閘極包含一內埋式部件，其包含由該內埋式部件向上突出之兩個上升部。
  21. 如請求項20之電路，其中該兩個上升部自該內埋式部件垂直地且成直角地突出。
  22. 如請求項21之電路，其中該兩個上升部中之一者包含垂直地由此延伸之一端緣。
  23. 一電路，其包含：複數個數據胞，其中每一數據胞包含：一數據元件；及一驅動器，其連接至該數據元件，該驅動器包含：第一電晶體、第二電晶體及第三電晶體，該第一電晶體及該第二電晶體之閘極係電耦合至彼此；該第三電晶體沒有任何閘極電耦合至該第一電晶體之任一閘極或該第二電晶體之任一閘極；該第三電晶體之一源極/汲極係電耦合至該第一電晶體及該第二電晶體中之一者之一源極/汲極；該第三電晶體之一另一源極/汲極係電耦合至該第一電晶體及該第二電晶體中之另一者之一源極/汲極；該第三電晶體之一閘極係電耦合至該數據元件；及一第四電晶體，其具有電耦合至該數據元件之該第四電晶體之源極/汲極中之一者。
  24. 如請求項23之電路，其中該驅動器不具有該第一電晶體、第二電晶體及第三電晶體之外之多餘電晶體。
TW098109791A 2008-04-03 2009-03-25 具驅動器的數據胞及其製造方法與操作方法 TWI481011B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/062,354 US7969776B2 (en) 2008-04-03 2008-04-03 Data cells with drivers and methods of making and operating the same

Publications (2)

Publication Number Publication Date
TW200952157A TW200952157A (en) 2009-12-16
TWI481011B true TWI481011B (zh) 2015-04-11

Family

ID=41133106

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098109791A TWI481011B (zh) 2008-04-03 2009-03-25 具驅動器的數據胞及其製造方法與操作方法

Country Status (6)

Country Link
US (4) US7969776B2 (zh)
KR (1) KR101221266B1 (zh)
CN (2) CN101983422B (zh)
SG (1) SG188911A1 (zh)
TW (1) TWI481011B (zh)
WO (1) WO2009145955A1 (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US7915659B2 (en) 2008-03-06 2011-03-29 Micron Technology, Inc. Devices with cavity-defined gates and methods of making the same
US7808042B2 (en) * 2008-03-20 2010-10-05 Micron Technology, Inc. Systems and devices including multi-gate transistors and methods of using, making, and operating the same
US8546876B2 (en) 2008-03-20 2013-10-01 Micron Technology, Inc. Systems and devices including multi-transistor cells and methods of using, making, and operating the same
US7969776B2 (en) 2008-04-03 2011-06-28 Micron Technology, Inc. Data cells with drivers and methods of making and operating the same
US8188546B2 (en) 2009-08-18 2012-05-29 International Business Machines Corporation Multi-gate non-planar field effect transistor structure and method of forming the structure using a dopant implant process to tune device drive current
US8101486B2 (en) 2009-10-07 2012-01-24 Globalfoundries Inc. Methods for forming isolated fin structures on bulk semiconductor material
US9202921B2 (en) * 2010-03-30 2015-12-01 Nanya Technology Corp. Semiconductor device and method of making the same
US9553193B2 (en) 2010-11-19 2017-01-24 Micron Technology, Inc. Double gated fin transistors and methods of fabricating and operating the same
US8294511B2 (en) * 2010-11-19 2012-10-23 Micron Technology, Inc. Vertically stacked fin transistors and methods of fabricating and operating the same
US8293602B2 (en) 2010-11-19 2012-10-23 Micron Technology, Inc. Method of fabricating a finFET having cross-hair cells
US8921899B2 (en) * 2010-11-19 2014-12-30 Micron Technology, Inc. Double gated 4F2 dram CHC cell and methods of fabricating the same
US8580667B2 (en) * 2010-12-14 2013-11-12 Alpha And Omega Semiconductor Incorporated Self aligned trench MOSFET with integrated diode
US8497550B2 (en) * 2011-03-14 2013-07-30 Nanya Technology Corp. Multi-level DRAM cell using CHC technology
JP5740225B2 (ja) * 2011-06-29 2015-06-24 株式会社東芝 抵抗変化メモリの製造方法
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
US20130099307A1 (en) * 2011-10-21 2013-04-25 Chi-Sheng Tseng Semiconductor device having metal gate and manufacturing method thereof
US9530901B2 (en) * 2012-01-31 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Decoupling finFET capacitors
US9059322B2 (en) * 2012-09-24 2015-06-16 International Business Machines Corporation Semiconductor-on-insulator (SOI) deep trench capacitor
US20140103452A1 (en) * 2012-10-15 2014-04-17 Marvell World Trade Ltd. Isolation components for transistors formed on fin features of semiconductor substrates
US8946050B2 (en) * 2012-10-30 2015-02-03 Globalfoundries Inc. Double trench well formation in SRAM cells
US8916924B2 (en) 2012-12-28 2014-12-23 Macronix International Co., Ltd. Method for manufacturing semiconductor device using thin hard mask and structure manufactured by the same
US8659949B1 (en) * 2012-12-28 2014-02-25 Macronix International Co., Ltd. Three-dimensional memory structure and method of operating the same hydride
US9805934B2 (en) * 2013-11-15 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of contact/via hole with self-alignment
US9048303B1 (en) * 2014-01-30 2015-06-02 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
US9337279B2 (en) 2014-03-03 2016-05-10 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
US9373620B2 (en) 2014-09-12 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Series connected transistor structure and method of manufacturing the same
US9601495B2 (en) * 2015-07-30 2017-03-21 Globalfoundries Inc. Three-dimensional semiconductor device with co-fabricated adjacent capacitor
US11257929B2 (en) 2015-12-18 2022-02-22 Intel Corporation Stacked transistors
US9779943B2 (en) 2016-02-25 2017-10-03 Globalfoundries Inc. Compensating for lithographic limitations in fabricating semiconductor interconnect structures
US9679809B1 (en) 2016-03-22 2017-06-13 Globalfoundries Inc. Method of forming self aligned continuity blocks for mandrel and non-mandrel interconnect lines
US9691626B1 (en) 2016-03-22 2017-06-27 Globalfoundries Inc. Method of forming a pattern for interconnection lines in an integrated circuit wherein the pattern includes gamma and beta block mask portions
US9818623B2 (en) * 2016-03-22 2017-11-14 Globalfoundries Inc. Method of forming a pattern for interconnection lines and associated continuity blocks in an integrated circuit
US9748389B1 (en) 2016-03-25 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for semiconductor device fabrication with improved source drain epitaxy
US9691775B1 (en) 2016-04-28 2017-06-27 Globalfoundries Inc. Combined SADP fins for semiconductor devices and methods of making the same
US9818641B1 (en) 2016-09-21 2017-11-14 Globalfoundries Inc. Apparatus and method of forming self-aligned cuts in mandrel and a non-mandrel lines of an array of metal lines
US9786545B1 (en) 2016-09-21 2017-10-10 Globalfoundries Inc. Method of forming ANA regions in an integrated circuit
US9818640B1 (en) 2016-09-21 2017-11-14 Globalfoundries Inc. Apparatus and method of forming self-aligned cuts in a non-mandrel line of an array of metal lines
US9852986B1 (en) 2016-11-28 2017-12-26 Globalfoundries Inc. Method of patterning pillars to form variable continuity cuts in interconnection lines of an integrated circuit
US10388644B2 (en) * 2016-11-29 2019-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing conductors and semiconductor device which includes conductors
US10037912B2 (en) 2016-12-14 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same
US10002786B1 (en) 2016-12-15 2018-06-19 Globalfoundries Inc. Interconnection cells having variable width metal lines and fully-self aligned variable length continuity cuts
US9812351B1 (en) 2016-12-15 2017-11-07 Globalfoundries Inc. Interconnection cells having variable width metal lines and fully-self aligned continuity cuts
US10043703B2 (en) 2016-12-15 2018-08-07 Globalfoundries Inc. Apparatus and method for forming interconnection lines having variable pitch and variable widths
US9887127B1 (en) 2016-12-15 2018-02-06 Globalfoundries Inc. Interconnection lines having variable widths and partially self-aligned continuity cuts
US10014302B1 (en) * 2016-12-27 2018-07-03 Micron Technology, Inc. Methods of forming memory arrays
US9934970B1 (en) * 2017-01-11 2018-04-03 International Business Machines Corporation Self aligned pattern formation post spacer etchback in tight pitch configurations
FR3065580B1 (fr) * 2017-04-24 2019-07-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d’une matrice de photodiodes a structures en mesa
US10692887B2 (en) 2017-08-29 2020-06-23 Micron Technology, Inc. Methods used in forming an array of memory cells
US10707347B2 (en) 2018-10-22 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor with a negative capacitance and a method of creating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060245238A1 (en) * 2004-03-10 2006-11-02 Altera Corporation Dynamic RAM storage techniques
US20060258109A1 (en) * 2004-09-01 2006-11-16 Werner Juengling DRAM cells with vertical transistors
US20070170522A1 (en) * 2006-01-23 2007-07-26 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
US20070176253A1 (en) * 2006-01-31 2007-08-02 Peng-Fei Wang Transistor, memory cell and method of manufacturing a transistor

Family Cites Families (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3885861A (en) * 1972-10-02 1975-05-27 Hughes Aircraft Co Liquid crystal digital reticle
US5196910A (en) * 1987-04-24 1993-03-23 Hitachi, Ltd. Semiconductor memory device with recessed array region
US5160987A (en) * 1989-10-26 1992-11-03 International Business Machines Corporation Three-dimensional semiconductor structures formed from planar layers
US5109256A (en) 1990-08-17 1992-04-28 National Semiconductor Corporation Schottky barrier diodes and Schottky barrier diode-clamped transistors and method of fabrication
US5386132A (en) * 1992-11-02 1995-01-31 Wong; Chun C. D. Multimedia storage system with highly compact memory device
US6791131B1 (en) * 1993-04-02 2004-09-14 Micron Technology, Inc. Method for forming a storage cell capacitor compatible with high dielectric constant materials
US5864181A (en) * 1993-09-15 1999-01-26 Micron Technology, Inc. Bi-level digit line architecture for high density DRAMs
JPH07263576A (ja) * 1994-03-25 1995-10-13 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6831322B2 (en) * 1995-06-05 2004-12-14 Fujitsu Limited Semiconductor memory device and method for fabricating the same
JP3853406B2 (ja) * 1995-10-27 2006-12-06 エルピーダメモリ株式会社 半導体集積回路装置及び当該装置の製造方法
US6043562A (en) * 1996-01-26 2000-03-28 Micron Technology, Inc. Digit line architecture for dynamic memory
AU1757797A (en) 1996-02-01 1997-08-22 Micron Technology, Inc. Digit line architecture for dynamic memory
US5688709A (en) * 1996-02-14 1997-11-18 Lsi Logic Corporation Method for forming composite trench-fin capacitors for DRAMS
US5793033A (en) * 1996-03-29 1998-08-11 Metanetics Corporation Portable data collection device with viewing assembly
US7064376B2 (en) * 1996-05-24 2006-06-20 Jeng-Jye Shau High performance embedded semiconductor memory devices with multiple dimension first-level bit-lines
US5821513A (en) * 1996-06-26 1998-10-13 Telxon Corporation Shopping cart mounted portable data collection device with tethered dataform reader
TW347558B (en) * 1996-07-10 1998-12-11 Fujitsu Ltd Semiconductor device with self-aligned contact and its manufacture
JP3941133B2 (ja) * 1996-07-18 2007-07-04 富士通株式会社 半導体装置およびその製造方法
US6097076A (en) 1997-03-25 2000-08-01 Micron Technology, Inc. Self-aligned isolation trench
US6072209A (en) * 1997-07-08 2000-06-06 Micro Technology, Inc. Four F2 folded bit line DRAM cell structure having buried bit and word lines
US5925918A (en) * 1997-07-30 1999-07-20 Micron, Technology, Inc. Gate stack with improved sidewall integrity
US6130551A (en) * 1998-01-19 2000-10-10 Vantis Corporation Synthesis-friendly FPGA architecture with variable length and variable timing interconnect
US6097212A (en) * 1997-10-09 2000-08-01 Lattice Semiconductor Corporation Variable grain architecture for FPGA integrated circuits
US6137128A (en) * 1998-06-09 2000-10-24 International Business Machines Corporation Self-isolated and self-aligned 4F-square vertical fet-trench dram cells
US5858829A (en) * 1998-06-29 1999-01-12 Vanguard International Semiconductor Corporation Method for fabricating dynamic random access memory (DRAM) cells with minimum active cell areas using sidewall-spacer bit lines
TW388125B (en) 1998-08-19 2000-04-21 Vanguard Int Semiconduct Corp Method for fabricating dynamic random access memory (DRAM) cells with minimum active cell areas
DE19842704C2 (de) * 1998-09-17 2002-03-28 Infineon Technologies Ag Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform
TW380316B (en) 1998-10-15 2000-01-21 Worldwide Semiconductor Mfg Manufacturing method for fin-trench-structure capacitor of DRAM
US6100129A (en) * 1998-11-09 2000-08-08 Worldwide Semiconductor Manufacturing Corporation Method for making fin-trench structured DRAM capacitor
US6426175B2 (en) * 1999-02-22 2002-07-30 International Business Machines Corporation Fabrication of a high density long channel DRAM gate with or without a grooved gate
KR100325472B1 (ko) * 1999-04-15 2002-03-04 박종섭 디램 메모리 셀의 제조 방법
US6504755B1 (en) * 1999-05-14 2003-01-07 Hitachi, Ltd. Semiconductor memory device
JP4074051B2 (ja) * 1999-08-31 2008-04-09 株式会社東芝 半導体基板およびその製造方法
US6282113B1 (en) * 1999-09-29 2001-08-28 International Business Machines Corporation Four F-squared gapless dual layer bitline DRAM array architecture
DE19946719A1 (de) 1999-09-29 2001-04-19 Infineon Technologies Ag Grabenkondensator und Verfahren zu seiner Herstellung
JP3457236B2 (ja) * 1999-11-05 2003-10-14 茂徳科技股▲ふん▼有限公司 深いトレンチキャパシター蓄積電極の製造方法
WO2001061738A1 (en) 2000-02-15 2001-08-23 Steag Cvd Systems Ltd. Dram capacitor with ultra-thin nitride layer
JP3983960B2 (ja) * 2000-07-14 2007-09-26 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法および半導体集積回路装置
KR100466689B1 (ko) 2000-08-28 2005-01-24 인터내셔널 비지네스 머신즈 코포레이션 콤팩트형 이중 포트 동적 랜덤 액세스 메모리 아키텍쳐 시스템 및 그 제조 방법
US6509226B1 (en) 2000-09-27 2003-01-21 International Business Machines Corporation Process for protecting array top oxide
US6967147B1 (en) * 2000-11-16 2005-11-22 Infineon Technologies Ag Nitrogen implantation using a shadow effect to control gate oxide thickness in DRAM semiconductor
US6258659B1 (en) * 2000-11-29 2001-07-10 International Business Machines Corporation Embedded vertical DRAM cells and dual workfunction logic gates
US6576944B2 (en) 2000-12-14 2003-06-10 Infineon Technologies Ag Self-aligned nitride pattern for improved process window
CA2340985A1 (en) * 2001-03-14 2002-09-14 Atmos Corporation Interleaved wordline architecture
US6809368B2 (en) * 2001-04-11 2004-10-26 International Business Machines Corporation TTO nitride liner for improved collar protection and TTO reliability
DE10162578A1 (de) 2001-12-19 2003-08-21 Infineon Technologies Ag Schicht-Anordnung, Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
US7190060B1 (en) * 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
US6865100B2 (en) * 2002-08-12 2005-03-08 Micron Technology, Inc. 6F2 architecture ROM embedded DRAM
US6927462B2 (en) * 2002-08-28 2005-08-09 Infineon Technologes Richmond, Lp Method of forming a gate contact in a semiconductor device
US6670682B1 (en) * 2002-08-29 2003-12-30 Micron Technology, Inc. Multilayered doped conductor
US6838723B2 (en) 2002-08-29 2005-01-04 Micron Technology, Inc. Merged MOS-bipolar capacitor memory cell
DE10248722A1 (de) 2002-10-18 2004-05-06 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren
DE10302128B3 (de) * 2003-01-21 2004-09-09 Infineon Technologies Ag Pufferverstärkeranordnung
US6956256B2 (en) 2003-03-04 2005-10-18 Micron Technology Inc. Vertical gain cell
US6845033B2 (en) * 2003-03-05 2005-01-18 International Business Machines Corporation Structure and system-on-chip integration of a two-transistor and two-capacitor memory cell for trench technology
JP2004281782A (ja) * 2003-03-17 2004-10-07 Toshiba Corp 半導体装置及びその製造方法
DE10321740A1 (de) * 2003-05-14 2004-12-09 Infineon Technologies Ag Bitleitungsstruktur sowie Verfahren zu deren Herstellung
US6794254B1 (en) * 2003-05-15 2004-09-21 Taiwan Semiconductor Manufacturing Company Embedded dual-port DRAM process
US7099216B2 (en) * 2003-09-05 2006-08-29 International Business Machines Corporation Single cycle read/write/writeback pipeline, full-wordline I/O DRAM architecture with enhanced write and single ended sensing
US6844591B1 (en) * 2003-09-17 2005-01-18 Micron Technology, Inc. Method of forming DRAM access transistors
DE10361695B3 (de) * 2003-12-30 2005-02-03 Infineon Technologies Ag Transistorstruktur mit gekrümmtem Kanal, Speicherzelle und Speicherzellenfeld für DRAMs sowie Verfahren zur Herstellung eines DRAMs
US6979849B2 (en) * 2003-12-31 2005-12-27 Micron Technology, Inc. Memory cell having improved interconnect
US6998666B2 (en) * 2004-01-09 2006-02-14 International Business Machines Corporation Nitrided STI liner oxide for reduced corner device impact on vertical device performance
DE102004006520B4 (de) * 2004-02-10 2010-05-12 Qimonda Ag Verfahren zur Herstellung einer DRAM-Speicherzellenanordnung mit Trenchkondensatoren und Stegfeldeffekttransistoren (FinFET) sowie DRAM-Speicherzellenanordnung
KR100529386B1 (ko) * 2004-04-27 2005-11-17 주식회사 하이닉스반도체 래치-업 방지용 클램프를 구비한 반도체 메모리 소자
DE102004021052B3 (de) * 2004-04-29 2005-12-29 Infineon Technologies Ag Verfahren zur Herstellung von Trench-DRAM-Speicherzellen und Trench-DRAM-Speicherzellenfeld mit Stegfeldeffekttransistoren mit gekrümmtem Kanal (CFET)
US7098105B2 (en) * 2004-05-26 2006-08-29 Micron Technology, Inc. Methods for forming semiconductor structures
KR100604870B1 (ko) * 2004-06-16 2006-07-31 삼성전자주식회사 접합 영역의 어브럽트니스를 개선시킬 수 있는 전계 효과트랜지스터 및 그 제조방법
JP2006054431A (ja) 2004-06-29 2006-02-23 Infineon Technologies Ag トランジスタ、メモリセルアレイ、および、トランジスタ製造方法
DE102004031385B4 (de) * 2004-06-29 2010-12-09 Qimonda Ag Verfahren zur Herstellung von Stegfeldeffekttransistoren in einer DRAM-Speicherzellenanordnung, Feldeffekttransistoren mit gekrümmtem Kanal und DRAM-Speicherzellenanordnung
US7132333B2 (en) * 2004-09-10 2006-11-07 Infineon Technologies Ag Transistor, memory cell array and method of manufacturing a transistor
US7315466B2 (en) * 2004-08-04 2008-01-01 Samsung Electronics Co., Ltd. Semiconductor memory device and method for arranging and manufacturing the same
DE102004043857B3 (de) * 2004-09-10 2006-03-30 Infineon Technologies Ag DRAM-Zellenpaar und DRAM-Speicherzellenfeld mit Stack- und Trench-Speicherzellen sowie Verfahren zur Herstellung eines DRAM-Speicherzellenfeldes
DE102004043858A1 (de) * 2004-09-10 2006-03-16 Infineon Technologies Ag Verfahren zur Herstellung einer Speicherzelle, einer Speicherzellenanordnung und Speicherzellenanordnung
KR100585161B1 (ko) * 2004-10-02 2006-05-30 삼성전자주식회사 다중채널 트랜지스터 소자 제조 방법 및 이에 의한 소자
KR100630704B1 (ko) 2004-10-20 2006-10-02 삼성전자주식회사 비평면 구조의 트랜지스터를 구비한 ｃｍｏｓ 이미지 센서및 그 제조 방법
US7476920B2 (en) * 2004-12-15 2009-01-13 Infineon Technologies Ag 6F2 access transistor arrangement and semiconductor memory device
KR101107252B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법
CA2495726A1 (en) * 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
US7254074B2 (en) * 2005-03-07 2007-08-07 Micron Technology, Inc. Open digit line array architecture for a memory array
KR100702011B1 (ko) * 2005-03-16 2007-03-30 삼성전자주식회사 다중 게이트 트랜지스터들을 채택하는 씨모스 에스램 셀들및 그 제조방법들
KR100630746B1 (ko) 2005-05-06 2006-10-02 삼성전자주식회사 멀티-비트 및 멀티-레벨 비휘발성 메모리 소자 및 그 동작및 제조 방법
US7269079B2 (en) * 2005-05-16 2007-09-11 Micron Technology, Inc. Power circuits for reducing a number of power supply voltage taps required for sensing a resistive memory
US7316953B2 (en) * 2005-05-31 2008-01-08 Nanya Technology Corporation Method for forming a recessed gate with word lines
KR100608380B1 (ko) * 2005-06-01 2006-08-08 주식회사 하이닉스반도체 메모리 소자의 트랜지스터 및 그 제조방법
CN103094348B (zh) 2005-06-10 2016-08-10 飞兆半导体公司 场效应晶体管
US7282401B2 (en) * 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7776715B2 (en) * 2005-07-26 2010-08-17 Micron Technology, Inc. Reverse construction memory cell
US7151023B1 (en) * 2005-08-01 2006-12-19 International Business Machines Corporation Metal gate MOSFET by full semiconductor metal alloy conversion
US20070058468A1 (en) * 2005-09-12 2007-03-15 Promos Technologies Pte.Ltd. Singapore Shielded bitline architecture for dynamic random access memory (DRAM) arrays
US7465642B2 (en) * 2005-10-28 2008-12-16 International Business Machines Corporation Methods for forming semiconductor structures with buried isolation collars
KR100653712B1 (ko) * 2005-11-14 2006-12-05 삼성전자주식회사 핀펫에서 활성영역과 실질적으로 동일한 상면을 갖는소자분리막이 배치된 반도체 장치들 및 그 형성방법들
US7402856B2 (en) * 2005-12-09 2008-07-22 Intel Corporation Non-planar microelectronic device having isolation element to mitigate fringe effects and method to fabricate same
US8716772B2 (en) * 2005-12-28 2014-05-06 Micron Technology, Inc. DRAM cell design with folded digitline sense amplifier
KR100734304B1 (ko) * 2006-01-16 2007-07-02 삼성전자주식회사 트랜지스터의 제조방법
TWI294640B (en) * 2006-02-16 2008-03-11 Nanya Technology Corp Alignment mark and alignment method for the fabrication of trench-capacitor dram devices
US7573108B2 (en) * 2006-05-12 2009-08-11 Micron Technology, Inc Non-planar transistor and techniques for fabricating the same
US7595232B2 (en) 2006-09-07 2009-09-29 International Business Machines Corporation CMOS devices incorporating hybrid orientation technology (HOT) with embedded connectors
US7514321B2 (en) 2007-03-27 2009-04-07 Sandisk 3D Llc Method of making three dimensional NAND memory
US8174073B2 (en) * 2007-05-30 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structures with multiple FinFETs
US7879659B2 (en) * 2007-07-17 2011-02-01 Micron Technology, Inc. Methods of fabricating semiconductor devices including dual fin structures
KR100924344B1 (ko) * 2007-12-10 2009-10-30 주식회사 하이닉스반도체 리세스 채널을 갖는 반도체 소자 및 그 제조방법
US8866254B2 (en) 2008-02-19 2014-10-21 Micron Technology, Inc. Devices including fin transistors robust to gate shorts and methods of making the same
US7742324B2 (en) * 2008-02-19 2010-06-22 Micron Technology, Inc. Systems and devices including local data lines and methods of using, making, and operating the same
US9190494B2 (en) 2008-02-19 2015-11-17 Micron Technology, Inc. Systems and devices including fin field-effect transistors each having U-shaped semiconductor fin
US7915659B2 (en) 2008-03-06 2011-03-29 Micron Technology, Inc. Devices with cavity-defined gates and methods of making the same
US7808042B2 (en) * 2008-03-20 2010-10-05 Micron Technology, Inc. Systems and devices including multi-gate transistors and methods of using, making, and operating the same
US8546876B2 (en) 2008-03-20 2013-10-01 Micron Technology, Inc. Systems and devices including multi-transistor cells and methods of using, making, and operating the same
US7898857B2 (en) 2008-03-20 2011-03-01 Micron Technology, Inc. Memory structure having volatile and non-volatile memory portions
US7969776B2 (en) 2008-04-03 2011-06-28 Micron Technology, Inc. Data cells with drivers and methods of making and operating the same
US8076229B2 (en) 2008-05-30 2011-12-13 Micron Technology, Inc. Methods of forming data cells and connections to data cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060245238A1 (en) * 2004-03-10 2006-11-02 Altera Corporation Dynamic RAM storage techniques
US20060258109A1 (en) * 2004-09-01 2006-11-16 Werner Juengling DRAM cells with vertical transistors
US20070170522A1 (en) * 2006-01-23 2007-07-26 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
US20070176253A1 (en) * 2006-01-31 2007-08-02 Peng-Fei Wang Transistor, memory cell and method of manufacturing a transistor

Also Published As

Publication number Publication date
CN103762216B (zh) 2018-07-06
US8750025B2 (en) 2014-06-10
US20130005102A1 (en) 2013-01-03
TW200952157A (en) 2009-12-16
KR101221266B1 (ko) 2013-01-11
US8503228B2 (en) 2013-08-06
US20130329486A1 (en) 2013-12-12
SG188911A1 (en) 2013-04-30
US20110249488A1 (en) 2011-10-13
WO2009145955A1 (en) 2009-12-03
KR20110004415A (ko) 2011-01-13
US8537608B2 (en) 2013-09-17
US20090251946A1 (en) 2009-10-08
CN103762216A (zh) 2014-04-30
CN101983422A (zh) 2011-03-02
CN101983422B (zh) 2014-03-26
US7969776B2 (en) 2011-06-28

Similar Documents

Publication Publication Date Title
TWI481011B (zh) 具驅動器的數據胞及其製造方法與操作方法
TWI396276B (zh) 形成資料格及資料格連結之方法
US8810310B2 (en) Vertically stacked fin transistors and methods of fabricating and operating the same
CN100587838C (zh) 具有电荷存储位置的存储器
US8148776B2 (en) Transistor with a passive gate
TWI527161B (zh) 具有自我對準浮動與抹除閘極之非依電性記憶體胞元及其製作方法
US20090238010A1 (en) Systems and devices including multi-transistor cells and methods of using, making, and operating the same
US20090026522A1 (en) Semiconductor device comprising transistor structures and methods for forming same
US20150263029A1 (en) Non-volatile memory devices and methods of manufacturing the same
US9178040B2 (en) Innovative approach of 4F2 driver formation for high-density RRAM and MRAM
JP2009049403A (ja) 不揮発性メモリ素子及びその製造方法
CN102468268B (zh) 存储装置及其制造方法
KR20070058906A (ko) 수직 트랜지스터를 갖는 반도체 메모리 소자의 제조방법
US20250311236A1 (en) Vertical access transistors and methods for forming the same
US7355239B1 (en) Fabrication of semiconductor device exhibiting reduced dielectric loss in isolation trenches
US20240290856A1 (en) Tri-gate orthogonal channel transistor and methods of forming the same
CN101939842B (zh) 半导体器件的制造方法
US20080272423A1 (en) Conductive structures, non-volatile memory device including conductive structures and methods of manufacturing the same