[go: up one dir, main page]

TWI480905B - 電容器結構及其製造方法，包含電容器結構之半導體裝置及其製造方法 - Google Patents

電容器結構及其製造方法，包含電容器結構之半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI480905B
TWI480905B TW099108199A TW99108199A TWI480905B TW I480905 B TWI480905 B TW I480905B TW 099108199 A TW099108199 A TW 099108199A TW 99108199 A TW99108199 A TW 99108199A TW I480905 B TWI480905 B TW I480905B
Authority
TW
Taiwan
Prior art keywords
layer
lower electrode
sacrificial layer
capacitor structure
support members
Prior art date
Application number
TW099108199A
Other languages
English (en)
Other versions
TW201106397A (en
Inventor
金容一
金大益
李潤星
康湳婷
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201106397A publication Critical patent/TW201106397A/zh
Application granted granted Critical
Publication of TWI480905B publication Critical patent/TWI480905B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/01—Form of self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

電容器結構及其製造方法，包含電容器結構之半導體裝置及其製造方法
實例實施例係關於電容器結構、其製造方法、包含該等電容器結構之半導體裝置及其製造方法。更特定言之，實例實施例係關於具有高電容之電容器結構、其製造方法、包含該等電容器結構之半導體裝置及其製造方法。
由於半導體裝置已高整合，因此單位單元之面積可減小。因此，為避免電容器之電容減小，電容器可能需要大的有效表面積，例如，圓柱形形狀。然而，在電容器具有具高縱橫比之下部電極時，電容器可能不穩定(例如，跌落且接觸鄰近電容器)，藉此造成損壞且使漏電流通過。
因此，實施例係針對電容器結構、其製造方法、包含該等電容器結構之半導體裝置及其製造方法，其實質上克服歸因於相關技術之限制及缺點而導致之問題中的一或多者。
因此，一實施例之一特徵為提供具有高電容及高穩定性之電容器結構。
因此，一實施例之另一特徵為提供具有高電容及高穩定性之電容器結構的製造方法。
一實施例之又一特徵為提供包含具有高電容及高穩定性之電容器結構的半導體裝置。
一實施例之再一特徵為提供半導體裝置之製造方法，該 等半導體裝置包含具有高電容及高穩定性之電容器結構。
可藉由提供一種電容器結構來實現以上及其他特徵及優點中之至少一者。該電容器結構可包含具有一平坦頂面之複數個下部電極、複數個支撐件、一介電層及一上部電極。該等下部電極係在一基板上且在一第一方向上排列以形成一下部電極行。在垂直於該第一方向之第二方向上排列複數個該下部電極行以形成一下部電極矩陣。該等支撐件係在至少兩個鄰近下部電極之上部側壁上。該介電層係在該等下部電極及該等支撐件上。該上部電極係在該介電層上。
在實例實施例中，該等下部電極可經排列而在一第一方向上彼此相隔一第一距離，且在與該第二方向成銳角之第三方向上彼此相隔一第三距離。
在實例實施例中，該等支撐件中之每一者可在該第三方向上延伸。
在實例實施例中，該等支撐件中之每一者可在該第二方向上延伸。
在實例實施例中，該等支撐件中之每一者可在該第一方向上接觸至少兩個鄰近下部電極之上部側壁。
在實例實施例中，該等支撐件中之每一者可在該第三方向上接觸至少兩個鄰近下部電極之上部側壁。
在實例實施例中，該等支撐件中之每一者可部分封閉至少兩個鄰近下部電極之上部側壁。
在實例實施例中，該等下部電極可包含金屬。
在實例實施例中，該等下部電極可具有圓柱形形狀或柱子形狀。
亦可藉由提供一種電容器結構之製造方法來實現以上及其他特徵及優點中之至少一者。在該方法中，在一基板上形成一模製層。在該基板上形成彼此平行的複數個犧牲層圖案及複數個支撐件。部分移除該等犧牲層圖案、該等支撐件及該模製層以形成貫穿其之複數個孔，從而使該基板之頂面暴露。在該等孔中在該基板之所暴露頂面上形成複數個下部電極。移除該等犧牲層圖案。移除該模製層以使該等下部電極之側壁暴露。在該等下部電極及該等支撐件上形成一介電層。在該介電層上形成一上部電極。
在實例實施例中，在形成該等犧牲層圖案及該等支撐件時，可在該模製層上形成該等犧牲層圖案。可在該模製層上形成一支撐層以覆蓋該等犧牲層圖案並填充該等犧牲層圖案之間的空間。可對該支撐層之上部部分進行平坦化以形成該等支撐件。
在實例實施例中，在形成該等犧牲層圖案及該等支撐件時，可在該模製層上形成該等支撐件。在該模製層上形成一犧牲層以覆蓋該等支撐件並填充該等支撐件之間的空間。對該犧牲層之上部部分進行平坦化以形成該等犧牲層圖案。
在實例實施例中，在形成下部電極時，可在該基板之所暴露頂面、該等孔之內壁、該等犧牲層圖案及該等支撐件上等形地形成一下部電極層。可移除該等犧牲層圖案及該 等支撐件上的該下部電極層之上部部分以形成具有圓柱形形狀之下部電極。
在實例實施例中，在移除該下部電極層之上部部分之前，可在該下部電極上進一步形成一第二犧牲層以填充該等孔之剩餘部分。
在實例實施例中，在形成具有圓柱形形狀之下部電極之後，可進一步形成填充該等孔之剩餘部分的第二犧牲層圖案。
在實例實施例中，在移除該模製層時，可移除該等第二犧牲層圖案。
在實例實施例中，在形成下部電極時，可在該基板之所暴露頂面、該等犧牲層圖案及該等支撐件上形成一傳導層以填充該等孔。可移除該等犧牲層圖案及該等支撐件上的該傳導層之上部部分。
在實例實施例中，可使用矽-鍺來形成該等犧牲層圖案。
在實例實施例中，可使用氮化矽來形成該等支撐件。
在實例實施例中，每一支撐件可具有線狀形狀。
在實例實施例中，該等孔可形成而在一第一方向上彼此相隔一第一距離，且在與一第二方向成銳角之第三方向上彼此相隔一第二距離。該第一方向與該第二方向可彼此垂直。
亦可藉由提供一種半導體裝置來實現以上及其他特徵及優點中之至少一者。該半導體裝置包含複數個電晶體、一 位元線、電容器接觸插塞及一電容器結構。該等電晶體係在一基板上，且每一電晶體具有一第一雜質區域及多個第二雜質區域。該位元線電連接至該第一雜質區域。該等電容器接觸插塞電連接至該等第二雜質區域。該電容器結構具有具一平坦頂面之複數個下部電極、複數個支撐件、一介電層及一上部電極。該等下部電極係在該等電容器接觸插塞上，且在一第一方向上排列以形成一下部電極行。在垂直於該第一方向之第二方向上排列複數個該下部電極行以形成一下部電極矩陣。該等支撐件係在至少兩個鄰近下部電極之上部側壁上。該介電層係在該等下部電極及該等支撐件上。一上部電極係在該介電層上。
亦可藉由提供一種半導體裝置之製造方法來實現以上及其他特徵及優點中之至少一者。在該方法中，在一基板上形成複數個電晶體，該複數個電晶體中之每一者具有一第一雜質區域及多個第二雜質區域。形成電連接至該第一雜質區域的一位元線。形成電連接至該等第二雜質區域的電容器接觸插塞。藉由以下步驟來形成一電容器結構；在該等電容器接觸插塞上形成具有平坦頂面的複數個下部電極。在一第一方向上排列該等下部電極以形成一下部電極行。在垂直於該第一方向之第二方向上排列複數個該下部電極行以形成一下部電極矩陣。在至少兩個鄰近下部電極之上部側壁上形成複數個支撐件。在該等下部電極及該等支撐件上形成一介電層。在該介電層上形成一上部電極。
藉由參看附圖詳細地描述例示性實施例，將使一般熟習此項技術者對以上及其他特徵及優點更顯而易見。
於2009年3月20日向韓國智慧財產局提出申請且題為：「Capacitor Structures,Methods of Manufacturing the Same,Semiconductor Devices Including the Capacitor Structures and Methods of Manufacturing the Same」的韓國專利申請案第10-2009-0023929號以引用的方式全文併入本文中。
將在下文參看隨附圖式來更充分地描述各種實例實施例，在該等圖式中展示一些實例實施例。然而，該等實例實施例可以許多不同形式來具體化，且不應解釋為限於本文中所闡述之實例實施例。實情為，提供此等實例實施例，以使得此描述將為詳盡且完整的，且將會將本發明概念之範疇充分傳達給熟習此項技術者。在圖式中，為清楚起見可誇示層及區域之大小及相對大小。
應理解，在一元件或層被稱為「在另一元件或層上」、「連接至另一元件或層」或「耦接至另一元件或層」時，其可直接位於另一元件或層上、連接至或耦接至另一元件或層，或可存在介入元件或層。對比而言，在一元件被稱為「直接在另一元件或層上」、「直接連接至另一元件或層」或「直接耦接至另一元件或層」時，不存在介入元件或層。另外，亦應理解，在一層被稱為在兩個層「之間」時，其可為兩個層之間的唯一層，或亦可存在一或多個介入層。在全文中相似數字指代相似元件。如本文中所使 用，術語「及/或」包含相關聯之所列項目中之一或多者的任何及所有組合。
應理解，儘管可在本文中使用術語「第一」、「第二」、「第三」等來描述各種元件、組件、區域、層及/或區段，但此等元件、組件、區域、層及/或區段不應受此等術語限制。此等術語僅用以區分一元件、組件、區域、層或區段與另一區域、層或區段。因此，在不脫離本發明概念之教示的情況下，可將下文所論述之第一元件、組件、區域、層或區段稱為第二元件、組件、區域、層或區段。
為了易於描述，本文中可使用空間相關術語如「在...之下」、「在...下方」、「下部」、「在...上方」、「上部」及其類似術語來描述如圖式中所說明之一個元件或特徵與另一(些)元件或特徵的關係。應理解，除圖式中所描繪之定向之外，該等空間相關術語意欲亦包含在使用或操作中之裝置的不同定向。舉例而言，若將圖式中之裝置翻轉，則描述為在其他元件或特徵「下方」或「之下」之元件接著將定向於其他元件或特徵「上方」。因此，例示性術語「下方」可包含上方及下方兩種定向。可以其他方式定向裝置(旋轉90度或處於其他定向)且可相應地解譯本文中所使用之空間相關描述詞。
本文中所使用之術語僅出於描述特定實例實施例之目的且不欲限制本發明概念。如本文中所使用，單數形式「一」及「該」意欲亦包含複數形式，除非上下文另外清晰指示。應進一步理解，術語「包括」在用於本說明書中 時指定所陳述之特徵、整數、步驟、操作、元件及/或組件之存在，但不排除一或多個其他特徵、整數、步驟、操作、元件、組件及/或其群組之存在或添加。
本文中參考橫截面說明來描述實例實施例，該等橫截面說明為理想化實例實施例(及中間結構)之示意性說明。因而，預期由於(例如)製造技術及/或容差而存在來自該等說明之形狀的變化。因此，實例實施例不應被解釋為限於本文中所說明之區域之特定形狀，而是將包含(例如)由於製造而造成的形狀之偏差。舉例而言，被說明為矩形之植入區域將通常具有修圓或彎曲的特徵及/或在其邊緣處之植入濃度的梯度而非自植入區域至非植入區域之二元改變。同樣，由植入所形成之內埋區域可導致在內埋區域與發生植入所通過之表面之間的區域中之一些植入。因此，圖式中所說明之區域本質上為示意性的且其形狀並不意欲說明裝置之區域之實際形狀且並不意欲限制本發明概念的範疇。
除非另外定義，否則本文中所使用之所有術語(包含技術及科學術語)具有與一般熟習本發明概念所屬之技術者通常所理解的含義相同的含義。應進一步理解，術語(諸如，常用字典中所定義的彼等術語)應解譯為具有與其在相關技術背景中之含義一致的含義，且不應以理想化或過度正式之意義來解譯，除非本文中明確地如此定義。
下文中，將參看隨附圖式來詳細地解釋實例實施例。
圖1說明根據實例實施例之電容器結構的透視圖。圖2說 明圖1之電容器結構中之下部電極相對於支撐結構的透視圖。
參看圖1及圖2，根據實例實施例之電容器結構可包含複數個下部電極116、在該等下部電極116上之一介電層130、在該介電層130上之一上部電極132，及在該等下部電極116上之複數個支撐件110a。
下部電極116可形成於基板100上，且可電連接至基板100之傳導區域(未圖示)。如圖2中所說明，下部電極116可具有平坦頂面116a，例如，實質上平行於基板100之頂面且背離基板100的表面，因此頂面116a之高度在任何位置處可實質上相同，例如，所有下部電極116之頂面116a可實質上齊平。在實例實施例中，可在一第一方向上排列複數個下部電極116以界定一下部電極行。在該下部電極行中，下部電極116可經排列而在該第一方向上彼此相隔一第一距離。在實例實施例中，可在垂直於該第一方向之第二方向上形成複數個下部電極行以界定一下部電極矩陣。在該下部電極矩陣中，下部電極116可經排列而在與該第二方向成銳角之第三方向上彼此相隔第三距離。舉例而言，如圖2中所說明，兩個下部電極行可沿著第一方向相對於彼此偏移，因此一下部電極行中之一下部電極116可相對於一鄰近下部電極行中之一鄰近下部電極116沿著該第三方向來定向。或者，下部電極116可經排列而在該第二方向上彼此相隔第二距離。
下部電極116可包含金屬、金屬氮化物及/或摻雜多晶 矽。舉例而言，下部電極116可包含鈦、鉭、氮化鈦、氮化鉭、摻雜多晶矽等中之一或多者。在下部電極116包含金屬時，下部電極116之電容可高於摻雜多晶矽下部電極之電容。
可在基板100之未形成有下部電極116的一部分上進一步形成一蝕刻終止層102。該蝕刻終止層102可包含氮化矽。
支撐件110a可形成於下部電極116之上部側壁116b上，例如，每一支撐件110a可在平行於基板100之平面的平面中延伸以接觸至少兩個鄰近下部電極116之側壁。每一支撐件110a可在第三方向上延伸，且可部分封閉下部電極116之上部側壁。或者，每一支撐件110a可在第二方向上延伸，且可部分封閉下部電極116之上部側壁116b。支撐件110a在第一方向上可彼此隔開。在實例實施例中，每一支撐件110a可封閉每一下部電極116之上部側壁的約一半，例如，沿著其周邊。
如圖2中所說明，支撐件110a可具有與下部電極116之頂面116a共平面的頂面110as。舉例而言，每一支撐件110a可具有厚度t，且可自各別下部電極116之頂面116a沿著下部電極116之外側壁延伸至一預定距離t，例如，下部電極116之上部側壁116b可自頂面116a延伸至一距離t以便直接接觸支撐件110a。支撐件110a可包含絕緣材料。舉例而言，支撐件110a可包含氮化矽。
如圖1中所說明，介電層130可(例如)等形地形成於下部電極116、支撐件110a及蝕刻終止層102上。介電層130可 包含具有高介電常數之金屬氧化物及/或金屬氮氧化物。在下部電極116包含金屬時，電容器結構可具有低漏電流，即使介電層130包含高k材料亦如此。
舉例而言，介電層130可包含氧化鋯、氮氧化鋯、氧化鋁、氧化鉭、氧化鉿等中之一或多者。在實例實施例中，介電層130可具有多層結構，例如，包含氧化鋯層/氧化鋁層/氧化鋯層(ZAZ)或氧化鋯層/氧化鋁層/氧化鉭層(ZAT)的結構。
或者，在下部電極116包含摻雜多晶矽時，介電層130可包含低k材料。舉例而言，介電層130可具有(例如)包含氧化矽層/氮化矽層/氧化矽層(ONO)之多層結構。
上部電極132可形成於介電層130上。上部電極132可包含金屬、金屬氮化物及/或摻雜多晶矽。在介電層包含金屬氧化物時，上部電極132可包含金屬及/或金屬氮化物，藉此減小電容器結構之漏電流。舉例而言，上部電極132可包含鈦、鉭、氮化鈦、氮化鉭。上部電極132可具有約幾百埃之厚度。
矽-鍺層134可進一步形成於上部電極132上。該矽-鍺層134可摻雜有p型或n型雜質。
圖3A至圖12A說明電容器結構之製造方法中的階段之透視圖。圖3B至圖12B說明圖3A至圖12A中之階段的各別俯視圖。
參看圖3A及圖3B，可在基板100上形成蝕刻終止層102。可使用氮化矽來形成蝕刻終止層102。
可在蝕刻終止層102上形成模製層104。可使用氧化矽來形成模製層104。舉例而言，可使用硼磷矽酸鹽玻璃(BPSG)、tonen矽氮烷(TOSZ)、高密度電漿化學氣相沈積(HDP-CVD)氧化物、電漿增強四乙基正矽酸酯(PE-TEOS)等來形成模製層104。
可在模製層104上形成第一犧牲層106。第一犧牲層106可形成以具有等於或大於隨後形成之支撐件110a(見圖8)之厚度的厚度。
可使用相對於模製層104及支撐件110a兩者具有高蝕刻選擇率之材料來形成第一犧牲層106。可使用可藉由濕式蝕刻製程移除之材料來形成第一犧牲層106。
舉例而言，可使用矽-鍺或多晶矽來形成第一犧牲層106。在本實施例中，可藉由化學氣相沈積(CVD)製程使用矽-鍺來形成第一犧牲層106。
參看圖4A及圖4B，可在第一犧牲層106上形成光阻圖案108。在實例實施例中，光阻圖案108可具有在與第二方向成銳角之第三方向上延伸之線狀形狀。第一方向、第二方向及第三方向可在同一平面中，且第一方向與第二方向可彼此垂直。在另一實例實施例中，光阻圖案108可具有在第二方向上延伸之線狀形狀。
參看圖5A及圖5B，可使用光阻圖案108作為蝕刻遮罩來圖案化第一犧牲層106以形成複數個第一犧牲層圖案106a，其中每一者可在第三方向上延伸。或者，每一第一犧牲層圖案106a可在第二方向上延伸。可藉由灰化製程及/ 或剝離製程來移除光阻圖案108。第一犧牲層圖案106a之間的空間可被稱為開口107。
參看圖6A及圖6B，可在模製層上形成支撐層110以覆蓋第一犧牲層圖案106a並填充開口107。可使用相對於模製層104及第一犧牲層圖案106a具有高蝕刻選擇率之絕緣材料來形成支撐層110。舉例而言，可使用氮化矽來形成支撐層110。
參看圖7A及圖7B，可對支撐層110之上部部分進行平坦化，直至使第一犧牲層圖案106a之頂面暴露以界定複數個支撐件110a為止，該等支撐件中之每一者可在第三方向上延伸。或者，每一支撐件110a可在第二方向上延伸。可藉由化學機械拋光(CMP)製程及/或回蝕製程來執行平坦化製程。
參看圖8A及圖8B，可部分移除支撐件110a、第一犧牲層圖案106a、模製層104及蝕刻終止層102以形成貫穿其之複數個孔114，從而使基板100之頂面的部分暴露。可藉由光微影製程來形成孔114。
在實例實施例中，孔114可形成而在第一方向上彼此相隔第一距離，且可被稱為孔行。在實例實施例中，可在第二方向上形成複數個孔行，且可被稱為孔矩陣。在孔矩陣中，在每一支撐件110a在第三方向上延伸時，孔114可經排列而在第三方向上彼此相隔第三距離。或者，在每一支撐件110a在第二方向上延伸時，孔114可經排列而在第二方向上彼此相隔第二距離。舉例而言，孔114中之每一者 可形成於支撐件110a與各別第一犧牲層圖案106a之間的界面處，例如，支撐件110a可圍繞孔114之一部分且鄰近犧牲層圖案106a可圍繞孔114之另一部分。
參看圖9A及圖9B，可在基板100之所暴露頂面、孔114之內壁、支撐件110a及第一犧牲層圖案106a上形成下部電極層。在實例實施例中，該下部電極層可能不會完全填充孔114且可等形地形成於其上。可藉由CVD製程、物理氣相沈積(PVD)製程或原子層沈積(ALD)製程來形成下部電極層。
可使用金屬、金屬氮化物及/或摻雜多晶矽來形成下部電極層。舉例而言，可使用鈦、鉭、鋁、氮化鈦、氮化鉭、氮化鋁等來形成下部電極層。
可藉由CMP製程及/或回蝕製程來移除支撐件110a及第一犧牲層圖案106a上之下部電極層的上部部分。因此，可在孔114中(亦即，在孔114之內側壁上)形成複數個下部電極116，其中每一者可具有圓柱形形狀。
參看圖10A及圖10B，可在下部電極116、支撐件110a及第一犧牲層圖案106a上形成第二犧牲層以填充孔114之剩餘部分。可使用與模製層104之材料實質上相同的材料來形成第二犧牲層。舉例而言，可藉由CVD製程或ALD製程使用氧化矽來形成第二犧牲層。可藉由CMP製程及/或回蝕製程移除第二犧牲層之上部部分以在孔114中形成複數個第二犧牲層圖案120。
或者，可使用光阻組合物來形成第二犧牲層。在此情況 下，在隨後移除第二犧牲層圖案120時，可藉由灰化製程及/或剝離製程來執行該移除。
參看圖11A及圖11B，可藉由濕式蝕刻製程來移除第一犧牲層圖案106a。請注意，若使用電漿藉由乾式蝕刻製程移除第一犧牲層圖案106a，則可能損壞下部電極116及支撐件110a。
參看圖12A及圖12B，可(例如)藉由濕式蝕刻製程移除模製層104及第二犧牲層圖案120以使下部電極116之內側壁及外側壁暴露。因此，如圖12A中所說明，在移除模製層104及第二犧牲層圖案120後，下部電極116可留在基板110上，支撐件110a連接於其間，例如，每一支撐件110a可連接至少兩個鄰近之下部電極116。
在模製層104與第二犧牲層圖案120包含實質上相同之材料時，可藉由一個蝕刻製程來執行該移除。在模製層104與第二犧牲層圖案120包含不同材料時，可藉由兩個蝕刻製程來執行該移除。
在實例實施例中，可在形成下部電極116之前形成支撐件110a。另外，可藉由濕式蝕刻製程來移除用於形成支撐件110a之第一犧牲層圖案106a。因此，在形成支撐件110a時可能不會損壞下部電極116，且下部電極116可具有平坦頂面及在任何位置處實質上相同之高度。
對比而言，若在形成下部電極後形成支撐件，則在形成支撐件時可能損壞下部電極。因此，具有此等下部電極之電容器可具有高漏電流及/或低電容。
再次參看圖1，介電層130可形成於下部電極116、支撐件110a及蝕刻終止層102上。可使用具有高介電常數之金屬氧化物及/或金屬氮氧化物來形成介電層130。可藉由CVD製程或ALD製程來形成介電層130。舉例而言，可使用氧化鋯、氮氧化鋯、氧化鋁、氧化鉭、氧化鉿等來形成介電層130。此等各者可單獨使用或以其組合形式使用。在實例實施例中，介電層130可形成以具有包含氧化鋯層/氧化鋁層/氧化鋯層(ZAZ)或氧化鋯層/氧化鋁層/氧化鉭層(ZAT)的多層結構。
或者，在下部電極116包含摻雜多晶矽時，可使用低k材料來形成介電層130。舉例而言，介電層130可形成以具有(例如)包含氧化矽層/氮化矽層/氧化矽層(ONO)之多層結構。
上部電極132可形成於介電層130上。可使用金屬、金屬氮化物及/或摻雜多晶矽來形成上部電極132。舉例而言，可使用鈦、鉭、氮化鈦、氮化鉭來形成上部電極132。可藉由CVD製程、PVD製程或ALD製程來形成上部電極132。上部電極132可形成以具有約幾百埃之厚度。可在上部電極132上進一步形成摻雜有雜質之矽-鍺層134。
圖13A至圖15A說明根據另一實施例之電容器結構的製造方法中之階段的透視圖。圖13B至圖15B說明圖13A至圖15A中之階段的各別俯視圖。
參看圖13A及圖13B，可在基板100上形成蝕刻終止層102。可使用氮化矽來形成蝕刻終止層102。可在蝕刻終止 層102上(例如)使用氧化矽來形成模製層104。舉例而言，可使用硼磷矽酸鹽玻璃(BPSG)、tonen矽氮烷(TOSZ)、高密度電漿化學氣相沈積(HDP-CVD)氧化物、電漿增強四乙基正矽酸酯(PE-TEOS)等來形成模製層104。
可在模製層104上形成支撐層111。可使用相對於模製層104具有高蝕刻選擇率之絕緣材料來形成支撐層111。舉例而言，可使用氮化矽來形成支撐層111。
參看圖14A及圖14B，可在支撐層111上形成光阻圖案109。在實例實施例中，光阻圖案109可具有在與第二方向成銳角之第三方向上延伸之線狀形狀。第一方向、第二方向及第三方向可在同一平面中，且第一方向與第二方向可彼此垂直。在另一實例實施例中，光阻圖案109可具有在第二方向上延伸之線狀形狀。
可使用光阻圖案109作為蝕刻遮罩來圖案化支撐層111以形成複數個支撐件110a，其中每一者可在第三方向上延伸。或者，每一支撐件110a可在第二方向上延伸。可藉由灰化製程及/或剝離製程來移除光阻圖案109。支撐件110a之間的空間可被稱為開口108。
參看圖15A及圖15B，可在模製層104上形成第一犧牲層以覆蓋支撐件110a並填充開口108。可使用相對於模製層104及支撐件110a兩者具有高蝕刻選擇率之材料來形成第一犧牲層。可使用可藉由濕式蝕刻製程移除之材料來形成第一犧牲層。舉例而言，可使用矽-鍺或多晶矽來形成第一犧牲層。在本實施例中，可藉由CVD製程使用矽-鍺來 形成第一犧牲層。
可對第一犧牲層之上部部分進行平坦化，直至使支撐件110a之頂面暴露以形成複數個第一犧牲層圖案106a為止，該等第一犧牲層圖案中之每一者可在第三方向上延伸。或者，每一第一犧牲層圖案106a可在第二方向上延伸。可藉由化學機械拋光(CMP)製程及/或回蝕製程來執行平坦化製程。
可執行與參看圖8A至圖12A及圖8B至圖12B所說明之製程實質上相同或類似的製程以形成電容器結構。
圖16A至圖18A說明根據另一實施例之電容器結構的製造方法中之階段的透視圖。圖16B至圖18B說明圖16A至圖18A中之階段的各別俯視圖。
首先，可執行與先前參看圖3A至圖8A及圖3B至圖8B所描述之製程實質上相同或類似的製程以形成複數個孔114，從而使基板100之頂面暴露。
接下來，參看圖16A及圖16B，可在基板100之所暴露頂面、孔114之內壁、支撐件110a及第一犧牲層圖案106a上形成下部電極層115。在實例實施例中，下部電極層115可能不會完全填充孔114，例如，可等形地形成於其上。可藉由CVD製程、PVD製程或ALD製程來形成下部電極層115。
可使用金屬、金屬氮化物及/或摻雜多晶矽來形成下部電極層115。舉例而言，可使用鈦、鉭、鋁、氮化鈦、氮化鉭、氮化鋁等來形成下部電極層115。
參看圖17A及圖17B，可在下部電極層115上形成第二犧牲層119以填充孔114之剩餘部分。可使用氧化矽來形成第二犧牲層119。
參看圖18A及圖18B，可移除第二犧牲層119之上部部分直至使第二犧牲層115之頂面暴露為止，藉此在孔114中形成複數個第二犧牲層圖案120。可藉由CMP製程及/或回蝕製程來執行第二犧牲層119之移除。另外，可藉由CMP製程及/或回蝕製程來移除支撐件110a及第一犧牲層圖案106a上之下部電極層115的上部部分。因此，可在孔114中形成各自可具有圓柱形形狀之複數個下部電極116。
可執行與參看圖11A至圖12A及圖11B至圖12B所說明之製程實質上相同或類似的製程以製造電容器結構。
圖19A說明電容器結構之製造方法的透視圖。圖19B說明圖19A之俯視圖。
首先，可執行與參看圖3A至圖9A及圖3B至圖9B所說明之製程實質上相同或類似之製程，以在孔114中形成複數個下部電極116。接下來，參看圖19A及圖19B，可(例如)藉由濕式蝕刻製程來移除第一犧牲層圖案106a。
在本實施例中，可能不形成填充孔114之犧牲層。可移除模製層104以使下部電極116之內側壁及外側壁暴露。可藉由濕式蝕刻製程來移除模製層104。接下來，可執行與參看圖1所說明之製程實質上相同或類似之製程以製造電容器結構。
圖20說明根據另一實例實施例之電容器結構的透視圖。 圖21說明圖20之電容器結構之下部電極及支撐件的透視圖。
參看圖20及圖21，該電容器結構可具有複數個下部電極180、介電層130、上部電極132及複數個支撐件110a。
下部電極180可形成於基板100上，且可電連接至基板100之傳導區域(未圖示)。在一實例實施例中，下部電極180中之每一者可具有一柱子形狀。下部電極180可具有平坦頂面，其高度在任何位置處可實質上相同。在實例實施例中，可在一第一方向上形成下部電極180以界定一下部電極行。在該下部電極行中，下部電極180可經排列而在該第一方向上彼此相隔一第一距離。在實例實施例中，可在垂直於該第一方向之第二方向上形成複數個下部電極行以界定一下部電極矩陣。在該下部電極矩陣中，下部電極180可經排列而在與該第二方向成銳角之第三方向上彼此相隔第三距離。或者，下部電極180可經排列而在該第二方向上彼此相隔第二距離。
下部電極180可包含金屬、金屬氮化物及/或摻雜多晶矽。舉例而言，下部電極180可包含鈦、鉭、氮化鈦、氮化鉭、摻雜多晶矽等。在下部電極180包含金屬時，下部電極180之電容可高於摻雜多晶矽下部電極之電容。
可在基板100之未形成有下部電極180的一部分上進一步形成蝕刻終止層102。該蝕刻終止層102可包含氮化矽。
支撐件110a可形成於下部電極180之上部側壁上，例如，形成於至少兩個鄰近下部電極180之上部側壁上。每 一支撐件110a可在第三方向上延伸，且可部分封閉下部電極180之上部側壁。或者，每一支撐件110a可在第二方向上延伸，且可部分封閉下部電極180之上部側壁。支撐件110a在第一方向上可彼此隔開。在實例實施例中，每一支撐件110a可封閉每一下部電極180之上部側壁的約一半。
支撐件110a可具有與下部電極180之頂面共平面的頂面。支撐件110a可包含絕緣材料。舉例而言，支撐件110a可包含氮化矽。
介電層130可形成於下部電極180、支撐件110及蝕刻終止層102上。在實例實施例中，介電層130可等形地形成於該三者上。介電層130可包含具有高介電常數之金屬氧化物及/或金屬氮氧化物。在下部電極180包含金屬時，電容器結構可具有低漏電流，即使介電層130包含高k材料亦如此。
舉例而言，介電層130可包含氧化鋯、氮氧化鋯、氧化鋁、氧化鉭、氧化鉿等。此等各者可單獨使用或以其組合形式使用。在實例實施例中，介電層130可具有包含氧化鋯層/氧化鋁層/氧化鋯層(ZAZ)或氧化鋯層/氧化鋁層/氧化鉭層(ZAT)的多層結構。
或者，在下部電極180包含摻雜多晶矽時，介電層130可包含低k材料。舉例而言，介電層130可具有(例如)包含氧化矽層/氮化矽層/氧化矽層(ONO)之多層結構。
上部電極132可形成於介電層130上。上部電極132可包含金屬、金屬氮化物及/或摻雜多晶矽。在介電層包含金 屬氧化物時，上部電極132可包含金屬及/或金屬氮化物，藉此減小電容器結構之漏電流。舉例而言，上部電極132可包含鈦、鉭、氮化鈦、氮化鉭。上部電極132可具有約幾百埃之厚度。
矽-鍺層134可進一步形成於上部電極132上。該矽-鍺層134可摻雜有p型或n型雜質。
圖22A說明圖20中之電容器結構之製造方法的透視圖。圖22B說明圖22A之俯視圖。
首先，可執行與參看圖3A至圖8A及圖3B至圖8B所說明之製程實質上相同或類似之製程以形成複數個孔114，從而使基板100之頂面暴露。
接下來，參看圖22A及圖22B，可在基板100之所暴露頂面、孔114之內側壁、支撐件110a及第一犧牲層圖案106a上形成下部電極層以填充孔114。可藉由CVD製程、物理氣相沈積(PVD)製程或原子層沈積(ALD)製程來形成下部電極層。
可使用金屬、金屬氮化物及/或摻雜多晶矽來形成下部電極層。舉例而言，可使用鈦、鉭、鋁、氮化鈦、氮化鉭、氮化鋁等來形成下部電極層。
可藉由CMP製程及/或回蝕製程來移除支撐件110a及第一犧牲層圖案106a上之下部電極層的上部部分。因此，可在基板100上形成填充孔114之複數個下部電極180。
再次參看圖21，可移除第一犧牲層圖案106a及模製層104。在實例實施例中，可藉由濕式蝕刻製程來執行該移 除。
可在下部電極180、支撐件110a及蝕刻終止層102上形成介電層130。可使用具有高介電常數之金屬氧化物及/或金屬氮氧化物來形成介電層130。可藉由CVD製程或ALD製程來形成介電層130。舉例而言，可使用氧化鋯、氮氧化鋯、氧化鋁、氧化鉭、氧化鉿等來形成介電層130。此等各者可單獨使用或以其組合形式使用。在實例實施例中，介電層130可形成以具有包含氧化鋯層/氧化鋁層/氧化鋯層(ZAZ)或氧化鋯層/氧化鋁層/氧化鉭層(ZAT)的多層結構。
或者，在下部電極180包含摻雜多晶矽時，可使用低k材料來形成介電層130。舉例而言，介電層130可形成以具有(例如)包含氧化矽層/氮化矽層/氧化矽層(ONO)之多層結構。
上部電極132可形成於介電層130上。可使用金屬、金屬氮化物及/或摻雜多晶矽來形成上部電極132。舉例而言，可使用鈦、鉭、氮化鈦、氮化鉭來形成上部電極132。可藉由CVD製程、PVD製程或ALD製程來形成上部電極132。因此，可製造出電容器結構。
圖23A說明根據實例實施例之電容器結構之下部電極及支撐件的俯視圖。除了下部電極之配置及支撐件之形狀以外，圖23A中之電容器結構可與圖1及圖2之電容器結構實質上相同或類似。
參看圖23A，可在基板(未圖示)上形成具有圓柱形形狀之複數個下部電極300。下部電極300可具有高度在任何位 置處可實質上相同的頂面。在實例實施例中，可在一第一方向上形成下部電極300以界定一下部電極行。在該下部電極行中，下部電極300可經排列而在該第一方向上彼此相隔一第一距離D1。在實例實施例中，可在垂直於該第一方向之第二方向上形成複數個下部電極行以界定一下部電極矩陣。在該下部電極矩陣中，下部電極300可經排列而在該第二方向上彼此相隔一第二距離D2。
可在至少兩個鄰近下部電極300之上部側壁上形成複數個支撐件302。舉例而言，每一支撐件302可在第一方向上形成於兩個鄰近下部電極300之上部側壁上。每一支撐件302可在第二方向上延伸，且可部分封閉若干下部電極300之上部側壁。在實例實施例中，每一支撐件302可封閉每一下部電極300之上部側壁的約一半。支撐件302在第一方向上可彼此隔開。支撐件302可具有與下部電極300之頂面共平面的頂面。
除了形成具有不同形狀之光阻圖案以外，可藉由執行與參看圖3A至圖12A及圖3B至圖12B所說明之製程實質上相同或類似的製程來製造圖23A中之電容器結構。
圖23B說明根據實例實施例之電容器結構之下部電極及支撐件的俯視圖。圖23B中之電容器結構可與圖1及圖2之電容器結構實質上相同或類似。亦即，可在圖23B中詳細地說明下部電極之配置及支撐件之形狀。
參看圖23B，可在基板(未圖示)上形成具有圓柱形形狀之複數個下部電極300a。下部電極300a可具有高度在任何 位置處可實質上相同的頂面。在實例實施例中，可在一第一方向上形成下部電極300a以界定一下部電極行。在該下部電極行中，下部電極300a可經排列而在該第一方向上彼此相隔一第一距離D1。在實例實施例中，可在垂直於該第一方向之第二方向上形成複數個下部電極行以界定一下部電極矩陣。在下部電極矩陣中，下部電極300a可經排列而在與該第二方向成銳角之第三方向上彼此相隔第三距離D3，例如，可將六個下部電極300a排列成在自俯視圖觀看時呈平行四邊形之形狀。該第一方向與該第二方向可彼此實質上垂直。
可在至少兩個鄰近下部電極300a之上部側壁上形成複數個支撐件302a。舉例而言，每一支撐件302a可在第一方向上形成於兩個鄰近下部電極300a之上部側壁上。每一支撐件302a可在第三方向上延伸，且可部分封閉若干下部電極300a之上部側壁。在實例實施例中，每一支撐件302a可封閉每一下部電極300a之上部側壁的約一半。支撐件302a在第一方向上可彼此隔開。支撐件302a可具有與下部電極300a之頂面共平面的頂面。可藉由執行與參看圖3A至圖12A所說明之製程實質上相同或類似之製程來製造圖23B中的電容器結構。
圖24A說明根據其他實例實施例之電容器結構之下部電極及支撐件的俯視圖。除了下部電極之配置及支撐件之形狀以外，圖24A中之電容器結構可與圖1及圖2之電容器結構實質上相同或類似。
參看圖24A，可在基板(未圖示)上形成具有圓柱形形狀之複數個下部電極300。下部電極300可具有高度在任何位置處可實質上相同的頂面。在實例實施例中，可在一第一方向上形成下部電極300以界定一下部電極行。在該下部電極行中，下部電極300可經排列而在該第一方向上彼此相隔一第一距離D1。在實例實施例中，可在垂直於該第一方向之第二方向上形成複數個下部電極行以界定一下部電極矩陣。在該下部電極矩陣中，下部電極300可經排列而在該第二方向上彼此相隔一第二距離D2。
可在至少兩個鄰近下部電極300之上部側壁上形成複數個支撐件304。在實例實施例中，每一支撐件304可具有自俯視圖看呈環形之形狀。舉例而言，每一支撐件304可具有：兩個行部分，其中每一者係在第二方向上形成於兩個鄰近下部電極300之上部側壁上且在第一方向上延伸；及兩個列部分，其中每一者係在第一方向上形成於兩個鄰近下部電極300之上部側壁上且在第二方向上延伸。除了形成具有不同形狀之光阻圖案以外，可藉由執行與參看圖3A至圖12A及圖3B至圖12B所說明之製程實質上相同或類似之製程來製造圖24A中的電容器結構。
圖24B說明根據其他實例實施例之電容器結構之下部電極及支撐件的俯視圖。除了支撐件之形狀以外，圖24B中之電容器結構可與圖1及圖2之電容器結構實質上相同或類似。
參看圖24B，可在基板(未圖示)上形成具有圓柱形形狀 之複數個下部電極300a。下部電極300a可具有高度在任何位置處可實質上相同的頂面。在實例實施例中，可在一第一方向上形成下部電極300a以界定一下部電極行。在該下部電極行中，下部電極300a可經排列而在該第一方向上彼此相隔一第一距離D1。在實例實施例中，可在垂直於該第一方向之第二方向上形成複數個下部電極行以界定一下部電極矩陣。在該下部電極矩陣中，下部電極300可經排列而在與該第二方向成銳角之第三方向上彼此相隔第三距離D3。
可在至少兩個鄰近下部電極300a之上部側壁上形成複數個支撐件304a。在實例實施例中，每一支撐件304a可具有自俯視圖看呈環形之形狀。舉例而言，每一支撐件304a可具有：兩個行部分，其中每一者係在第一方向上形成於兩個鄰近下部電極300a之上部側壁上且在第一方向上延伸；及兩個列部分，其中每一者係在第三方向上形成於兩個鄰近下部電極300a之上部側壁上且在第二方向上延伸。除了形成具有不同形狀之光阻圖案以外，可藉由執行與參看圖3A至圖12A及圖3B至圖12B所說明之製程實質上相同或類似之製程來製造圖24B中的電容器結構。
圖24C說明根據其他實例實施例之電容器結構之下部電極及支撐件的俯視圖。除了支撐件之形狀以外，圖24C中之電容器結構可與圖1及圖2之電容器結構實質上相同或類似。
參看圖24C，可在基板(未圖示)上形成具有圓柱形形狀 之複數個下部電極300a。下部電極300a可具有高度在任何位置處可實質上相同的頂面。在實例實施例中，可在一第一方向上形成下部電極300a以界定一下部電極行。在該下部電極行中，下部電極300a可經排列而在該第一方向上彼此相隔一第一距離D1。在實例實施例中，可在垂直於該第一方向之第二方向上形成複數個下部電極行以界定一下部電極矩陣。在該下部電極矩陣中，下部電極300可經排列而在與該第二方向成銳角之第三方向上彼此相隔第三距離D3。
可在至少兩個鄰近下部電極300a之上部側壁上形成複數個支撐件304b。在實例實施例中，每一支撐件304b可具有自俯視圖看呈環形之形狀。舉例而言，每一支撐件304b可具有：兩個行部分，其中每一者係在第三方向上形成於兩個鄰近下部電極300a之上部側壁上且在第一方向上延伸；及兩個列部分，其中每一者係在第一方向上形成於兩個鄰近下部電極300a之上部側壁上且在第三方向上延伸。除了形成具有不同形狀之光阻圖案以外，可藉由執行與參看圖3A至圖12A及圖3B至圖12B所說明之製程實質上相同或類似之製程來製造圖24C中的電容器結構。
圖25說明根據實例實施例的包含圖1之電容器結構之DRAM裝置的橫截面圖。參看圖25，可提供包含作用區域及場區域之基板200。可藉由基板200上之隔離層202來界定該作用區域，且該作用區域可具有島形狀。
可在基板200上形成金氧半導體(MOS)電晶體。該電晶 體可具有閘極結構，該閘極結構包含閘極絕緣層圖案204、閘極電極206、閘極遮罩208及源極/汲極區域210。該閘極結構可進一步包含一閘極隔片209。
可在基板200及隔離層202上形成覆蓋該電晶體之第一絕緣間層212。可貫穿第一絕緣間層212來形成第一接觸插塞214a及第二接觸插塞214b，且該兩個插塞可接觸源極/汲極區域210。
可在第一絕緣間層212以及第一接觸插塞214a及第二接觸插塞214b上形成第二絕緣間層216。可貫穿第二絕緣間層216來形成位元線接觸插塞(未圖示)，且該位元線接觸插塞可電連接至第一接觸插塞214a。另外，可在第二絕緣間層216上形成位元線(未圖示)，且該位元線可電連接至該位元線接觸插塞。
可在第二絕緣間層216上形成覆蓋該位元線之第三絕緣間層218。可貫穿第二絕緣間層216及第三絕緣間層218來形成電容器接觸插塞220，且該電容器接觸插塞220可電連接至該第二接觸插塞214b。在實例實施例中，可形成複數個電容器接觸插塞220。
可在第三絕緣間層218上形成圖1之電容器結構，且該電容器結構可電連接至電容器接觸插塞220。另外，可在第三絕緣間層218之未形成有電容器結構的一部分上形成蝕刻終止層222。該電容器結構可包含複數個下部電極224、一介電層228、一上部電極230及複數個支撐件226。該電容器結構可進一步包含在上部電極230上之矽-鍺層232。
該DRAM裝置可由於該電容器結構而使2位元故障減少，藉此具有良好之電特性。該DRAM裝置可具有其他類型之電容器結構而非圖1之電容器結構，例如，圖20之電容器結構。
圖26說明根據實例實施例的包含圖1之電容器結構之DRAM裝置的製造方法之橫截面圖。
參看圖26，可在基板200上形成一襯墊氧化層(未圖示)及一硬遮罩層(未圖示)。可圖案化該硬遮罩層及該襯墊氧化層以分別形成硬遮罩(未圖示)及襯墊氧化層圖案(未圖示)。可使用該硬遮罩作為蝕刻遮罩來部分蝕刻基板200以形成溝槽(未圖示)。可在基板200上沈積絕緣材料以填充該溝槽，且可對其上部部分進行平坦化以在該溝槽中形成一隔離層202。因此，可將基板200劃分成作用區域及場區域。
可在基板200上順序地形成閘極絕緣層、閘極傳導層及閘極遮罩208。可使用閘極遮罩208作為蝕刻遮罩來部分移除該閘極傳導層及該閘極絕緣層以分別形成閘極電極206及閘極絕緣層圖案204。閘極遮罩208、閘極電極206及閘極絕緣層圖案204可界定該閘極結構。可在該閘極結構之側壁上進一步形成閘極隔片209。
可將雜質植入至基板200之作用區域的與該閘極結構鄰近之一部分中以形成源極/汲極區域210。在實例實施例中，可形成複數個源極/汲極區域210。因此，可製造包含該閘極結構及該源極/汲極區域210的MOS電晶體。
可在基板200上形成第一絕緣間層212以覆蓋該電晶體。可部分移除第一絕緣間層212以形成第一接觸孔(未圖示)，從而使源極/汲極區域210暴露。可在所暴露之源極/汲極區域210及第一絕緣間層212上形成第一傳導層以填充該等第一接觸孔。可對該第一傳導層之上部部分進行平坦化以形成電連接至該等源極/汲極區域210的第一接觸插塞214a及第二接觸插塞214b。
可在第一絕緣間層212以及第一接觸插塞214a及第二接觸插塞214b上形成第二絕緣間層216。可部分蝕刻第二絕緣間層216以貫穿其形成第二接觸孔(未圖示)，從而使第一接觸插塞214a暴露。可在所暴露之第一接觸插塞214a及第二絕緣間層216上形成第二傳導層以填充第二接觸孔，且可對第二傳導層之上部部分進行平坦化以形成電連接至第一接觸插塞214a之位元線觸點(未圖示)。可在第二絕緣間層216上形成位元線(未圖示)以電連接至該位元線觸點。
可在第二絕緣間層216上形成第三絕緣間層218以覆蓋該位元線。可部分蝕刻該第三絕緣間層218及該第二絕緣間層216以貫穿其形成第三接觸孔(未圖示)，從而使第二接觸插塞214b暴露。可在所暴露之第二接觸插塞214b以及第二絕緣間層216及第三絕緣間層218上形成第三傳導層以填充該等第三接觸孔，且可對該第三傳導層之上部部分進行平坦化以形成電容器接觸插塞220。
可執行與參看圖3A至圖12A及圖3B至圖12B所說明之製程實質上相同或類似的製程以完成圖1之電容器結構及 DRAM裝置。
圖27說明根據實例實施例的包含圖1之電容器之DRAM裝置的橫截面圖。
參看圖27，可提供包含作用區域及場區域之基板250。可藉由基板250上之隔離層252來界定該作用區域。該作用區域及該場區域可在第一方向上延伸。可在垂直於該第一方向之第二方向上交替地形成該作用區域及該場區域。
可在每一作用區域之上部部分處形成內埋式位元線254。內埋式位元線254可摻雜有雜質。
可在每一作用區域上形成柱子258。柱子258可具有單晶矽。可在每一柱子258之側壁上形成閘極絕緣層260。可在閘極絕緣層260及絕緣層圖案256上形成閘極電極262，絕緣層圖案256係形成於基板250及隔離層252上。閘極電極262可與基板250絕緣。閘極電極262可封閉柱子258之下部側壁且在第二方向上延伸。
可在基板250、閘極電極262及閘極絕緣層260上形成絕緣間層264以填充柱子258之間的空間及閘極電極262之間的空間。絕緣間層264可具有高度與柱子258之高度實質上相同的頂面。可在每一柱子258之上部部分處形成雜質區域266，且該雜質區域266可充當源極/汲極區域。
可在絕緣間層264及柱子258之雜質區域266上形成圖1之電容器結構。該電容器結構可包含複數個下部電極270、一介電層274、一上部電極276及支撐件272。該電容器結構可進一步包含在該上部電極上之矽-鍺層278。下部電極 270可電連接至雜質區域266。可在絕緣間層264之未形成有下部電極270的一部分上形成一蝕刻終止層268。
該DRAM裝置可具有其他類型之電容器結構而非圖1之電容器結構，例如，圖20之電容器結構。
根據實例實施例，該電容器結構可包含支撐該等電容器之複數個支撐件，且由此可實質上減少或防止電容器之跌落。可在形成電容器之下部電極之前形成該等支撐件，且由此在支撐件形成期間可能不會損壞支撐件。
前述內容說明實例實施例，且不應被解釋為其限制。儘管已描述幾個實例實施例，但熟習此項技術者將易於瞭解，在本質上未脫離本發明概念之新穎教示及優點的情況下，許多修改在實例實施例中係可能的。因此，所有此等修改意欲包含於如申請專利範圍中所界定的本發明概念之範疇內。在申請專利範圍中，構件加功能條項意欲涵蓋本文中描述為執行所述功能的結構，且不僅涵蓋結構等效物亦涵蓋等效結構。因此，應理解，前述內容說明各種實例實施例且不應被解釋為限於所揭示之特定實例實施例，且對所揭示實例實施例的修改以及其他實例實施例意欲包含於所附申請專利範圍之範疇內。
100‧‧‧基板
102‧‧‧蝕刻終止層
104‧‧‧模製層
106‧‧‧第一犧牲層
106a‧‧‧第一犧牲層圖案
107‧‧‧開口
108‧‧‧光阻圖案/開口
109‧‧‧光阻圖案
110‧‧‧支撐層
110a‧‧‧支撐件
110as ‧‧‧支撐件之頂面
111‧‧‧支撐層
114‧‧‧孔
115‧‧‧下部電極層
116‧‧‧下部電極
116a‧‧‧下部電極之頂面
116b‧‧‧下部電極之上部側壁
119‧‧‧第二犧牲層
120‧‧‧第二犧牲層圖案
130‧‧‧介電層
132‧‧‧上部電極
134‧‧‧矽-鍺層
180‧‧‧下部電極
200‧‧‧基板
202‧‧‧隔離層
204‧‧‧閘極絕緣層圖案
206‧‧‧閘極電極
208‧‧‧閘極遮罩
209‧‧‧閘極隔片
210‧‧‧源極/汲極區域
212‧‧‧第一絕緣間層
214a‧‧‧第一接觸插塞
214b‧‧‧第二接觸插塞
216‧‧‧第二絕緣間層
218‧‧‧第三絕緣間層
220‧‧‧電容器接觸插塞
222‧‧‧蝕刻終止層
224‧‧‧下部電極
226‧‧‧支撐件
228‧‧‧介電層
230‧‧‧上部電極
232‧‧‧矽-鍺層
250‧‧‧基板
252‧‧‧隔離層
254‧‧‧內埋式位元線
256‧‧‧絕緣層圖案
258‧‧‧柱子
260‧‧‧閘極絕緣層
262‧‧‧閘極電極
264‧‧‧絕緣間層
266‧‧‧雜質區域
268‧‧‧蝕刻終止層
270‧‧‧下部電極
272‧‧‧支撐件
274‧‧‧介電層
276‧‧‧上部電極
278‧‧‧矽-鍺層
300‧‧‧下部電極
300a‧‧‧下部電極
302‧‧‧支撐件
302a‧‧‧支撐件
304‧‧‧支撐件
304a‧‧‧支撐件
304b‧‧‧支撐件
D1‧‧‧第一距離
D2‧‧‧第二距離
D3‧‧‧第三距離
t‧‧‧支撐件厚度
圖1說明根據實例實施例之電容器結構的透視圖；圖2說明圖1之電容器結構之下部電極及支撐件的透視圖；圖3A至圖12A說明根據實例實施例之電容器結構的製造 方法中之階段的透視圖；且圖3B至圖12B說明圖3A至圖12A中之階段的各別俯視圖；圖13A至圖15A說明根據其他實例實施例之電容器結構的製造方法中之階段的透視圖；且圖13B至圖15B說明圖13A至圖15A中之階段的各別俯視圖；圖16A至圖18A說明根據其他實例實施例之電容器結構的製造方法中之階段的透視圖；且圖16B至圖18B說明圖16A至圖18A中之階段的各別俯視圖；圖19A說明根據其他實例實施例之電容器結構的製造方法之透視圖；且圖19B說明圖19A中之方法的俯視圖；圖20說明根據其他實例實施例之電容器結構的透視圖；圖21說明圖20之電容器結構之下部電極及支撐件的透視圖；圖22A說明根據其他實例實施例之電容器結構的製造方法之透視圖；且圖22B說明圖22A中之方法的各別俯視圖；圖23A說明根據實例實施例之電容器結構的下部電極及支撐件的配置之俯視圖；圖23B說明根據實例實施例之電容器結構的下部電極及支撐件的配置之俯視圖；圖24A說明根據實例實施例之電容器結構的下部電極及支撐件的配置之俯視圖；圖24B說明根據實例實施例之電容器結構的下部電極及支撐件的配置之俯視圖； 圖24C說明根據實例實施例之電容器結構的下部電極及支撐件的配置之俯視圖；圖25說明根據實例實施例的包含電容器結構之動態隨機存取記憶體(DRAM)裝置的橫截面圖；圖26說明根據實例實施例的包含電容器之DRAM裝置的製造方法之橫截面圖；及圖27說明根據其他實例實施例的包含電容器之DRAM裝置的橫截面圖。
100‧‧‧基板
102‧‧‧蝕刻終止層
110a‧‧‧支撐件
110as ‧‧‧支撐件之頂面
116‧‧‧下部電極
116a‧‧‧下部電極之頂面
116b‧‧‧下部電極之上部側壁

Claims (23)

  1. 一種電容器結構，其包括：一基板上之複數個下部電極，該等下部電極具有平坦頂面且排列於一第一方向上以界定一下部電極行，複數個下部電極行排列於垂直於該第一方向之一第二方向上以界定一下部電極矩陣；至少兩個鄰近下部電極之上部側壁上的複數個支撐件；該等下部電極及該等支撐件上之一介電層；及該介電層上之一上部電極。
  2. 如請求項1之電容器結構，其中該等下部電極經排列而在該第一方向上彼此相距一第一距離且在一第三方向上彼此相距一第三距離，該第三方向經定向而相對於該第二方向成一銳角。
  3. 如請求項2之電容器結構，其中該等支撐件中之每一者在該第三方向上延伸。
  4. 如請求項2之電容器結構，其中該等支撐件中之每一者在該第三方向上接觸該至少兩個鄰近下部電極之上部側壁。
  5. 如請求項1之電容器結構，其中該等支撐件中之每一者在該第二方向上延伸。
  6. 如請求項5之電容器結構，其中該等支撐件中之每一者在該第一方向上接觸該至少兩個鄰近下部電極之上部側壁。
  7. 如請求項1之電容器結構，其中該等支撐件中之每一者接觸並部分封閉該至少兩個鄰近下部電極之該等上部側壁。
  8. 如請求項1之電容器結構，其中該等下部電極包含一金屬且具有一圓柱形形狀或一柱子形狀。
  9. 如請求項1之電容器結構，其中該等下部電極之上部表面與該等支撐件之上部表面實質上共平面。
  10. 一種製造一電容器結構之方法，其包括：在一基板上形成一模製層；在該基板上形成複數個犧牲層圖案及與該等犧牲層圖案接觸的複數個支撐件，其中該等犧牲層圖案的頂面與該等支撐件的頂面實質上是相同高度以及該等犧牲層圖案的底面與該等支撐件的底面實質上是相同高度，該等犧牲層圖案與該等支撐件是交錯配置的條狀圖案，彼此平行；部分移除該等犧牲層圖案、該等支撐件及該模製層以貫穿其形成複數個孔，從而使該基板之頂面暴露，該等孔係排列於一第一方向上以界定一行，複數個行係排列於垂直於該第一方向之一第二方向上以界定一矩陣；在該等孔中在該基板之該等所暴露頂面上形成複數個下部電極，使得該等下部電極具有平坦頂面且該複數個支撐件係在至少兩個鄰近下部電極之上部側壁上；移除該等犧牲層圖案；移除該模製層以使該等下部電極之側壁暴露； 在該等下部電極及該等支撐件上形成一介電層；及在該介電層上形成一上部電極。
  11. 如請求項10之方法，其中形成該等犧牲層圖案及該等支撐件包含：在該模製層上形成該等犧牲層圖案；在該模製層上形成一支撐層以覆蓋該等犧牲層圖案並填充該等犧牲層圖案之間的空間；及對該支撐層之一上部部分進行平坦化以形成該等支撐件。
  12. 如請求項10之方法，其中形成該等犧牲層圖案及該等支撐件包含：在該模製層上形成該等支撐件；在該模製層上形成一犧牲層以覆蓋該等支撐件並填充該等支撐件之間的空間；及對該犧牲層之一上部部分進行平坦化以形成該等犧牲層圖案。
  13. 如請求項10之方法，其中形成該等下部電極包含：在該基板之該所暴露頂面、該等孔之內壁、該等犧牲層圖案及該等支撐件上等形地形成一下部電極層；及自該等犧牲層圖案及該等支撐件移除該下部電極層之一上部部分以形成具有一圓柱形形狀之該等下部電極。
  14. 如請求項13之方法，其進一步包括：在移除該下部電極層之該上部部分之前，在該下部電極上形成一第二犧牲層以填充該等孔之剩餘部分。
  15. 如請求項13之方法，其進一步包括：在形成該等下部電極之後，形成填充該等孔之剩餘部分的第二犧牲層圖案。
  16. 如請求項15之方法，其中移除該模製層包含：移除該等第二犧牲層圖案。
  17. 如請求項10之方法，其中形成該等下部電極包含：在該基板之該等所暴露頂面、該等犧牲層圖案及該等支撐件上形成一傳導層以填充該等孔；及自該等犧牲層圖案及該等支撐件移除該傳導層之一上部部分。
  18. 如請求項10之方法，其中該等犧牲層圖案係使用矽-鍺來形成。
  19. 如請求項10之方法，其中該等支撐件係使用氮化矽來形成。
  20. 如請求項10之方法，其中每一支撐件形成以具有一線狀形狀。
  21. 如請求項10之方法，其中該等孔形成而在該第一方向上彼此相距一第一距離，且在一第三方向上彼此相距一第二距離，該第三方向經定向而相對於該第二方向成一銳角。
  22. 一種半導體裝置，其包括：一基板上之複數個電晶體，每一電晶體具有一第一雜質區域及多個第二雜質區域；一位元線，其電連接至該第一雜質區域； 電容器接觸插塞，其電連接至該等第二雜質區域；及一電容器結構，其電連接至該等電容器接觸插塞，該電容器結構包含：一基板上之複數個下部電極，該等下部電極具有平坦頂面且排列於一第一方向上以界定一下部電極行，複數個下部電極行排列於垂直於該第一方向之一第二方向上以界定一下部電極矩陣；至少兩個鄰近下部電極之上部側壁上的複數個支撐件；該等下部電極及該等支撐件上之一介電層；及該介電層上之一上部電極。
  23. 一種製造一半導體裝置之方法，其包括：在一基板上形成複數個電晶體，每一電晶體具有一第一雜質區域及多個第二雜質區域；形成電連接至該第一雜質區域的一位元線；形成電連接至該等第二雜質區域的電容器接觸插塞；及形成電連接至該等電容器接觸插塞的一電容器結構，該電容器結構包含：一基板上之複數個下部電極，該等下部電極具有平坦頂面且排列於一第一方向上以界定一下部電極行，複數個下部電極行排列於垂直於該第一方向之一第二方向上以界定一下部電極矩陣，至少兩個鄰近下部電極之上部側壁上的複數個支撐件， 該等下部電極及該等支撐件上之一介電層，及該介電層上之一上部電極。
TW099108199A 2009-03-20 2010-03-19 電容器結構及其製造方法，包含電容器結構之半導體裝置及其製造方法 TWI480905B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090023929A KR101589912B1 (ko) 2009-03-20 2009-03-20 커패시터 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
TW201106397A TW201106397A (en) 2011-02-16
TWI480905B true TWI480905B (zh) 2015-04-11

Family

ID=42738016

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099108199A TWI480905B (zh) 2009-03-20 2010-03-19 電容器結構及其製造方法，包含電容器結構之半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US8343845B2 (zh)
JP (1) JP2010226109A (zh)
KR (1) KR101589912B1 (zh)
TW (1) TWI480905B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI666779B (zh) * 2017-03-06 2019-07-21 Micron Technology, Inc. 積體結構、電容及形成電容之方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120045461A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 아일랜드형 지지 패턴들을 갖는 반도체 소자
KR101776284B1 (ko) * 2011-03-03 2017-09-20 삼성전자주식회사 반도체 기억 소자의 제조 방법
KR101901787B1 (ko) * 2012-03-23 2018-09-28 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
KR101934421B1 (ko) 2012-11-13 2019-01-03 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
KR102193685B1 (ko) 2014-05-02 2020-12-21 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
CN105321886B (zh) * 2014-05-29 2019-07-05 联华电子股份有限公司 电容器结构及其制造方法
KR102414612B1 (ko) * 2015-10-13 2022-07-01 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9536939B1 (en) * 2015-10-28 2017-01-03 International Business Machines Corporation High density vertically integrated FEOL MIM capacitor
KR102671472B1 (ko) 2016-11-28 2024-06-03 삼성전자주식회사 3차원 반도체 장치
KR102623547B1 (ko) * 2016-12-08 2024-01-10 삼성전자주식회사 반도체 소자
CN108110025B (zh) * 2017-12-07 2023-11-17 长鑫存储技术有限公司 电容器阵列结构及其制造方法
KR102609519B1 (ko) * 2018-11-12 2023-12-04 삼성전자주식회사 반도체 소자
US10833092B2 (en) * 2019-01-23 2020-11-10 Micron Technology, Inc. Methods of incorporating leaker-devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker-devices
US11049864B2 (en) * 2019-05-17 2021-06-29 Micron Technology, Inc. Apparatuses including capacitor structures, and related memory devices, electronic systems, and methods
US11342333B2 (en) * 2019-09-26 2022-05-24 Nanya Technology Corporation Semiconductor device
CN114068540A (zh) * 2020-07-31 2022-02-18 中国科学院微电子研究所 半导体电容器结构及制造方法
CN115206970A (zh) * 2021-04-13 2022-10-18 中国科学院微电子研究所 电容器、半导体器件、电子设备及其制造方法
KR20230014446A (ko) 2021-07-21 2023-01-30 에스케이하이닉스 주식회사 반도체 소자 및 이를 제조하는 방법
KR102902479B1 (ko) 2021-07-28 2025-12-19 삼성전자주식회사 반도체 소자
KR20230018830A (ko) * 2021-07-30 2023-02-07 삼성전자주식회사 서포터 구조체를 갖는 반도체 소자
CN114121817B (zh) * 2021-10-18 2024-05-03 长鑫存储技术有限公司 存储器件及其形成方法
CN115996561B (zh) * 2021-10-18 2025-05-09 长鑫存储技术有限公司 电容器的形成方法及半导体器件
KR20230125607A (ko) * 2022-02-21 2023-08-29 에스케이하이닉스 주식회사 캐패시터를 구비하는 반도체 장치 및 그 제조방법
KR20230171742A (ko) 2022-06-14 2023-12-21 삼성전자주식회사 커패시터 구조체, 그를 포함하는 반도체 메모리 장치 및 그의 제조 방법
KR20240165533A (ko) * 2023-05-16 2024-11-25 삼성전자주식회사 커패시터 및 이를 포함하는 반도체 소자
US20250022912A1 (en) * 2023-07-14 2025-01-16 Taiwan Semiconductor Manufacturing Company Limited High density capacitor and methods of forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050093046A1 (en) * 2003-11-03 2005-05-05 Tae-Hyuk Ahn Plurality of capacitors employing holding layer patterns and method of fabricating the same
US20060079049A1 (en) * 2004-09-09 2006-04-13 Srivatsa Kundalgurki Method for fabricating a capacitor
US7557015B2 (en) * 2005-03-18 2009-07-07 Micron Technology, Inc. Methods of forming pluralities of capacitors

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487519B1 (ko) 2002-02-05 2005-05-03 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법
KR100459707B1 (ko) * 2002-03-21 2004-12-04 삼성전자주식회사 실린더형 커패시터를 포함하는 반도체 소자 및 그 제조 방법
KR100538098B1 (ko) * 2003-08-18 2005-12-21 삼성전자주식회사 개선된 구조적 안정성 및 향상된 캐패시턴스를 갖는캐패시터를 포함하는 반도체 장치 및 그 제조 방법
US7125781B2 (en) * 2003-09-04 2006-10-24 Micron Technology, Inc. Methods of forming capacitor devices
KR100622284B1 (ko) * 2004-06-03 2006-09-14 삼성전자주식회사 커패시터의 하부 전극 형성 방법
KR100599098B1 (ko) 2004-08-26 2006-07-12 삼성전자주식회사 커패시터의 제조 방법
KR100716641B1 (ko) * 2006-06-29 2007-05-09 주식회사 하이닉스반도체 비정질카본층을 이용한 실린더형 캐패시터 제조 방법
KR100891647B1 (ko) * 2007-02-01 2009-04-02 삼성전자주식회사 반도체 장치 및 그 형성 방법
JP2008283026A (ja) * 2007-05-11 2008-11-20 Elpida Memory Inc 半導体装置の製造方法および半導体装置
JP2009054972A (ja) * 2007-08-29 2009-03-12 Elpida Memory Inc 半導体装置の製造方法
JP2009164535A (ja) * 2008-01-10 2009-07-23 Elpida Memory Inc 半導体装置、及びその製造方法
JP5679628B2 (ja) * 2008-12-16 2015-03-04 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
US7951668B2 (en) * 2009-01-14 2011-05-31 Powerchip Semiconductor Corp. Process for fabricating crown capacitors of dram and capacitor structure
JP2010206094A (ja) * 2009-03-05 2010-09-16 Elpida Memory Inc 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050093046A1 (en) * 2003-11-03 2005-05-05 Tae-Hyuk Ahn Plurality of capacitors employing holding layer patterns and method of fabricating the same
US20060079049A1 (en) * 2004-09-09 2006-04-13 Srivatsa Kundalgurki Method for fabricating a capacitor
US7557015B2 (en) * 2005-03-18 2009-07-07 Micron Technology, Inc. Methods of forming pluralities of capacitors

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI666779B (zh) * 2017-03-06 2019-07-21 Micron Technology, Inc. 積體結構、電容及形成電容之方法
US10366901B2 (en) 2017-03-06 2019-07-30 Micron Technology, Inc. Integrated structures, capacitors and methods of forming capacitors
US11087991B2 (en) 2017-03-06 2021-08-10 Micron Technology, Inc. Integrated structures, capacitors and methods of forming capacitors
US11784058B2 (en) 2017-03-06 2023-10-10 Micron Technology, Inc. Integrated structures, capacitors and methods of forming capacitors
US12463051B2 (en) 2017-03-06 2025-11-04 Lodestar Licensing Group Llc Integrated structures, capacitors and methods of forming capacitors

Also Published As

Publication number Publication date
JP2010226109A (ja) 2010-10-07
US20100240179A1 (en) 2010-09-23
US8343845B2 (en) 2013-01-01
KR101589912B1 (ko) 2016-02-01
TW201106397A (en) 2011-02-16
KR20100105090A (ko) 2010-09-29

Similar Documents

Publication Publication Date Title
TWI480905B (zh) 電容器結構及其製造方法，包含電容器結構之半導體裝置及其製造方法
KR101609254B1 (ko) 반도체 소자 및 그 제조 방법
US9543308B2 (en) Semiconductor device
US9202921B2 (en) Semiconductor device and method of making the same
KR101610826B1 (ko) 커패시터를 갖는 반도체 장치의 형성방법
US9159730B2 (en) Methods for fabricating a semiconductor device
US8697579B2 (en) Method of forming an isolation structure and method of forming a semiconductor device
US20150111360A1 (en) Method of manufacturing a semiconductor device
US8928073B2 (en) Semiconductor devices including guard ring structures
CN101937915B (zh) 半导体器件及半导体器件的制造方法
JP2010287716A (ja) 半導体装置及びその製造方法
US12096615B2 (en) Semiconductor devices having contact plugs
US8138536B2 (en) Semiconductor device having cylindrical lower electrode of capacitor and manufacturing method thereof
KR20100086795A (ko) 반도체 소자 및 그 제조 방법
US8716833B2 (en) Semiconductor devices and methods of manufacturing the same
TWI814592B (zh) 半導體裝置
US20130115745A1 (en) Methods of manufacturing semiconductor devices including device isolation trenches self-aligned to gate trenches
JP2013030698A (ja) 半導体装置の製造方法
JP2009170637A (ja) 半導体記憶装置の製造方法および半導体記憶装置
US9287161B2 (en) Method of forming wirings
JP2014053361A (ja) 半導体装置の製造方法
US20170352622A1 (en) Semiconductor device and manufacturing method thereof