CN114121817B - 存储器件及其形成方法 - Google Patents
存储器件及其形成方法 Download PDFInfo
- Publication number
- CN114121817B CN114121817B CN202111208150.8A CN202111208150A CN114121817B CN 114121817 B CN114121817 B CN 114121817B CN 202111208150 A CN202111208150 A CN 202111208150A CN 114121817 B CN114121817 B CN 114121817B
- Authority
- CN
- China
- Prior art keywords
- layer
- sacrificial layer
- forming
- protruding
- sacrificial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 230000008093 supporting effect Effects 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 239000003990 capacitor Substances 0.000 claims description 64
- 238000005530 etching Methods 0.000 claims description 59
- 239000010410 layer Substances 0.000 description 511
- 239000000463 material Substances 0.000 description 38
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 229910052710 silicon Inorganic materials 0.000 description 22
- 239000010703 silicon Substances 0.000 description 22
- 239000002356 single layer Substances 0.000 description 17
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 230000000717 retained effect Effects 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- -1 phosphorus ions Chemical class 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910052582 BN Inorganic materials 0.000 description 3
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910015801 BaSrTiO Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- DXBNFOZPQUKUHW-UHFFFAOYSA-N [Si](=O)=O.[P] Chemical compound [Si](=O)=O.[P] DXBNFOZPQUKUHW-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002355 dual-layer Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 229910001449 indium ion Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种存储器件及其形成方法，所述形成方法，在基底上形成第一牺牲层后，在所述第一牺牲层上形成叠层支撑层，所述叠层支撑层包括第一支撑层和位于第一支撑层上的第二支撑层，所述第一支撑层具有若干第一凸起结构，所述第二支撑层具有若干第二凸起结构，每一个下电极接触结构上方相应的具有一个第一凸起结构和位于第一凸起结构上方的第二凸起结构，且所述第一凸起结构和第二凸起结构均包括平行于所述基底表面的凸起顶部层以及沿垂直于所述基底表面的方向延伸且与所述凸起顶部层边缘连接的凸起延伸壁；在所述叠层支撑层上形成第二牺牲层。通过形成前述特定结构叠层支撑结构提高了对下电极层的支撑强度。
Description
技术领域
本申请涉及存储器制作领域，尤其涉及一种存储器件及其形成方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
现有技术提供了一种DRAM的形成方法，包括：提供基底；在所述基底上形成第一牺牲层；在所述第一牺牲层上形成支撑层；在所述支撑层上形成第二牺牲层；刻蚀去除部分所述第一牺牲层、支撑层和第一牺牲层，形成若干电容孔；在所述电容孔的侧壁和底部表面上形成下电极；形成下电极后，去除剩余的第一牺牲层和第二牺牲层以及部分支撑层，形成空腔；在所述下电极的表面以及空腔的侧壁表面形成电介质层；在电介质层表面形成上电极。
但是前述方法中形成的DRAM过程中，支撑层的对电容器的支撑强度仍有待提升，影响了电容器的结构稳定性。
发明内容
鉴于此，本申请一些实施例中提供了一种存储器件的形成方法，包括：
提供基底，所述基底中形成有若干下电极接触结构；
在所述基底上形成第一牺牲层；
在所述第一牺牲层上形成叠层支撑层，所述叠层支撑层包括第一支撑层和位于第一支撑层上的第二支撑层，所述第一支撑层具有若干第一凸起结构，所述第二支撑层具有若干第二凸起结构，每一个下电极接触结构上方相应的具有一个第一凸起结构和位于第一凸起结构上方的第二凸起结构，且所述第一凸起结构和第二凸起结构均包括平行于所述基底表面的凸起顶部层以及沿垂直于所述基底表面的方向延伸且与所述凸起顶部层边缘连接的凸起延伸壁；
在所述叠层支撑层上形成第二牺牲层；
刻蚀去除下电极接触结构上方的部分所述第二牺牲层和所述叠层支撑层以及所述第一牺牲层，在所述第一牺牲层、所述叠层支撑层和所述第二牺牲层中形成暴露出相应的下电极接触结构表面的若干电容孔，且刻蚀时保留所述第一凸起结构和所述第二凸起结构的所述凸起延伸壁在所述电容孔的侧壁；
在所述电容孔侧壁和底部表面形成下电极；
形成下电极后，去除剩余的第一牺牲层和第二牺牲层，形成空腔；
在所述电容孔中的下电极表面以及空腔表面形成电介质层；
在电介质层上形成上电极。
在一些实施例中，每一个所述下电极接触结构上方相应的一个第一凸起结构和一个第二凸起结构均向靠近基底的方向凸起。
在一些实施例中，所述叠层支撑层的形成过程包括：刻蚀去除部分所述第一牺牲层，在所述第一牺牲层顶部形成若干第一牺牲层凸起和位于第一牺牲层凸起之间第一凹槽，所述第一凹槽位于相应的下电极接触结构上方；在所述第一牺牲层凸起的侧壁和顶部表面以及第一牺牲层凸起之间的第一凹槽底部表面形成第一支撑层；在所述第一牺牲层凸起顶部表面上的第一支撑层表面形成第三牺牲层凸起；在所述第三牺牲层凸起的侧壁和顶部表面以及第三牺牲层凸起之间的第一支撑层上形成第二支撑层。
在一些实施例中，所述第三牺牲层凸起的形成过程为：在所述第一支撑层的表面形成第三牺牲层；刻蚀去除部分所述第三牺牲层，在所述第一牺牲层凸起顶部表面上的第一支撑层表面形成第三牺牲层凸起。
在一些实施例中，在刻蚀去除部分所述第三牺牲层时，相邻第一牺牲层凸起之间的第一凹槽内的第三牺牲层被保留或者去除；形成第二支撑层时，所述部分第二支撑层位于所述相邻第一牺牲层凸起之间的第一凹槽内的被保留第三牺牲层的表面上或者直接位于所述第一凹槽内的第一支撑层表面。
在一些实施例中，所述去除剩余的第一牺牲层和第二牺牲层时，同时去除所述第三牺牲层凸起，以形成空腔。
在一些实施例中，刻蚀去除下电极接触结构上方的部分所述第二牺牲层和所述叠层支撑层以及所述第一牺牲层，在所述第一牺牲层、所述叠层支撑层和所述第二牺牲层中形成暴露出相应的下电极接触结构表面的若干电容孔，且刻蚀时保留所述第一凸起结构和所述第二凸起结构的所述凸起延伸壁在所述电容孔的侧壁过程包括：刻蚀相应的下电极接触结构上方的部分第二牺牲层和第一牺牲层以及所述第一凸起结构和第二凸起结构的凸起顶部层或者刻蚀相应的下电极接触结构上方的部分第二牺牲层和第一牺牲层以及所述第一凸起结构和第二凸起结构的凸起顶部层和第三牺牲层，在所述第一牺牲层、第二牺牲层和叠层支撑层中形成暴露出相应的下电极接触结构的若干电容孔，且刻蚀时保留所述第一凸起结构和所述第二凸起结构的所述凸起延伸壁在所述电容孔的侧壁。
在一些实施例中，每一个所述下电极接触结构上方相应的一个第一凸起结构和一个第二凸起结构均向远离所述基底的方向凸起。
在一些实施例中，所述叠层支撑层的形成过程包括：刻蚀去除部分所述第一牺牲层，在所述第一牺牲层顶部形成若干第二牺牲层凸起和位于第二牺牲层凸起之间第二凹槽，所述第二牺牲层凸起位于相应的下电极接触结构上方；在所述第二牺牲层凸起的侧壁和顶部表面以及第二牺牲层凸起之间的第二凹槽底部表面形成第一支撑层；在所述第二牺牲层凸起顶部表面上的第一支撑层表面形成第三牺牲层凸起；在所述第三牺牲层凸起的侧壁和顶部表面以及第三牺牲层凸起之间的第一支撑层上形成第二支撑层。
在一些实施例中，所述第三牺牲层凸起的形成过程为：在所述第一支撑层的表面形成第三牺牲层；刻蚀去除部分所述第三牺牲层，在所述第一牺牲层凸起顶部表面上的第一支撑层表面形成第三牺牲层凸起。
在一些实施例中，在刻蚀去除部分所述第三牺牲层时，相邻第二牺牲层凸起之间的第二凹槽内的第三牺牲层被保留或者去除；形成第二支撑层时，所述部分第二支撑层位于所述相邻第二牺牲层凸起之间的第二凹槽内的被保留的第三牺牲层的表面上或者直接位于所述第二凹槽内的第一支撑层表面。
在一些实施例中，所述去除剩余的第一牺牲层和第二牺牲层时，同时去除所述第三牺牲层，以形成空腔。
在一些实施例中，刻蚀去除下电极接触结构上方的部分所述第二牺牲层和所述叠层支撑层以及所述第一牺牲层，在所述第一牺牲层、所述叠层支撑层和所述第二牺牲层中形成暴露出相应的下电极接触结构表面的若干电容孔，且刻蚀时保留所述第一凸起结构和所述第二凸起结构的所述凸起延伸壁在所述电容孔的侧壁过程包括：刻蚀相应的下电极接触结构上方的部分第二牺牲层、第一牺牲层和第三牺牲层凸起以及所述第一凸起结构和第二凸起结构的凸起顶部层或者刻蚀相应的下电极接触结构上方的部分第二牺牲层和第一牺牲层以及所述第一凸起结构和第二凸起结构的凸起顶部层和第三牺牲层凸起以及第二牺牲层凸起，在所述第一牺牲层、第二牺牲层和叠层支撑层中形成暴露出相应的下电极接触结构的若干电容孔，且刻蚀时保留所述第一凸起结构和所述第二凸起结构的所述凸起延伸壁在所述电容孔的侧壁。
在一些实施例中，还包括：在所述第二牺牲层上形成顶层支撑层。
在一些实施例中，形成若干电容孔时，先刻蚀去除下电极接触结构上方的部分所述顶层支撑层，暴露出相应的下电极接触结构上方部分第二牺牲层的表面。
在一些实施例中，去除剩余的第一牺牲层和第二牺牲层之前，去除相邻电容孔之间部分剩余的顶层支撑层，暴露出相邻电容孔之间的剩余的第二牺牲层的表面。
本发明一些实施例还提供了一种存储器件，包括：
基底，所述基底中形成有若干下电极接触结构；
若干呈“U”型的下电极，与相应的下电极接触结构连接；
位于所述若干下电极外侧壁上的叠层支撑层，所述叠层支撑层包括第一支撑层和位于第一支撑层上的第二支撑层，所述第一支撑层和第二支撑层与所述下电极的外侧壁接触的部分包括沿垂直于基底表面的方向延伸的凸起延伸壁，所述第一支撑层的凸起延伸壁与第二支撑层的凸起延伸壁连接；
位于下电极内壁侧和外侧壁表面上的电介质层；
位于电介质层表面上的上电极。
在一些实施例中，部分下电极之间的所述第一支撑层具有第一凸起结构，所述第二支撑层具有第二凸起结构，所述第二凸起结构和位于第一凸起结构上方，且所述第一凸起结构和第二凸起结构均包括平行于所述基底表面的凸起顶部层以及与所述凸起顶部层边缘连接且位于相应的电容孔的侧壁表面并沿垂直于所述基底表面的方向延伸的凸起延伸壁。
在一些实施例中，所述第一凸起结构和第二凸起结构向远离基底表面的方向凸起，所述第一凸起结构的凸起顶部层与所述第二凸起结构的凸起顶部层之间具有第三空腔，所述电介质层还位于所述第三空腔的侧壁表面，所述第三空腔中的电介质层的表面还具有上电极层。
在一些实施例中，所述第一凸起结构和第二凸起结构向靠近基底表面的方向凸起，所述第一凸起结构的凸起顶部层与所述第二凸起结构的凸起顶部层接触或者所述第一凸起结构的凸起顶部层与所述第二凸起结构的凸起顶部层之间具有第三空腔，所述电介质层还位于所述第三空腔的侧壁表面，所述第三空腔中的电介质层的表面还具有上电极层。
本申请前述一些实施例中的存储器件的形成方法，在基底上形成第一牺牲层后，在所述第一牺牲层上形成叠层支撑层，所述叠层支撑层包括第一支撑层和位于第一支撑层上的第二支撑层，所述第一支撑层具有若干第一凸起结构，所述第二支撑层具有若干第二凸起结构，每一个下电极接触结构上方相应的具有一个第一凸起结构和位于第一凸起结构上方的第二凸起结构，且所述第一凸起结构和第二凸起结构均包括平行于所述基底表面的凸起顶部层以及沿垂直于所述基底表面的方向延伸且与所述凸起顶部层边缘连接的凸起延伸壁；在所述叠层支撑层上形成第二牺牲层。通过形成前述特定结构叠层支撑结构，在后续形成电容孔时，由于第一凸起结构和第二凸起结构的凸起延伸臂会保留在电容孔的侧壁，当在电容孔侧壁和底部表面形成下电极层时，使得叠层支撑结构与下电极层的接触面积会增大，从而提高了对下电极层的支撑强度。
进一步，在一些实施例中，所述第一支撑层和第二支撑层之间还可以具有第三牺牲层凸起，当所述第一支撑层和第二支撑层厚度较薄时，整个堆叠支撑结构本身仍具有较强的机械稳定性，使得堆叠支撑结构对下电极层的能保持较强的支撑效果，并且所述第三牺牲层凸起后续可以被去除会形成第三空腔，第三空腔中可以形成部分电介质层和上电极层，因而在同等厚度的支撑层情况下，本申请中叠层支撑结构中由于具有第三空腔以形成部分电介质层和上电极层，因而可以提高电容器的电容值。
附图说明
图1-图14为本申请一些实施例中存储结构形成过程的结构示意图；
图15-图25为本申请另一些实施例中存储结构的形成过程的结构示意图。
具体实施方式
如背景技术所言，现有形成的DRAM过程中，支撑层的对电容器的支撑强度仍有待提升，影响了电容器的结构稳定性。
研究发现，虽然提高支撑层的厚度可以提高支撑层的支撑强度，但是会支撑层占据较大的空间，减小了电容器的电容值，并且较厚的支撑层需要较长的刻蚀时间，对下电极层的顶部会造成较大的刻蚀损伤。
对此，本申请提供了一种存储器件及其形成方法，能使得较薄的支撑层对电容器的支撑强度较强，提高电容器的结构稳定性，并能保证电容器的电容值，减少对下电极层顶部的损伤。
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在详述本申请实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图1，提供基底200，所述基底200中形成有若干下电极接触结构。
所述基底200作为后续工艺的平台。
在一些实施例中，所述基底200可以包括半导体衬底201和位于半导体衬底201上的底层介质层202，所述半导体衬底201的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。所述半导体衬底中根据需要掺杂一定的杂质离子，所述杂质离子可以为N型杂质离子或P型杂质离子，所述N型杂质离子为磷离子、砷离子或锑离子一种或几种，所述P型杂质离子为硼离子、镓离子或铟离子一种或几种。本实施例中，所述半导体衬底201的材料为硅。所述半导体衬底中可以形成若干沟槽型晶体管，所述若干沟槽型晶体管作为DRAM存储器件的一部分。具体的，所所述沟槽型晶体管包括位于半导体衬底201中的有源区，位于有源区中的至少一个埋入式栅极，位于所述埋入式栅极两侧的有源区的中漏区和至少一个源区。
所述底层介质层202可以为单层或多层堆叠结构。所述底层介质层202中形成有若干下电极接触结构220，所述下电极接触结构220可以用于连接后续形成的电容器的下电极层以及半导体衬底201中形成的沟槽型晶体管的源极。
在一些实施例中，所述底层介质层202可以为氧化硅、氮化硅、氮氧化硅、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)或BPSG(掺硼磷的二氧化硅)、低介电常数材料中的一种材料所形成的单层结构或者为上述材料所组成群组中的两种以上材料所形成的叠层结构。本实施例中，所述底层介质层202为氮化硅的单层结构，或者至少最顶层为氮化硅层的叠层结构。
在一些实施例中，所述下电极接触结构220可以包括金属插塞、金属垫中的一种或两种。所述下电极接触结构220的材料为金属。在一些实施例中，所述下电极接触结构220可以为W、Al、Cu、Ag、Au、Co、Pt、Ni、Ti、Ta、TiN、TaN中的一种材料所形成的单层结构或者为上述材料所组成群组中的两种以上材料所形成的叠层结构(比如TiN层和位于TiN层上的W层构成的双层堆叠结构)。
在一些实施例中，所述形成的下电极接触结构220完全位于底层介质层202中，即所述下电极接触结构220的顶部表面低于所述底层介质层202的顶部表面。
参考图2，在所述基底200上形成第一牺牲层205。
所述第一牺牲层205中后续用于形成电容孔以及电容器。所述第一牺牲层可以为单层或多层堆叠结构。所述第一牺牲层205的材料与底层介质层以及后续形成的第一支撑层和第二支撑层的材料不相同，后续在刻蚀第一牺牲层205时，对所述第一支撑层206和底层介质层202的刻蚀量很小或者忽略不计。在一些实施例中，所述第一牺牲层205可以为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、碳、掺硼的氧化硅、掺磷的氧化硅、氮化硼、锗化硅、多晶硅、无定型硅、无定型碳中的一种材料所形成的单层结构或者为上述材料所组成群组中的两种以上材料所形成的叠层结构。本实施例中，所述第一牺牲层205为氧化硅的单层结构，通过化学气相沉积工艺形成所述第一牺牲层205。
参考图7，在所述第一牺牲层205上形成叠层支撑层，所述叠层支撑层包括第一支撑层207和位于第一支撑层207上的第二支撑层210，所述第一支撑层207具有若干第一凸起结构227，所述第二支撑层210具有若干第二凸起结构230，每一个下电极接触结构220上方相应的具有一个第一凸起结构227和位于第一凸起结构227上方的第二凸起结构230，且所述第一凸起结构227和第二凸起结构230均包括平行于所述基底表面的凸起顶部层(26，29)以及沿垂直于所述基底200表面的方向延伸且与所述凸起顶部层(26，29)边缘连接的凸起延伸壁(27，30)。
本实施例中，所述第一支撑层207中的第一凸起结构227和第二支撑层210中的第二凸起结构230均向靠近基底200的方向凸起。所述第一凸起结构227包括平行于所述基底200表面的(第一)凸起顶部层26以及沿垂直于所述基底200表面的方向延伸且与所述(第一)凸起顶部层26边缘连接的(第一)凸起延伸壁27。所述第二凸起结构230包括平行于所述基底表面的(第二)凸起顶部层29以及沿垂直于所述基底200表面的方向延伸且与所述(第二)凸起顶部层29边缘连接的(第二)凸起延伸壁30。
本实施例中，所述第二凸起结构230部分位于所述第一凸起结构227中，所述第二凸起结构230的凸起顶部层29与第一凸起结构227的凸起顶部层30接触，所述第二凸起结构230的部分凸起延伸壁30与第一凸起结构227的凸起延伸壁27接触。
下面在一些实施例中结合附图3-图7对前述叠层支撑层的形成的过程进行详细的描述。
参考图3，刻蚀去除部分所述第一牺牲层205，在所述第一牺牲层205顶部形成若干第一牺牲层凸起226和位于第一牺牲层凸起226之间第一凹槽206，所述第一凹槽206位于相应的下电极接触结构220上方。
刻蚀所述第一牺牲层205采用各向异性的干法刻蚀工艺，包括各向异性的等离子刻蚀工艺。
参考图4，在所述第一牺牲层凸起226的侧壁和顶部表面以及第一牺牲层凸起226之间的第一凹槽底部206表面形成第一支撑层207。
所述第一支撑层207作为叠层支撑层的一部分，所述形成的第一支撑层207具有若干向靠近基底200的方向凸起的第一凸起结构227。每一个所述第一凸起结构227包括平行于所述基底表面的(第一)凸起顶部层26以及沿垂直于所述基底200表面的方向延伸且与所述(第一)凸起顶部层26边缘连接的(第一)凸起延伸壁27。
所述第一支撑层207的厚度可以较薄，在一些实施例中，所述第一支撑层207的厚度可以为5-100纳米，。在一些实施例中，所述第一支撑层207材料可以为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅。本实施例中所述第二支撑层206的材料为氮化硅，形成工艺为原子层沉积工艺(ALD)。
参考图5和图6，在所述第一支撑层207的表面形成第三牺牲层208(参考图5)；刻蚀去除部分所述第三牺牲层208，在所述第一牺牲层凸起顶部表面上的第一支撑层207表面形成第三牺牲层凸起209。
所述第三牺牲层208的材料与所述第一支撑层207和后续形成的第二支撑层的材料不相同。在一些实施例中，所述第三牺牲层208可以为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、碳、掺硼的氧化硅、掺磷的氧化硅、氮化硼、锗化硅、多晶硅、无定型硅、无定型碳中的一种材料所形成的单层结构或者为上述材料所组成群组中的两种以上材料所形成的叠层结构。本实施例中，所述第三牺牲层208为氧化硅的单层结构。
本实施例中，在刻蚀去除部分所述第三牺牲层208时，相邻第一牺牲层凸起之间的第一凹槽内的第三牺牲层被去除，后续在形成第二支撑层时，所述部分第二支撑层直接位于所述第一凹槽内的第一支撑层表面。
在另一些实施例中，在刻蚀去除部分所述第三牺牲层208时，相邻第一牺牲层凸起之间的第一凹槽内的第三牺牲层被保留，第一凹槽内被保留的第三牺牲层的表面低于或平齐于第一牺牲层凸起顶部表面上的第一支撑层的表面，后续形成第二支撑层时，所述部分第二支撑层位于所述相邻第一牺牲层凸起之间的第一凹槽内的被保留第三牺牲层的表面上。
参考图7，在所述第三牺牲层凸起209的侧壁和顶部表面以及第三牺牲层凸起209之间的第一支撑层上形成第二支撑层210。
所述第二支撑层210作为叠层支撑层的一部分，所述形成的第二支撑层210具有若干向靠近基底200的方向凸起的第二凸起结构230。每一个所述第二凸起结构230包括平行于所述基底表面的(第二)凸起顶部层29以及沿垂直于所述基底200表面的方向延伸且与所述(第二)凸起顶部层29边缘连接的(第二)凸起延伸壁30。
所述第二支撑层210的厚度可以较薄，在一些实施例中，所述第二支撑层210的厚度可以为5-100nm。在一些实施例中，所述第二支撑层210材料可以为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅。本实施例中所述第二支撑层210的材料为氮化硅，形成工艺为原子层沉积工艺(ALD)。
本实施例中，所述形成的第二支撑层210有一部分直接位于第一凹槽中的第一支撑层207的表面。在其他一些实施例中，当相邻第一牺牲层凸起之间的第一凹槽内的有部分第三牺牲层被保留时，形成第二支撑层时，有部分第二支撑层位于所述相邻第一牺牲层凸起之间的第一凹槽内的被保留第三牺牲层的表面上。
本申请通过前述方法形成前述特定结构叠层支撑结构，在后续形成电容孔时，由于第一凸起结构227和第二凸起结构230的凸起延伸臂(27，30)会保留在电容孔的侧壁，当在电容孔侧壁和底部表面形成下电极层时，使得叠层支撑结构与下电极层的接触面积会增大，从而提高了对下电极层的支撑强度。进一步，所述第一支撑层和第二支撑层之间具有第三牺牲层凸起，当所述第一支撑层和第二支撑层厚度较薄时，整个堆叠支撑结构本身仍具有较强的机械稳定性，使得堆叠支撑结构对下电极层的能保持较强的支撑效果，并且所述第三牺牲层凸起后续可以被去除会形成第三空腔，第三空腔中可以形成部分电介质层和上电极层，因而在同等厚度的支撑层情况下，本申请中叠层支撑结构中由于具有第三空腔以形成部分电介质层和上电极层，因而可以提高电容器的电容值。
参考图8，在所述叠层支撑层上形成第二牺牲层211。
所述第二牺牲层211中后续用于形成电容孔以及电容器。所述第二牺牲层可以为单层或多层堆叠结构。所述第二牺牲层211的材料与第二支撑层210和后续形成的顶层支撑层的材料不相同，后续在刻蚀第二牺牲层211时，对所述第二支撑层210和后续形成的顶层支撑层的刻蚀量很小或者忽略不计。在一些实施例中，所述第二牺牲层211可以为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、碳、掺硼的氧化硅、掺磷的氧化硅、氮化硼、锗化硅、多晶硅、无定型硅、无定型碳中的一种材料所形成的单层结构或者为上述材料所组成群组中的两种以上材料所形成的叠层结构。本实施例中，所述第二牺牲层211为氧化硅的单层结构，通过化学气相沉积工艺形成所述第二牺牲层211。
在一些实施例中，在形成第二牺牲层211后，在所述第二牺牲层211上形成顶层支撑层212。
所述顶层支撑层212也用于支撑电容器结构。在一些实施例中，所述顶层支撑层212可以为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅中的一种材料所形成的单层结构或者为上述材料所组成群组中的两种以上材料所形成的叠层结构。本实施例中所述顶层支撑层212为氮化硅的单层结构。
参考图9，刻蚀去除下电极接触结构220上方的部分所述顶层支撑层212、部分所述第二牺牲层211和所述叠层支撑层以及所述第一牺牲层205，在所述第一牺牲层205、所述叠层支撑层和所述第二牺牲层211中形成暴露出相应的下电极接触结构220表面的若干电容孔213，且刻蚀时保留所述第一凸起结构和所述第二凸起结构的所述凸起延伸壁(27，30)在所述电容孔213的侧壁。
在一些实施例中，所述刻蚀为各向异性的干法刻蚀工艺，包括各向异性的等离子刻蚀工艺。
在一些实施例中，所述刻蚀的具体过程包括：刻蚀相应的下电极接触结构220上方的部分第二牺牲层和第一牺牲层以及所述第一凸起结构和第二凸起结构的凸起顶部层或者刻蚀相应的下电极接触结构220上方的部分第二牺牲层和第一牺牲层以及所述第一凸起结构和第二凸起结构的凸起顶部层和第三牺牲层，在所述第一牺牲层、第二牺牲层和叠层支撑层中形成暴露出相应的下电极接触结构220的若干电容孔213，且刻蚀时保留所述第一凸起结构和所述第二凸起结构的所述凸起延伸壁在所述电容孔的侧壁。
在一些实施例中，形成若干电容孔213时，先刻蚀去除下电极接触结构220上方的部分所述顶层支撑层212，暴露出相应的下电极接触结构220上方部分第二牺牲层211的表面。
参考图10，在所述电容孔213侧壁和底部表面形成下电极214。
在一些实施例中，所述下电极214可以为W、Al、Cu、Ag、Au、Co、Pt、Ni、Ti、Ta、TiN、TaN、TaC、TaSiN、NiSi、CoSi、TiAl、WSi中的一种材料所形成的单层结构或者为上述材料所组成群组中的两种以上材料所形成的叠层结构。所述下电极214的电阻率可以为2×10-8(Ωm)到1×102(Ωm)之间。本实施例中，所述下电极214为TiN层。
所述形成的下电极214呈“U”型。
参考图11-图14，形成下电极214后，去除剩余的第一牺牲层和第二牺牲层，形成空腔(216、218、219)。
下面对形成空腔的具体过程进行描述，其过程包括：参考图11，去除剩余的第一牺牲层和第二牺牲层之前，去除相邻电容孔213之间部分剩余的顶层支撑层212，形成暴露出相邻电容孔213之间的剩余的第二牺牲层211的表面刻蚀孔。在去除所述部分顶层支撑层212之前，在所述顶层支撑层212和电容孔上方形成图形化的掩膜层，所述图形化的掩膜层中具有暴露出相邻电容孔213之间需要去除的那一部分顶层支撑层的开口。
参考图12，沿刻蚀孔去除所述第二牺牲层，形成第二空腔216。去除所述第二牺牲层采用湿法刻蚀。
参考图13，沿刻蚀孔和相应的第一空腔216采用各向异性的干法刻蚀工艺去除刻蚀孔底部的部分第二支撑层210、第三牺牲层凸起209和第一支撑层207，在刻蚀时，所述第二支撑层210中的凸起延伸壁30和第一支撑层207中的凸起延伸壁27保留在所述“U”型下电极214的外侧壁上。
参考图3，采用湿法刻蚀工艺去除剩余的第三牺牲层凸起209，相应的位置形成第三空腔218，去除剩余的第一牺牲层，相应的位置形成第一空腔219，所述第一空腔219、第二空腔216和第三空腔218组成空腔。
在一些实施例中，形成空腔后，还包括：在所述电容孔213中的下电极214表面以及空腔(第一空腔219、第二空腔216和第三空腔218)表面形成电介质层；在电介质层上形成上电极。
在一些实施例中，所述电介质层的材料为高K(K大于2.8)介质材料，以提高单位面积电容器的电容值。在具体的实施例中，所述电介质层可以为HfO2、TiO2、HfZrO、HfSiNO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3或BaSrTiO中的一种材料所形成的单层结构或者为上述材料所组成群组中的两种以上材料所形成的叠层结构。本实施例中，所述电介质层为HfO2层。
在一些实施例中，所述上电极W、Al、Cu、Ag、Au、Co、Pt、Ni、Ti、Ta、TiN、TaN、TaC、TaSiN、NiSi、CoSi、TiAl、WSi中的一种材料所形成的单层结构或者为上述材料所组成群组中的两种以上材料所形成的叠层结构。所述上电极层的电阻率可以为2×10-8(Ωm)到1×102(Ωm)之间。本实施例中，所述上电极层为TiN层。
本发明另一些实施例中，参考图15-25，还提供了一种存储结构的形成方法，本实施例与前述实施例的主要区别在于第一凸起结构和第二凸起结构的凸起方向不同，每一个所述下电极接触结构上方相应的一个第一凸起结构和一个第二凸起结构均向远离所述基底的方向凸起。需要说明的是，后续在本实施例进行描述时，对于与前述实施例中相同或相似结构的详细描述和限定不再赘述，具体请参考前述实施例。
参考图15，提供基底300，所述基底300中形成有若干下电极接触结构330；在所述基底300上形成第一牺牲层305；刻蚀去除部分所述第一牺牲层305，在所述第一牺牲层305顶部形成若干第二牺牲层凸起326和位于第二牺牲层凸起326之间第二凹槽306，所述第二牺牲层凸起326位于相应的下电极接触结构上方。
参考图16，在所述第二牺牲层凸起的侧壁和顶部表面以及第二牺牲层凸起之间的第二凹槽底部表面形成第一支撑层307，所述形成的第一支撑层307具有若干向远离所述基底300的方向凸起的第一凸起结构327。每一个所述第一凸起结构327(参考图19)包括平行于所述基底表面的(第一)凸起顶部层26以及沿垂直于所述基底200表面的方向延伸且与所述(第一)凸起顶部层26边缘连接的(第一)凸起延伸壁27。
参考图17和图18，在所述第一支撑层307的表面形成第三牺牲层308(参考图17)；刻蚀去除部分所述第三牺牲层308，在所述第二牺牲层凸起顶部表面上的第一支撑层307表面形成第三牺牲层凸起309。
本实施例中，在刻蚀去除部分所述第三牺牲层308时，相邻第二牺牲层凸起之间的第二凹槽内的第三牺牲层被保留，第二凹槽内被保留的第三牺牲层328的表面低于或平齐于第二牺牲层凸起顶部表面上的第一支撑层的表面，后续形成第二支撑层时，所述部分第二支撑层位于所述相邻第二牺牲层凸起之间的第一凹槽内的被保留第三牺牲层的表面上。
在另一些实施例中，在刻蚀去除部分所述第三牺牲层308时，相邻第二牺牲层凸起之间的第二凹槽内的第三牺牲层被去除，后续在形成第二支撑层时，所述部分第二支撑层直接位于所述第二凹槽内的第一支撑层表面。
参考图19，在所述第三牺牲层凸起的侧壁和顶部表面以及第三牺牲层凸起之间的第一支撑层307上形成第二支撑层310，所述形成的第二支撑层310具有若干向远离基底300的方向凸起的第二凸起结构330。每一个所述第二凸起结构330包括平行于所述基底表面的(第二)凸起顶部层29以及沿垂直于所述基底300表面的方向延伸且与所述(第二)凸起顶部层29边缘连接的(第二)凸起延伸壁30。
参考图20，在所述叠层支撑层上形成第二牺牲层311；在形成第二牺牲层311后，在所述第二牺牲层311上形成顶层支撑层312。
参考图21，刻蚀去除下电极接触结构320上方的部分所述顶层支撑层312、部分所述第二牺牲层311和所述叠层支撑层以及所述第一牺牲层305，在所述第一牺牲层305、所述叠层支撑层和所述第二牺牲层311中形成暴露出相应的下电极接触结构320表面的若干电容孔313，且刻蚀时保留所述第一凸起结构和所述第二凸起结构的所述凸起延伸壁(27，30)在所述电容孔313的侧壁。
在一些实施例中，具体的刻蚀过程包括：刻蚀相应的下电极接触结构上方的部分第二牺牲层、第一牺牲层和第三牺牲层凸起以及所述第一凸起结构和第二凸起结构的凸起顶部层或者刻蚀相应的下电极接触结构上方的部分第二牺牲层和第一牺牲层以及所述第一凸起结构和第二凸起结构的凸起顶部层和第三牺牲层凸起以及第二牺牲层凸起，在所述第一牺牲层、第二牺牲层和叠层支撑层中形成暴露出相应的下电极接触结构的若干电容孔，且刻蚀时保留所述第一凸起结构和所述第二凸起结构的所述凸起延伸壁在所述电容孔的侧壁。
继续参考图21，在所述电容孔313侧壁和底部表面形成下电极314。
参考图22，去除剩余的第一牺牲层和第二牺牲层之前，去除相邻电容孔313之间部分剩余的顶层支撑层312，形成暴露出相邻电容孔313之间的剩余的第二牺牲层311的表面的刻蚀孔。
参考图23，沿刻蚀孔去除所述第二牺牲层，形成第二空腔316。去除所述第二牺牲层采用湿法刻蚀。
参考图24，沿刻蚀孔和相应的第一空腔316采用各向异性的干法刻蚀工艺去除刻蚀孔底部的部分第二支撑层310、被保留的第三牺牲层328和第一支撑层307，在刻蚀时，所述第二支撑层310中的凸起延伸壁30和第一支撑层207中的凸起延伸壁27保留在所述“U”型下电极314的外侧壁上。
参考图25，采用湿法刻蚀工艺去除被保留的第三牺牲层328，相应的位置形成第三空腔318，去除剩余的第一牺牲层，相应的位置形成第一空腔319，所述第一空腔319、第二空腔316和第三空腔318组成空腔。
在一些实施例中，形成空腔后，还包括：在所述电容孔313中的下电极314表面以及空腔(第一空腔319、第二空腔316和第三空腔318)表面形成电介质层；在电介质层上形成上电极。
本发明一些实施例还提供了一种存储器件，参考图14或图25，包括：
基底200(300)，所述基底200(300)中形成有若干下电极接触结构220(330)；
若干呈“U”型的下电极214(314)，与相应的下电极接触结构220(330)连接；
位于所述若干下电极214(314)外侧壁上的叠层支撑层，所述叠层支撑层包括第一支撑层207(307)和位于第一支撑层207(307)上的第二支撑层210(310)，所述第一支撑层207(307)和第二支撑层310(310)与所述下电极220(330)外侧壁接触的部分包括沿垂直于基底表面的方向延伸的凸起延伸壁(27，30)，所述第一支撑层207(307)的凸起延伸壁27与第二支撑层210(310)的凸起延伸壁30连接；
位于下电极214(314)内壁侧和外侧壁表面上的电介质层；
位于电介质层表面上的上电极。
在一些实施例中，参考图7(或图19)，部分下电极214(314)之间的所述第一支撑层207(307)具有第一凸起结构227(327)，所述第二支撑层210(310)具有第二凸起结构230(330)，所述第二凸起结构和位于第一凸起结构上方，且所述第一凸起结构和第二凸起结构均包括平行于所述基底表面的凸起顶部层以及与所述凸起顶部层边缘连接且位于相应的电容孔的侧壁表面并沿垂直于所述基底表面的方向延伸的凸起延伸壁。
在一些实施例中，参考图19，所述第一凸起结构327和第二凸起结构330向远离基底300表面的方向凸起，所述第一凸起结构327的凸起顶部层26与所述第二凸起结构230的凸起顶部层29之间具有第三空腔(第三牺牲层凸起309被去除后的位置)，所述电介质层还位于所述第三空腔的侧壁表面，所述第三空腔中的电介质层的表面还具有上电极层。
在另一些实施例中，参考图7，所述第一凸起结构227和第二凸起结构230向靠近基底200表面的方向凸起。
本申请虽然已以较佳实施例公开如上，但其并不是用来限定本申请，任何本领域技术人员在不脱离本申请的精神和范围内，都可以利用上述揭示的方法和技术内容对本申请技术方案做出可能的变动和修改，因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本申请技术方案的保护范围。
Claims (20)
1.一种存储器件的形成方法，其特征在于，包括：
提供基底，所述基底中形成有若干下电极接触结构；
在所述基底上形成第一牺牲层；
在所述第一牺牲层上形成叠层支撑层，所述叠层支撑层包括第一支撑层和位于第一支撑层上的第二支撑层，所述第一支撑层具有若干第一凸起结构，所述第二支撑层具有若干第二凸起结构，每一个下电极接触结构上方相应的具有一个第一凸起结构和位于第一凸起结构上方的第二凸起结构，且所述第一凸起结构和第二凸起结构均包括平行于所述基底表面的凸起顶部层以及沿垂直于所述基底表面的方向延伸且与所述凸起顶部层边缘连接的凸起延伸壁；
在所述叠层支撑层上形成第二牺牲层；
刻蚀去除下电极接触结构上方的部分所述第二牺牲层和所述叠层支撑层以及所述第一牺牲层，在所述第一牺牲层、所述叠层支撑层和所述第二牺牲层中形成暴露出相应的下电极接触结构表面的若干电容孔，且刻蚀时保留所述第一凸起结构和所述第二凸起结构的所述凸起延伸壁在所述电容孔的侧壁；
在所述电容孔侧壁和底部表面形成下电极；
形成下电极后，去除剩余的第一牺牲层和第二牺牲层，形成空腔；
在所述电容孔中的下电极表面以及空腔表面形成电介质层；
在电介质层上形成上电极；
其中，所述第一支撑层与所述第二支撑层之间具有第三空腔，且所述第一支撑层与所述第二支撑层仅通过所述凸起延伸壁直接接触。
2.如权利要求1所述的存储器件的形成方法，其特征在于，每一个所述下电极接触结构上方相应的一个第一凸起结构和一个第二凸起结构均向靠近基底的方向凸起。
3.如权利要求2所述的存储器件的形成方法，其特征在于，所述叠层支撑层的形成过程包括：刻蚀去除部分所述第一牺牲层，在所述第一牺牲层顶部形成若干第一牺牲层凸起和位于第一牺牲层凸起之间第一凹槽，所述第一凹槽位于相应的下电极接触结构上方；在所述第一牺牲层凸起的侧壁和顶部表面以及第一牺牲层凸起之间的第一凹槽底部表面形成第一支撑层；在所述第一牺牲层凸起顶部表面上的第一支撑层表面形成第三牺牲层凸起；在所述第三牺牲层凸起的侧壁和顶部表面以及第三牺牲层凸起之间的第一支撑层上形成第二支撑层。
4.如权利要求3所述的存储器件的形成方法，其特征在于，所述第三牺牲层凸起的形成过程为：在所述第一支撑层的表面形成第三牺牲层；刻蚀去除部分所述第三牺牲层，在所述第一牺牲层凸起顶部表面上的第一支撑层表面形成第三牺牲层凸起。
5.如权利要求4所述的存储器件的形成方法，其特征在于，在刻蚀去除部分所述第三牺牲层时，相邻第一牺牲层凸起之间的第一凹槽内的第三牺牲层被保留或者去除；形成第二支撑层时，所述部分第二支撑层位于所述相邻第一牺牲层凸起之间的第一凹槽内的被保留第三牺牲层的表面上或者直接位于所述第一凹槽内的第一支撑层表面。
6.如权利要求5所述的存储器件的形成方法，其特征在于，所述去除剩余的第一牺牲层和第二牺牲层时，同时去除所述第三牺牲层凸起，以形成空腔。
7.如权利要求5所述的存储器件的形成方法，其特征在于，刻蚀去除下电极接触结构上方的部分所述第二牺牲层和所述叠层支撑层以及所述第一牺牲层，在所述第一牺牲层、所述叠层支撑层和所述第二牺牲层中形成暴露出相应的下电极接触结构表面的若干电容孔，且刻蚀时保留所述第一凸起结构和所述第二凸起结构的所述凸起延伸壁在所述电容孔的侧壁过程包括：刻蚀相应的下电极接触结构上方的部分第二牺牲层和第一牺牲层以及所述第一凸起结构和第二凸起结构的凸起顶部层或者刻蚀相应的下电极接触结构上方的部分第二牺牲层和第一牺牲层以及所述第一凸起结构和第二凸起结构的凸起顶部层和第三牺牲层，在所述第一牺牲层、第二牺牲层和叠层支撑层中形成暴露出相应的下电极接触结构的若干电容孔，且刻蚀时保留所述第一凸起结构和所述第二凸起结构的所述凸起延伸壁在所述电容孔的侧壁。
8.如权利要求1所述的存储器件的形成方法，每一个所述下电极接触结构上方相应的一个第一凸起结构和一个第二凸起结构均向远离所述基底的方向凸起。
9.如权利要求8所述的存储器件的形成方法，其特征在于，所述叠层支撑层的形成过程包括：刻蚀去除部分所述第一牺牲层，在所述第一牺牲层顶部形成若干第二牺牲层凸起和位于第二牺牲层凸起之间第二凹槽，所述第二牺牲层凸起位于相应的下电极接触结构上方；在所述第二牺牲层凸起的侧壁和顶部表面以及第二牺牲层凸起之间的第二凹槽底部表面形成第一支撑层；在所述第二牺牲层凸起顶部表面上的第一支撑层表面形成第三牺牲层凸起；在所述第三牺牲层凸起的侧壁和顶部表面以及第三牺牲层凸起之间的第一支撑层上形成第二支撑层。
10.如权利要求9所述的存储器件的形成方法，其特征在于，所述第三牺牲层凸起的形成过程为：在所述第一支撑层的表面形成第三牺牲层；刻蚀去除部分所述第三牺牲层，在所述第一牺牲层凸起顶部表面上的第一支撑层表面形成第三牺牲层凸起。
11.如权利要求10所述的存储器件的形成方法，其特征在于，在刻蚀去除部分所述第三牺牲层时，相邻第二牺牲层凸起之间的第二凹槽内的第三牺牲层被保留或者去除；形成第二支撑层时，所述部分第二支撑层位于所述相邻第二牺牲层凸起之间的第二凹槽内的被保留的第三牺牲层的表面上或者直接位于所述第二凹槽内的第一支撑层表面。
12.如权利要求11所述的存储器件的形成方法，其特征在于，所述去除剩余的第一牺牲层和第二牺牲层时，同时去除所述第三牺牲层，以形成空腔。
13.如权利要求12所述的存储器件的形成方法，其特征在于，刻蚀去除下电极接触结构上方的部分所述第二牺牲层和所述叠层支撑层以及所述第一牺牲层，在所述第一牺牲层、所述叠层支撑层和所述第二牺牲层中形成暴露出相应的下电极接触结构表面的若干电容孔，且刻蚀时保留所述第一凸起结构和所述第二凸起结构的所述凸起延伸壁在所述电容孔的侧壁过程包括：刻蚀相应的下电极接触结构上方的部分第二牺牲层、第一牺牲层和第三牺牲层凸起以及所述第一凸起结构和第二凸起结构的凸起顶部层或者刻蚀相应的下电极接触结构上方的部分第二牺牲层和第一牺牲层以及所述第一凸起结构和第二凸起结构的凸起顶部层和第三牺牲层凸起以及第二牺牲层凸起，在所述第一牺牲层、第二牺牲层和叠层支撑层中形成暴露出相应的下电极接触结构的若干电容孔，且刻蚀时保留所述第一凸起结构和所述第二凸起结构的所述凸起延伸壁在所述电容孔的侧壁。
14.如权利要求1所述的存储器件的形成方法，其特征在于，还包括：在所述第二牺牲层上形成顶层支撑层。
15.如权利要求14所述的存储器件的形成方法，其特征在于，形成若干电容孔时，先刻蚀去除下电极接触结构上方的部分所述顶层支撑层，暴露出相应的下电极接触结构上方部分第二牺牲层的表面。
16.如权利要求15所述的存储器件的形成方法，其特征在于，去除剩余的第一牺牲层和第二牺牲层之前，去除相邻电容孔之间部分剩余的顶层支撑层，暴露出相邻电容孔之间的剩余的第二牺牲层的表面。
17.一种存储器件，其特征在于，包括：
基底，所述基底中形成有若干下电极接触结构；
若干呈“U”型的下电极，与相应的下电极接触结构连接；
位于所述若干下电极外侧壁上的叠层支撑层，所述叠层支撑层包括第一支撑层和位于第一支撑层上的第二支撑层，所述第一支撑层和第二支撑层与所述下电极的外侧壁接触的部分包括沿垂直于基底表面的方向延伸的凸起延伸壁，所述第一支撑层的凸起延伸壁与第二支撑层的凸起延伸壁连接；
位于下电极内壁侧和外侧壁表面上的电介质层；
位于电介质层表面上的上电极；
其中，所述第一支撑层与所述第二支撑层之间具有第三空腔，且所述第一支撑层与所述第二支撑层仅通过所述凸起延伸壁直接接触。
18.如权利要求17所述的存储器件，其特征在于，部分下电极之间的所述第一支撑层具有第一凸起结构，所述第二支撑层具有第二凸起结构，所述第二凸起结构和位于第一凸起结构上方，且所述第一凸起结构和第二凸起结构均包括平行于所述基底表面的凸起顶部层以及与所述凸起顶部层边缘连接且位于相应的电容孔的侧壁表面并沿垂直于所述基底表面的方向延伸的凸起延伸壁。
19.如权利要求18所述的存储器件，其特征在于，所述第一凸起结构和第二凸起结构向远离基底表面的方向凸起，所述第三空腔还位于所述第一凸起结构的凸起顶部层与所述第二凸起结构的凸起顶部层之间，所述电介质层还位于所述第三空腔的侧壁表面，所述第三空腔中的电介质层的表面还具有上电极层。
20.如权利要求18所述的存储器件，其特征在于，所述第一凸起结构和第二凸起结构向靠近基底表面的方向凸起，所述第一凸起结构的凸起顶部层与所述第二凸起结构的凸起顶部层接触或者所述第三空腔还位于所述第一凸起结构的凸起顶部层与所述第二凸起结构的凸起顶部层之间，所述电介质层还位于所述第三空腔的侧壁表面，所述第三空腔中的电介质层的表面还具有上电极层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111208150.8A CN114121817B (zh) | 2021-10-18 | 2021-10-18 | 存储器件及其形成方法 |
| PCT/CN2022/070695 WO2023065543A1 (zh) | 2021-10-18 | 2022-01-07 | 存储器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111208150.8A CN114121817B (zh) | 2021-10-18 | 2021-10-18 | 存储器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114121817A CN114121817A (zh) | 2022-03-01 |
| CN114121817B true CN114121817B (zh) | 2024-05-03 |
Family
ID=80375900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111208150.8A Active CN114121817B (zh) | 2021-10-18 | 2021-10-18 | 存储器件及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114121817B (zh) |
| WO (1) | WO2023065543A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116234312B (zh) * | 2023-05-05 | 2023-09-22 | 长鑫存储技术有限公司 | 半导体结构及其制作方法、存储器 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101132003A (zh) * | 2006-08-25 | 2008-02-27 | 茂德科技股份有限公司 | 半导体存储器的电容器结构及其制备方法 |
| CN109148426A (zh) * | 2018-09-29 | 2019-01-04 | 长鑫存储技术有限公司 | 电容结构及其形成方法 |
| CN111834529A (zh) * | 2020-08-07 | 2020-10-27 | 福建省晋华集成电路有限公司 | 一种电容结构、半导体器件以及电容结构制备方法 |
| CN112185886A (zh) * | 2019-07-05 | 2021-01-05 | 长鑫存储技术有限公司 | 电容阵列及其制备方法、存储装置 |
| KR20210052094A (ko) * | 2019-10-31 | 2021-05-10 | 삼성전자주식회사 | 집적 회로 반도체 소자 |
| CN113053898A (zh) * | 2021-03-12 | 2021-06-29 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101589912B1 (ko) * | 2009-03-20 | 2016-02-01 | 삼성전자주식회사 | 커패시터 및 이의 제조 방법 |
| KR101728320B1 (ko) * | 2011-06-30 | 2017-04-20 | 삼성전자 주식회사 | 반도체 소자의 제조 방법 |
| TWI571915B (zh) * | 2014-01-29 | 2017-02-21 | 華亞科技股份有限公司 | 電容器下電極之製造方法及半導體裝置 |
| CN108550568B (zh) * | 2018-04-26 | 2020-04-10 | 长鑫存储技术有限公司 | 电容器阵列及其形成方法、半导体器件 |
| CN112908968B (zh) * | 2019-12-03 | 2022-06-10 | 长鑫存储技术有限公司 | 半导体存储器中的电容及其制备方法 |
-
2021
- 2021-10-18 CN CN202111208150.8A patent/CN114121817B/zh active Active
-
2022
- 2022-01-07 WO PCT/CN2022/070695 patent/WO2023065543A1/zh not_active Ceased
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101132003A (zh) * | 2006-08-25 | 2008-02-27 | 茂德科技股份有限公司 | 半导体存储器的电容器结构及其制备方法 |
| CN109148426A (zh) * | 2018-09-29 | 2019-01-04 | 长鑫存储技术有限公司 | 电容结构及其形成方法 |
| CN112185886A (zh) * | 2019-07-05 | 2021-01-05 | 长鑫存储技术有限公司 | 电容阵列及其制备方法、存储装置 |
| KR20210052094A (ko) * | 2019-10-31 | 2021-05-10 | 삼성전자주식회사 | 집적 회로 반도체 소자 |
| CN111834529A (zh) * | 2020-08-07 | 2020-10-27 | 福建省晋华集成电路有限公司 | 一种电容结构、半导体器件以及电容结构制备方法 |
| CN113053898A (zh) * | 2021-03-12 | 2021-06-29 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023065543A1 (zh) | 2023-04-27 |
| CN114121817A (zh) | 2022-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11139304B2 (en) | Manufacturing method of semiconductor memory device | |
| US8058678B2 (en) | Semiconductor memory device including a cylinder type storage node and a method of fabricating the same | |
| US10777559B1 (en) | Semiconductor memory device and manufacturing method thereof | |
| CN103681602B (zh) | 利用空气间隔分离导电结构的半导体器件及其制造方法 | |
| KR20000023051A (ko) | 반도체집적회로장치의 제조방법 | |
| CN101207019A (zh) | 金属-绝缘层-金属电容器及其制造方法 | |
| CN113707612B (zh) | 存储器件及其形成方法 | |
| CN116133375B (zh) | 存储器件及其形成方法 | |
| CN112038340B (zh) | 存储结构及其形成方法 | |
| CN115188708A (zh) | 半导体器件及其形成方法 | |
| TW202228273A (zh) | 半導體記憶體結構及其形成方法 | |
| CN118102708A (zh) | 三维半导体结构及其形成方法 | |
| CN114121817B (zh) | 存储器件及其形成方法 | |
| CN118102706A (zh) | 半导体结构及其形成方法 | |
| CN110459507B (zh) | 一种半导体存储装置的形成方法 | |
| US20240155833A1 (en) | Semiconductor device | |
| KR20210032906A (ko) | 반도체 소자 | |
| US20230065654A1 (en) | Semiconductor structure and method for forming semiconductor structure | |
| CN116133384B (zh) | 半导体结构及其形成方法 | |
| CN112038341A (zh) | 存储结构及其形成方法 | |
| CN116631987A (zh) | 半导体结构及半导体结构的制造方法 | |
| CN118870800B (zh) | 半导体结构及其形成方法 | |
| US12274048B2 (en) | Dynamic random access memory device | |
| US20250040129A1 (en) | Semiconductor device including active region and bit line | |
| CN121194463A (zh) | 半导体结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |