[go: up one dir, main page]

TWI467663B - 半導體裝置和該半導體裝置的製造方法 - Google Patents

半導體裝置和該半導體裝置的製造方法 Download PDF

Info

Publication number
TWI467663B
TWI467663B TW98137144A TW98137144A TWI467663B TW I467663 B TWI467663 B TW I467663B TW 98137144 A TW98137144 A TW 98137144A TW 98137144 A TW98137144 A TW 98137144A TW I467663 B TWI467663 B TW I467663B
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
electrode layer
plasma treatment
forming
Prior art date
Application number
TW98137144A
Other languages
English (en)
Other versions
TW201027632A (en
Inventor
Kengo Akimoto
Masashi Tsubuku
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201027632A publication Critical patent/TW201027632A/zh
Application granted granted Critical
Publication of TWI467663B publication Critical patent/TWI467663B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Description

半導體裝置和該半導體裝置的製造方法
本發明係關於一種使用氧化物半導體的半導體裝置及該半導體裝置的製造方法。
近年來,使用氧化物半導體來製造薄膜電晶體(也稱為TFT)並且將其應用於電子設備等的技術引人注目。例如,專利文獻1和專利文獻2公開有如下技術:將氧化鋅、In-Ga-Zn-O類氧化物半導體等用於氧化物半導體層,以製造圖像顯示裝置的開關元件等。
此外,作為使用氧化物半導體層的電晶體的結構,提案了各種各樣的結構,例如,上述的專利文獻2和專利文獻3示出有底閘‧底接觸型結構,其中在設置於閘極絕緣層上的源極電極層及汲極電極層上形成氧化物半導體層。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
[專利文獻3]日本專利申請公開第2007-305658號公報
當在閘極絕緣層上形成源極電極層及汲極電極層之後,在該閘極絕緣層、源極電極層及汲極電極層上形成氧化物半導體層時,在形成源極電極層及汲極電極層之後形成氧化物半導體層。在此情況下,有如下憂慮:在形成氧化物半導體層之前,因附著到閘極絕緣層、源極電極層及汲極電極層的表面的雜質而導致元件特性惡化。此外,還有如下憂慮:在形成氧化物半導體層之前,因在閘極絕緣層、源極電極層及汲極電極層的表面上形成含有雜質的膜而導致元件特性惡化。
例如,因為在利用光微影法來形成源極電極層及汲極電極層的情況下,抗蝕劑、抗蝕劑的剝離液與閘極絕緣層、源極電極層及汲極電極層接觸,所以有時雜質附著到表面,或者在表面上形成含有雜質的膜。此外,即使在利用噴墨法等液滴噴射法在閘極絕緣層上選擇性地形成源極電極層及汲極電極層的情況下,也有時包含在墨水中的溶劑或分散劑等添加劑與閘極絕緣層、源極電極層及汲極電極層的表面接觸,而形成含有雜質的膜。
此外,在將金屬用於源極電極層及汲極電極層的情況下,因在形成源極電極層及汲極電極層之後且在形成氧化物半導體層之前,源極電極層及汲極電極層的表面氧化,而源極電極層及汲極電極層和氧化物半導體層之間的接觸電阻增加,結果元件特性惡化。
此外,當在設置於閘極絕緣層上的源極電極層及汲極電極層上形成氧化物半導體層時,在源極電極層及汲極電極層的厚度厚並且具有凹凸的情況下,有時形成在閘極絕緣層、源極電極層及汲極電極層上的氧化物半導體層斷開,而元件特性惡化。
鑒於上述問題點,而本發明的目的之一在於即使在形成閘極絕緣層、源極電極層及汲極電極層之後形成氧化物半導體的情況下,也抑制元件特性惡化。
當在閘極絕緣層、源極電極層及汲極電極層上形成氧化物半導體層時,在形成該氧化物半導體層之前對閘極絕緣層、源極電極層及汲極電極層進行電漿處理等表面處理。藉由在形成氧化物半導體層之前進行表面處理,可以抑制雜質混入到閘極絕緣層和氧化物半導體層之間。此外,藉由在形成氧化物半導體層之前進行表面處理,可以降低源極電極層及汲極電極層和氧化物半導體層之間的接觸電阻並且改善元件特性。
此外,本發明的一個實施例包括如下步驟:在基板上形成閘極電極層;在閘極電極層上形成閘極絕緣層;在閘極絕緣層上形成源極電極層及汲極電極層;在引入有惰性氣體的反應室內對形成在基板上的閘極絕緣層、源極電極層及汲極電極層的表面進行電漿處理;在進行電漿處理後,在閘極絕緣層、源極電極層及汲極電極層上形成氧化物半導體層,其中,藉由在設置於反應室內的一對電極中的一方的電極上設置基板,並且對該一方的電極施加高頻電壓來對基板施加偏壓,而進行電漿處理。
此外,本發明的一個實施例包括如下步驟:在基板上形成閘極電極層;在閘極電極層上形成閘極絕緣層;在閘極絕緣層上形成導電層;在導電層上形成第一氧化物半導體層;藉由對導電層及第一氧化物半導體層進行蝕刻,形成層疊有導電層及第一氧化物半導體層的第一疊層體及第二疊層體;在引入有惰性氣體的反應室內對形成在基板上的閘極絕緣層、第一疊層體及第二疊層體的表面進行電漿處理;在進行電漿處理後,在閘極絕緣層、第一疊層體及第二疊層體上形成第二氧化物半導體層,其中,藉由在設置於反應室內的一對電極中的一方的電極上設置基板,並且對該一方的電極施加高頻電壓來對基板施加偏壓,而進行電漿處理。
此外,本發明的一個實施例包括如下步驟:在基板上形成閘極電極層;在閘極電極層上形成閘極絕緣層;在閘極絕緣層上形成導電層;對導電層的表面進行第一電漿處理;在進行第一電漿處理後在導電層上形成第一氧化物半導體層;藉由對導電層及第一氧化物半導體層進行蝕刻,形成層疊有導電層及第一氧化物半導體層的第一疊層體及第二疊層體;對閘極絕緣層、第一疊層體及第二疊層體的表面進行第二電漿處理;在進行第二電漿處理後在閘極絕緣層、第一疊層體及第二疊層體上形成第二氧化物半導體層,其中,藉由在設置於反應室內的一對電極中的一方的電極上設置基板,對反應室引入惰性氣體,並且對該一方的電極施加高頻電壓來對基板施加偏壓,而進行第一電漿處理及第二電漿處理。
此外,本發明的一個實施例包括:設置在基板上的閘極電極層;覆蓋閘極電極層地設置的閘極絕緣層;設置在閘極絕緣層上的源極電極層及汲極電極層;設置在位於源極電極層及汲極電極層之間的閘極電極層上並且設置在源極電極層及汲極電極層上的氧化物半導體層,其中,位於源極電極層及汲極電極層之間的閘極絕緣層的厚度薄於位於源極電極層及汲極電極層的下方的閘極絕緣層的厚度,且源極電極層及汲極電極層的端部為錐形形狀,並且將源極電極層及汲極電極層的上端部設置得具有曲面形狀。
注意,作為可以在本說明書中使用的氧化物半導體的一例,有以InMO3 (ZnO)m (m>0,m不是整數)表示的氧化物半導體。在此,M是指選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)及鈷(Co)中的一種金屬元素或者多種金屬元素。例如,選擇Ga作為M的情況除了包括只選擇Ga的情況以外,還包括選擇Ga和Ni、Ga和Fe等選擇Ga以外的上述金屬元素的情況。此外,在上述氧化物半導體中,有如下氧化物半導體:除了包含作為M的金屬元素以外,還包含作為雜質元素的Fe、Ni等過渡金屬元素、或者該過渡金屬元素的氧化物。在本說明書中,將上述氧化物半導體中的作為M而至少包含鎵的氧化物半導體稱為In-Ga-Zn-O類氧化物半導體,並且將使用該材料的薄膜稱為In-Ga-Zn-O類非單晶膜。
注意,在本說明書中,半導體裝置是指藉由利用半導體特性而能夠工作的所有的裝置,並且電光裝置、半導體電路以及電子設備都包括在半導體裝置中。此外,在本說明書中,顯示裝置包括發光裝置、液晶顯示裝置。發光裝置包括發光元件,並且液晶顯示裝置包括液晶元件。發光元件將由電流或電壓控制亮度的元件包括在其範疇內,具體地包括無機EL元件元件、有機EL元件等。
藉由在閘極絕緣層、源極電極層及汲極電極層上形成氧化物半導體層之前進行電漿處理等表面處理,可以抑制起因於雜質混入或者形成在源極電極層及汲極電極層的表面上的氧化膜的元件特性的惡化。
參照附圖詳細地說明實施例。但是,本發明不局限於以下所示的實施例所記載的內容,而所屬技術領域的普通技術人員可以很容易地理解一個事實,就是其方式及詳細內容在不脫離本發明的宗旨的情況下可以被變換為各種各樣的形式。此外,根據不同的實施例的結構可以適當地組合來實施。注意,在以下說明的發明的結構中,使用相同的附圖標記來表示相同的部分或者具有相同功能的部分,而省略其重複說明。
實施例1
在本實施例中,參照附圖而說明本發明的一個模式的半導體裝置的製造方法的一例。
首先,在基板200上形成閘極電極層202,接著在該閘極電極層202上形成閘極絕緣層204(參照圖1A)。
作為基板200,只要採用具有絕緣表面的基板即可,例如可以採用玻璃基板。玻璃基板優選為無鹼玻璃基板。作為無鹼玻璃基板,例如使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等玻璃材料。另外,作為基板200,還可以採用:陶瓷基板、石英基板、藍寶石基板等由絕緣體構成的絕緣基板;利用絕緣材料覆蓋由矽等半導體材料構成的半導體基板的表面而成的基板;利用絕緣材料覆蓋由金屬或不銹鋼等導電體構成的導電基板的表面而成的基板。此外,只要能夠承受製程的熱處理,就也可以採用塑膠基板。
閘極電極層202可以藉由在基板200的整個表面上形成導電層之後利用光微影法對導電層進行蝕刻來形成。閘極電極層202包括閘極佈線等由上述導電膜形成的電極和佈線。
此外,當形成閘極電極層時,為了提高後面形成的閘極絕緣層204的覆蓋性並且防止斷開,較佳的進行蝕刻以將閘極電極層202的端部形成為錐形形狀。例如,較佳的將閘極電極202形成為其錐形角θ1 成為20°以上且小於90°,更佳為30°以上且80°以下的形狀。注意,“錐形角θ1 ”是指當從截面方向(與基板200的表面正交的面)觀察具有錐形形狀的層(在此,閘極電極層202)時,該層的側面和底面所形成的該層內部一側的傾斜角。就是說,“錐形角θ1 ”相當於當從截面方向觀察時與基板200接觸的閘極電極層202的下端部的角度。
閘極電極層202較佳的由鋁(Al)、銅(Cu)、鉬(Mo)、鎢(W)、鈦(Ti)等導電材料形成。注意,在將鋁用於佈線及電極的情況下,因為鋁單質有耐熱性低並且容易腐蝕等的問題點,所以較佳的組合而使用鋁和耐熱導電材料。
耐熱導電材料可以由選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素;以上述元素為成分的合金;組合上述元素而成的合金;以上述元素為成分的氮化物形成。層疊由這些耐熱導電材料構成的膜和鋁(或銅)來形成佈線及電極,即可。
注意,也可以利用液滴噴射法或絲網印刷法等在基板200上選擇性地形成閘極電極層202。
閘極絕緣層204可以藉由利用氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜、氧化鋁膜或者氧化鉭膜等來形成。此外,也可以層疊這些膜。這些膜可以藉由利用濺射法等以50nm以上且250nm以下的厚度來形成。例如,可以藉由利用濺射法以100nm的厚度來形成氧化矽膜作為閘極絕緣層204。
注意,在本說明書中,氧氮化矽是指:在組成方面氧含量多於氮含量,並且當利用盧瑟福背散射光譜學法(RBS:Rutherford Backscattering Spectrometry)及氫前方散射法(HFS:Hydrogen Forward scattering Spectrometry )進行測定時,作為濃度範圍其包含50原子%至70原子%的氧、0.5原子%至15原子%的氮、25原子%至35原子%的矽、0.1原子%至10原子%的氫。此外,氮氧化矽是指:在組成方面氮含量多於氧含量,並且當利用RBS及HFS進行測定時,作為濃度範圍其包含5原子%至30原子%的氧、20原子%至55原子%的氮、25原子%至35原子%的矽、10原子%至30原子%的氫。但是,當將構成氧氮化矽或者氮氧化矽的原子%的總計設定為100原子%時,氮、氧、矽及氫的含量比率包括在上述範圍內。
接著,在閘極絕緣層204上形成源極電極層206a及汲極電極層206b(參照圖1B)。
源極電極層206a及汲極電極層206b可以藉由在閘極絕緣層204上形成導電層之後利用光微影法對該導電層進行蝕刻來形成。在此,作為一例,示出以源極電極層206a和汲極電極層206b的一部分夾著閘極絕緣層204與閘極電極層202重疊的情況。
源極電極層206a及汲極電極層206b可以藉由利用濺射法或真空蒸鍍法等並且使用如下材料來形成。該材料由包含選自鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素的金屬;以上述元素為成分的合金;或者以上述元素為成分的氮化物等構成。
例如,源極電極層206a及汲極電極層206b可以由鉬膜或鈦膜的單層結構形成。此外,源極電極層206a及汲極電極層206b也可以由疊層結構形成,而例如可以採用鋁膜和鈦膜的疊層結構。此外,也可以採用依次層疊有鈦膜、鋁膜和鈦膜的三層結構。此外,也可以採用依次層疊有鉬膜、鋁膜和鉬膜的三層結構。此外,作為用於這些疊層結構的鋁膜,也可以採用包含釹的鋁(Al-Nd)膜。再者,源極電極層206a及汲極電極層206b也可以具有包含矽的鋁膜的單層結構。
注意,也可以藉由利用液滴噴射法或絲網印刷法等來在基板200上選擇性地形成源極電極層206a及汲極電極層206b。
在圖1B中形成的源極電極層206a用作電晶體的源極,並且汲極電極層206b用作電晶體的汲極。注意,根據電晶體的驅動方法,而源極電極層206a用作汲極,並且汲極電極層206b用作源極。
接著,對閘極絕緣層204、源極電極層206a及汲極電極層206b進行表面處理。作為表面處理,可以採用使用惰性氣體及/或反應氣體的電漿處理等。
在此,示出如下情況:藉由在設置有基板200的反應室內產生電漿,並且使電漿208作用於露出的閘極絕緣層204、源極電極層206a及汲極電極層206b的表面,來進行表面改性(參照圖1C)。
電漿處理例如可以藉由如下製程來進行:對處於真空狀態的反應室引入氬(Ar)氣體等惰性氣體,並且對被處理物(在此,基板200)施加偏壓,以產生電漿狀態。在對反應室引入Ar氣體的情況下,電子和Ar的陽離子存在於電漿中,並且Ar的陽離子被加速在陰極方向(基板200一側)上。藉由被加速的Ar的陽離子碰撞到形成於基板200上的閘極絕緣層204、源極電極層206a及汲極電極層206b的表面,該表面受到濺射蝕刻,而可以對閘極絕緣層204、源極電極層206a及汲極電極層206b的表面進行改性。注意,有時將這種電漿處理也稱為“反濺射”。
藉由對基板200一側施加偏壓進行電漿處理,可以有效地進行對閘極絕緣層204、源極電極層206a及汲極電極層206b的表面的濺射蝕刻。
此外,當在閘極絕緣層204的表面形成有凹凸時,藉由進行電漿處理,從閘極絕緣層204的凸部優先性地進行濺射蝕刻,而可以提高該閘極絕緣層204的表面的平坦性。
此外,作為在上述電漿處理中使用的氣體,也可以使用氦氣體而代替氬氣體。此外,也可以採用對氬氣氛添加氧、氫、氮等而成的氣氛。此外,也可以採用對氬氣氛添加Cl2 、CF4 等而成的氣氛。
例如,在本實施例中,可以進行利用如圖2所示的濺射裝置的電漿處理作為表面處理。
圖2所示的濺射裝置在反應室190內設置有保持被處理物195(在此,基板200)的第一電極191、與此相對的第二電極192。此外,第一電極191與RF電源(高頻電源)197連接,並且第二電極192與RF電源198、DC電源199連接。在第一電極191和RF電源197之間以及在第二電極192和RF電源198之間分別設置有用來進行阻抗匹配的匹配器(matching box)193和匹配器194。
當利用圖2所示的濺射裝置對被處理物195進行電漿處理(也稱為反濺射)時,藉由從引入口196引入氬氣體等惰性氣體,對第一電極191施加高頻電壓來在第一電極191和第二電極192之間產生惰性氣體的電漿,並且在設置於第一電極191上的被處理物195一側產生負自偏壓(產生施加有偏壓的狀態),使電漿中的陽離子加速,以使其碰撞到被處理物195。此時,當在閘極絕緣層204的表面形成有凹凸時,凸部優先性地受到濺射蝕刻,而可以使閘極絕緣層204的表面平坦化。
藉由對第一電極191施加高頻電壓,可以對作為絕緣物的基板200穩定性地進行電漿處理。
注意,在利用圖2所示的濺射裝置在被處理物195上形成膜(濺射成膜)的情況下,在第二電極192一側設置由要進行成膜的材料構成的靶,對第二電極192施加直流電壓或高頻電壓,在第一電極191和第二電極192之間產生電漿,使電漿中的陽離子加速來使其碰撞到靶,即可。
從而,當在進行電漿處理後在被處理物195上形成膜時,可以在不使被處理物195暴露於大氣地進行電漿處理後,接著利用濺射法來在被處理物195上形成膜。在此情況下,可以藉由電漿處理,在去除了雜質的閘極絕緣層204的表面、源極電極層206a及汲極電極層206b的表面上形成膜。
此外,在本實施例中,較佳的利用電漿處理等表面處理,去除閘極絕緣層204的表層部。較佳的是,藉由表面處理,在2nm以上且1/2t以下(t是表面處理之前的閘極絕緣層204的厚度(位於源極電極層206a、汲極電極層206b的下方的閘極絕緣層的厚度))的範圍內去除閘極絕緣層204的表層部。例如,當位於源極電極層206a及汲極電極層206b的下方的閘極絕緣層204的厚度為100nm時,去除2nm至50nm的由於表面處理而露出的閘極絕緣層204(位於源極電極層206a和汲極電極層206b之間的閘極絕緣層204)的表層部。這是因為有如下情況的緣故:根據源極電極層206a及汲極電極層206b的形成,除了大氣成分以外的各種各樣的物質與閘極絕緣層204的表面接觸,而雜質附著到閘極絕緣層204的表面;或者雜質元素被提取到閘極絕緣層204的表面的表層部。
此外,因為當藉由表面處理而使閘極絕緣層204的厚度成為太薄時,在後面形成的電晶體中相對於施加的電壓的閘極絕緣層204的耐壓性變低,所以較佳的在上述範圍內去除閘極絕緣層204。
藉由進行電漿處理等表面處理,可以抑制雜質混入到閘極絕緣層204和後面形成的氧化物半導體層之間,以改善元件特性。
此外,較佳的藉由表面處理,也去除源極電極層206a及汲極電極層206b的表層部。這是因為如下緣故:伴隨源極電極層206a及汲極電極層206b的形成,有時雜質附著到該源極電極層206a及汲極電極層206b的表面,或者有時形成氧化膜或提取有雜質元素的膜。藉由對源極電極層206a及汲極電極層206b的表面進行電漿處理等表面處理,可以降低源極電極層206a及汲極電極層206b和後面形成的氧化物半導體層之間的接觸電阻,並且改善元件特性。
此外,當對源極電極層206a及汲極電極層206b進行電漿處理等表面處理時,為了提高後面形成的氧化物半導體層的覆蓋性並且防止斷開,較佳的進行表面處理以將源極電極層206a及汲極電極層206b的端部形成為錐形形狀。例如,錐形角θ2 較佳的為20°以上且小於90°,更佳的為30°以上且80°以下。注意,“錐形角θ2 ”是指當從截面方向(與基板200的表面正交的面)觀察具有錐形形狀的層(在此,源極電極層206a或汲極電極層206b)時,該層的側面和底面所形成的該層內部一側的頭端部分的傾斜角。就是說,“錐形角θ2 ”相當於當從截面方向觀察時與閘極絕緣層204接觸的源極電極層206a或汲極電極層206b的下端部的角度。
此外,較佳的將源極電極層206a及汲極電極層206b的上端部形成為具有曲面(曲面形狀)。例如,將源極電極層206a及汲極電極層206b的上端部的曲率半徑R設定為源極電極層206a及汲極電極層206b的厚度的1/100以上且1/2以下,較佳的為源極電極層206a及汲極電極層206b的厚度的3/100以上且1/5以下。
例如,當受到電漿處理等表面處理後的源極電極層206a及汲極電極層206b的厚度為100nm時,將源極電極層206a及汲極電極層206b的上端部的曲率半徑R設定為1nm以上且50nm以下,較佳的為3nm以上且20nm以下。此外,也可以將源極電極層206a及汲極電極層206b形成為其上端部的曲率半徑R在該範圍內連續變化的形狀。藉由將源極電極層206a及汲極電極層206b的上端部設置為具有曲面,可以提高後面形成的氧化物半導體層的覆蓋性並且抑制斷開。特別地,當氧化物半導體層的厚度薄於源極電極層206a或汲極電極層206b的厚度加凹部分的深度的長度(步階)時,抑制斷開的效果變得明顯。
此外,較佳的是,將源極電極層206a及汲極電極層206b的端部形成為錐形形狀,並且將在去除閘極絕緣層204的表層部時形成的閘極絕緣層204的凹部形成為錐形形狀。在此情況下,可以提高形成在閘極絕緣層204與源極電極層206a或汲極電極層206b接觸的部分中的氧化物半導體層的覆蓋性,並且有效地防止斷開。注意,將閘極絕緣層204的凹部形成為錐形形狀是指將閘極絕緣層204的凹部(凹部分)的側面和底面所形成的凹部分一側的傾斜角(或者凹部分的側面和基板200的表面所形成的凹部分一側的傾斜角)θ3 設定為90°以上。此外,閘極絕緣層204的凹部是指當從連接源極電極層和汲極電極層的截面方向觀察時,形成在閘極絕緣層204中的凹部分。
接著,覆蓋閘極絕緣層204、源極電極層206a及汲極電極層206b地形成氧化物半導體層209(參照圖1D)。
氧化物半導體層209可以由In-Ga-Zn-O類非單晶膜形成。例如,可以藉由使用包含In、Ga及Zn的氧化物半導體靶(In2 O3 :Ga2 O3 :ZnO=1:1:1)的濺射法,來形成氧化物半導體層209。濺射的條件例如為:基板200和靶之間的距離為30mm至500mm;壓力為0.1Pa至2.0Pa;直流(DC)電源為0.25kW至5.0kW;溫度為20℃至100℃;氣氛為氬氣氛、氧氣氛或者氬和氧的混合氣氛。
注意,較佳的使用脈衝直流(DC)電源,因為此時可以減少塵屑,並且厚度的分佈成為均勻。此外,藉由在進行上述電漿處理後,不暴露於大氣地形成氧化物半導體層209,可以抑制塵屑或水分附著到閘極絕緣層204和氧化物半導體層209的介面。此外,將氧化物半導體層209的厚度設定為5nm至200nm左右,即可。
作為上述濺射法,可以採用將高頻電源用於濺射用電源的RF濺射法、使用直流電源的DC濺射法、以脈衝方式施加直流偏壓的脈衝DC濺射法等。
此外,當使用電漿處理作為表面處理時,較佳的在同一個反應室內連續進行電漿處理和氧化物半導體層209的形成。藉由不使受到電漿處理後的閘極絕緣層204、源極電極層206a及汲極電極層206b的表面暴露於大氣地形成氧化物半導體層209,可以抑制雜質附著到閘極絕緣層204、源極電極層206a及汲極電極層206b的表面以及在源極電極層206a及汲極電極層206b的表面上形成氧化膜等。
例如,藉由在利用上述圖2所示的濺射裝置,對形成在基板200上的閘極絕緣層204、源極電極層206a及汲極電極層206b的表面進行電漿處理後,不使基板200暴露於大氣地利用直流電源來在第一電極191和第二電極192之間產生電漿,使電漿中的陽離子加速,使其碰撞到設置在第二電極192一側的靶,可以形成氧化物半導體層209。
接著,藉由對氧化物半導體層209選擇性地進行蝕刻,來形成島狀氧化物半導體層210(參照圖1E)。
藉由上述製程,可以形成將氧化物半導體層210用於通道形成區域的薄膜電晶體250。
此外,在形成氧化物半導體層210之後進行100℃至600℃、典型為200℃至400℃的熱處理,即可。例如,可以在氮氣氛下以350℃進行一個小時的熱處理。藉由該熱處理,進行構成島狀氧化物半導體層210的In-Ga-Zn-O類氧化物半導體的原子%級的重新排列。從可以消除阻礙島狀氧化物半導體層210中的載流子移動的歪曲的觀點來說,該熱處理(包括光退火等)很重要。注意,只要在形成氧化物半導體層209之後,就對進行上述熱處理的時序沒有特別的限制。
此外,也可以對島狀氧化物半導體層210進行氧自由基處理。藉由進行氧自由基處理,可以使將氧化物半導體層210用作通道形成區域的薄膜電晶體成為常閉狀態(normally off)。此外,藉由進行自由基處理,可以恢復島狀氧化物半導體層210的由於蝕刻而受到的損傷。自由基處理可以在O2 、N2 O、包含氧的N2 、包含氧的He、包含氧的Ar等的氣氛下進行。此外,也可以在對上述氣氛添加有Cl2 、CF4 的氣氛下進行自由基處理。注意,自由基處理較佳的不對基板200一側施加偏壓地進行。
此外,也可以覆蓋包括氧化物半導體層210、源極電極層206a及汲極電極層206b等的薄膜電晶體250地形成保護絕緣層。保護絕緣層藉由利用CVD法、濺射法等以氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或者氮氧化鋁膜的單層或者疊層形成,即可。
然後,藉由形成各種電極和佈線,完成具備薄膜電晶體250的半導體裝置。
如上所述,藉由如本實施例所示那樣在形成氧化物半導體層之前進行電漿處理等的表面處理,即使在形成閘極絕緣層、源極電極層及汲極電極層之後形成氧化物半導體層的情況下,也可以抑制因形成在閘極絕緣層和氧化物半導體層之間、源極電極層及汲極電極層和氧化物半導體層之間的雜質元素或氧化膜而導致薄膜電晶體250的特性惡化。
此外,即使當在閘極絕緣層、源極電極層及汲極電極層上設置氧化物半導體層時,也藉由將源極電極層及汲極電極層的端部形成為錐形形狀,可以提高氧化物半導體層的覆蓋性,並且防止斷開。此外,藉由將源極電極層及汲極電極層的上端部形成為具有曲面,可以提高氧化物半導體層的覆蓋性,並且防止斷開。
根據本實施例,可以提供具備具有高特性的電晶體的半導體裝置。注意,本實施例可以與其他實施例適當地組合來使用。
實施例2
在本實施例中,參照附圖而說明與上述實施例不同的本發明的一個模式的半導體裝置的製成。注意,本實施例中的半導體裝置的製成的很多部分與實施例1相同。從而,在下面中,省略對重複部分的說明,並且對不同的部分進行詳細說明。
首先,在具有絕緣表面的基板200上形成閘極電極層202,接著,在該閘極電極層202上形成閘極絕緣層204(參照圖3A)。注意,至於閘極電極層202、閘極絕緣層204的材料、製造方法,可以參照實施例1。
接著,在閘極絕緣層204上形成導電層216後,在該導電層216上形成氧化物半導體層217(參照圖3B)。
導電層216可以藉由利用濺射法或真空蒸鍍法等並且使用如下材料來形成。該材料由包含選自鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素的金屬;以上述元素為成分的合金;或者以上述元素為成分的氯化物等形成。
例如,導電層216可以由鉬膜或鈦膜的單層結構形成。此外,導電層216也可以由疊層結構形成,而例如可以採用鋁膜和鈦膜的疊層結構。此外,也可以採用依次層疊有鈦膜、鋁膜和鈦膜的三層結構。此外,也可以採用依次層疊有鉬膜、鋁膜和鉬膜的三層結構。此外,作為用於這些疊層結構的鋁膜,也可以採用包含釹的鋁(Al-Nd)膜。再者,導電層216也可以具有包含矽的鋁膜的單層結構。
氧化物半導體層217可以由In-Ga-Zn-O類非單晶膜形成。例如,可以藉由使用包含In、Ga及Zn的氧化物半導體靶(In2 O3 :Ga2 O3 :ZnO=1:1:1)的濺射法,在導電層216上形成氧化物半導體層217。濺射的條件例如為:基板200和靶之間的距離為30mm至500mm;壓力為0.1Pa至2.0Pa;直流(DC)電源為0.25kW至5.0kW;溫度為20℃至100℃;氣氛為氬氣氛、氧氣氛或者氬和氧的混合氣氛。
氧化物半導體層217抑制以前形成的源極電極層及汲極電極層(導電層216)的表面氧化,並且用作緩衝層,該緩衝層用來良好地實現後面形成的用作通道形成區域的氧化物半導體層和源極電極層及汲極電極層之間的電連接。
此外,較佳的是,在圖3B所示的製程中,在形成導電層216之後,不使該導電層216暴露於大氣地連續形成氧化物半導體層217。這是因為如下緣故:藉由不使導電層216暴露於大氣地形成氧化物半導體層217,可以抑制雜質附著到導電層216的表面或者在導電層216的表面上形成氧化膜,而降低導電層216和氧化物半導體層217的接觸電阻。
此外,作為當形成氧化物半導體層217時使用的氣體,較佳的使用導電層216的表面不容易被氧化的氣體。例如,在氧化物半導體層217的成膜條件下,增高相對於氧氣體流量的氬氣體流量的比率(較佳的是,不引入氧氣體)。具體地說,可以在氬或氦等稀有氣體氣氛下或者在氧氣體為10%以下且稀有氣體為90%以上的氣氛下形成氧化物半導體層217。藉由降低相對於氬氣體流量的氧氣體流量的比率,可以抑制在導電層216的表面上形成氧化膜。其結果,可以降低導電層216和氧化物半導體層217的接觸電阻,並且改善元件特性。
此外,藉由降低相對於氬氣體流量的氧氣體流量的比率,可以提高所得到的氧化物半導體層的導電率。在此情況下,可以良好地實現後面形成的用作通道形成區域的氧化物半導體層和源極電極層及汲極電極層之間的電連接。
接著,藉由對導電層216及氧化物半導體層217進行蝕刻,形成源極電極層216a、汲極電極層216b、形成在源極電極層216a上的第一緩衝層217a、形成在汲極電極層216b上的第二緩衝層217b(參照圖3C)。源極電極層216a和汲極電極層216b由受到蝕刻的導電層216形成,而第一緩衝層217a和第二緩衝層217b由受到蝕刻的氧化物半導體層217形成。
此外,源極電極層216a、汲極電極層216b、第一緩衝層217a、第二緩衝層217b可以藉由在導電層216上形成氧化物半導體層217後利用光微影法對導電層216及氧化物半導體層217進行蝕刻來形成。在此,作為一例,示出如下情況:利用同一個掩模對源極電極層216a、汲極電極層216b、第一緩衝層217a、第二緩衝層217b進行蝕刻,以使由源極電極層216a和第一緩衝層217a構成的疊層體218a和由汲極電極層216b和第二緩衝層217b構成的疊層體218b的一部分夾著閘極絕緣層204與閘極電極層202重疊的方式進行形成。
在圖3C中形成的源極電極層216a用作電晶體的源極,而汲極電極層216b用作電晶體的汲極。注意,根據電晶體的驅動方法,而源極電極層206a用作汲極,並且汲極電極層206b用作源極。源極電極層216a用作汲極,並且汲極電極層216b用作源極。
接著,對露出的閘極絕緣層204、疊層體218a及疊層體218b的表面進行表面處理(參照圖3D)。作為表面處理,可以進行使用惰性氣體及/或反應氣體的電漿處理等。
藉由進行表面處理,可以去除附著到閘極絕緣層204的表面、疊層體218a及疊層體218b的表面的雜質。注意,藉由對疊層體218a、疊層體218b的電漿處理,除了第一緩衝層217a和第二緩衝層217b的表面以外,露出的第一源極電極層216a和第二汲極電極層216b的表面也受到改性。
注意,至於電漿處理等的方法,可以參照實施例1。
此外,在本實施例中,較佳的利用電漿處理等表面處理,去除閘極絕緣層204的表層部。較佳的是,藉由電漿處理等,在2nm以上且1/2t以下(t是表面處理之前的閘極絕緣層204的厚度)的範圍內去除閘極絕緣層204的表層部。這是因為有如下情況的緣故:根據疊層體218a及疊層體218b的形成,除了大氣成分以外,各種各樣的物質與閘極絕緣層204的表面接觸,雜質附著到閘極絕緣層204的表面;或者雜質元素被提取到閘極絕緣層204的表面的表層部。
此外,較佳的藉由表面處理,也去除源極電極層216a、汲極電極層216b、第一緩衝層217a、第二緩衝層217b的露出的表層部。這是因為如下緣故:伴隨疊層體218a及疊層體218b的形成,有時雜質附著到該疊層體218a及疊層體218b的表面,或者有時形成氧化膜或者提取有雜質元素的膜。
此外,當對疊層體218a及疊層體218b進行電漿處理等表面處理時,為了提高後面形成的氧化物半導體層的覆蓋性並且防止斷開,較佳的進行表面處理以使疊層體218a及疊層體218b的端部成為錐形形狀。例如,錐形角θ2 較佳的為20°以上且小於90°,更佳的為30°以上且80°以下。
此外,較佳的將疊層體218a及疊層體218b的上端部(第一緩衝層217a、第二緩衝層217b的上端部)形成為具有曲面。例如,將疊層體218a及疊層體218b的上端部的曲率半徑R設定為疊層體218a及疊層體218b的厚度的1/100以上且1/2以下,較佳的為疊層體218a及疊層體218b的厚度的3/100以上且1/5以下。
例如,當受到電漿處理等表面處理後的疊層體218a及疊層體218b的厚度為100nm時,將疊層體218a及疊層體218b的上端部的曲率半徑R設定為1nm以上且50nm以下,較佳的為3nm以上且20nm以下。此外,也可以將疊層體218a及疊層體218b形成為其上端部的曲率半徑R在該範圍內連續變化的形狀。藉由將疊層體218a及疊層體218b的上端部設置為具有曲面,可以提高後面形成的氧化物半導體層的覆蓋性並且抑制斷開。
此外,較佳的是,將疊層體218a及疊層體218b的端部形成為錐形形狀,並且將在去除閘極絕緣層204的表層部時形成的閘極絕緣層204的凹部形成為錐形形狀。在此情況下,可以提高形成在閘極絕緣層204與疊層體218a或疊層體218b接觸的部分中的氧化物半導體層的覆蓋性,並且有效地防止斷開。注意,將閘極絕緣層204的凹部形成為錐形形狀是指將閘極絕緣層204的凹部(凹部分)的表面和側面所形成的傾斜角θ3 (或者凹部分的側面和基板200的表面所形成的傾斜角)設定為90°以上。此外,閘極絕緣層204的凹部是指當從連接源極電極層和汲極電極層的截面方向觀察時,形成在閘極絕緣層204中的凹部分。
接著,在覆蓋閘極絕緣層204、疊層體218a及疊層體218b地形成氧化物半導體層之後,對該氧化物半導體層選擇性地進行蝕刻,以形成氧化物半導體層210(參照圖3E)。注意,至於氧化物半導體層210的材料及製造方法,可以參照實施例1。
藉由上述製程,可以形成將氧化物半導體層210用於通道形成區域的薄膜電晶體260。
此外,因為氧化物半導體層210用作薄膜電晶體260的通道形成區域,所以較佳的將該氧化物半導體層210形成為其導電率等於或低於構成第一緩衝層217a及第二緩衝層217b的氧化物半導體層的導電率。
在利用In-Ga-Zn-O類非單晶膜形成氧化物半導體層210、第一緩衝層217a及第二緩衝層217b,並且將第一緩衝層217a及第二緩衝層217b的導電率設定得高於氧化物半導體層210的導電率的情況下,使氧化物半導體層217(第一緩衝層217a及第二緩衝層217b)和氧化物半導體層210的成膜條件不同,即可。例如,當形成氧化物半導體層210時,與當形成氧化物半導體層217時相比,增高相對於氬氣體流量的氧氣體流量的比率。具體地說,可以在氧氣氛下或者在相對於稀有氣體的氧氣體流量比為1以上的氣氛下,形成氧化物半導體層210。
在本實施例中,當形成氧化物半導體層210時,在源極電極層216a及汲極電極層216b上分別設置有第一緩衝層217a及第二緩衝層217b,所以即使在包含大量的氧的氣氛下形成氧化物半導體層210的情況下,也可以抑制在該源極電極層216a及汲極電極層216b的表面上形成氧化膜。其結果,可以降低源極電極層216a及汲極電極層216b和氧化物半導體層210之間的接觸電阻。
此外,較佳的在形成氧化物半導體層210之後進行200℃至600℃、典型為300℃至500℃的熱處理。此外,也可以對露出的島狀氧化物半導體層210進行氧自由基處理。至於其詳細,可以參照實施例1。
此後,藉由形成各種電極和佈線,來完成半導體裝置。
注意,雖然在本實施例中,示出在形成疊層體218a及疊層體218b之後進行電漿處理等的表面處理的情況,但是進行表面處理的次數不局限於一次。例如,也可以在圖3A至3E所示的製程中,在閘極絕緣層204上形成導電層216之後並且形成氧化物半導體層217之前對該導電層216進行表面處理。至於該情況,參照圖4A至4E進行說明。
首先,在基板200上形成閘極電極層202,接著,在該閘極電極層202上形成閘極絕緣層204和導電層216,然後對該導電層216進行表面處理(參照圖4A)。
在此,示出如下情況:藉由在設置有基板200的反應室內產生電漿,並且使電漿203作用於導電層216的表面,來進行表面改性。注意,圖4A中的電漿處理的方法可以與上述圖1C、圖3D所示的電漿處理同樣地進行。
接著,在導電層216上形成氧化物半導體層217(參照圖4B)。
此外,較佳的在同一個反應室內連續進行電漿處理和氧化物半導體層217的形成。藉由不使受到電漿處理後的導電層216的表面暴露於大氣地形成氧化物半導體層217,可以抑制雜質附著到導電層216的表面或者在導電膜216的表面上形成氧化膜等。
此外,也可以在同一個反應室內連續進行導電層216的形成、電漿處理、氧化物半導體層217的形成。藉由在不使導電層216暴露於大氣地進行電漿處理的同時,形成氧化物半導體層217,可以更有效地抑制雜質附著到導電層216的表面或者在導電層216的表面上形成氧化膜,並且可以降低導電層216和氧化物半導體層217的接觸電阻。
接著,藉由選擇性地去除導電層216及氧化物半導體層217,來形成疊層體218a及疊層體218b(參照圖4C),然後對閘極絕緣層204、疊層體218a及疊層體218b的表面進行表面處理(參照圖4D),然後在閘極絕緣層204、疊層體218a及疊層體218b上形成氧化物半導體層210(參照圖4E)。
藉由上述製程,可以形成將氧化物半導體層210用於通道形成區域的薄膜電晶體270。
圖4D示出如下情況:藉由在設置有基板200的反應室內產生電漿,並且使電漿208作用於極絕緣層204、疊層體218a及疊層體218b的表面,來進行表面改性。注意,圖4D中的電漿處理的方法可以與上述圖4A的電漿處理同樣地進行。
根據本實施例,可以以低成本提供具有高特性的半導體裝置。注意,本實施例可以與其他實施例適當地組合來使用。
實施例3
在本實施例中,參照附圖而說明本發明的一個模式的半導體裝置的使用方式的一例的顯示裝置的製程。注意,本實施例所示的製造工序的很多部分與實施例1相同。從而,在下面中,省略對重複部分的說明,並且對不同的部分進行詳細說明。注意,在下面的說明中,圖5A至5D及圖6A至6D示出截面圖,並且圖7至圖10示出俯視圖。
首先,在具有絕緣表面的基板200上形成佈線及電極(包括閘極電極層202的閘極佈線、電容佈線308、第一端子321)(參照圖5A、圖7)。
電容佈線308、第一端子321可以使用與閘極電極層202相同的材料同時形成。注意,至於閘極電極層202的材料和製造方法,可以參照實施例1。
接著,在閘極電極層202上形成閘極絕緣層204,然後在閘極絕緣層204上形成導電層206(參照圖5B)。
導電層206可以藉由利用濺射法或真空蒸鍍法等並且使用如下材料來形成。該材料由包含選自鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素的金屬;以上述元素為成分的合金;或者以上述元素為成分的氮化物等構成。
例如,導電層206可以由鉬膜或鈦膜的單層結構形成。此外,導電層206也可以由疊層結構形成,而例如可以採用鋁膜和鈦膜的疊層結構。此外,也可以採用依次層疊有鈦膜、鋁膜和鈦膜的三層結構。此外,也可以採用依次層疊有鉬膜、鋁膜和鉬膜的三層結構。此外,作為用於這些疊層結構的鋁膜,也可以採用包含釹的鋁(Al-Nd)膜。再者,導電層206也可以具有包含矽的鋁膜的單層結構。
在圖5B中,藉由在形成閘極絕緣層204之後,在該閘極絕緣層204中形成接觸孔313,然後形成導電層206,來使第一端子321和導電層206電連接。
接著,藉由利用光微影法對導電層206進行蝕刻,來形成源極電極層206a、汲極電極層206b、連接電極320、第二端子322(參照圖5C、圖8)。
第二端子322可以與源極佈線(包括源極電極層206a的源極佈線)電連接。此外,連接電極320可以藉由形成在閘極絕緣層204中的接觸孔313與第一端子321直接連接。
接著,對閘極絕緣層204、源極電極層206a、汲極電極層206b、連接電極320、第二端子322的表面進行電漿處理(參照圖5D)。注意,至於電漿處理的方法,可以參照實施例1。
接著,覆蓋閘極絕緣層204、源極電極層206a、汲極電極層206b、連接電極320、第二端子322地形成氧化物半導體層209(參照圖6A)。
較佳的在同一個反應室內連續進行電漿處理和氧化物半導體層209的形成。藉由連續進行電漿處理和氧化物半導體層209的形成,可以抑制雜質附著到閘極絕緣層204、源極電極層206a、汲極電極層206b的表面以及在源極電極層206a及汲極電極層206b的表面上形成氧化膜等。注意,至於氧化物半導體層209的材料和製造方法,可以參照實施例1。
接著,藉由對氧化物半導體層209選擇性地進行蝕刻,來形成島狀氧化物半導體層210,以形成薄膜電晶體290(參照圖6B、圖9)。
接著,較佳的進行100℃至600℃、典型為200℃至400℃的熱處理。例如,在氮氣氛下以250℃進行一個小時的熱處理。藉由該熱處理,進行構成島狀氧化物半導體層210的In-Ga-Zn-O類非單晶膜的原子%級的重新排列。因為由於該熱處理而消除阻礙載流子的移動的歪曲,所以在此的熱處理(也包括光退火)很有效。注意,只要在形成氧化物半導體層209之後,就對進行熱處理的時序沒有特別的限制,而例如也可以在形成像素電極之後進行。
此外,也可以對露出的島狀氧化物半導體層210進行氧自由基處理。藉由進行氧自由基處理,可以使將島狀氧化物半導體層210用作通道形成區域的薄膜電晶體成為常閉狀態。此外,藉由進行自由基處理,可以恢復島狀氧化物半導體層210的由於蝕刻而受到的損傷。自由基處理較佳的在O2 、N2 O的氣氛下,更佳的在包含氧的N2 、包含氧的He、包含氧的Ar的氣氛下進行。此外,也可以在對上述氣氛添加有Cl2 、CF4 的氣氛下進行自由基處理。
接著,形成覆蓋薄膜電晶體290的保護絕緣層340,並且對該保護絕緣層340選擇性地進行蝕刻,以形成到達汲極電極層206b的接觸孔325、到達連接電極320的接觸孔326以及到達第二端子322的接觸孔327(參照圖6C)。
接著,形成電連接到汲極電極層206b的透明導電層310、電連接到連接電極320的透明導電層328以及電連接到第二端子322的透明導電層329(參照圖6D、圖10)。
透明導電層310用作像素電極,並且透明導電層328和透明導電層329用作用於與FPC的連接的電極或者佈線。更具體地,可以將形成在連接電極320上的透明導電膜328用於用作閘極佈線的輸入端子的連接用端子電極,並且將形成在第二端子322上的透明導電層329用於用作源極佈線的輸入端子的連接用端子電極。
此外,可以藉由利用電容佈線308、閘極絕緣層204、保護絕緣層340以及透明導電層310,來形成儲存電容器。在此情況下,電容佈線308和透明導電層310用作電極,並且閘極絕緣層204和保護絕緣層340用作電介質。透明導電層310、328、329可以藉由利用濺射法或真空蒸鍍法等並且使用氧化銦(In2 O3 )、氧化銦氧化錫合金(In2 O3 -SnO2 ,簡稱為ITO)、氧化銦氧化鋅合金(In2 O3 -ZnO)等來形成。例如,可以在形成透明導電層之後,在該透明導電層上形成抗蝕劑掩模,利用蝕刻來去除不需要的部分,以形成透明導電層310、328、329。
藉由上述製程,可以完成底閘型的n通道型薄膜電晶體、儲存電容器等元件。並且,藉由將這些元件相對於各個像素而配置為矩陣狀,可以將其用作用來製造主動矩陣型的顯示裝置的一個基板。在本說明書中,為方便起見,將這種基板稱為主動矩陣基板。
在製造主動矩陣型的液晶顯示裝置的情況下,在主動矩陣型基板和設置有對置電極的對置基板之間設置液晶層,以固定主動矩陣基板和對置基板,即可。
此外,本實施例所示的結構不局限於圖10的像素結構。將其他結構的一例示出於圖11。圖11示出如下結構:不設置電容佈線308,以用作像素電極的透明導電層310和相鄰的像素的閘極佈線302用作電極,並且以保護絕緣層340及閘極絕緣層204為電介質,以形成儲存電容器。
注意,本實施例可以與其他實施例適當地組合來使用。
實施例4
在本實施例中,說明作為本發明的一個模式而藉由將薄膜電晶體用於像素部以及驅動電路,以製造具有顯示功能的半導體裝置(也稱為顯示裝置)的情況。此外,可以藉由將由薄膜電晶體製造的驅動電路的一部分或全部一體形成在與像素部相同的基板上,來形成系統化面板(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件,可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。在發光元件的範圍內包括由電流或電壓控制亮度的元件,具體而言,包括無機EL(電致發光)元件、有機EL元件等。此外,也可以應用電子墨水等的對比度因電作用而變化的顯示媒體。
此外,顯示裝置包括密封有顯示元件的面板和在該面板上安裝有包括控制器的IC等的模組。再者,顯示裝置係關於一種元件基板,該元件基板相當於製造該顯示裝置的過程中的完成顯示元件之前的一個方式,並且其在多個像素中分別具備用來將電流供給到顯示元件的手段。具體而言,元件基板既可以是只形成有顯示元件的像素電極的狀態,又可以是形成成為像素電極的導電層之後並且藉由蝕刻形成像素電極之前的狀態,或其他任何方式。
注意,本說明書中的顯示裝置是指圖像顯示裝置、顯示裝置、或光源(包括照明裝置)。另外,顯示裝置還包括安裝有連接器諸如FPC(撓性印刷電路)、TAB(Tape Automated Bonding;載帶自動鍵合)膠帶或TCP(Tape Carrier Package;載帶封裝)的模組;將印刷線路板設置於TAB膠帶或TCP端部的模組;藉由COG(Chip On Glass;玻璃上晶片)方式將IC(積體電路)直接安裝到顯示元件的模組。
在本實施例中,示出本發明的一個模式的半導體裝置的液晶顯示裝置的實例。首先,參照圖12A1至12B而說明相當於半導體裝置的一個模式的液晶顯示面板的外觀及截面。圖12A1和12A2是一種面板的俯視圖,其中利用密封材料4005將形成在第一基板4001上的包括In-Ga-Zn-O類非單晶膜作為半導體層的可靠性高的薄膜電晶體4010、4011以及液晶元件4013密封在第一基板4001和第二基板4006之間。圖12B相當於沿著圖12A1和12A2的M-N的截面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外,在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此,像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001、密封材料4005和第二基板4006密封。此外,在第一-基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有信號線驅動電路4003,該信號線驅動電路4003使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上。
另外,對於另行形成的驅動電路的連接方法沒有特別的限制,而可以採用COG方法、引線鍵合方法或TAB方法等。圖12A1是藉由COG方法安裝信號線驅動電路4003的實例,而圖12A2是藉由TAB方法安裝信號線驅動電路4003的實例。
此外,設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個薄膜電晶體。在圖12B中例示像素部4002所包括的薄膜電晶體4010和掃描線驅動電路4004所包括的薄膜電晶體4011。在薄膜電晶體4010、4011上設置有絕緣層4020、4021。
作為薄膜電晶體4010、4011,可以應用包括In-Ga-Zn-O類非單晶膜作為半導體層的可靠性高的薄膜電晶體。在本實施例中,薄膜電晶體4010、4011是n通道型薄膜電晶體。
此外,液晶元件4013所具有的像素電極層4030與薄膜電晶體4010電連接。而且,液晶元件4013的對置電極層4031形成在第二基板4006上。像素電極層4030、對置電極層4031和液晶層4008重疊的部分相當於液晶元件4013。另外,像素電極層4030、對置電極層4031分別設置有用作取向膜的絕緣層4032、4033,並且隔著絕緣層4032、4033夾有液晶層4008。
另外,作為第一基板4001、第二基板4006,可以使用玻璃、金屬(典型為不銹鋼)、陶瓷、塑膠。作為塑膠,可以使用FRP(玻璃纖維強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或者丙烯酸樹脂薄膜。此外,還可以使用具有將鋁箔夾在PVF薄膜或聚酯薄膜之間的結構的薄片。
此外,附圖標記4035表示藉由對絕緣層選擇性地進行蝕刻而得到的柱狀間隔物,並且它是為控制像素電極層4030和對置電極層4031之間的距離(單元間隙)而設置的。另外,還可以使用球狀間隔物。此外,對置電極層4031與設置在與薄膜電晶體4010同一個基板上的公共電位線電連接。藉由利用公共連接部,可以使對置電極層4031藉由設置在一對基板之間的導電粒子與公共電位線電連接。注意,導電粒子包含在密封材料4005中。
另外,還可以採用不使用取向膜的顯示藍相的液晶。藍相是液晶相的一種,其是指當使膽甾相液晶的溫度上升時即將從膽甾相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內,所以為了改善溫度範圍而將混合有5重量%以上的手性試劑的液晶組成物用於液晶層4008。包含顯示藍相的液晶和手性試劑的液晶組成物的回應速度短,即為10μs至100μs,並且由於其具有光學各向同性而不需要取向處理,從而視角依賴性小。
另外,本實施例所示的液晶顯示裝置是透過型液晶顯示裝置的實例,但是液晶顯示裝置還可以應用於反射型液晶顯示裝置或半透型液晶顯示裝置。
此外,雖然在本實施例的液晶顯示裝置中示出在基板的外側(可見一側)設置偏振片,在基板的內側按順序設置著色層、用於顯示元件的電極層的實例,但是也可以將偏振片設置在基板的內側。另外,偏振片和著色層的疊層結構也不局限於本實施例的結構,而根據偏振片及著色層的材料或製程條件適當地設定,即可。此外,還可以設置用作黑矩陣的遮光膜。
另外,在本實施例中,使用用作保護層或平坦化絕緣層的絕緣層(絕緣層4020、絕緣層4021)覆蓋薄膜電晶體,以減少薄膜電晶體的表面凹凸並且提高薄膜電晶體的可靠性。另外,因為保護層用來防止懸浮在大氣中的有機物、金屬物、水蒸氣等的污染雜質的侵入,所以較佳的採用緻密的膜。藉由利用濺射法並且使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或氮氧化鋁膜的單層或疊層來形成保護層,即可。雖然在本實施例中示出藉由濺射法形成保護層的實例,但是並沒有限制而採用各種方法形成,即可。
在此,形成具有疊層結構的絕緣層4020作為保護層。在此,作為絕緣層4020的第一層,利用濺射法形成氧化矽膜。藉由使用氧化矽膜作為保護層,有防止在用作源極電極層及汲極電極層的鋁膜中產生小丘的效果。
此外,形成絕緣層作為保護層的第二層。在此,作為絕緣層4020的第二層,藉由濺射法形成氮化矽膜。藉由作為保護層而採用氮化矽膜,可以抑制鈉等的可動離子侵入到半導體區中而改變TFT的電特性。
另外,也可以在形成保護層之後進行對於半導體層的退火(300℃至400℃)。
另外,形成絕緣層4021作為平坦化絕緣層。作為絕緣層4021,可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺、環氧等。另外,除了上述有機材料之外,還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外,也可以藉由層疊多個由這些材料形成的絕緣層,來形成絕緣層4021。
另外,矽氧烷類樹脂相當於以矽氧烷類材料為啟始材料而形成的包含Si-O-Si鍵的樹脂。矽氧烷基類樹脂還可以採用有機基(例如為烷基、芳基)、氟基團作為取代基。此外,有機基也可以具有氟基團。
對於絕緣膜4021的形成方法沒有特別的限制,而可以根據其材料利用濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法、絲網印刷、膠印刷等)、刮刀、輥塗機、簾塗機、刮刀塗布機等。在使用材料液形成絕緣層4021的情況下,也可以在進行烘焙的製程中同時進行半導體層的退火(300℃至400℃)。藉由同時進行絕緣層4021的焙燒製程和半導體層的退火,可以高效地製造半導體裝置。
作為像素電極層4030、對置電極層4031,可以使用具有透光性的導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
此外,可以使用包含導電高分子(也稱為導電聚合物)的導電組成物來形成像素電極層4030、對置電極層4031。使用導電組成物來形成的像素電極的當其波長為550nm時的透光率較佳的為70%以上。另外,導電組成物所包含的導電高分子的電阻率較佳的為0.1Ω‧cm以下。
作為導電高分子,可以使用所謂的π電子共軛類導電高分子。例如,可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種以上的共聚物等。
另外,供給到另外形成的信號線驅動電路4003、掃描線驅動電路4004或像素部4002的各種信號及電位是從FPC4018供給的。
在本實施例中,連接端子電極4015由與液晶元件4013所具有的像素電極層4030相同的導電層形成,並且端子電極4016由與薄膜電晶體4010、4011的源極電極層及汲極電極層相同的導電層形成。
連接端子電極4015藉由各向異性導電膜4019與FPC4018所具有的端子電連接。
此外,雖然在圖12A1、12A2、和12B中示出另行形成信號線驅動電路4003並將其安裝到第一基板4001的實例,但是本實施例不局限於該結構。既可以另行形成掃描線驅動電路而安裝,又可以僅另行形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
圖13示出將TFT基板2600用於相當於半導體裝置的一個模式的液晶顯示模組而進行構成的一例。
圖13是液晶顯示模組的一例,其中,利用密封材料2602固定TFT基板2600和對置基板2601,並且在其間設置包括TFT等的像素部2603、包括液晶層的顯示元件2604和著色層2605來形成顯示區。在進行彩色顯示時需要著色層2605,並且當採用RGB方式時,對應於各像素而設置有分別對應於紅色、綠色、藍色的各種顏色的著色層。在TFT基板2600和對置基板2601的外側配置有偏振片2606、偏振片2607、漫射片2613。光源由冷陰極管2610和反射板2611構成,電路基板2612利用撓性線路板2609與TFT基板2600的佈線電路部2608連接,並且組裝有控制電路、電源電路等的外部電路。此外,還可以在偏振片和液晶層之間具有相位差板的狀態下進行層疊。
作為液晶顯示模組,可以採用TN(扭曲向列;Twisted Nematic)模式、IPS(平面內轉換;In-Plane-Switching)模式、FFS(邊緣電場轉換;Fringe Field Switching)模式、MVA(多疇垂直取向;Multi-domain Vertical Alignment)模式、PVA(垂直取向構型;Patterned Vertical Alignment)模式、ASM(軸對稱排列微胞;Axially Symmetric aligned Micro-cell)模式、OCB(光學補償彎曲;Optical Compensated Birefringence)模式、FLC(鐵電性液晶;Ferroelectric Liquid Crystal)模式、AFLC(反鐵電性液晶;Anti Ferroelectric Liquid Crystal)模式等。
藉由上述製程,可以製造可靠性高的作為半導體裝置的液晶顯示裝置。
本實施例可以與其他實施例所記載的結構適當地組合來實施。
實施例5
在本實施例中,作為本發明的一個模式的半導體裝置的一例而示出電子紙。
圖14示出主動矩陣型電子紙作為半導體裝置的一例。可以與上述實施例1至3所示的薄膜電晶體同樣地製造用於半導體裝置的薄膜電晶體581。
圖14的電子紙是採用旋轉球顯示方式的顯示裝置的實例。旋轉球顯示方式是指一種方法,其中將一個半球表面為黑色而另一個半球表面為白色的球形粒子配置在用於顯示元件的電極層的第一電極層及第二電極層之間,並且在第一電極層及第二電極層之間產生電位差來控制球形粒子的方向,以進行顯示。
設置在基板580上的薄膜電晶體581是底閘結構的薄膜電晶體,並且源極電極層或汲極電極層藉由形成在絕緣層583、584、585中的接觸孔與第一電極層587電連接。在第一電極層587和第二電極層588之間設置有球形粒子589,該球形粒子589具有黑色區590a和白色區590b,且其周圍包括充滿了液體的空洞594,並且球形粒子589的周圍充滿有樹脂等的填料595(參照圖14)。在圖14中,第一電極層587相當於像素電極,並且第二電極層588相當於公共電極。第二電極層588與設置在與薄膜電晶體581同一個基板上的公共電位線電連接。藉由利用上述實施例所示的公共連接部,可以使設置在基板596上的第二電極層588藉由配置在一對電極之間的導電粒子與公共電位線電連接。
此外,還可以使用電泳元件而代替旋轉球。在此情況下,使用直徑為10μm至200μm左右的微囊,該微囊封入有透明液體、帶正電的白色微粒和帶負電的黑色微粒。至於設置在第一電極層和第二電極層之間的微囊,當由第一電極層和第二電極層施加電場時,白色微粒和黑色微粒移動到相反方向,從而可以顯示白色或黑色。應用這種原理的顯示元件就是電泳顯示元件,一般地被稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率,因而不需要輔助燈。此外,其耗電量低,並且在昏暗的地方也可以辨別顯示部。另外,即使不向顯示部供應電源,也可以保持顯示過一次的圖像,因此,即使使具有顯示功能的半導體裝置(簡單地稱為顯示裝置,或也稱為具備顯示裝置的半導體裝置)遠離電波發射源,也可以儲存顯示過的圖像。
藉由上述製程,可以製造可靠性高的電子紙作為半導體裝置。
本實施例可以與其他實施例所記載的結構適當地組合來實施。
實施例6
在本實施例中,示出發光顯示裝置的例子作為本發明的一個模式的半導體裝置。在此,示出利用電致發光的發光元件作為顯示裝置所具有的顯示元件。對利用電致發光的發光元件根據其發光材料是有機化合物還是無機化合物來進行區別,一般來說,前者被稱為有機EL元件,而後者被稱為無機EL元件。
在有機EL元件中,藉由對發光元件施加電壓,電子及電洞從一對電極分別注入到包含發光有機化合物的層,以產生電流。然後,由於這些載流子(電子及電洞)重新結合,發光有機化合物達到激發態,並且當該激發態恢復到基態時,獲得發光。根據這種機理,該發光元件被稱為電流激發型發光元件。
根據其元件的結構,將無機EL元件分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在粘合劑中分散有發光材料的粒子的發光層,且其發光機理是利用供體能級和受體能級的供體-受體重新結合型發光。薄膜型無機EL元件具有由電介質層夾往發光層並還利用電極夾往該發光層的結構,且其發光機理是利用金屬離子的內層電子躍遷的定域型發光。另外,在此使用有機EL元件作為發光元件而進行說明。
圖15示出可應用數字時間灰度驅動的像素結構的一例作為本發明的一個模式的半導體裝置的一例。
說明可應用數位時間灰度驅動的像素的結構及像素的工作。在此,示出在一個像素中使用兩個將氧化物半導體層(In-Ga-Zn-O類非單晶膜)用於通道形成區域的n通道型電晶體的例子。
像素6400包括開關電晶體6401、驅動電晶體6402、發光元件6404及電容元件6403。在開關電晶體6401中,閘極連接到掃描線6406,第一電極(源極電極及汲極電極中的一方)連接到信號線6405,第二電極(源極電極及汲極電極中的另一方)連接到驅動電晶體6402的閘極。在驅動電晶體6402中,閘極藉由電容元件6403連接到電源線6407,第一電極連接到電源線6407,第二電極連接到發光元件6404的第一電極(像素電極)。發光元件6404的第二電極相當於共同電極6408。
另外,將發光元件6404的第二電極(共同電極6408)設定為低電源電位。注意,低電源電位是指以設定於電源線6407的高電源電位為標準滿足低電源電位<高電源電位的電位。例如也可以將低電源電位設定為GND、0V等。將該高電源電位和低電源電位的電位差施加到發光元件6404並在發光元件6404中使電流流過。此時,為了使發光元件6404發光,而將高電源電位和低電源電位分別設定為其間的電位差成為發光元件6404的正向臨界值電壓以上。
此外,也可以代替電容元件6403使用驅動電晶體6402的閘極電容而省略電容元件6403。至於驅動電晶體6402的閘極電容,也可以在通道區域和閘極電極層之間形成有電容。
在此,在採用電壓輸入電壓驅動方式的情況下,對驅動電晶體6402的閘極輸入使驅動電晶體6402成為充分導通或截止的狀態的視頻信號。就是說,使驅動電晶體6402在線性區中工作。使驅動電晶體6402在線性區中工作,而對驅動電晶體6402的閘極施加比電源線6407的電壓高的電壓。另外,對信號線6405施加(電源線電壓+驅動電晶體6402的Vth )以上的電壓。
此外,在進行類比灰度驅動而代替數位時間灰度驅動的情況下,藉由使信號的輸入不同,可以使用與圖15相同的像素結構。
在進行類比灰度驅動的情況下,對驅動電晶體6402的閘極施加發光元件6404的正向電壓+驅動電晶體6402的Vth 以上的電壓。發光元件6404的正向電壓是指在設定為所希望的亮度時的電壓,至少包括正向臨界值電壓。注意,藉由輸入使驅動電晶體6402在飽和區中工作的視頻信號,可以在發光元件6404使電流流過。為了使驅動電晶體6402在飽和區中工作,而將電源線6407的電位設定為高於驅動電晶體6402的閘極電位。藉由將視頻信號設定為類比方式,可以在發光元件6404中使根據視頻信號的電流流過來進行模擬灰度驅動。
注意,圖15所示的像素結構不局限於此。例如,還可以對圖15所示的像素追加開關、電阻元件、電容元件、電晶體或邏輯電路等。
接著,參照圖16A至16C說明發光元件的結構。在此,以驅動TFT是n型的情況為例子來說明像素的截面結構。可以與上述實施例1所示的薄膜電晶體同樣製造用於圖16A、16B和16C的半導體裝置的作為驅動TFT的TFT7001、7011、7021,並且這些TFT是包括In-Ga-Zn-O類非單晶膜作為半導體層的可靠性高的薄膜電晶體。
為了取出發光,發光元件的陽極和陰極中的至少一方為透明,即可。而且,薄膜電晶體及發光元件形成在基板上。發光元件可以具有如下結構:從與基板相反的面取出發光的頂部發射;從基板一側的面取出發光的底部發射;或者從基板一側及與基板相反的面取出發光的雙面發射。像素結構可以應用於任何發射結構的發光元件。
參照圖16A說明頂部發射結構的發光元件。
在圖16A中示出當驅動TFT的TFT7001為n型並且從發光元件7002發射的光穿過陽極7005一側時的像素的截面圖。在圖16A中,發光元件7002的陰極7003和驅動TFT的TFT7001電連接,並且在陰極7003上按順序層疊有發光層7004、陽極7005。至於陰極7003,只要是功函數低且反射光的導電膜,就可以使用各種材料。例如,較佳的採用Ca、Al、MgAg、AlLi等。而且,發光層7004可以由單層或多層的疊層構成。在發光層7004由多層構成時,在陰極7003上按順序層疊電子注入層、電子傳輸層、發光層、電洞傳輸層、電洞注入層。另外,不需要都設置所有這種層。使用透光性導電材料形成陽極7005,例如也可以使用具有透光性的導電層例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面,表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
由陰極7003及陽極7005夾有發光層7004的區域相當於發光元件7002。在圖16A所示的像素中,從發光元件7002發射的光如箭頭所示那樣發射到陽極7005一側。
接著,參照圖16B說明底部發射結構的發光元件。示出在驅動TFT7011是n型並且從發光元件7012發射的光發射到陰極7013一側的情況下的像素的截面圖。在圖16B中,在與驅動TFT7011電連接的具有透光性的導電層7017上形成有發光元件7012的陰極7013,並且在陰極7013上按順序層疊有發光層7014、陽極7015。另外,在陽極7015具有透光性的情況下,也可以覆蓋陽極上地形成有用來反射光或遮光的遮罩膜7016。與圖16A的情況同樣,至於陰極7013,只要是功函數低的導電材料,就可以使用各種材料。但是,將其厚度設定為透過光的程度(較佳的為5nm至30nm左右)。例如,可以將厚度為20nm的鋁膜用作陰極7013。而且,與圖16A同樣,發光層7014可以由單層或多層的疊層構成。陽極7015不需要透過光,但是可以與圖16A同樣使用具有透光性的導電材料形成。並且,雖然遮罩膜7016例如可以使用反射光的金屬等,但是不局限於金屬膜。例如,也可以使用添加有黑色的顏料的樹脂等。
由陰極7013及陽極7015夾有發光層7014的區域相當於發光元件7012。在圖16B所示的像素中,從發光元件7012發射的光如箭頭所示那樣發射到陰極7013一側。
接著,參照圖16C說明雙面發射結構的發光元件。在圖16C中,在與驅動TFT7021電連接的具有透光性的導電層7027上形成有發光元件7022的陰極7023,並且在陰極7023上按順序層疊有發光層7024、陽極7025。與圖16A的情況同樣,至於陰極7023,只要是功函數低的導電材料,就可以使用各種材料。但是,將其厚度設定為透過光的程度。例如,可以將厚度為20nm的Al用作陰極7023。而且,與圖16A同樣,發光層7024可以由單層或多層的疊層構成。陽極7025可以與圖16A同樣使用透過光的具有透光性的導電材料形成。
陰極7023、發光層7024和陽極7025重疊的部分相當於發光元件7022。在圖16C所示的像素中,從發光元件7022發射的光如箭頭所示那樣發射到陽極7025一側和陰極7023一側的雙方。
另外,雖然在此說明了有機EL元件作為發光元件,但是也可以設置無機EL元件作為發光元件。
另外,雖然在本實施例中示出了控制發光元件的驅動的薄膜電晶體(驅動TFT)和發光元件電連接的例子,但是也可以採用在驅動TFT和發光元件之間連接有電流控制TFT的結構。
另外,本實施例所示的半導體裝置不局限於圖16A至16C所示的結構而可以進行各種變形。
接著,參照圖17A和17B說明相當於半導體裝置的一個模式的發光顯示面板(也稱為發光面板)的外觀及截面。圖17A是一種面板的俯視圖,其中利用密封材料4505將包括形成在第一基板4501上的In-Ga-Zn-O類非單晶膜作為半導體層的可靠性高的薄膜電晶體4509、4510及發光元件4511密封在第一基板4501和第二基板4506之間。圖17B相當於沿著圖17A的H-I的截面圖。
以圍繞設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b的方式設置有密封材料4505。此外,在像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b上設置有第二基板4506。因此,像素部4502、信號線驅動電路4503a、4503b以及掃描線驅動電路4504a、4504b與填料4507一起由第一基板4501、密封材料4505和第二基板4506密封。像這樣,較佳的使用氣密性高且脫氣少的保護薄膜(貼合薄膜、紫外線固化樹脂薄膜等)或覆蓋材料進行封裝(封入)。
此外,設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b包括多個薄膜電晶體。在圖17B中,例示包括在像素部4502中的薄膜電晶體4510和包括在信號線驅動電路4503a中的薄膜電晶體4509。
作為薄膜電晶體4509、4510,可以應用包括In-Ga-Zn-O類非單晶膜作為半導體層的可靠性高的薄膜電晶體。在本實施例中,薄膜電晶體4509、4510是n通道型薄膜電晶體。
此外,附圖標記4511相當於發光元件,發光元件4511所具有的作為像素電極的第一電極層4517與薄膜電晶體4510的源極電極層或汲極電極層電連接。另外,發光元件4511的結構是由第一電極層4517、場致發光層4512、第二電極層4513構成的疊層結構,但是不局限於本實施例所示的結構。可以根據從發光元件4511取出的光的方向等而適當地改變發光元件4511的結構。
藉由使用有機樹脂層、無機絕緣層或有機聚矽氧烷來形成分隔壁4520。特別佳的是,使用感光材料,在第一電極層4517上形成開口部,並且將該開口部的側壁形成為具有連續的曲率的傾斜面。
場致發光層4512既可以由單層構成,又可以由多層的疊層構成。
也可以在第二電極層4513及分隔壁4520上形成保護層,以防止氧、氫、水分、二氧化碳等侵入到發光元件4511中。作為保護層,可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
另外,供給到信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b、或者像素部4502的各種信號及電位是從FPC4518a、4518b供給的。
在本實施例中,連接端子電極4515由與發光元件4511所具有的第一電極層4517相同的導電層形成,並且端子電極4516由與薄膜電晶體4509、4510所具有的源極電極層及汲極電極層相同的導電層形成。
連接端子電極4515藉由各向異性導電膜4519電連接到FPC4518a所具有的端子。
位於從發光元件4511取出光的方向上的第二基板4506需要具有透光性。在此情況下,使用如玻璃板、塑膠板、聚酯薄膜或丙烯酸樹脂薄膜等的具有透光性的材料。
此外,作為填料4507,除了氮、氬等的惰性氣體之外,還可以使用紫外線固性樹脂或熱固性樹脂,並且可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(乙烯-醋酸乙烯酯)。在本實施例中,作為填料4507使用氮。
另外,若有需要,則還可以在發光元件的發射面上適當地設置諸如偏振片、圓偏振片(包括橢圓偏振片)、相位差板(λ/4片、λ/2片)、彩色濾光片等的光學薄膜。另外,也可以在偏振片或圓偏振片上設置抗反射膜。例如,可以進行抗眩光處理,該處理可以藉由利用表面的凹凸來擴散反射光,降低眩光。
信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b也可以作為在另行準備的基板上由單晶半導體膜或多晶半導體膜形成的驅動電路而安裝。此外,也可以另外僅形成信號線驅動電路或其一部分、或者掃描線驅動電路或其一部分而安裝。本實施例不局限於圖17A和17B的結構。
藉由上述製程,可以製造作為半導體裝置的可靠性高的發光顯示裝置(顯示面板)。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例7
本發明的一個模式的半導體裝置可以應用於電子紙。電子紙可以用於用來顯示資訊的所有領域的電子設備。例如,可以將電子紙應用於電子圖書(電子書)、海報、電車等交通工具的車廂廣告、信用卡等的各種卡片的顯示等。圖18A和18B以及圖19示出電子設備的一例。
圖18A示出利用電子紙而製造的海報2631。在廣告媒體是紙的印刷物的情況下,用人手進行廣告的交換,但是如果使用電子紙,則可以在短時間內改變廣告的顯示內容。此外,顯示不會打亂而可以獲得穩定的圖像。另外,海報也可以採用以無線的方式收發資訊的結構。
此外,圖18B示出電車等交通工具的車廂廣告2632。在廣告媒體是紙的印刷物的情況下,用人手進行廣告的交換,但是如果使用電子紙,則可以在短時間內不需要許多人手地改變廣告的顯示內容。此外,顯示不會打亂而可以獲得穩定的圖像。另外,車廂廣告也可以採用以無線的方式收發資訊的結構。
另外,圖19示出電子書2700的一例。例如,電子書2700由兩個框體,即框體2701及框體2703構成。框體2701及框體2703由軸部2711形成為一體,並且可以以該軸部2711為軸進行開閉動作。藉由採用這種結構,可以進行如紙的書籍那樣的動作。
框體2701組裝有顯示部2705,並且框體2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連續畫面的結構,又可以是顯示不同的畫面的結構。
藉由採用顯示不同的畫面的結構,例如可以在右邊的顯示部(圖19中的顯示部2705)上顯示文章,並且在左邊的顯示部(圖19中的顯示部2707)上顯示圖像。
此外,在圖19中示出框體2701具備操作部等的例子。例如,在框體2701中,具備電源2721、操作鍵2723、揚聲器2725等。藉由利用操作鍵2723,可以翻頁。另外,也可以採用在與框體的顯示部同一個的面上具備鍵盤、定位裝置等的結構。另外,也可以採用在框體的背面或側面具備外部連接用端子(耳機端子、USB端子或可與AC適配器及USB電纜等的各種電纜連接的端子等)、記錄媒體插入部的結構。再者,電子書2700也可以具有作為電子詞典的功能。
此外,電子書2700也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書伺服器購買所希望的書籍資料等,然後下載的結構。
實施例8
本發明的一個模式的半導體裝置可以應用於各種電子設備(也包括遊戲機)。作為電子設備,例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、聲音再現裝置、彈珠機等的大型遊戲機等。
圖20A示出電視裝置9600的一例。在電視裝置9600中,框體9601組裝有顯示部9603。藉由利用顯示部9603,可以顯示映射。此外,在此示出利用支架9605支撐框體9601的結構。
可以藉由利用框體9601所具備的操作開關、另外提供的遙控操作機9610進行電視裝置9600的操作。藉由利用遙控操作機9610所具備的操作鍵9609,可以進行頻道、音量的操作,並且可以對顯示在顯示部9603上的映射進行操作。此外,也可以採用在遙控操作機9610設置顯示從該遙控操作機9610輸出的資訊的顯示部9607的結構。
另外,電視裝置9600採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者,藉由數據機連接到有線或無線方式的通信網路,也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
圖20B示出數位相框9700的一例。例如,在數位相框9700中,框體9701組裝有顯示部9703。顯示部9703可以顯示各種圖像,例如藉由顯示使用數位相機等拍攝的圖像資料,可以發揮與一般的相框同樣的功能。
另外,數位相框9700採用具備操作部、外部連接用端子(USB端子、可以與USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。這些結構也可以組裝到與顯示部同一個面,但是當將它們設置在側面或背面時,設計性提高,所以是較佳的。例如,可以對數位相框的記錄媒體插入部插入儲存有使用數位相機拍攝的圖像資料的記憶體並提取圖像資料,然後將所提取的圖像資料顯示於顯示部9703。
此外,數位相框9700也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式提取所希望的圖像資料並進行顯示的結構。
圖21A示出一種可攜式遊戲機,其由框體9881和框體9891的兩個框體構成,並且它們由連接部9893連接為能夠開閉。框體9881組裝有顯示部9882,並且框體9891組裝有顯示部9883。另外,圖21A所示的可攜式遊戲機還具備揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入單元(操作鍵9885、連接端子9887、感測器9888(包括測定如下因素的功能:力量、位移、位置、速度、加速度、角速度、轉動數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)以及麥克風9889)等。當然,可攜式遊戲機的結構不局限於上述結構,只要是至少具備半導體裝置的結構即可,並且可以採用適當地設置有其他附屬設備的結構。圖21A所示的可攜式遊戲機具有如下功能:讀出儲存在記錄媒體中的程式或資料並將其顯示在顯示部上;以及藉由與其他可攜式遊戲機進行無線通信來實現資訊共用。另外,圖21A所示的可攜式遊戲機所具有的功能不局限於此,而可以具有各種各樣的功能。
圖21B示出作為大型遊戲機的一種自動賭博機9900的一例。在自動賭博機9900中,框體9901組裝有顯示部9903。另外,自動賭博機9900還具備如起動桿或停止開關等的操作單元、投幣孔、揚聲器等。當然,自動賭博機9900的結構不局限於此,只要是至少具備半導體裝置的結構即可,並且可以採用適當地設置有其他附屬設備的結構。
圖22A示出行動電話機1000的一例。行動電話機1000除了安裝到框體1001的顯示部1002之外還具備操作按鈕1003、外部連接埠1004、揚聲器1005、麥克風1006等。
圖22A所示的行動電話機1000可以藉由利用人手指等觸摸顯示部1002來輸入資訊。此外,可以藉由利用人手指等觸摸顯示部1002來打電話或製作電子郵件等的操作。
顯示部1002的畫面主要有三種模式。第一是以圖像的顯示為主的顯示模式,第二是以文字等的資訊的輸入為主的輸入模式,第三是混合顯示模式和輸入模式的兩種模式而成的顯示+輸入模式。
例如,在打電話或製作電子郵件的情況下,將顯示部1002設定為以文字輸入為主的文字輸入模式,並進行顯示在畫面上的文字的輸入操作,即可。在此情況下,較佳的是,在顯示部1002的畫面的大部分上顯示鍵盤或號碼按鈕。
此外,藉由在行動電話機1000的內部設置具有陀螺儀、加速度感測器等檢測傾斜度的感測器的檢測裝置,來判斷行動電話機1000的方向(豎向還是橫向),從而可以對顯示部1002的畫面顯示進行自動切換。
此外,藉由觸摸顯示部1002或利用框體1001的操作按鈕1003進行操作,切換畫面模式。此外,還可以根據顯示在顯示部1002上的圖像種類而切換畫面模式。例如,當顯示在顯示部上的圖像信號為動態圖像的資料時,將畫面模式切換成顯示模式,並且當顯示在顯示部上的圖像信號為文字資料時,將畫面模式切換成輸入模式。
另外,當在輸入模式中藉由檢測出顯示部1002的光感測器所檢測的信號得知在一定期間中沒有利用顯示部1002的觸摸操作的輸入時,也可以以將畫面模式從輸入模式切換成顯示模式的方式進行控制。
顯示部1002也可以用作圖像感測器。例如,藉由利用人手掌或人手指觸摸顯示部1002,來拍攝掌紋、指紋等,從而可以進行個人識別。此外,藉由在顯示部中使用發射近紅外光的背光燈或發射近紅外光的感測光源,也可以拍攝手指靜脈、手掌靜脈等。
圖22B也是行動電話機的一例。圖22B的行動電話機具有在框體9411中包括顯示部9412以及操作按鈕9413的顯示裝置9410和在框體9401中包括操作按鈕9402、外部輸入端子9403、麥克風9404、揚聲器9405以及當接收電話時發光的發光部9406的通信裝置9400,並且具有顯示功能的顯示裝置9410可以在箭頭所示的兩個方向上與具有電話功能的通信裝置9400之間進行裝卸。因此,可以將顯示裝置9410和通信裝置9400的短軸安裝在一起,並且還可以將顯示裝置9410和通信裝置9400的長軸安裝在一起。此外,在只需要顯示功能的情況下,也可以從通信裝置9400分開顯示裝置9410,以單獨使用顯示裝置9410。通信裝置9400和顯示裝置9410可以藉由利用無線通信或者有線通信授受圖像或者輸入資訊,並且它們分別具有能夠進行充電的電池。
範例1
在本範例中,示出利用在進行電漿處理後形成的氧化物半導體層來製造的薄膜電晶體的特性。
下面,說明在本範例中使用的電晶體的製造方法。
首先,在基板500上形成第一導電層,然後藉由利用光微影法對該第一導電層進行構圖,以形成閘極電極層502。接著,在該閘極電極層502上形成閘極絕緣層504(參照圖23A)。接著,在閘極絕緣層504上形成第二導電層,然後利用光微影法對該第二導電層進行構圖,以形成其一部分與閘極電極層重疊的源極電極層506a及汲極電極層506b(參照圖23B)。接著,進行電漿處理,來使電漿508作用到閘極絕緣層504、源極電極層506a及汲極電極層506b的表面(參照圖23C)。接著,在閘極絕緣層、源極電極層及汲極電極層上形成氧化物半導體層,然後利用光刻法對該氧化物半導體層進行構圖,以形成用作通道形成區域的島狀氧化物半導體層510(參照圖23D)。接著,在氮氣氛下以350℃進行一個小時的熱處理。如此,製造在本實施例中使用的電晶體550(參照圖23E)。
作為基板500,使用日本Asahi Glass Co.,Ltd.製造的玻璃基板(產品名稱:AN100)。
作為成為閘極電極層502的第一導電層,利用濺射法來形成厚度為100nm的鎢膜。
作為閘極絕緣層504,利用電漿CVD法來形成厚度為100nm的氧氮化矽膜。
作為成為源極電極層506a及汲極電極層506b的第二導電層,利用濺射法來形成厚度為100nm的鎢膜。
作為氧化物半導體層,利用濺射法來形成厚度為150nm的In-Ga-Zn-O類非單晶膜。成膜條件為:壓力為0.4Pa,電力為500W,成膜溫度為25℃,氬氣體流量為10sccm,氧流量為5sccm,玻璃基板和靶之間的距離為170mm,並且採用直流(DC)。作為靶,採用In2 O3 :Ga2 O3 :ZnO=1:1:1的靶(In:Ga:Zn=1:1:0.5)。此外,在進行電漿處理後,不使基板500暴露於大氣地連續形成氧化物半導體層。注意,藉由電感耦合電漿質譜分析法(Inductively Coupled Plasma Mass Spectrometry:ICP-MS分析法)測定在該成膜條件下得到的氧化物半導體層的組成的結果是InGa0.94 Zn0.40 O3.31
此外,電漿處理利用濺射裝置來進行。具體地說,在反應室內的第一電極上設置基板500,對該第一電極施加高頻電壓來在第一電極和第二電極之間產生電漿508,在第一電極(基板500)一側產生負自偏壓,使電漿中的陽離子加速並將其碰撞到基板500,來進行電漿處理。電漿處理的條件為:壓力為0.4Pa,電力為200W(13.56MHz)。此外,在本實施例中,作為引入的氣體,使用氬及/或氧,將氬和氧的流量設定為如下的不同條件,並且將在各條件下得到的樣品分別設定為樣品A至樣品D,以測定電晶體的元件特性。注意,除了在電漿處理中使用的氣體的流量比的條件以外,都採用同一個條件來製造樣品A至樣品D。
(樣品A)
Ar氣體流量:10sccm
氧氣體流量:0sccm
(樣品B)
Ar氣體流量:9sccm
氧氣體流量:1sccm
(樣品C)
Ar氣體流量:5sccm
氧氣體流量:5sccm
(樣品D)
Ar氣體流量:0sccm
氧氣體流量:10sccm
此外,為了比較,而製造不進行電漿處理的樣品E,並且也測定樣品E的電晶體特性。
圖24示出根據樣品A至樣品E的薄膜電晶體的相對於源極和閘極之間的電壓(以下,稱為閘極電壓或Vg)變化的流過在源極和汲極之間的電流(以下,稱為汲極電流或Id)變化的Vg-Id曲線、成為工作速度的指標的電場效應遷移率。在圖24中,以樣品A至樣品E的汲極電流為汲極電流10001a至10005a,並且以樣品A至樣品E的電場效應遷移率為電場效應遷移率10001b至10005b。注意,在本實施例中,將汲極電壓(源極和汲極之間的電壓)設定為1V,來進行電晶體的測定。
此外,在本範例中,如圖25所示形成根據樣品A至樣品E的電晶體的結構。具體地說,將電晶體的通道長度L設定為100μm,將通道寬度W設定為100μm,將源極電極層506a和閘極電極層502重疊的長度Ls設定為5μm,將汲極電極層506b和閘極電極層502重疊的長度Ld設定為5μm,將在與通道寬度方向平行的方向上氧化物半導體層510與源極電極層506a及汲極電極層506b不重疊的區域的長度A設定為5μm。
由於圖24的結果,可知:進行濺射處理的電晶體(樣品A至樣品D)與不進行濺射處理的電晶體(樣品E)相比,其電晶體的導通電流(在N型電晶體時,一般是Vg在0V附近至正區域中的汲電流)高。另一方面,至於電晶體的截止電流(在N型電晶體時,一般是Vg在0V附近至負區域中的汲極電流),在樣品A至樣品E中沒有很大差異。由此,藉由進行電漿處理,可以提高電晶體的導通電流和截止電流的比率(導通/截止比)。此外,還可知:藉由提高作為在電漿處理中使用的氣體的氬的流量比,可以提高導通電流,並且,特別是,在不引入氧氣體而僅引入氬氣體的情況下,可以得到高導通電流。
此外,還確認到:至於電場效應遷移率,進行濺射處理的電晶體(樣品A至樣品D)與不進行濺射處理的電晶體(樣品E)相比,其最大值高。此外,還可知:藉由提高作為在電漿處理中使用的氣體的氬的流量比,可以提高電場效應遷移率,並且,特別是,在不引入氧氣體而僅引入氬氣體的情況下,可以得到更高的電場效應遷移率。
根據上述,可知:藉由在形成氧化物半導體層之前,進行電漿處理,可以提高電晶體的導通/截止比,並且提高電場效應遷移率。此外,還可知:藉由提高作為在電漿處理中使用的氣體的氬的流量比,可以提高電晶體的導通/截止比,並且提高電場效應遷移率。
190...反應室
191...電極
192...電極
193...匹配器
194...匹配器
195...被處理物
196...引入口
197...RF電源
198...RF電源
199...DC電源
200...基板
202...閘極電極層
203...電漿
204...閘極絕緣層
206...導電層
206a...源極電極層
206b...汲極電極層
208...電漿
209...氧化物半導體層
210...氧化物半導體層
216...導電層
216a...源極電極層
216b...汲極電極層
217...氧化物半導體層
217a...緩衝層
217b...緩衝層
218a...疊層體
218b...疊層體
250...薄膜電晶體
260...薄膜電晶體
270...薄膜電晶體
290...薄膜電晶體
302...閘極佈線
308...電容佈線
310...透明導電層
313...接觸孔
320...連接電極
321...端子
322...端子
325...接觸孔
326...接觸孔
327...接觸孔
328...透明導電層
329...透明導電層
340...保護絕緣層
500...基板
502...閘極電極層
504...閘極絕緣層
506a...源極電極層
506b...汲極電極層
508...電漿
510...氧化物半導體層
580...基板
581...薄膜電晶體
583...絕緣層
587...電極層
588...電極層
589...球形粒子
590a...黑色區
590b...白色區
594...空洞
595...填料
596...基板
1000...行動電話機
1001...框體
1002...顯示部
1003...操作按鈕
1004...外部連接埠
1005...揚聲器
1006...麥克風
2600...TFT基板
2601...對置基板
2602...密封材料
2603...像素部
2604...顯示元件
2605...著色層
2606...偏振片
2607...偏振片
2608...佈線電路部
2609...撓性線路板
2610...冷陰極管
2611...反射板
2612...電路基板
2613...漫射片
2631...海報
2632...車廂廣告
2700...電子書
2701...框體
2703...框體
2705...顯示部
2707...顯示部
2711...軸部
2721...電源
2723...操作鍵
2725...揚聲器
4001...基板
4002...像素部
4003...信號線驅動電路
4004...掃描線驅動電路
4005...密封材料
4006...基板
4008...液晶層
4010...薄膜電晶體
4011...薄膜電晶體
4013...液晶元件
4015...連接端子電極
4016...端子電極
4018...FPC
4019...各向異性導電膜
4020...絕緣層
4021...絕緣層
4030...像素電極層
4031...對置電極層
4032...絕緣層
4033...絕緣層
4501...基板
4502...像素部
4503a...信號線驅動電路
4503b...信號線驅動電路
4504a...掃描線驅動電路
4504b...掃描線驅動電路
4505...密封材料
4506...基板
4507...填料
4509...薄膜電晶體
4510...薄膜電晶體
4511...發光元件
4512...場致發光層
4513...電極層
4515...連接端子電極
4516...端子電極
4517...電極層
4518a...FPC
4518b...FPC
4519...各向異性導電膜
4520...分隔壁
6400...像素
6401...開關電晶體
6402...驅動電晶體
6403...電容元件
6404...發光元件
6405...信號線
6406...掃描線
6407...電源線
6408...共同電極
7001...TFT
7002...發光元件
7003...陰極
7004...發光層
7005...陽極
7011...驅動TFT
7012...發光元件
7013...陰極
7014...發光層
7015...陽極
7016...遮罩膜
7017...導電層
7021...驅動TFT
7022...發光元件
7023...陰極
7024...發光層
7025...陽極
7027...導電層
9400...通信裝置
9401...框體
9402...操作按鈕
9403...外部輸入端子
9404...麥克風
9405...揚聲器
9406...發光部
9410...顯示裝置
9411...框體
9412...顯示部
9413...操作按鈕
9600...電視裝置
9601...框體
9603...顯示部
9605...支架
9607...顯示部
9609...操作鍵
9610...遙控操作機
9700...數位相框
9701...框體
9703...顯示部
9881...框體
9882...顯示部
9883...顯示部
9884...揚聲器部
9885...操作鍵
9886...記錄媒體插入部
9887...連接端子
9888...感測器
9889...麥克風
9890...LED燈
9891...框體
9893...連接部
9900...自動賭博機
9901...框體
9903...顯示部
10001a...汲極電流
10002a...汲極電流
10003a...汲極電流
10004a...汲極電流
10005a...汲極電流
10001b...電場效應遷移率
10002b...電場效應遷移率
10003b...電場效應遷移率
10004b...電場效應遷移率
10005b...電場效應遷移率
在附圖中:
圖1A至1E是說明根據本發明的一個實施例的半導體裝置的製造方法的一例的圖;
圖2是說明根據本發明的一個實施例的用於電漿處理的裝置的一例的圖;
圖3A至3E是說明根據本發明的一個實施例的半導體裝置的製造方法的一例的圖;
圖4A至4E是說明根據本發明的一個實施例的半導體裝置的製造方法的一例的圖;
圖5A至5D是說明根據本發明的一個實施例的半導體裝置的製造方法的一例的圖;
圖6A至6D是說明根據本發明的一個實施例的半導體裝置的製造方法的一例的圖;
圖7是說明根據本發明的一個實施例的半導體裝置的製造方法的一例的圖;
圖8是說明根據本發明的一個實施例的半導體裝置的製造方法的一例的圖;
圖9是說明根據本發明的一個實施例的半導體裝置的製造方法的一例的圖;
圖10是說明根據本發明的一個實施例的半導體裝置的製造方法的一例的圖;
圖11是說明根據本發明的一個實施例的半導體裝置的製造方法的一例的圖;
圖12A1至12B是說明根據本發明的一個實施例的半導體裝置的一例的圖;
圖13是說明根據本發明的一個實施例的半導體裝置的一例的圖;
圖14是說明根據本發明的一個實施例的半導體裝置的一例的圖;
圖15是說明根據本發明的一個實施例的半導體裝置的像素等效電路的一例的圖;
圖16A至16C是說明根據本發明的一個實施例的半導體裝置的一例的圖;
圖17A和17B是說明根據本發明的一個實施例的半導體裝置的一例的圖;
圖18A和18B是說明電子紙的使用方式的一例的圖;
圖19是示出電子書的一例的外觀圖;
圖20A和20B是示出電視裝置及數位相框的實例的外觀圖;
圖21A和21B是示出遊戲機的實例的外觀圖;
圖22A和22B是示出行動電話機的一例的外觀圖;
圖23A至23E是說明根據範例1的元件的製造方法的圖;
圖24是示出根據範例1的電晶體的特性的圖;以及
圖25是示出根據範例1的電晶體的結構的圖。
200...基板
202...閘極電極層
204...閘極絕緣層
206a...源極電極層
206b...汲極電極層
208...電漿
209...氧化物半導體層
210...氧化物半導體層
250...薄膜電晶體

Claims (29)

  1. 一種半導體裝置的製造方法,包含如下步驟:在基板上形成閘極電極層;在該閘極電極層上形成閘極絕緣層;在該閘極絕緣層上形成源極電極層和汲極電極層;在引入有惰性氣體的反應室中在該閘極絕緣層、該源極電極層、和該汲極電極層的表面上進行電漿處理;以及在進行該電漿處理後,在該閘極絕緣層、該源極電極層、和該汲極電極層上形成氧化物半導體層,其中,該氧化物半導體層藉由在引入氬和氧的混合氣氛的該反應室中以濺射法形成。
  2. 一種半導體裝置的製造方法,包含如下步驟:在基板上形成閘極電極層;在該閘極電極層上形成閘極絕緣層;在該閘極絕緣層上形成源極電極層和汲極電極層;在引入有惰性氣體的反應室中在該閘極絕緣層、該源極電極層、和該汲極電極層的表面上進行電漿處理;以及在進行該電漿處理後,在該閘極絕緣層、該源極電極層、和該汲極電極層上形成氧化物半導體層,其中,該氧化物半導體層藉由在20℃或更高的溫度以濺射法形成。
  3. 如申請專利範圍第1或2項的半導體裝置的製造方法,其中利用濺射法形成該氧化物半導體層,在該濺射法中,使用包含銦、鎵、和鋅中至少一個的靶。
  4. 如申請專利範圍第1或2項的半導體裝置的製造方法,其中該電漿處理和該氧化物半導體層的形成在該反應室中連續進行。
  5. 一種半導體裝置的製造方法,包含如下步驟:在基板上形成閘極電極層;在該閘極電極層上形成閘極絕緣層;在該閘極絕緣層上形成源極電極層及汲極電極層;在引入有惰性氣體的反應室內對該閘極絕緣層、該源極電極層及該汲極電極層的表面上進行電漿處理;以及在進行該電漿處理後,在該閘極絕緣層、該源極電極層及該汲極電極層上形成氧化物半導體層,其中,藉由在設置於該反應室內的一對電極中的一個電極上設置該基板,並對該基板施加偏壓,來進行該電漿處理。
  6. 如申請專利範圍第5項的半導體裝置的製造方法,其中,藉由利用濺射法來形成該氧化物半導體層,在該濺射法中,使用包含銦、鎵及鋅中至少一個的靶。
  7. 如申請專利範圍第1或2項的半導體裝置的製造方法,其中利用濺射法形成該氧化物半導體層,在該濺射法中,DC電壓施加在該基板和該靶間。
  8. 如申請專利範圍第6項的半導體裝置的製造方法,其中,將該靶設置在設置於該反應室內的該一對電極中的另一個電極上,並且在該反應室內連續進行該電漿處理和該氧化物半導體層的形成。
  9. 如申請專利範圍第5項的半導體裝置的製造方法,其中,藉由進行該電漿處理,將設置在該源極電極層和該汲極電極層之間的該閘極絕緣層的表層部去除2nm或更多。
  10. 如申請專利範圍第5項的半導體裝置的製造方法,其中,藉由進行該電漿處理,將該源極電極層及該汲極電極層的端部形成為錐形形狀。
  11. 如申請專利範圍第10項的半導體裝置的製造方法,其中該源極電極層及該汲極電極層的端部分別具有大於或等於20°且小於90°的錐形角。
  12. 如申請專利範圍第5項的半導體裝置的製造方法,其中,藉由進行該電漿處理,將該源極電極層及該汲極電極層的上端部的曲率半徑分別設定為該源極電極層或該汲極電極層的厚度的1/100或更大且為1/2或更小。
  13. 一種半導體裝置的製造方法,包含如下步驟:在基板上形成閘極電極層;在該閘極電極層上形成閘極絕緣層;在該閘極絕緣層上形成導電層;在該導電層上形成第一氧化物半導體層;藉由對該導電層及該第一氧化物半導體層進行蝕刻,來形成層疊有該導電層和該第一氧化物半導體層的第一疊層體及層疊有該導電層和該第一氧化物半導體層的第二疊層體;在引入有惰性氣體的反應室內對該閘極絕緣層、該第 一疊層體及該第二疊層體的表面上進行電漿處理;以及在進行該電漿處理後,在該閘極絕緣層、該第一疊層體及該第二疊層體上形成第二氧化物半導體層,其中,藉由在設置於該反應室內的一對電極中的一個電極上設置該基板,並對該基板施加偏壓,來進行該電漿處理。
  14. 一種半導體裝置的製造方法,包含如下步驟:在基板上形成閘極電極層;在該閘極電極層上形成閘極絕緣層;在該閘極絕緣層上形成導電層;在該導電層上形成第一氧化物半導體層;藉由對該導電層及該第一氧化物半導體層進行蝕刻,來形成層疊有該導電層和該第一氧化物半導體層的第一疊層體及層疊有該導電層和該第一氧化物半導體層的第二疊層體;在引入有惰性氣體的反應室內對該閘極絕緣層、該第一疊層體及該第二疊層體的表面上進行電漿處理;以及在進行該電漿處理後,在該閘極絕緣層、該第一疊層體及該第二疊層體上形成第二氧化物半導體層,其中,該第一氧化物半導體層和該第二氧化物半導體層藉由在引入氬和氧的混合氣氛的該反應室中以濺射法形成。
  15. 一種半導體裝置的製造方法,包含如下步驟:在基板上形成閘極電極層; 在該閘極電極層上形成閘極絕緣層;在該閘極絕緣層上形成導電層;在該導電層上形成第一氧化物半導體層;藉由對該導電層及該第一氧化物半導體層進行蝕刻,來形成層疊有該導電層和該第一氧化物半導體層的第一疊層體及層疊有該導電層和該第一氧化物半導體層的第二疊層體;在引入有惰性氣體的反應室內對形成在該基板上的該閘極絕緣層、該第一疊層體及該第二疊層體的表面上進行電漿處理;以及在進行該電漿處理後,在該閘極絕緣層、該第一疊層體及該第二疊層體上形成第二氧化物半導體層,其中,該第一和第二氧化物半導體層藉由在20℃至100℃的溫度以濺射法形成。
  16. 如申請專利範圍第14或15項的半導體裝置的製造方法,其中該電漿處理和該第二氧化物半導體層的形成在該反應室中連續進行。
  17. 一種半導體裝置的製造方法,包含如下步驟:在基板上形成閘極電極層;在該閘極電極層上形成閘極絕緣層;在該閘極絕緣層上形成導電層;對該導電層的表面上進行第一電漿處理;在進行該第一電漿處理後,在該導電層上形成第一氧化物半導體層; 藉由對該導電層及該第一氧化物半導體層進行蝕刻,來形成層疊有該導電層和該第一氧化物半導體層的第一疊層體及層疊有該導電層和該第一氧化物半導體層的第二疊層體;對該閘極絕緣層、該第一疊層體及該第二疊層體的表面上進行第二電漿處理;以及在進行該第二電漿處理後,在該閘極絕緣層、該第一疊層體及該第二疊層體上形成第二氧化物半導體層,其中,藉由在設置於反應室內的一對電極中的一個電極上設置該基板,且對該反應室引入惰性氣體,以對該基板施加偏壓,來進行該第一電漿處理及該第二電漿處理。
  18. 一種半導體裝置的製造方法,包含如下步驟:在基板上形成閘極電極層;在該閘極電極層上形成閘極絕緣層;在該閘極絕緣層上形成導電層;對該導電層的表面上進行第一電漿處理;在進行該第一電漿處理後,在該導電層上形成第一氧化物半導體層;藉由對該導電層及該第一氧化物半導體層進行蝕刻,來形成層疊有該導電層和該第一氧化物半導體層的第一疊層體及層疊有該導電層和該第一氧化物半導體層的第二疊層體;對該閘極絕緣層、該第一疊層體及該第二疊層體的表面上進行第二電漿處理;以及 在進行該第二電漿處理後,在該閘極絕緣層、該第一疊層體及該第二疊層體上形成第二氧化物半導體層,其中,該第一氧化物半導體層和該第二氧化物半導體層藉由在引入氬和氧的混合氣氛的該反應室中以濺射法形成。
  19. 如申請專利範圍第18項的半導體裝置的製造方法,其中該第一電漿處理和該第一氧化物半導體層的形成在該反應室中連續進行,和該第二電漿處理和該第二氧化物半導體層的形成在該反應室中連續進行。
  20. 一種半導體裝置的製造方法,包含如下步驟:在基板上形成閘極電極層;在該閘極電極層上形成閘極絕緣層;在該閘極絕緣層上形成導電層;對該導電層的表面上進行第一電漿處理;在進行該第一電漿處理後,在該導電層上形成第一氧化物半導體層;藉由對該導電層及該第一氧化物半導體層進行蝕刻,來形成層疊有該導電層和該第一氧化物半導體層的第一疊層體及層疊有該導電層和該第一氧化物半導體層的第二疊層體;對該閘極絕緣層、該第一疊層體及該第二疊層體的表面上進行第二電漿處理;以及在進行該第二電漿處理後,在該閘極絕緣層、該第一疊層體及該第二疊層體上形成第二氧化物半導體層, 其中,該第一和第二氧化物半導體層藉由在20℃至100℃的溫度以濺射法形成。
  21. 如申請專利範圍第14、15、17、18、和20項中任一項的半導體裝置的製造方法,其中,藉由利用濺射法來形成該第一氧化物半導體層和該第二氧化物半導體層,在該濺射法中,使用包含銦、鎵及鋅中至少一個的靶。
  22. 如申請專利範圍第20項的半導體裝置的製造方法,其中該第一電漿處理和該第一氧化物半導體層的形成在該反應室中連續進行,和該第二電漿處理和該第二氧化物半導體層的形成在該反應室中連續進行。
  23. 如申請專利範圍第5、13、和17項中任一項的半導體裝置的製造方法,其中,高頻電壓施加到該一個電極。
  24. 如申請專利範圍第17項的半導體裝置的製造方法,其中,在相同的反應室內連續進行該導電層的形成、該第一電漿處理、以及該第一氧化物半導體層的形成。
  25. 如申請專利範圍第13或17項的半導體裝置的製造方法,其中,藉由利用濺射法來形成該第一氧化物半導體層及該第二氧化物半導體層,在該濺射法中,使用包含銦、鎵及鋅中至少一個的靶。
  26. 如申請專利範圍第13或17項的半導體裝置的製造方法,其中利用濺射法形成該第一氧化物半導體層和該第二氧化物半導體層,在該濺射法中,DC電壓施加在該基板和該靶間。
  27. 如申請專利範圍第17項的半導體裝置的製造方法,其中,在相同的反應室內連續進行該第二電漿處理以及該第二氧化物半導體層的形成。
  28. 如申請專利範圍第13或17項的半導體裝置的製造方法,其中,該第一氧化物半導體層的導電率高於該第二氧化物半導體層的導電率。
  29. 如申請專利範圍第1、2、5、13、14、17、和18項中任一項的半導體裝置的製造方法,其中,使用氬氣體作為該惰性氣體。
TW98137144A 2008-11-07 2009-11-02 半導體裝置和該半導體裝置的製造方法 TWI467663B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008286569 2008-11-07

Publications (2)

Publication Number Publication Date
TW201027632A TW201027632A (en) 2010-07-16
TWI467663B true TWI467663B (zh) 2015-01-01

Family

ID=42164369

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98137144A TWI467663B (zh) 2008-11-07 2009-11-02 半導體裝置和該半導體裝置的製造方法

Country Status (5)

Country Link
US (2) US8021917B2 (zh)
JP (4) JP2010135771A (zh)
KR (2) KR101477593B1 (zh)
CN (2) CN101740398B (zh)
TW (1) TWI467663B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202404099A (zh) 2008-11-07 2024-01-16 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101820973B1 (ko) * 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101675115B1 (ko) * 2010-01-12 2016-11-22 삼성전자주식회사 산화물 박막 트랜지스터 및 그 제조 방법
JP2011151194A (ja) * 2010-01-21 2011-08-04 Hitachi Displays Ltd 液晶表示装置及びその製造方法
WO2011155302A1 (en) 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012038891A (ja) * 2010-08-06 2012-02-23 Canon Inc ボトムゲート型薄膜トランジスタ
US20120032172A1 (en) 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5525380B2 (ja) * 2010-08-25 2014-06-18 富士フイルム株式会社 酸化物半導体薄膜の製造方法および薄膜トランジスタの製造方法
US9058047B2 (en) * 2010-08-26 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012029638A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8816425B2 (en) 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101830170B1 (ko) * 2011-05-17 2018-02-21 삼성디스플레이 주식회사 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 산화물 반도체소자를 포함하는 표시 장치 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
KR101850066B1 (ko) * 2011-11-01 2018-04-19 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판의 제조방법
JP6033071B2 (ja) 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
JP6338813B2 (ja) * 2012-04-03 2018-06-06 セイコーエプソン株式会社 ジャイロセンサー及びそれを用いた電子機器
KR101968115B1 (ko) * 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
CN103295906B (zh) * 2012-06-29 2016-05-18 上海中航光电子有限公司 一种薄膜晶体管的制作方法和薄膜晶体管
CN103500711B (zh) 2013-10-15 2017-06-06 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
JP6287635B2 (ja) * 2014-06-30 2018-03-07 日立金属株式会社 半導体装置の製造方法および半導体装置
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
JP6457896B2 (ja) * 2015-07-09 2019-01-23 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
WO2017134495A1 (ja) * 2016-02-05 2017-08-10 株式会社半導体エネルギー研究所 金属酸化物膜、半導体装置、及び半導体装置の作製方法
JP6246260B2 (ja) * 2016-05-05 2017-12-13 株式会社半導体エネルギー研究所 半導体装置
TWI718330B (zh) * 2016-08-24 2021-02-11 日商半導體能源硏究所股份有限公司 半導體裝置及其製造方法
US9837682B1 (en) * 2016-08-29 2017-12-05 Microsoft Technology Licensing, Llc Variable layer thickness in curved battery cell
US20200227560A1 (en) * 2017-03-06 2020-07-16 Sharp Kabushiki Kaisha Semiconductor device and display device
CN107768306A (zh) * 2017-10-12 2018-03-06 惠科股份有限公司 显示面板及其制造方法
JP2021088727A (ja) * 2018-03-20 2021-06-10 日新電機株式会社 成膜方法
CN109192740B (zh) * 2018-09-21 2021-07-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
CN116207138A (zh) * 2021-12-08 2023-06-02 北京超弦存储器研究院 晶体管及其制作方法、半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236775A (ja) * 1995-03-01 1996-09-13 Toshiba Corp 薄膜トランジスタおよびその製造方法
TW200703468A (en) * 2005-04-28 2007-01-16 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
TW200837959A (en) * 2006-11-21 2008-09-16 Canon Kk Method for manufacturing thin film transistor

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107308A (en) * 1986-07-04 1992-04-21 Mitsubishi Denki Kabushiki Kaisha Field-effect transistor
JP2813428B2 (ja) * 1989-08-17 1998-10-22 三菱電機株式会社 電界効果トランジスタ及び該電界効果トランジスタを用いた液晶表示装置
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4494451B2 (ja) * 1998-08-21 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4224660B2 (ja) * 1999-12-27 2009-02-18 エルジー ディスプレイ カンパニー リミテッド 銅配線基板及びその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003309266A (ja) * 2002-04-17 2003-10-31 Konica Minolta Holdings Inc 有機薄膜トランジスタ素子の製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004349583A (ja) * 2003-05-23 2004-12-09 Sharp Corp トランジスタの製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7205171B2 (en) * 2004-02-11 2007-04-17 Au Optronics Corporation Thin film transistor and manufacturing method thereof including a lightly doped channel
JP4407311B2 (ja) * 2004-02-20 2010-02-03 セイコーエプソン株式会社 薄膜トランジスタの製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100647660B1 (ko) 2004-11-19 2006-11-23 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 채용한 평판표시장치
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP2007043113A (ja) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置の作製方法
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP2007073558A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP4958253B2 (ja) * 2005-09-02 2012-06-20 財団法人高知県産業振興センター 薄膜トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4981282B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 薄膜トランジスタの製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101158896B1 (ko) * 2005-10-28 2012-06-25 삼성전자주식회사 박막트랜지스터 기판 및 이의 제조방법과,박막트랜지스터를 갖는 액정표시패널 및 전계발광 표시패널
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5105044B2 (ja) 2006-05-09 2012-12-19 株式会社ブリヂストン 酸化物トランジスタ及びその製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
US8067772B2 (en) * 2006-12-05 2011-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP4616359B2 (ja) * 2007-01-09 2011-01-19 韓國電子通信研究院 電子素子用ZnO半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタ
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR100814901B1 (ko) * 2007-05-22 2008-03-19 한국전자통신연구원 건식 식각 공정을 이용한 산화물 박막 트랜지스터 소자의제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP2008209931A (ja) * 2008-03-12 2008-09-11 Semiconductor Energy Lab Co Ltd 液晶表示装置
TWI413260B (zh) 2008-07-31 2013-10-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101782176B1 (ko) * 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236775A (ja) * 1995-03-01 1996-09-13 Toshiba Corp 薄膜トランジスタおよびその製造方法
TW200703468A (en) * 2005-04-28 2007-01-16 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
TW200837959A (en) * 2006-11-21 2008-09-16 Canon Kk Method for manufacturing thin film transistor

Also Published As

Publication number Publication date
JP6219462B2 (ja) 2017-10-25
JP2016201568A (ja) 2016-12-01
KR101633700B1 (ko) 2016-06-27
CN105514171B (zh) 2019-10-29
JP2014096606A (ja) 2014-05-22
JP2015207789A (ja) 2015-11-19
US8021917B2 (en) 2011-09-20
KR101477593B1 (ko) 2014-12-30
CN101740398B (zh) 2016-02-03
US8440502B2 (en) 2013-05-14
US20110318916A1 (en) 2011-12-29
KR20100051547A (ko) 2010-05-17
CN101740398A (zh) 2010-06-16
TW201027632A (en) 2010-07-16
JP2010135771A (ja) 2010-06-17
JP5781641B2 (ja) 2015-09-24
US20100117086A1 (en) 2010-05-13
KR20140063545A (ko) 2014-05-27
CN105514171A (zh) 2016-04-20
JP5985717B2 (ja) 2016-09-06

Similar Documents

Publication Publication Date Title
TWI467663B (zh) 半導體裝置和該半導體裝置的製造方法
JP7166319B2 (ja) 表示装置
KR101667941B1 (ko) 반도체 장치의 제작 방법
TW201017887A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees