[go: up one dir, main page]

TWI467359B - 伺服器 - Google Patents

伺服器 Download PDF

Info

Publication number
TWI467359B
TWI467359B TW101146652A TW101146652A TWI467359B TW I467359 B TWI467359 B TW I467359B TW 101146652 A TW101146652 A TW 101146652A TW 101146652 A TW101146652 A TW 101146652A TW I467359 B TWI467359 B TW I467359B
Authority
TW
Taiwan
Prior art keywords
signal
clock
unit
buffer
slots
Prior art date
Application number
TW101146652A
Other languages
English (en)
Other versions
TW201423310A (zh
Inventor
Yan-Long Sun
Original Assignee
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Corp filed Critical Inventec Corp
Priority to TW101146652A priority Critical patent/TWI467359B/zh
Publication of TW201423310A publication Critical patent/TW201423310A/zh
Application granted granted Critical
Publication of TWI467359B publication Critical patent/TWI467359B/zh

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

伺服器
一種伺服器,特別有關於一種具有一轉多功能之擴充卡的伺服器。
在電腦系統或伺服器體積愈來與小,然而所需功能卻愈來愈多的情況下,要如何在有限的空間中,實現最多的功能,就是各個廠商所要突破的挑戰。在目前的技術來說,利用擴充卡(Riser Card)來節省空間,並且擴充電腦系統或伺服器的功能,就是一個可以考慮的選擇。
一般來說,由於當時對於功能擴充的需求沒有那麼多,且當時對主機板上的元件集成度的要求也沒有那麼高,因此擴充卡的設計上都為一轉一的功能。但是,隨著電子產業的快速發展,對於主機板上的元件集成度的要求越來越高,為了擴充主機板的使用功能,需要配置多個擴充卡以進行功能擴充。然而,由於電腦系統或伺服器的空間有限,仍無法同時配置多個擴充卡來進行功能,因此擴充卡仍有改善的空間。
鑒於以上的問題,本揭露在於提供一種伺服器,藉以提供一轉多功能的擴充卡,以減少主機板之電路元件的使用成本,並增加使用的便利性。
本揭露之一種伺服器,包括主機板、配置於主機板上的第一 插槽以及擴充卡。擴充卡包括多個第二插槽與時脈產生單元。前述多個第二插槽適於分別插設擴充元件。時脈產生單元耦接前述第一插槽與第二插槽,用以接收來自於第一插槽的第一資料訊號與系統時脈訊號,並依據第一資料訊號與系統時脈訊號,產生多個操作時脈訊號及分別對應於前述多個操作時脈訊號的多個第二資料訊號,且將前述多個操作時脈訊號及前述多個第二資料訊號分別提供給前述多個第二插槽,其中前述多個時脈訊號分別具有不重疊的時鐘脈衝。
在一實施例中,前述時脈產生單元包括鎖相迴路單元、第一緩衝單元、選擇單元、前述多個第二緩衝單元與控制單元。鎖相迴路單元用以接收參考時脈訊號與控制訊號,並依據控制訊號,對參考時脈訊號進行處理,以產生鎖相訊號。第一緩衝單元用以接收參考時脈訊號,以產生緩衝訊號。
選擇單元耦接鎖相迴路單元與第一緩衝單元,用以接收鎖相訊號、緩衝訊號與控制訊號,並依據控制訊號,而選擇輸出鎖相訊號或緩衝訊號。時脈分配單元耦接選擇單元,用以接收鎖相訊號或緩衝訊號,並將鎖相訊號或緩衝訊號進行分配,以產生前述多個操作時脈訊號及前述多個第二資料訊號。前述多個第二緩衝單元耦接時脈分配單元,用以分別接收前述多個操作時脈訊號及前述多個第二資料訊號,並對前述多個操作時脈訊號及前述多個第二資料訊號緩衝後輸出。控制單元耦接鎖相迴路單元、選擇單元與時脈分配單元,用以接收資料訊號與系統時脈訊號,以產生 控制訊號。
在一實施例中,第二緩衝單元的數量對應第二插槽的數量。
在一實施例中,前述時脈產生單元藉由一系統管理匯流排接收第一資料訊號與系統時脈訊號。
在一實施例中,前述第二插槽為具有周邊裝置連接快速(Peripheral Component Interconnection Express,PCIE)通訊協定的插槽。
本揭露之伺服器,藉由其所配置的擴充卡依據來自第一插槽的第一資料訊號與系統時脈訊號,產生對應第二插槽的數量的操作時脈訊號及分別對應前述操作時脈的第二資料訊號,以分別提供給前述的第二插槽,且前述的操作時脈分別具有不同的時鐘脈衝。如此一來,伺服器具備一轉多功能的擴充卡,可有效減少主機板之電路元件的使用成本,並增加使用的便利性。
有關本揭露的特徵與實作,茲配合圖式作實施例詳細說明如下。
以下所列舉的各實施例中,將以相同的標號代表相同或相似的元件。
請參考「第1圖」所示,其為本揭露之伺服器的示意圖。伺服器100包括主機板(Motherboard)110,配置於主機板110上的第一插槽111與擴充卡120。擴充卡120耦接於主機板110,例如透過擴充卡120上所設置的金手指插設於主機板110的第一插槽 111上,以增加主機板的使用功能。
擴充卡120包括多個第二插槽121、122與時脈產生單元130。第二插槽121、122分別適於插設一擴充元件。其中,前述第二插槽121、122例如為具有周邊裝置連接快速(Peripheral Component Interconnection Express,PCIE)通訊協定的插槽,以便插設具有對應之具有周邊裝置連接快速通訊協定的擴充元件,以減少主機板110之電路元件的使用成本,並增加主機板110的使用功能。
時脈產生單元130耦接第一插槽111與第二插槽121、122。時脈產生單元130用以從接收來自於第一插槽111的第一資料訊號DAT與系統時脈訊號CLK,並依據第一資料訊號DAT與系統時脈訊號CLK,產生操作時脈訊號CLK1、CLK2及分別對應操作時脈訊號CLK1、CLK2的第二資料訊號DAT1、DAT2,且將操作時脈訊號CLK1、CLK2及第二資料訊號DAT1、DAT2分別提供給第二插槽121、122。其中,操作時脈訊號CLK1、CLK2分別具有不重疊的時鐘脈衝。在本實施例中,時脈產生單元130例如透過系統管理匯流排(System Management Bus,SMBus)與第一插槽110耦接,以接收來自於第一插槽的第一資料訊號DAT與系統時脈訊號CLK。
本實施例藉由時脈產生單元130對所接收到的一組第一資料訊號DAT與系統時脈訊號CLK進行相應的處理後,以產生2組時鐘脈衝不互相重疊的時鐘脈衝的操作時脈訊號CLK1與CLK2,以及分別對應操作時脈CLK1與CLK2的第二資料訊號 DAT1與DAT2。並且,操作時脈訊號CLK1與CLK2及第二資料訊號DAT1與DAT2再輸出給第二插槽121與122,使得插設於第二插槽121與122的擴充元件可以獲得其所需的操作時脈訊號及第二資料訊號,以進行相應的運作。如此一來,擴充卡120便具有一轉多的功能。
在前述實施例中,第二插槽的數量僅繪示出2個,即第二插槽121與122。但本揭露不限於此,第二插槽的數量可依使用者視需求,將第二插槽的數量調整為3個或3個以上。並且,當第二插槽的數量調整為3個或3個以上時,時脈產生單元130產生的操作時脈訊號及第二資料訊號的數量也會對應第二插槽的數量。舉例來說,當第二插槽的數量為3個時,時脈產生單元130亦會產生3個操作時脈訊號及對應此3個操作時脈訊號的3個第二資料訊號,以分別提供給這3個第二插槽。其餘則類推。
請參考「第2圖」所示,其為本揭露之時脈產生單元的詳細示意圖。時脈產生單元130包括鎖相迴路單元210、第一緩衝單元220、選擇單元230、時脈分配單元240、第二緩衝單元251、252與控制單元260。
鎖相迴路單元210,用以接收參考時脈訊號S1與控制訊號CS,並依據控制訊號CS,對參考時脈訊號S1進行處理,以產生鎖相訊號S2。其中,前述參考時脈訊號S1例如為一對差動時脈訊號。
在本實施例中,鎖相迴路單元210用以對參考時脈訊號S1進 行處理,例如對參考時脈訊號S1進行頻率及相位的處理,以產生對應的鎖相訊號S2。舉例來說,當控制訊號CS例如為高邏輯準位時,鎖相迴路單元210例如以高頻寬鎖相迴路模式對參考時脈訊號S1進行頻率及相位的處理,以產生對應的鎖相訊號S2。當控制訊號CS例如為低邏輯準位,鎖相迴路單元210例如以低頻寬鎖相迴路模式對參考時脈訊號S1進行頻率及相位的處理,以產生對應的鎖相訊號S2。
第一緩衝單元220用以接收參考時脈訊號S1,以產生緩衝訊號S3。也就是說,第一緩衝單元220將參考時脈訊號S1進行緩衝後,以產生對應的緩衝訊號S3。其中,第一緩衝單元220例如為運作放大器(Operation Amplifier,OPA)。
選擇單元230耦接鎖相迴路單元210與第一緩衝單元220,用以接收鎖相訊號S2、緩衝訊號S3與控制訊號CS,並依據控制訊號CS,而選擇輸出鎖相訊號S2或緩衝訊號S3。舉例來說,當控制訊號CS為高邏輯準位,選擇單元230例如選擇輸出鎖相訊號S2。當控制訊號為低邏輯準位,選擇單元230例如選擇輸出緩衝訊號S3。在本實施例中,選擇單元230例如為多工器(Multiplexer)。
時脈分配單元240耦接選擇單元230,用以接收鎖相訊號S2或緩衝訊號S3,並將鎖相訊號S2或緩衝訊號S3進行分配,以產生操作時脈訊號CLK1與CLK2及分別對應操作時脈訊號CLK1與CLK2的第二資料訊號DAT1與DAT2。也就是說,時脈分配單 元240會將所接收到的鎖相訊號S2或緩衝訊號S3進行處理,並將處理的結果作為操作時脈訊號CLK1與CLK2及第二資料訊號DAT1與DAT2,亦即將一組鎖相訊號S2或緩衝訊號S3轉換成兩組操作時脈訊號CLK1與CLK2及第二資料訊號DAT1與DAT2輸出。
第二緩衝單元251、252耦接時脈分配單元240,用以分別接收操作時脈訊號CLK1與CLK2及第二資料訊號DAT1與DAT2,並對操作時脈訊號CLK1與CLK2及第二資料訊號DAT1與DAT2緩衝後,再輸出給第二插槽121與122,使得插設於第二插槽121與122上的擴充元件可以取得對應的操作時脈訊號及第二資料訊號,以進行相應的操作。其中第二緩衝單元251、252例如為運算放大器。
在本實施例中,第二緩衝單元的數量對應第二插槽的數量。也就是說,當第二插槽的數量為2個(即第二插槽121、122)時,第二緩衝單元的數量亦為2個(即第二緩衝單元251、252)。當第二插槽的數量為3個或3個以上時,第二緩衝單元的數量亦調整為3個或3個以上,且第二緩衝單元一對一耦接對應的第二插槽。
控制單元260耦接鎖相迴路單元210、選擇單元230與時脈分配單元240,用以接收第一資料訊號DAT與系統時脈訊號CLK,以產生控制訊號CS。在一實施例中,控制單元260例如可以正緣觸發的方式,對第一資料訊號DAT與系統時脈訊號CLK進行處理,以產生對應邏輯準位的控制訊號CS。
舉例來說,假設系統時脈訊號CLK由低邏輯準位轉換為高邏輯準位,此時控制單元260接收到的第一資料訊號DAT為高邏輯準位,則控制單元260會產生高邏輯準位的控制訊號CS。假設系統時脈訊號CLK由低邏輯準位轉換為高邏輯準位,此時控制單元260接收到的第一資料訊號DAT為低邏輯準位,則控制單元260會產生低邏輯準位的控制訊號CS。
在另一實施例中,控制單元260例如可以負緣觸發的方式,對第一資料訊號DAT與系統時脈訊號CLK進行處理,以產生對應邏輯準位的控制訊號CS。舉例來說,假設系統時脈訊號CLK由高邏輯準位轉換為低邏輯準位,此時控制單元260接收到的第一資料訊號DAT為高邏輯準位,則控制單元260會產生高邏輯準位的控制訊號CS。假設系統時脈訊號CLK由高邏輯準位轉換為低邏輯準位,此時控制單元260接收到的第一資料訊號DAT為低邏輯準位,則控制單元260會產生低邏輯準位的控制訊號CS。
如此一來,藉由依據一對的第一資料訊號DAT與系統時脈訊號CLK,產生對應第二插槽121與122的數量的操作時脈訊號CLK1與CLK2,使得擴充卡120可具備一轉多的功能,以減少主機板100之電路元件的使用成本,並增加使用的便利性。
本揭露之實施例的伺服器,藉由其所配置的擴充卡依據來自第一插槽的第一資料訊號與系統時脈訊號,產生對應第二插槽的數量的操作時脈訊號及分別對應前述操作時脈訊號的第二資料訊號,以分別提供給前述的第二插槽,且前述的操作時脈分別具有 不同的時鐘脈衝。如此一來,伺服器具備一轉多功能的擴充卡,可有效減少主機板之電路元件的使用成本,並增加使用的便利性。
雖然本揭露以前述之實施例揭露如上,然其並非用以限定本揭露,任何熟習相像技藝者,在不脫離本揭露之精神和範圍內,當可作些許之更動與潤飾,因此本揭露之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。
100‧‧‧伺服器
110‧‧‧主機板
111‧‧‧第一插槽
120‧‧‧擴充卡
121、122‧‧‧第二插槽
130‧‧‧時脈產生單元
210‧‧‧鎖相迴路單元
220‧‧‧第一緩衝單元
230‧‧‧選擇單元
240‧‧‧時脈分配單元
251、252‧‧‧第二緩衝單元
260‧‧‧控制單元
CS‧‧‧控制訊號
DAT‧‧‧第一資料訊號
DAT1、DAT2‧‧‧第二資料訊號
CLK‧‧‧系統時脈訊號
CLK1、CLK2‧‧‧操作時脈訊號
S1‧‧‧參考時脈訊號
S2‧‧‧鎖相訊號
S3‧‧‧緩衝訊號
第1圖為本揭露之伺服器的方塊圖。
第2圖為本揭露之時脈產生單元的詳細電路示意圖。
100‧‧‧伺服器
110‧‧‧主機板
111‧‧‧第一插槽
120‧‧‧擴充卡
121、122‧‧‧第二插槽
130‧‧‧時脈產生單元
DAT‧‧‧第一資料訊號
DAT1、DAT2‧‧‧第二資料訊號
CLK‧‧‧系統時脈訊號
CLK1、CLK2‧‧‧操作時脈訊號

Claims (5)

  1. 一種伺服器,包括一主機板、配置於該主機板上的一第一插槽以及一擴充卡,其特徵在於,該擴充卡包括:多個第二插槽,適於分別插設一擴充元件;以及一時脈產生單元,耦接該第一插槽與該些第二插槽,用以接收來自於該第一插槽的一第一資料訊號與一系統時脈訊號,並依據該第一資料訊號與該系統時脈訊號,產生多個操作時脈訊號及分別對應於該些操作時脈訊號的多個第二資料訊號,且將該些操作時脈訊號其中之一及對應的該第二資料訊號提供給該些第二插槽其中之一,其中該些操作時脈訊號分別具有不重疊的時鐘脈衝。
  2. 如請求項1所述之伺服器,其中該時脈產生單元包括:一鎖相迴路單元,用以接收一參考時脈訊號與一控制訊號,並依據該控制訊號,對該參考時脈訊號進行處理,以產生一鎖相訊號;一第一緩衝單元,用以接收該參考時脈訊號,以產生一緩衝訊號;一選擇單元,耦接該鎖相迴路單元與該第一緩衝單元,用以接收該鎖相訊號、該緩衝訊號與該控制訊號,並依據該控制訊號,而選擇輸出該鎖相訊號或該緩衝訊號;一時脈分配單元,耦接該選擇單元,用以接收該鎖相訊號或該緩衝訊號,並將該鎖相訊號或該緩衝訊號進行分配,以產 生該些操作時脈訊號及該些第二資料訊號;多個第二緩衝單元,耦接該時脈分配單元,用以分別接收該些操作時脈訊號及該些第二資料訊號,並對該些操作時脈訊號及該些第二資料訊號緩衝後輸出;以及一控制單元,耦接該鎖相迴路單元、該選擇單元與該時脈分配單元,用以接收該資料訊號與該系統時脈訊號,以產生該控制訊號。
  3. 如請求項2所述之伺服器,其中該些第二緩衝單元的數量對應該些第二插槽的數量。
  4. 如請求項1所述之伺服器,其中該時脈產生單元藉由一系統管理匯流排接收該第一資料訊號與該系統時脈訊號。
  5. 如請求項1所述之伺服器,其中該些第二插槽為具有周邊裝置連接快速通訊協定的插槽。
TW101146652A 2012-12-11 2012-12-11 伺服器 TWI467359B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101146652A TWI467359B (zh) 2012-12-11 2012-12-11 伺服器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101146652A TWI467359B (zh) 2012-12-11 2012-12-11 伺服器

Publications (2)

Publication Number Publication Date
TW201423310A TW201423310A (zh) 2014-06-16
TWI467359B true TWI467359B (zh) 2015-01-01

Family

ID=51393968

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101146652A TWI467359B (zh) 2012-12-11 2012-12-11 伺服器

Country Status (1)

Country Link
TW (1) TWI467359B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1302775A1 (en) * 2001-10-16 2003-04-16 Italtel s.p.a. A clock generation system for a prototyping apparatus
US20050172164A1 (en) * 2004-01-21 2005-08-04 International Business Machines Corporation Autonomous fail-over to hot-spare processor using SMI
TWI261742B (en) * 2005-01-25 2006-09-11 Mitac Int Corp Motherboard
TWM304853U (en) * 2006-06-22 2007-01-11 Cameo Communications Inc PCI-Express multi-mode expansion board and communication device having the same
TWM338525U (en) * 2008-01-17 2008-08-11 Inventec Corp Main board circuit and riser card

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1302775A1 (en) * 2001-10-16 2003-04-16 Italtel s.p.a. A clock generation system for a prototyping apparatus
US20050172164A1 (en) * 2004-01-21 2005-08-04 International Business Machines Corporation Autonomous fail-over to hot-spare processor using SMI
TWI261742B (en) * 2005-01-25 2006-09-11 Mitac Int Corp Motherboard
TWM304853U (en) * 2006-06-22 2007-01-11 Cameo Communications Inc PCI-Express multi-mode expansion board and communication device having the same
TWM338525U (en) * 2008-01-17 2008-08-11 Inventec Corp Main board circuit and riser card

Also Published As

Publication number Publication date
TW201423310A (zh) 2014-06-16

Similar Documents

Publication Publication Date Title
US10366044B2 (en) PCIe device for supporting with a separate reference clock with independent spread spectrum clocking (SSC)(SRIS)
US10437744B2 (en) Reconfigurable camera serial interface
US8659336B2 (en) Apparatus and method for synchronising signals
CN109960679B (zh) 用于控制多点互连的时钟信号的占空比的系统、装置和方法
US8754681B2 (en) Multi-part clock management
CN103999419B (zh) 用于生成脉冲调制信号的低功率发射机
US9760525B2 (en) Sideband signal consolidation fanout using a clock generator chip
KR102101840B1 (ko) 범용 직렬 인터페이스 및 이를 포함하는 반도체 장치
US12483379B2 (en) Electronic device and operating method of electronic device
US10732669B2 (en) Serial peripheral interface and methods of operating same
CN106815164A (zh) 自动时钟配置系统及方法
EP3739463B1 (en) Circuit for asynchronous data transfer
US20150089108A1 (en) Clock signals for dynamic reconfiguration of communication link bundles
JP2018512681A (ja) 出力イネーブル信号を生成するための制御回路ならびに関連のシステムおよび方法
KR20060082196A (ko) 단일 라인을 이용한 직렬 데이터 통신 방법 및 그 장치
US9148155B1 (en) Clock distribution architecture for integrated circuit
TWI467359B (zh) 伺服器
CN1790224B (zh) 参考时钟单元以及参考时钟的配置方法和系统
EP3032428A1 (en) Data communication device and method for data communication
US6640277B1 (en) Input staging logic for latching source synchronous data
US20100281290A1 (en) Clock generating circuit of computer
KR102161735B1 (ko) 펄스폭 변조 데이터 복원 장치 및 이의 구동 방법
US20080265955A1 (en) Synchronization circuit and method
WO2018068510A1 (zh) 一种信号生成方法、装置及存储介质
US11962509B2 (en) Spread spectrum high-speed serial link

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees