[go: up one dir, main page]

TWI466301B - 高壓電元件 - Google Patents

高壓電元件 Download PDF

Info

Publication number
TWI466301B
TWI466301B TW100108673A TW100108673A TWI466301B TW I466301 B TWI466301 B TW I466301B TW 100108673 A TW100108673 A TW 100108673A TW 100108673 A TW100108673 A TW 100108673A TW I466301 B TWI466301 B TW I466301B
Authority
TW
Taiwan
Prior art keywords
drain
insulating region
high voltage
gate
floating conductor
Prior art date
Application number
TW100108673A
Other languages
English (en)
Other versions
TW201230344A (en
Inventor
Ru Yi Su
Fu Chih Yang
Chun Lin Tsai
Ker Hsiao Huo
Chih Chang Cheng
Ruey Hsin Liu
Original Assignee
Taiwan Semiconductor Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg Co Ltd filed Critical Taiwan Semiconductor Mfg Co Ltd
Publication of TW201230344A publication Critical patent/TW201230344A/zh
Application granted granted Critical
Publication of TWI466301B publication Critical patent/TWI466301B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Description

高電壓元件
本發明係關於半導體元件，更特別關於超高電壓金氧半元件。
在一般製程中，超高電壓(UHV)金氧半(MOS)元件中的源極與汲極區為共平面，這將使UHVMOS之崩潰電壓難以改良。另一方面，上述結構特徵將限制UHVMOS元件之應用，並不利其可信度。
在UHVMOS元件的多種應用中，一者為用以產生高電壓之電壓位準移位器。舉例來說，高電壓將提供至高端閘極驅動器，其操作電壓可介於0至600V。如此一來，電壓位準移位器需將將源極低電壓(比如5V)推升至高達600V的電壓。在此電路中，所有電路的崩潰電壓不只取決於個別的UHVMOS元件之崩潰電壓，亦取決於用以傳導高電壓之內連線結構的崩潰電壓。
本發明一實施例提供一種元件，包括半導體基板；第一與第二重掺雜區，位於半導體基板中；絕緣區，且至少部份絕緣區位於半導體基板中，其中絕緣區鄰接第一與第二重掺雜區；閘極介電層，位於半導體基板上，且部份閘極介電層位於部份絕緣區上；閘極位於閘極介電層上；浮置導體位於絕緣區上並與絕緣區垂直重疊；以及金屬線路，且部份金屬線路位於部份浮置導體上並垂直重疊部份浮置導體，其中金屬線路耦接至第二重掺雜區並負載其電壓。
本發明另一實施例提供一種元件，包括高電壓金氧半元件，包括源極與汲極；汲極絕緣區鄰接汲極；以及閘極鄰接源極，且部份閘極延伸至部份汲極絕緣區上；浮置導體位於汲極絕緣區上並垂直重疊汲極絕緣區；以及金屬線路，且部份金屬線路位於部份浮置導體上且垂直重疊部份浮置導體，其中金屬線路耦接至汲極並負載汲極之電壓。
本發明又一實施例提供一種元件，包括高電壓二極體，包括p型源極與n型汲極；汲極絕緣區鄰接n型汲極；以及閘極鄰接p型源極，且部份閘極延伸至部份汲極絕緣區並垂直重疊部份汲極絕緣區，其中該閘極電性連接至該源極；浮動導體位於汲極絕緣區並垂直重疊汲極絕緣區；以及金屬線路，且部份金屬線路位於部份浮動導體上並垂直重疊部份浮動導體，其中金屬線路耦接至高電壓元件並接收來自高電壓元件之高電壓。
在一實施例中，將提供新穎的高電壓內連線結構、其種類、與操作。在不同圖示中，將用相同標號標示類似單元。
第1圖為超高電壓產生電路10，可產生超高電壓如約600V。超高電壓可高於或低於600V。超高電壓產生電路10包含超高電壓金氧半(UHVMOS)元件20A與20B，比如橫向擴散金氧半(LDMOS)元件。UHVMOS元件20A與20B可為不對稱元件，具有不對稱的源極側與汲極側。在另一實施例中，UHVMOS元件20A與20B可為對稱元件，其源極側與汲極側各自具有對稱結構。UHVMOS元件20A與20B為電壓位準移位器的一部份。電壓位準移位器可將電源的低電壓V1(比如5V)推升至高電壓。舉例來說，UHVMOS元件20A與20B之汲極電壓可高達600V。上述高汲極電壓將提供至高端閘極驅動器22。當電壓Vs的範圍介於0V至600V時，超高電壓產生電路10可輸出介於0V至20V之間的電壓Vout 。超高電壓產生電路10更含有高端控制部份24，其高電壓二極體可維持電壓位準移位器所提供的超高電壓。高端閘極驅動器22中的元件如驅動電路，可形成於高端控制部份24包圍的區域中。電壓位準移位器產生的超高電壓將經由高電壓內連線30提供至高端閘極驅動器，而高電壓內連線30含有金屬線路。綜上所述，高電壓內連線30將穿過高端控制部份24。
第2圖係UHVMOS元件20、高端控制部份24、與高電壓內連線30的上視圖。如前所述，高壓內連線30可將UHVMOS元件20產生的高電壓，傳導至高端控制部份24所包圍的區域213。UHVMOS元件20含有源極110、汲極112、閘極114、與汲極絕緣區116。源極110與汲極112可掺雜p型或n型雜質，端視UHVMOS元件20之導電型態。在一實施例中，源極110與汲極112為n型重掺雜區，其n型雜質濃度介於1019 /cm3 至1021 /cm3 之間。另一方面，汲極絕緣區116可為場氧化區如氧化矽，可為熱氧化矽或淺溝槽絕緣(STI)區。
在一實施例中，環狀的汲極絕緣區116包圍汲極112。此外，環狀或部份環狀的源極110亦可包圍汲極絕緣區116。閘極114之內部部份位於源極110之環狀結構內側上，並垂直重疊(直接位於)汲極絕緣區116之外部區域上。閘極114亦為環狀。金屬線路與通孔(未圖示)可形成於閘極114上並連接至閘極114。金屬線路與通孔具有開口117形成其中。換句話說，在開口117的區域中不具有任何金屬線路與通孔，而金屬線路與通孔只形成於開口117以外的區域。連接至汲極112之高電壓內連線30越過並垂直重疊開口117。高電壓內連線30亦垂直重疊閘極114。
多個浮置導體32A係直接形成(垂直重疊)於汲極絕緣區116上。上述結構亦見於第3A至3C圖。浮置導體32A不耦接至個別晶粒中的任何元件，亦不耦接至電氣接地。如此一來，在操作UHVMOS元件時，導體將電性浮置。在一實施例中，如第2圖所示，浮置導體32A形成多個環狀結構如同心圓，其圓心與汲極112之圓心重疊。在其他實施例中，浮置導體32A可具有其他圖案。舉例來說，如第5圖所示的浮置導體32A可為平行直線。
高端控制部份24亦可為金氧半結構，且含有源極210、汲極212、閘極214、與汲極絕緣區216。源極210掺雜p型雜質時汲極212可掺雜n型雜質，或者相反。源極210與閘極214經由內連線相連(請見第6A至6C圖)，因此高端控制部份24將形成二極體。相同地，汲極絕緣區216可為場氧化區或STI區，並可與汲極絕緣區116同時形成。
在一實施例中，環狀的汲極絕緣區216包圍汲極212。被汲極絕緣區216包圍的區域213可用以形成元件，比如第1圖所示之高端閘極驅動器22。此外，汲極212可與汲極絕緣區216相隔一段距離。環狀或部份環狀的源極210可進一步包圍汲極絕緣區216。閘極214之內部部份垂直重疊(直接位於)汲極絕緣區216之外部區域上。閘極214亦為環狀。金屬線路與通孔(未圖示)可形成於閘極214上並連接至閘極214。金屬線路與通孔具有開口217形成其中。換句話說，在開口217的區域中不具有任何金屬線路與通孔，而金屬線路與通孔只形成於開口217以外的區域。高電壓內連線30將內連線汲極112與212，越過並垂直重疊開口217。高電壓內連線30可垂直重疊閘極214。
多個浮置導體32B係直接形成(垂直重疊)於汲極絕緣區216上。上述結構亦見於第6A至6C圖。浮置導體32B不耦接至個別晶粒中的任何元件。如此一來，在操作UHVMOS元件時，導體將電性浮置。在一實施例中，如第2圖所示，浮置導體32B形成多個環狀結構，且部份環狀結構彼此平行。在其他實施例中，浮置導體32B可具有其他圖案，比如類似於第5圖中浮置導體32A的平行直線圖案。
第3A圖為第2圖之一實施例中，沿著剖線3A/3B的部份結構剖視圖。源極110與汲極112可形成於基板108中。其他區域如高電壓p型井區與高電壓n型井區並未圖示，但可存在於源極110、汲極112、與汲極絕緣區116下。在圖示剖面中，浮置導體32A1含有多個虛置閘極，且虛置閘極可與閘極114同時形成。在一實施例中，浮置導體32A1與閘極114之組成為多晶矽。如此一來，浮置導體32A1亦可稱作浮置多晶線路。介電層34A可形成於浮置導體32A1下方，且介電層34A可與同時形成之閘極介電層118具有相同組成。在一實施例中，介電層34A與閘極介電層118之組成為氧化矽。
第3B圖為第2圖之另一實施例中，沿著剖線3A/3B的部份結構剖視圖。浮置導體32A2為浮置金屬線路。在一實施例中，浮置導體32A2為金屬層，且此金屬層為個別晶粒之部份內連線結構。浮置導體32A2之高度可比高電壓內連線30低一層或多層金屬層。此外，浮置導體32A2可延伸至直接位於(垂直重疊)至少部份高電壓內連線30的下方。高電壓內連線30可電性連接至汲極112，因此可稱之為高電壓承載金屬線路。在一實施例中，高電壓內連線30之金屬線路部份30A位於第二金屬線路(M2)中，而浮置導體32A2係位於第一金屬線路(M1，底金屬層)中。第一金屬線路直接位於介電層如層間介電層(ILD)下方。在另一實施例中，金屬線路部份30A位於比M2高的金屬層中，比如位於第三金屬線路(M4，未圖示)中、第四金屬線路(M4，未圖示)中、或類似金屬線路中。此外，浮置導體32A2可形成於某一、某些、或所有位於金屬線路部份30A下方的金屬線路中。雖然未圖示，但高電壓內連線30上可形成保護層。
浮置導體32A1與32A2的密度可高於第3A及3B圖所示之密度。在一實施例中，浮置導體32A1與32A2的寬度W1，可小於兩倍(或實質上等於)個別晶粒/晶圓的製程所允許之最小寬度。以0.5微米的技術為例，第一金屬層(M1)之金屬線路的最小寬度約為0.6微米，而多晶矽線路之最小寬度約為0.5微米。此外，浮置導體32A1與32A2之間距S1，可小於兩倍(或實質上等於)個別晶粒/晶圓的製程所允許之最小寬度。以0.5微米的技術為例，第一金屬層(M1)之金屬線路的最小間距約為0.6微米，而多晶矽線路之最小寬度約為0.6微米。浮置導體32A1及32A2與閘極114之間距S2，與浮置導體32A1及32A2與汲極112(或與高電壓內連線30之垂直部份30B)之間距S3，亦可小於兩倍(或實質上等於)最小間距。較小的寬度W1與較小的間距S1、S2、及S3有利於增加個別UHVMOS元件20與高端控制部份24之崩潰電壓，亦有利於增加高電壓內連線30之崩潰電壓。
在其他多種實施例中，如第3B圖所示，浮置導體32A1為浮置多晶矽線路，而浮置導體32A2為浮置金屬線路。在一實施例中，金屬的浮置導體32A2垂直重疊於多晶矽的浮置導體32A1之間隙上。換句話說，多晶矽的浮置導體32A1垂直重疊於金屬的浮置導體32A2之間隙下。在另一實施例中，金屬的浮置導體32A2與浮置的多晶矽導體32A1可部份或完全地彼此重疊。當同時採用多晶矽的浮置導體32A1與金屬的浮置導體32A2，其上視圖如第2圖可為多晶矽的浮置導體32A1及/或金屬的浮置導體32A2。
第3C圖為第2圖中，沿著剖線3C的部份結構剖視圖。第3C圖與第3A圖屬於同一實施例。同樣地，多晶矽的浮置導體32A1及/或金屬的浮置導體32A2，亦可於此剖面垂直重疊於汲極絕緣區116上。在一實施例中，如第3C圖所示，汲極112可連接至直接位於汲極絕緣區116上的多晶矽線路，以幫助釋放電場。
在某些實施例中，浮置導體32A與32B可實質上分佈於汲極絕緣區116上的所有空間。第4圖係本發明一實施例中的電路結構，其中浮置導體32A直接位於高電壓內連線30之金屬線路部份30A下方的區域(或其鄰近區域)。換句話說，浮置導體32A並不形成於遠離金屬線路部份30A的區域中。以第4圖之實施例為例，浮置導體32A之形成位置靠近開口117，而非形成於汲極112之反向區域。在此實施例中，超過一半(比如四分之三)的環狀汲極絕緣區116具有浮置導體32A形成其上，但其他部份的環狀汲極絕緣區116上則無浮置導體32A。
第6A圖為第2圖之一實施例中，沿著剖線6A/6B的高端控制部份24剖視圖。圖示中含有源極210(如重掺雜P+源極)與汲極212(重掺雜N+汲極)。在一實施例中，浮置導體32B1為直接位於(垂直重疊)汲極絕緣區216上的浮置多晶矽線路。浮置導體32B1可與浮置導體32A1(第3A圖)及閘極214同時形成，並與浮置導體32A1及閘極214具有相同組成。至於浮置導體32B1的參數，比如寬度W1、間距S1、S2、及S3、與分佈密度等等，均與第3A圖所示之浮置導體32A1的參數相同。
第6B圖為第2圖之另一實施例中，沿著剖線6A/6B的結構剖視圖。在此實施例中，浮置導體32B2為直接位於(垂直重疊)汲極絕緣區216上的浮置金屬線路。除了金屬的浮置導體32B2以外，可進一步形成多晶矽的浮置導體32B1。多晶矽的浮置導體32B1與金屬的浮置導體32B2之尺寸與參數，可分別與第3B圖中多晶矽的浮置導體32A1與金屬的浮置導體32A2之尺寸與參數相同，在此不贅述。閘極214係電性連接至源極210，此電性連接可為穿孔接觸插塞與金屬線路(未圖示)。
第6C圖為第2圖中的高端控制部份24沿著剖線6C的剖視圖。閘極214延伸至此平面中。如圖所示，閘極214經由金屬線路與通孔電性連接至源極210。如此一來，個別的高端控制部份24含有二極體，源極210組成部份的二極體陽極，而汲極212組成部份的二極體陰極。在一實施例中，二極體含有高電壓p型井區240於源極210下，以及高電壓n型井區242於汲極210下，且上述井區將形成p-n接面。本技藝人士應了解二極體可為其他多種設計。閘極214與汲極絕緣區216部份重疊，且閘極介電層218形成於閘極214下。在一實施例中，汲極212可連接至直接位於汲極絕緣區216下方的多晶矽線路以釋放電場。
如第7圖所示之另一實施例中，浮置導體32B並非封閉的環狀。浮置導體32B直接形成於高電壓內連線30之金屬線路部份30A下方的區域或其鄰近區域，但不形成於金屬線路部份30A下方的區域以外之區域。舉例來說，浮置導體32B可接近開口217，並位於環狀的閘極214中。
在上述實施例中，直接位於汲極絕緣區上方與高電壓內連線下方的浮置導體，可增加個別元件的崩潰電壓。由晶圓樣品的實驗結果可知，若只形成UHVMOS元件20與浮置導體而不形成高端控制部份24，第2圖所示之UHVMOS元件20之崩潰電壓將由約170V增加至約820V。此外，若進一步形成高端控制部份24，則可將組合的元件之崩潰電壓由約820V增加至約960V。
在本發明一實施例中，元件含有第一與第二重掺雜區於半導體基板中。半導體基板中形成有至少部份的絕緣區，且絕緣區鄰接第一與第二重掺雜區。閘極介電層係形成於半導體基板上，且部份閘極介電層位於部份的絕緣區上。閘極介電層上形成有閘極。浮置導體位於絕緣區上並與絕緣區垂直重疊。部份的金屬線路位於部份的浮置導體上並垂直重疊部份的浮置導體，其中金屬線路耦接至第二重掺雜區並負載其電壓。
在其他實施例中，HVMOS含有源極與汲極；汲極絕緣區鄰接汲極；以及閘極鄰接源極。部份閘極延伸至部份汲極絕緣區上並垂直重疊部份汲極絕緣區。部份的金屬線路位於部份的浮置導體上並垂直重疊部份的浮置導體。金屬線路耦接至汲極並負載汲極之電壓。
在其他實施例中，高電壓二極體含有p型源極與n型汲極；汲極絕緣區鄰接該汲極；以及閘極鄰接源極，且部份閘極延伸至部份汲極絕緣區上並垂直重疊部份汲極絕緣區。汲極電性連接至源極。浮置導體形成於汲極絕緣區上並與汲極絕緣區垂直重疊。部份的金屬線路位於部份的浮置導體上並垂直重疊部份的浮置導體。金屬線路耦接至高電壓元件以接收來自高電壓元件之高電壓。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
3A、3B、3C、6A、6B、6C．．．剖線
M1．．．第一金屬線路
M2．．．第二金屬線路
S1．．．浮置導體之間距
S2．．．浮置導體與閘極之間距
S3．．．浮置導體與汲極之間距
V1、Vout 、Vs．．．電壓
W1．．．浮置導體的寬度
10．．．超高電壓產生電路
20、20A、20B．．．UHVMOS元件
22．．．高端閘極驅動器
24．．．高端控制部份
30．．．高電壓內連線
30A．．．金屬線路部份
30B．．．高電壓內連線之垂直部份
32A、32A1、32A2、32B、32B1、32B2．．．浮置導體
34A．．．介電層
108．．．基板
110、210．．．源極
112、212．．．汲極
114、214．．．閘極
116、216．．．汲極絕緣區
117、217．．．開口
118、218．．．閘極介電層
213．．．區域
第1圖係本發明一實施例中，用以提供高電壓之半橋式電路的方塊圖；
第2圖係本發明一實施例中，UHVMOS元件與高端閘極驅動器之高端控制部份的上視圖，其中浮置導體係位於汲極絕緣區上；
第3A至3C圖係第2圖中UHVMOS元件之剖視圖；
第4及5圖係本發明另一實施例中，UHVMOS元件之上視圖；
第6A至6C圖係第2圖中高端控制部份的剖視圖；以及
第7圖係本發明另一實施例中，高端控制部份的上視圖。
3A、3B、3C、6A、6B、6C．．．剖線
20．．．UHVMOS元件
24．．．高端控制部份
30．．．高電壓內連線
32A、32B．．．浮置導體
110、210．．．源極
112、212．．．汲極
114、214．．．閘極
116、216．．．汲極絕緣區
117、217．．．開口
213．．．區域

Claims (4)

  1. 一種高電壓元件，包括：一半導體基板；一第一與第二重掺雜區，位於該半導體基板中；一絕緣區，且至少部份該絕緣區位於該半導體基板中，其中該絕緣區鄰接該第一與第二重掺雜區；一閘極介電層，位於該半導體基板上，且部份該閘極介電層位於部份該絕緣區上；一閘極位於該閘極介電層上；一浮置導體位於該絕緣區上並與該絕緣區垂直重疊；以及一金屬線路，且部份該金屬線路位於部份該浮置導體上並垂直重疊部份該浮置導體，其中該金屬線路耦接至該第二重掺雜區並負載其電壓，其中該第一與第二重掺雜區具有相反導電型態，且其中該閘極電性耦接至該第一重掺雜區。
  2. 一種高電壓元件，包括：一高電壓二極體，包括一高電壓金氧半元件，其中該高電壓金氧半元件包括：一p型源極與一n型汲極；一汲極絕緣區鄰接該n型汲極；以及一閘極鄰接該p型源極，且部份該閘極延伸至部份該汲極絕緣區並垂直重疊部份該汲極絕緣區，其中該閘極電性連接至該p型源極；一浮動導體位於該汲極絕緣區上並垂直重疊該汲極 絕緣區；以及一金屬線路，且部份該金屬線路位於部份該浮動導體上並垂直重疊部份該浮動導體，其中該金屬線路耦接至一高電壓元件並接收來自該高電壓元件之高電壓，其中該金屬線路電性耦接至該高電壓金氧半元件之該n型汲極，並與該n型汲極具有實質上相同的電壓。
  3. 如申請專利範圍第2項所述之高電壓元件，其中該汲極絕緣區為包圍該n型汲極之一第一環狀結構，且該浮置導體形成一第二環狀結構於該第一環狀結構上並垂直重疊該第一環狀結構。
  4. 如申請專利範圍第2項所述之高電壓元件，更包括多個浮置導體位於該汲極絕緣區上並垂直重疊該汲極絕緣區，且該些浮導體彼此電性絕緣。
TW100108673A 2011-01-14 2011-03-15 高壓電元件 TWI466301B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/007,220 US8629513B2 (en) 2011-01-14 2011-01-14 HV interconnection solution using floating conductors

Publications (2)

Publication Number Publication Date
TW201230344A TW201230344A (en) 2012-07-16
TWI466301B true TWI466301B (zh) 2014-12-21

Family

ID=46490146

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100108673A TWI466301B (zh) 2011-01-14 2011-03-15 高壓電元件

Country Status (3)

Country Link
US (1) US8629513B2 (zh)
CN (1) CN102623488B (zh)
TW (1) TWI466301B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680616B2 (en) 2010-12-03 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. High side gate driver device
CN102945839B (zh) * 2012-12-06 2015-09-16 电子科技大学 一种部分场板屏蔽的高压互连结构
KR102173638B1 (ko) 2014-10-01 2020-11-04 삼성전자주식회사 반도체 소자 및 그 형성방법
TWI548029B (zh) 2014-10-27 2016-09-01 漢磊科技股份有限公司 半導體元件及其操作方法以及抑制漏電的結構
US9680009B2 (en) 2015-10-29 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. High voltage semiconductor device
US10050025B2 (en) * 2016-02-09 2018-08-14 Texas Instruments Incorporated Power converter monolithically integrating transistors, carrier, and components
US10290714B2 (en) * 2016-05-31 2019-05-14 Taiwan Semiconductor Manufacturing Company Ltd. Transistor structure with field plate for reducing area thereof
CN109037178B (zh) * 2017-06-12 2020-08-21 世界先进积体电路股份有限公司 半导体结构及其制造方法
US10262938B2 (en) * 2017-08-31 2019-04-16 Vanguard International Semiconductor Corporation Semiconductor structure having conductive layer overlapping field oxide
US10535730B2 (en) 2017-09-28 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage metal-oxide-semiconductor (HVMOS) device integrated with a high voltage junction termination (HVJT) device
DE102018110579B4 (de) 2017-09-28 2022-12-01 Taiwan Semiconductor Manufacturing Co. Ltd. Hochspannungs-metall-oxid-halbleitervorrichtung (hvmos-vorrichtung) integriert mit einer hochspannungs-übergangsabschlussvorrichtung (hvjt- vorrichtung)
US10679987B2 (en) 2017-10-31 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Bootstrap metal-oxide-semiconductor (MOS) device integrated with a high voltage MOS (HVMOS) device and a high voltage junction termination (HVJT) device
US10892360B2 (en) * 2017-11-27 2021-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with high voltage device
DE102017130223B4 (de) 2017-12-15 2020-06-04 Infineon Technologies Ag Halbleitervorrichtung mit elektrisch parallel geschalteten planaren Feldeffekttransistorzellen und zugehöriger DC-DC-Wandler
US11398557B2 (en) * 2020-08-18 2022-07-26 Vanguard International Semiconductor Corporation Semiconductor device
CN112802906B (zh) * 2021-04-15 2021-07-27 成都蓉矽半导体有限公司 带浮栅的分离栅平面型mosfet器件
TWI862024B (zh) * 2023-07-21 2024-11-11 新唐科技股份有限公司 半導體裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050194656A1 (en) * 2004-03-03 2005-09-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US20080203496A1 (en) * 2007-02-28 2008-08-28 Mitsubishi Electric Corporation Semiconductor device
US20080299751A1 (en) * 2007-06-01 2008-12-04 Mohammed Tanvir Quddus Schottky diode and method therefor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110804A (en) 1996-12-02 2000-08-29 Semiconductor Components Industries, Llc Method of fabricating a semiconductor device having a floating field conductor
JP2005005443A (ja) * 2003-06-11 2005-01-06 Toshiba Corp 高耐圧半導体装置
US7095092B2 (en) 2004-04-30 2006-08-22 Freescale Semiconductor, Inc. Semiconductor device and method of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050194656A1 (en) * 2004-03-03 2005-09-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US20080203496A1 (en) * 2007-02-28 2008-08-28 Mitsubishi Electric Corporation Semiconductor device
US20080299751A1 (en) * 2007-06-01 2008-12-04 Mohammed Tanvir Quddus Schottky diode and method therefor

Also Published As

Publication number Publication date
US8629513B2 (en) 2014-01-14
US20120181629A1 (en) 2012-07-19
CN102623488A (zh) 2012-08-01
CN102623488B (zh) 2015-02-11
TW201230344A (en) 2012-07-16

Similar Documents

Publication Publication Date Title
TWI466301B (zh) 高壓電元件
US11764129B2 (en) Method of forming shield structure for backside through substrate vias (TSVS)
US7368785B2 (en) MOS transistor device structure combining Si-trench and field plate structures for high voltage device
US9865716B2 (en) System and method for a vertical tunneling field-effect transistor cell
US8536647B2 (en) Semiconductor device
KR101450437B1 (ko) Ldmos 소자와 그 제조 방법
US9257517B2 (en) Vertical DMOS-field effect transistor
US20130168832A1 (en) Semiconductor device
CN105409006B (zh) 半导体装置
TW201528512A (zh) 橫向雙擴散金氧半導體電晶體元件及其佈局圖案
US10892359B2 (en) Semiconductor device
US9012979B2 (en) Semiconductor device having an isolation region separating a lateral double diffused metal oxide semiconductor (LDMOS) from a high voltage circuit region
US9035386B2 (en) Semiconductor structure and method for manufacturing the same
TWI487112B (zh) 半導體裝置及其製造方法
JP2014212203A (ja) 半導体装置
TWI747235B (zh) 高壓半導體裝置
JP5848619B2 (ja) 半導体装置および半導体装置の製造方法
US20150364585A1 (en) Power semiconductor device
TWI467765B (zh) 半導體裝置及其製造方法
TWI780566B (zh) 半導體結構
TWI500147B (zh) 橫向擴散金氧半導體元件
CN112913030B (zh) 半导体装置
US8890253B2 (en) Semiconductor device
TW201444085A (zh) 高壓金氧半導體電晶體元件
US20160307849A1 (en) Semiconductor Device and Manufacturing Method

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees