[go: up one dir, main page]

TWI466161B - 用以製備高寬深比結構之電漿蝕刻方法及堆疊式電容器之製備方法 - Google Patents

用以製備高寬深比結構之電漿蝕刻方法及堆疊式電容器之製備方法 Download PDF

Info

Publication number
TWI466161B
TWI466161B TW100129319A TW100129319A TWI466161B TW I466161 B TWI466161 B TW I466161B TW 100129319 A TW100129319 A TW 100129319A TW 100129319 A TW100129319 A TW 100129319A TW I466161 B TWI466161 B TW I466161B
Authority
TW
Taiwan
Prior art keywords
plasma etching
power
electrode plate
dielectric layer
substrate
Prior art date
Application number
TW100129319A
Other languages
English (en)
Other versions
TW201248675A (en
Inventor
吳常明
陳逸男
劉獻文
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW201248675A publication Critical patent/TW201248675A/zh
Application granted granted Critical
Publication of TWI466161B publication Critical patent/TWI466161B/zh

Links

Classifications

    • H10P50/283—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H10P50/667—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

用以製備高寬深比結構之電漿蝕刻方法及堆疊式電容器之製備方法
本揭露係關於一種用以製備高寬深比結構之電漿蝕刻方法及電漿蝕刻裝置，特別是一種間斷地提供一偏壓射頻電力以製備高寬深比結構之電漿蝕刻方法及電漿蝕刻裝置。
參考圖1至圖3，顯示習知堆疊式電容器之製備方法中之蝕刻步驟。如圖1所示，提供一基板12。該基板12包含四個閘極結構14、一位元線接觸插塞16、二個電容器接觸插塞18,18a以及一介電層20。一碳硬罩(Carbon Hard Mask)10係形成於該基板12上。該碳硬罩10具有一圖案101以曝露部分該基板12。
如圖2所示，該基板12及該碳硬罩10被置放於一電漿蝕刻裝置2。該電漿蝕刻裝置2包括一容器21、一上電極板23、一下電極板25、一氣體源26、一氣體排放單元27、一上源射頻電力供應器(Upper Source RF Power Supply)28、一上源射頻電力供應控制器281、一直流電力供應器(DC Power Supply)29、一直流電力供應控制器291、一偏壓射頻電力供應器(Bias RF Power Supply)30、一偏壓射頻電力供應控制器301、一下源射頻電力供應器(Lower Source RF Power Supply)31及一下源射頻電力供應控制器311。
該容器21定義出一處理室22，且為接地。該上電極板23係位於該處理室22內。該下電極板25係位於該處理室22內，且包括一夾具24，用以夾持該基板12。該氣體源26係連接至該處理室22，用以導入一處理氣體至該處理室22中。通常，該氣體源26包含一蝕刻氣體源261、一沈積氣體源262及一氣體控制器263。該蝕刻氣體源261經由該氣體控制器263提供一蝕刻氣體至該處理室22，且沈積氣體源262經由該氣體控制器263提供一沈積氣體至該處理室22。
該上源射頻電力供應器28係被該上源射頻電力供應控制器281所控制，且電氣連接至該上電極板23，用以在電漿蝕刻製程中，持續提供一上源射頻電力至該上電極板23。該直流電力供應器29係被該直流電力供應控制器291所控制，且電氣連接至該上電極板23，用以在電漿蝕刻製程中，持續提供一直流電力至該上電極板23。
該偏壓射頻電力供應器30係被該偏壓射頻電力供應控制器301所控制，且電氣連接至該下電極板25，用以提供一偏壓射頻電力至該下電極板25，使得在該處理室22內產生電漿而得以蝕刻該基板12。該下源射頻電力供應器31係被該下源射頻電力供應控制器311所控制，且電氣連接至該下電極板25，用以持續提供一下源射頻電力至該下電極板25。
如圖3所示，在蝕刻過程中，該基板12之介電層20被蝕刻出二個高寬深比之溝渠19,19a。該溝渠19曝露該電容器接觸插塞18，且被認為是合格溝渠。該溝渠19a具有一扭彎之外形，而不曝露該電容器接觸插塞18a，因此被認為是不合格溝渠。在後續製程中，沈積在該溝渠19a之導電層無法連接至該電容器接觸插塞18a，導致形成一斷路。或者，該溝渠19a會曝露另一電容器接觸插塞，因此，沈積在該溝渠19a之導電層會連接至預期外之電容器接觸插塞，導致形成一短路。
該溝渠19a之形成方式如下所述。在蝕刻過程中，大部分電子21b分佈在該碳硬罩10附近，且大量正離子21a深入該溝渠19a。由於太多正離子21a聚集在該溝渠19a底部，後來的正離子其移動路線被彎曲，因而導致該溝渠19a之扭彎外形。此外，該蝕刻氣體及該沈積氣體二者間不均衡的濃度也會影響該溝渠19a之外形。
為了改善上述缺點，該直流電力供應器29用以持續提供一直流電力至該上電極板23，以誘發且發射出二次電子。該等二次電子原本被預期會通過主體電漿(Bulk Plasma)及鞘層(Sheath)，然後進入該溝渠19a與該等正離子21a中和。然而，事實上，該等二次電子需要超高能量才能通過該主體電漿及該鞘層，而且僅有低於6%的該等二次電子可以到達該基板12。因此，即使附加該直流電力也無法消除該溝渠19a之扭彎外形。
本揭露提供一種用以製備高寬深比結構之電漿蝕刻方法，包括以下步驟：形成一光罩於一基板上，其中該光罩具有一圖案；置放該基板及光罩於一電漿蝕刻裝置內，其中該電漿蝕刻裝置包括一處理室、一上電極板及一下電極板，該上電極板及該下電極板係位於該處理室內，且該下電極板包括一夾具，用以夾持該基板；導入一處理氣體至該處理室中；在電漿蝕刻製程中，持續提供一上源射頻電力及一直流電力至該上電極板；以及提供一偏壓射頻電力至該下電極板，以在該處理室內產生電漿而得以根據該光罩之圖案蝕刻該基板，其中，在電漿蝕刻製程中，該偏壓射頻電力係間斷地提供。
在本揭露中，當該偏壓射頻電力被切換至關狀態時，該鞘層消失。因此，在該關狀態之持續時間中，大量二次電子會通過主體電漿且到達該基板而與正離子中和。因此，該高寬深比結構係為筆直。
本揭露另提供一種電漿蝕刻裝置，其包括一處理室、一上電極板、一下電極板、一氣體源、一上源射頻電力供應器、一直流電力供應器、一偏壓射頻電力供應器及一脈衝模組。該上電極板係位於該處理室內。該下電極板係位於該處理室內，該下電極板包括一夾具，用以夾持一基板。該氣體源係連接至該處理室，用以導入一處理氣體至該處理室中。該上源射頻電力供應器電氣連接至該上電極板，且在電漿蝕刻製程中，持續提供一上源射頻電力至該上電極板。該直流電力供應器電氣連接至該上電極板，且在電漿蝕刻製程中，持續提供一直流電力至該上電極板。該偏壓射頻電力供應器電氣連接至該下電極板，且提供一偏壓射頻電力至該下電極板，以在該處理室內產生電漿而得以蝕刻該基板。該脈衝模組電氣連接至該偏壓射頻電力供應器，以控制該偏壓射頻電力供應器，而在電漿蝕刻製程中間斷地提供該偏壓射頻電力。
本揭露另提供一種堆疊式電容器之製備方法，包含下列步驟：根據上述之電漿蝕刻方法形成一溝渠於一基板中；形成複數個堆疊之電容結構於該基板上，其中該電容結構包含一第一導電層、一第一介電層及一第二導電層；形成一開口於該溝渠內之堆疊電容結構中；電氣連接該開口內之第一導電層；以及電氣連接該基板表面之第二導電層。
本揭露另提供一種堆疊式電容器之製備方法，包含下列步驟：根據上述之電漿蝕刻方法形成一溝渠於一基板中；形成至少一堆疊電容結構於該基板上，其中該堆疊電容結構包含一第一導電層、一第一介電層及一第二導電層；形成一第二介電層於該堆疊電容結構上；形成一開口於該溝渠內之第二介電層及堆疊電容結構中；電氣絕緣該開口內之第二導電層；以及形成一第三導電層於該第二介電層上及該開口內。
上文已相當廣泛地概述本揭露之技術特徵，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
參考圖4至圖15，顯示根據本揭露一實施例之堆疊式電容器之製備方法。如圖4所示，提供一基板42。該基板42包含四個閘極結構44、一位元線接觸插塞46、二個電容器接觸插塞48,48a以及一介電層50。一碳硬罩(Carbon Hard Mask)40係形成於該基板42上。該碳硬罩40具有一圖案401以曝露部分該基板42。
如圖5所示，該基板42及該碳硬罩40被置放於一電漿蝕刻裝置5。該電漿蝕刻裝置5包括一容器51、一上電極板53、一下電極板55、一氣體源56、一氣體排放單元57、一上源射頻電力供應器(Upper Source RF Power Supply)58、一上源射頻電力供應控制器581、一直流電力供應器(DC Power Supply)59、一直流電力供應控制器591、一偏壓射頻電力供應器(Bias RF Power Supply)60、一偏壓射頻電力供應控制器601、一下源射頻電力供應器(Lower Source RF Power Supply)61、一下源射頻電力供應控制器611及一脈衝模組62。
該容器51定義出一處理室52，且為接地。該上電極板53係位於該處理室52內。該下電極板55係位於該處理室52內，且包括一夾具54，用以夾持該基板42。該氣體源56係連接至該處理室52，用以導入一處理氣體至該處理室52中。在本實施例中，該氣體源56包含一蝕刻氣體源561、一沈積氣體源562及一氣體控制器563。該蝕刻氣體源561經由該氣體控制器563提供一蝕刻氣體至該處理室52，且沈積氣體源562經由該氣體控制器563提供一沈積氣體至該處理室52。該處理氣體包含該蝕刻氣體及該沈積氣體。該氣體排放單元57係連接至該處理室52，用以移除該處理室52內之氣體，而控制該處理室52內之壓力。
該上源射頻電力供應器58係被該上源射頻電力供應控制器581所控制，且電氣連接至該上電極板53，用以在電漿蝕刻製程中，持續提供一上源射頻電力至該上電極板53。該直流電力供應器59係被該直流電力供應控制器591所控制，且電氣連接至該上電極板53，用以在電漿蝕刻製程中，持續提供一直流電力至該上電極板53。
該偏壓射頻電力供應器60係被該偏壓射頻電力供應控制器601所控制，且電氣連接至該下電極板55，用以提供一偏壓射頻電力至該下電極板55，使得在該處理室52內產生電漿而得以蝕刻該基板42。該脈衝模組62電氣連接至該偏壓射頻電力供應器601，以控制該偏壓射頻電力供應器601在電漿蝕刻製程中間斷地提供該偏壓射頻電力。亦即，該偏壓射頻電力被該脈衝模組62控制成一脈衝電力，且在極短時間內在開與關之間交替切換，其中該偏壓射頻電力在開狀態時提供，而該偏壓射頻電力在關狀態時則被切斷。在本實施例中，該開狀態之持續時間(Ton )係為1至100微秒，且該關狀態之持續時間(Toff )係為1至100微秒。較佳地，該開狀態之持續時間(Ton )與該關狀態之持續時間(Toff )相同，其係約為10微秒。
該下源射頻電力供應器61係被該下源射頻電力供應控制器611所控制，且電氣連接至該下電極板55，用以提供一下源射頻電力至該下電極板55。該下源射頻電力可以被持續提供至該下電極板55。或者，該脈衝模組62也可以電氣連接至該下源射頻電力供應器61，使得該下源射頻電力供應器61在電漿蝕刻製程中間斷地提供該下源射頻電力至該下電極板55，而且該下源射頻電力係與該偏壓射頻電力同步提供。
在本實施例中，該電漿蝕刻裝置5更包括一添加氣體源564。該添加氣體源564係經由該氣體控制器563連接至該處理室52。當該偏壓射頻電力切換至關狀態時，該處理氣體被該氣體排放單元57從該處理室52被移除，且該添加氣體源564導入一添加氣體至該處理室52中。該添加氣體可以提供二次電子，且可作為清除氣體以減少該處理室52中之處理氣體。該添加氣體可以是氬、氦、氙、氮、氫或其混合物。因此，該氣體排放單元57還需包括一高效能泵浦系統。
在本實施例中，當該偏壓射頻電力被切換至關狀態時，該鞘層消失。因此，在該關狀態之持續時間(Toff )中，大量二次電子會通過主體電漿且到達該溝渠49,49a(圖6)底部而與正離子中和。
如圖6所示，在蝕刻過程中，該基板42之介電層50被蝕刻出二個高寬深比之溝渠，例如溝渠49,49a。該等溝渠49,49a曝露該等電容器接觸插塞48,48a，其係為長直狀，因此被認為是合格溝渠。可以理解的是，上述電漿蝕刻方法及電漿蝕刻裝置係用以在該半導體基板42上形成高寬深比之溝渠49,49a，然而他們也可以用以在該基板上形成其他高寬深比結構，例如孔洞。
如圖7所示，移除該碳硬罩40。接著，進行沈積製程以形成二個堆疊之電容結構76於該基板42上以及一夾於該等電容結構76間之介電層78，其中該電容結構76包含一導電層70、一介電層72及一導電層74。之後，沈積一介電層80於該電容結構76表面。該導電層70係利用原子層沈積技術形成之氮化鈦層，該介電層72及該介電層78係利用原子層沈積技術或化學氣相沈積技術形成之氮化矽層，而該導電層74係利用磊晶技術或化學氣相沈積技術形成之多晶矽層。
此外，在沈積由氮化矽構成之介電層72及介電層78之後，可利用鹽酸為氧化劑將該介電層72及該介電層78之表面氧化成氮氧化矽以形成氮化矽/氮氧化矽之雙層結構。該介電層80可由四乙氧基矽烷(TEOS)沉積之二氧化矽構成，或由氮化矽/二氧化矽構成之雙層結構。
參考圖8，進行一蝕刻製程，以移除在該溝渠49,49a底部之介電層80、電容結構76及該介電層78直到該電容器接觸插塞48,48a之表面，而形成開口82,82a。亦即，該等開口82,82a係形成於該溝渠49,49a內之電容結構76中。接著，在含氮環境將導電層74之導電性多晶矽轉化成絕緣之氮化矽以將曝露在該等開口82,82a之導電層74絕緣。特言之，曝露於該等開口82,82a之部分導電層74之多晶矽及位於該基板42表面之多晶矽將被轉化為構成該介電層72及該介電層78之氮化矽，如圖9所示。
該蝕刻製程可以是一使用四氟化碳及氧氣為蝕刻氣體之乾蝕刻製程，其反應腔之之壓力較佳地約為60mTorr，功率約為100W，且頻率約13.56MHz。由於該介電層80在y方向之厚度大於在x方向之厚度，因此該乾蝕刻可移除介電層80、電容結構76及介電層78至該電容器接觸插塞48,48a之表面，而不會移除在該溝渠49,49a側壁之介電層80及電容結構76。亦即，該乾蝕刻製程係自我對準地形成該等開口82,82a，以曝露該電容器接觸插塞48,48a。
參考圖10，沈積一導電層84於該等開口82,82a中，且接著沈積一介電層86於該導電層84上。在該等開口82,82a內之導電層84電氣連接該導電層70及該電容器接觸插塞48,48a，且該介電層86填滿該等開口82,82a。該導電層84係利用原子層沈積技術形成之氮化鈦層，而該介電層86係由四乙基正矽酸鹽構成。之後，進行一化學機械研磨製程以平坦化該基板42之表面。
參考圖11，進行一溼蝕刻製程，以移除部分在該基板42表面之介電層74及介電層78，其中該溼蝕刻製程係使用160℃之磷酸為蝕刻液以去除構成介電層74及介電層78之氮化矽。之後，進行另一溼蝕刻製程，以移除部分在該基板42表面之導電層70及導電層84(由氮化鈦構成)以形成一空隙88於導電層74(由多晶矽構成)之間，其中用以蝕刻氮化鈦之蝕刻液較佳地包含22%之硝酸鈰氨(NH4 )2 Ce(NO3 )6 及8%之乙酸，且其反應溫度較佳地約為20℃。
參考圖12，沈積一介電層90於該基板42表面並填滿該空隙88，其中該介電層90係利用原子層沈積技術形成之氮化矽層。之後，進行一溼蝕刻製程或平坦化製程以去除在基板42表面之介電層90，而保留在該空隙88內之介電層90，如圖13所示。去除在基板42表面之介電層90即曝露了由多晶矽構成之導電層74。相對地，由氮化鈦構成之導電層70及導電層84則被殘留在該空隙88內之介電層90覆蓋而未曝露。
參考圖14，沈積一導電層92於該基板42表面以電氣連接該導電層74，其中該導電層92係由氮化鈦構成。之後，沈積一介電層94於該導電層92上以完成該堆疊式電容器7，如圖15所示。該堆疊式電容器7包含一上指叉電極96及一下指叉電極98以及一夾於該上指叉電極96及該下指叉電極98間之介電材料。該上指叉電極96係由該導電層92及該導電層74構成，該下指叉電極98係由該導電層84及該導電層70構成，而該介電材料係由該介電層72、該介電層78、該介電層80及該介電層86構成。較佳地，夾於該上指叉電極96及該下指叉電極98間之介電材料的介電係數大於或等於3.9。該介電材料例可以是例如氮化矽、氧化矽、氧化鋁或氧化鈦。
該上指叉電極96之指部可由多晶矽(即導電層74)或鋁構成，而該下指叉電極98之指部可由氮化鈦(即導電層70)或鈦構成，亦即該上指叉電極96與該下指叉電極98之指部可由不同導電材料構成。特言之，該上指叉電極96之體部(即導電層92)可由氮化鈦或鈦構成，而其指部(即導電層74)可由多晶矽或鋁構成，亦即該上指叉電極96之指部及體部可由不同導電材料構成。
本揭露之技術內容及技術特點已揭示如上，然而本揭露所屬技術領域中具有通常知識者應瞭解，在不背離後附申請專利範圍所界定之本揭露精神和範圍內，本揭露之教示及揭示可作種種之替換及修飾。例如，上文揭示之許多製程可以不同之方法實施或以其它製程予以取代，或者採用上述二種方式之組合。
此外，本案之權利範圍並不侷限於上文揭示之特定實施例的製程、機台、製造、物質之成份、裝置、方法或步驟。本揭露所屬技術領域中具有通常知識者應瞭解，基於本揭露教示及揭示製程、機台、製造、物質之成份、裝置、方法或步驟，無論現在已存在或日後開發者，其與本案實施例揭示者係以實質相同的方式執行實質相同的功能，而達到實質相同的結果，亦可使用於本揭露。因此，以下之申請專利範圍係用以涵蓋用以此類製程、機台、製造、物質之成份、裝置、方法或步驟。
2．．．電漿蝕刻裝置
5．．．電漿蝕刻裝置
7．．．堆疊式電容器
10．．．碳硬罩
12．．．基板
14．．．閘極結構
16．．．位元線接觸插塞
18,18a．．．電容器接觸插塞
19,19a．．．溝渠
20．．．介電層
21．．．容器
21b．．．電子
21a．．．正離子
22．．．處理室
23．．．上電極板
24．．．夾具
25．．．下電極板
26．．．氣體源
27．．．氣體排放單元
28．．．上源射頻電力供應器
29．．．直流電力供應器
30．．．偏壓射頻電力供應器
31．．．下源射頻電力供應器
40．．．碳硬罩
42．．．基板
44．．．閘極結構
46．．．位元線接觸插塞
48,48a．．．電容器接觸插塞
49,49a．．．溝渠
50．．．介電層
51．．．容器
52．．．處理室
53．．．上電極板
54．．．夾具
55．．．下電極板
56．．．氣體源
57．．．氣體排放單元
58．．．上源射頻電力供應器
59．．．直流電力供應器
60．．．偏壓射頻電力供應器
61．．．下源射頻電力供應器
62．．．脈衝模組
70．．．導電層
72．．．介電層
74．．．導電層
76．．．堆疊之電容結構
78．．．介電層
80．．．介電層
82,82a．．．開口
84．．．導電層
86．．．介電層
88．．．空隙
90．．．介電層
92．．．導電層
94．．．介電層
96．．．上指叉電極
98．．．下指叉電極
101．．．圖案
261．．．蝕刻氣體源
262．．．沈積氣體源
263．．．氣體控制器
281．．．上源射頻電力供應控制器
291．．．直流電力供應控制器
301．．．偏壓射頻電力供應控制器
311．．．下源射頻電力供應控制器
401．．．圖案
561．．．蝕刻氣體源
562．．．沈積氣體源
563．．．氣體控制器
564．．．添加氣體源
581．．．上源射頻電力供應控制器
591．．．直流電力供應控制器
601．．．偏壓射頻電力供應控制器
611．．．下源射頻電力供應控制器
藉由參照前述說明及下列圖式，本揭露之技術特徵得以獲得完全瞭解。
圖1顯示習知堆疊式電容器之製備方法中之蝕刻步驟之剖視圖，其中碳硬罩係形成於基板上；
圖2顯示習知電漿蝕刻裝置之示意圖；
圖3顯示習知堆疊式電容器之製備方法中之蝕刻步驟之剖視圖，其中溝渠係形成於基板上；
圖4顯示根據本揭露一實施例之堆疊式電容器之製備方法之剖視圖，其中碳硬罩係形成於基板上；
圖5顯示根據本揭露一實施例之電漿蝕刻裝置之示意圖；
圖6顯示根據本揭露一實施例之堆疊式電容器之製備方法之剖視圖，其中二個溝渠係形成於基板上；
圖7顯示根據本揭露一實施例之堆疊式電容器之製備方法之剖視圖，其中堆疊電容結構係形成於溝渠內；
圖8顯示根據本揭露一實施例之堆疊式電容器之製備方法之剖視圖，其中開口係形成於電容結構上；
圖9顯示根據本揭露一實施例之堆疊式電容器之製備方法之剖視圖，其中導電層係被絕緣；
圖10顯示根據本揭露一實施例之堆疊式電容器之製備方法之剖視圖，其中導電層及介電層係沈積在開口中；
圖11顯示根據本揭露一實施例之堆疊式電容器之製備方法之剖視圖，其中進行濕式蝕刻；
圖12顯示根據本揭露一實施例之堆疊式電容器之製備方法之剖視圖，其中沈積介電層該基板表面及空隙；
圖13顯示根據本揭露一實施例之堆疊式電容器之製備方法之剖視圖，其中去除在基板表面之介電層；
圖14顯示根據本揭露一實施例之堆疊式電容器之製備方法之剖視圖，其中沈積導電層於基板表面；以及
圖15顯示根據本揭露一實施例之堆疊式電容器之剖視圖。
5．．．電漿蝕刻裝置
51．．．容器
52．．．處理室
53．．．上電極板
54．．．夾具
55．．．下電極板
56．．．氣體源
57．．．氣體排放單元
58．．．上源射頻電力供應器
59．．．直流電力供應器
60．．．偏壓射頻電力供應器
61．．．下源射頻電力供應器
62．．．脈衝模組
561．．．蝕刻氣體源
562．．．沈積氣體源
563．．．氣體控制器
564．．．添加氣體源
581．．．上源射頻電力供應控制器
591．．．直流電力供應控制器
601．．．偏壓射頻電力供應控制器
611．．．下源射頻電力供應控制器

Claims (11)

  1. 一種用以製備高寬深比結構之電漿蝕刻方法，包括以下步驟：形成一光罩於一基板上，其中該光罩具有一圖案；置放該基板及光罩於一電漿蝕刻裝置內，其中該電漿蝕刻裝置包括一處理室、一上電極板及一下電極板，該上電極板及該下電極板係位於該處理室內，且該下電極板包括一夾具，用以夾持該基板；導入一處理氣體至該處理室中；在電漿蝕刻製程中，持續提供一上源射頻電力(Upper Source RF Power)及一直流電力(DC Power)至該上電極板；以及提供一偏壓射頻電力(Bias RF Power)至該下電極板，以在該處理室內產生電漿而得以根據該光罩之圖案蝕刻該基板，其中，在電漿蝕刻製程中，該偏壓射頻電力係間斷地提供；其中該偏壓射頻電力係為一脈衝電力，且在開與關之間交替切換，其中該偏壓射頻電力在開狀態時提供，而該偏壓射頻電力在關狀態時則被切斷；其中當該偏壓射頻電力切換至關狀態時，該處理氣體從該處理室被移除，且一添加氣體被導入該處理室中。
  2. 如申請專利範圍第1項所述之電漿蝕刻方法，其中該基板具有一介電層，且該光罩係位於該介電層上。
  3. 如申請專利範圍第1項所述之電漿蝕刻方法，其中該光罩 係為一碳硬罩(Carbon Hard Mask)。
  4. 如申請專利範圍第1項所述之電漿蝕刻方法，其中該處理氣體包含一蝕刻氣體及一沈積氣體。
  5. 如申請專利範圍第1項所述之電漿蝕刻方法，更包括一在該電漿蝕刻製程中間斷地提供一下源射頻電力(Lower Source RF Power)至該下電極板，且該下源射頻電力係與該偏壓射頻電力同步提供之步驟。
  6. 如申請專利範圍第1項所述之電漿蝕刻方法，其中該開狀態之持續時間係為1至100微秒，且該關狀態之持續時間係為1至100微秒。
  7. 如申請專利範圍第1項所述之電漿蝕刻方法，其中該添加氣體係選自由氬、氦、氙、氮、氫及其混合物所組成之群。
  8. 一種堆疊式電容器之製備方法，包含下列步驟：根據申請專利範圍第1項所述之電漿蝕刻方法形成一溝渠於一基板中；形成至少一堆疊電容結構於該基板上，其中該堆疊電容結構包含一第一導電層、一第一介電層及一第二導電層；形成一第二介電層於該堆疊電容結構上；形成一開口於該溝渠內之第二介電層及堆疊電容結構中；電氣絕緣該開口內之第二導電層；以及形成一第三導電層於該第二介電層上及該開口內。
  9. 如申請專利範圍第8項所述之堆疊式電容器之製備方法， 其中該第一導電層係利用原子層沈積技術形成之氮化鈦層，該第一介電層係利用原子層沈積技術或化學氣相沉積技術形成之氮化矽層，而該第二導電層係利用磊晶技術或化學氣相沉積技術形成之多晶矽層。
  10. 如申請專利範圍第9項所述之堆疊式電容器之製備方法，其中該電氣絕緣該開口內之第二導電層係藉由在含氮環境將多晶矽轉化成氮化矽。
  11. 如申請專利範圍第8項所述之堆疊式電容器之製備方法，其中形成一開口於該溝渠內之第二介電層及電容結構中係利用一乾蝕刻製程，其使用四氟化碳及氧氣為蝕刻氣體。
TW100129319A 2011-05-23 2011-08-17 用以製備高寬深比結構之電漿蝕刻方法及堆疊式電容器之製備方法 TWI466161B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/113,245 US8420545B2 (en) 2011-05-23 2011-05-23 Plasma etching method and plasma etching apparatus for preparing high-aspect-ratio structures

Publications (2)

Publication Number Publication Date
TW201248675A TW201248675A (en) 2012-12-01
TWI466161B true TWI466161B (zh) 2014-12-21

Family

ID=47199624

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100129319A TWI466161B (zh) 2011-05-23 2011-08-17 用以製備高寬深比結構之電漿蝕刻方法及堆疊式電容器之製備方法

Country Status (3)

Country Link
US (1) US8420545B2 (zh)
CN (1) CN102800551B (zh)
TW (1) TWI466161B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9053908B2 (en) * 2013-09-19 2015-06-09 Lam Research Corporation Method and apparatus for controlling substrate DC-bias and ion energy and angular distribution during substrate etching
CN103531429B (zh) * 2013-10-31 2016-03-02 中微半导体设备(上海)有限公司 等离子体刻蚀装置及其刻蚀方法
CN104752256B (zh) * 2013-12-25 2018-10-16 中微半导体设备(上海)有限公司 一种等离子体刻蚀方法和系统
KR102222902B1 (ko) * 2014-05-12 2021-03-05 삼성전자주식회사 플라즈마 장비 및 이를 이용한 반도체 소자의 제조 방법
CN105118767B (zh) * 2015-07-27 2017-04-12 郑州大学 等离子体刻蚀设备
US12119176B2 (en) * 2021-02-19 2024-10-15 Micron Technology, Inc. Supercapacitors and integrated assemblies containing supercapacitors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080188082A1 (en) * 2007-02-05 2008-08-07 Lam Research Corporation Pulsed ultra-high aspect ratio dielectric etch
TWI311782B (zh) * 2003-08-01 2009-07-01 Tokyo Electron Limite
US20100273332A1 (en) * 2009-04-24 2010-10-28 Lam Research Corporation Method and apparatus for high aspect ratio dielectric etch

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028022A (ja) * 2006-07-19 2008-02-07 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読取可能な記憶媒体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI311782B (zh) * 2003-08-01 2009-07-01 Tokyo Electron Limite
US20080188082A1 (en) * 2007-02-05 2008-08-07 Lam Research Corporation Pulsed ultra-high aspect ratio dielectric etch
US20100273332A1 (en) * 2009-04-24 2010-10-28 Lam Research Corporation Method and apparatus for high aspect ratio dielectric etch

Also Published As

Publication number Publication date
US20120302031A1 (en) 2012-11-29
CN102800551A (zh) 2012-11-28
US8420545B2 (en) 2013-04-16
CN102800551B (zh) 2015-03-18
TW201248675A (en) 2012-12-01

Similar Documents

Publication Publication Date Title
TWI505361B (zh) 處理含矽與氧層的方法
US8771539B2 (en) Remotely-excited fluorine and water vapor etch
US9165786B1 (en) Integrated oxide and nitride recess for better channel contact in 3D architectures
US7807579B2 (en) Hydrogen ashing enhanced with water vapor and diluent gas
US9373522B1 (en) Titanium nitride removal
TWI601204B (zh) 自由基成分的氧化物蝕刻
TWI466161B (zh) 用以製備高寬深比結構之電漿蝕刻方法及堆疊式電容器之製備方法
JP2019530982A (ja) ＳｉＮの選択的な横方向陥凹化
JP5823160B2 (ja) 堆積物除去方法
KR20190037341A (ko) 원하는 피쳐를 얻기 위해 에칭 프로세싱 중에 ulk 물질을 손상으로부터 보호하기 위한 제조 방법
CN101421829A (zh) 包括对低介电常数材料进行非原位背侧聚合物去除的等离子体电介质蚀刻处理
JP2022116000A (ja) 空隙を形成するためのシステム及び方法
TW201248713A (en) Pulse-plasma etching method and pulse-plasma etching apparatus
CN101006565A (zh) 均匀去除有机材料的方法
US7939419B2 (en) Method of filling a trench in a substrate
TW200416945A (en) Method of manufacturing semiconductor device
JP4253812B2 (ja) キャパシタの製造方法
JP6017170B2 (ja) 堆積物除去方法及びガス処理装置
JP7443516B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP2001250817A (ja) ドライエッチング方法及び半導体装置の製造方法
US20090261478A1 (en) Semiconductor device and method for manufacturing the same
KR100616187B1 (ko) 반도체 소자의 절연막 형성 방법
TWI505360B (zh) 用於氟碳化物膜之金屬碳化物阻障層的形成方法
TWI888550B (zh) 基板處理方法及基板處理裝置
KR100504554B1 (ko) 반도체 소자의 캐패시터 제조 방법