TWI464585B - 資料儲存方法、記憶體控制器與記憶體儲存裝置 - Google Patents

Description

資料儲存方法、記憶體控制器與記憶體儲存裝置

本發明是有關於一種用於可複寫式非揮發性記憶體模組的資料儲存方法及使用此方法的記憶體控制器與記憶體儲存裝置。

數位相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體(rewritable non-volatile memory)具有資料非揮發性、省電、體積小、無機械結構、讀寫速度快等特性，最適於可攜式電子產品，例如筆記型電腦。固態硬碟就是一種以快閃記憶體作為儲存媒體的儲存裝置。因此，近年快閃記憶體產業成為電子產業中相當熱門的一環。

依據每個記憶胞可儲存的位元數，反及(NAND)型快閃記憶體可區分為單階儲存單元(Single Level Cell,SLC)NAND型快閃記憶體、多階儲存單元(Multi Level Cell,MLC)NAND型快閃記憶體與複數階儲存單元(Trinary Level Cell,TLC)NAND型快閃記憶體，其中SLC NAND型快閃記憶體的每個記憶胞可儲存1個位元的資料(即，”1”與”0”)，MLC NAND型快閃記憶體的每個記憶胞可儲存2個位元的資料並且TLC NAND型快閃記憶體的每個記憶胞可儲存3個位元的資料。

在NAND型快閃記憶體中，實體頁面是由排列在同一 條字元線上的數個記憶胞所組成。由於SLC NAND型快閃記憶體的每個記憶胞可儲存1個位元的資料，因此，在SLC NAND型快閃記憶體中，排列在同一條字元線上的數個記憶胞是對應一個實體頁面。

相對於SLC NAND型快閃記憶體來說，MLC NAND型快閃記憶體的每個記憶胞的浮動閘儲存層可儲存2個位元的資料，其中每一個儲存狀態(即，”11”、”10”、”01”與”00”)包括最低有效位元(Least Significant Bit,LSB)以及最高有效位元(Most Significant Bit,MSB)。例如，儲存狀態中從左側算起之第1個位元的值為LSB，而從左側算起之第2個位元的值為MSB。因此，排列在同一條字元線上的數個記憶胞可組成2個實體頁面，其中由此些記憶胞之LSB所組成的實體頁面稱為下實體頁面(low physical page)，並且由此些記憶胞之MSB所組成的實體頁面稱為上實體頁面(upper physical page)。特別是，下實體頁面的寫入速度會快於上實體頁面的寫入速度，並且當程式化上實體頁面發生錯誤時，下實體頁面所儲存之資料亦可能因此遺失。

類似地，在TLC NAND型快閃記憶體中，的每個記憶胞可儲存3個位元的資料，其中每一個儲存狀態(即，”111”、”110”、”101”、”100”、”011”、”010”、”001”與”000”)包括每一個儲存狀態包括左側算起之第1個位元的LSB、從左側算起之第2個位元的中間有效位元(Center Significant Bit,CSB)以及從左側算起之第3個位元的 MSB。因此，排列在同一條字元線上的數個記憶胞可組成3個實體頁面，其中由此些記憶胞之LSB所組成的實體頁面稱為下實體頁面，由此些記憶胞之CSB所組成的實體頁面稱為中實體頁面，並且由此些記憶胞之MSB所組成的實體頁面稱為上實體頁面。特別是，對排列在同一條字元線上的數個記憶胞進行程式化時，僅能選擇僅程式化下實體頁面或者同時程式化下實體頁面、中實體頁面與上實體頁面，否則所儲存之資料可能會遺失。

基於上述，相較於MLC NAND型快閃記憶體或TLC NAND型快閃記憶體來說，SLC NAND型快閃記憶體的存取速度較快。但MLC NAND型快閃記憶體或TLC NAND型快閃記憶體的儲存容量較大且成本較低。因此，如何增加MLC NAND型快閃記憶體或TLC NAND型快閃記憶體的存取速度以提升快閃記憶體儲存裝置的效能是此領域技術人員所致力的目標。

本發明提供一種資料儲存方法、記憶體控制器與記憶體儲存裝置，其能夠有效地提升儲存資料的效能。

本發明範例實施例提出一種資料儲存方法，用於在可複寫式非揮發性記憶體模組中儲存資料，其中此可複寫式非揮發性記憶體模組具有複數個實體抹除單元，每一複數個實體抹除單元具有複數個實體程式化單元，此些實體程式化單元包括複數個下實體程式化單元與複數個上實體程 式化單元並且將資料寫入至下實體程式化單元的速度大於將資料寫入至上實體程式化單元的速度。本資料儲存方法包括：配置複數個邏輯位址；並且從主機系統中接收頁資料，其中此主機系統指示將此頁資料儲存至第一邏輯位址。本資料儲存方法也包括：從上述複數個實體抹除單元中選擇一第一實體抹除單元，其中第一實體抹除單元屬於一閒置實體抹除單元；並且判斷可複寫式非揮發性記憶體模組的儲存狀態是否符合預設狀態。本資料儲存方法亦包括，倘若可複寫式非揮發性記憶體模組的儲存狀態符合預設狀態時，使用第一寫入模式來將頁資料寫入至第一實體抹除單元的第一實體程式化單元中，將第一邏輯位址映射至第一實體程式化單元，其中在第一寫入模式中第一實體抹除單元的下實體程式化單元會被使用來寫入資料且第一實體抹除單元的上實體程式化單元不會被用來寫入資料。本資料儲存方法更包括，倘若可複寫式非揮發性記憶體模組的儲存狀態不符合預設狀態時，使用第二寫入模式來將頁資料寫入至第一實體抹除單元的第二實體程式化單元中，將第一邏輯位址映射至第二實體程式化單元，其中在第二寫入模式中第一實體抹除單元的下實體程式化單元與上實體程式化單元會被用來寫入資料。

在本發明之一實施例中，上述之閒置實體抹除單元包括無儲存資料的實體抹除單元或儲存無效資料的實體抹除單元。

在本發明之一實施例中，上述之判斷可複寫式非揮發 性記憶體模組的儲存狀態是否符合預設狀態的步驟包括：判斷實體程式化單元之中儲存有效資料的實體程式化單元的數目是否小於第一門檻值。並且，倘若實體程式化單元之中儲存有效資料的實體程式化單元的數目小於第一門檻值時，則可複寫式非揮發性記憶體模組的儲存狀態會被識別符合預設狀態；並且倘若實體程式化單元之中儲存有效資料的實體程式化單元的數目非小於該第一門檻值時，則可複寫式非揮發性記憶體模組的儲存狀態會被識別不符合該預設狀態。

在本發明之一實施例中，上述之判斷可複寫式非揮發性記憶體模組的儲存狀態是否符合預設狀態的步驟包括：判斷屬於閒置實體抹除單元的實體抹除單元的數目是否小於第二門檻值。並且，倘若屬於閒置實體抹除單元的實體抹除單元的數目非小於第二門檻值時，則可複寫式非揮發性記憶體模組的儲存狀態會被識別符合預設狀態；並且倘若屬於閒置實體抹除單元的實體抹除單元的數目小於第二門檻值時，則可複寫式非揮發性記憶體模組的儲存狀態會被識別不符合預設狀態。

在本發明之一實施例中，上述之判斷該可複寫式非揮發性記憶體模組的儲存狀態是否符合預設狀態的步驟包括：判斷實體抹除單元的平均抹除次數是否大於第三門檻值；若實體抹除單元的平均抹除次數非大於第三門檻值時，則判斷屬於閒置實體抹除單元的實體抹除單元的數目是否小於第二門檻值，其中倘若屬於閒置實體抹除單元的 實體抹除單元的數目非小於該第二門檻值時，則可複寫式非揮發性記憶體模組的儲存狀態會被識別符合預設狀態並且倘若屬於閒置實體抹除單元的實體抹除單元的數目小於第二門檻值時，則可複寫式非揮發性記憶體模組的儲存狀態會被識別不符合預設狀態。此外，倘若實體抹除單元的平均抹除次數大於第三門檻值時，則判斷實體程式化單元之中儲存有效資料的實體程式化單元的數目是否小於第一門檻值，其中倘若實體程式化單元之中儲存有效資料的實體程式化單元的數目小於第一門檻值時，則可複寫式非揮發性記憶體模組的儲存狀態會被識別符合預設狀態，並且倘若實體程式化單元之中儲存有效資料的實體程式化單元的數目非小於第一門檻值時，則可複寫式非揮發性記憶體模組的儲存狀態會被識別不符合預設狀態。

在本發明之一實施例中，上述之每一所述複數個實體抹除單元的實體程式化單元更包括複數個中實體程式化單元，並且寫入資料至下實體程式化單元的速度大於寫入資料至中實體程式化單元的速度並且將資料寫入至中實體程式化單元的速度大於將資料寫入至上實體程式化單元的速度。並且在第二寫入模式中第一實體抹除單元的下實體程式化單元、中實體程式化單元與上實體程式化單元會被用來寫入資料。

在本發明之一實施例中，上述之第一門檻值為所有實體抹除單元的實體程式化單元的數目乘以預定比例。

本發明範例實施例提出一種記憶體控制器，用於控制 可複寫式非揮發性記憶體模組，其中此可複寫式非揮發性記憶體模組具有複數個實體抹除單元，每一實體抹除單元具有複數個實體程式化單元，實體程式化單元包括複數個下實體程式化單元與複數個上實體程式化單元並且將資料寫入至下實體程式化單元的速度大於將資料寫入至上實體程式化單元的速度。本記憶體控制器包括主機介面、記憶體介面與記憶體管理電路。主機介面用以耦接至主機系統，記憶體介面用以耦接至可複寫式非揮發性記憶體模組並且記憶體管理電路耦接至主機介面與記憶體介面。記憶體管理電路用以配置複數個邏輯位址，以及從主機系統中接收頁資料，其中主機系統指示將此頁資料儲存至第一邏輯位址。此外，記憶體管理電路更用以從上述複數個實體抹除單元中選擇一第一實體抹除單元，其中第一實體抹除單元屬於一閒置實體抹除單元。並且，記憶體管理電路更用以判斷可複寫式非揮發性記憶體模組的儲存狀態是否符合預設狀態。倘若可複寫式非揮發性記憶體模組的儲存狀態符合預設狀態時，記憶體管理電路更用以使用第一寫入模式來將頁資料寫入至第一實體抹除單元的第一實體程式化單元中，將第一邏輯位址映射至第一實體程式化單元，其中在第一寫入模式中第一實體抹除單元的下實體程式化單元會被使用來寫入資料且第一實體抹除單元的上實體程式化單元不會被用來寫入資料。再者，倘若可複寫式非揮發性記憶體模組的儲存狀態不符合預設狀態時，記憶體管理電路更用以使用第二寫入模式來將頁資料寫入至第一實 體抹除單元的實體程式化單元之中的第二實體程式化單元中，將第一邏輯位址映射至第二實體程式化單元，其中在第二寫入模式中第一實體抹除單元的下實體程式化單元與上實體程式化單元會被用來寫入資料。

在本發明之一實施例中，上述之閒置實體抹除單元包括無儲存資料的實體抹除單元或儲存無效資料的實體抹除單元。

在本發明之一實施例中，上述之記憶體管理電路判斷實體程式化單元之中儲存有效資料的實體程式化單元的數目是否小於第一門檻值。倘若儲存有效資料的實體程式化單元的數目小於第一門檻值時，則記憶體管理電路識別該可複寫式非揮發性記憶體模組的儲存狀態符合預設狀態。倘若實體程式化單元之中儲存有效資料的實體程式化單元的數目非小於第一門檻值時，則記憶體管理電路識別可複寫式非揮發性記憶體模組的儲存狀態不符合預設狀態。在本發明之一實施例中，上述之記憶體管理電路判斷屬於閒置實體抹除單元的實體抹除單元的數目是否小於第二門檻值。倘若屬於閒置實體抹除單元的實體抹除單元的數目非小於第二門檻值時，則記憶體管理電路識別可複寫式非揮發性記憶體模組的儲存狀態符合預設狀態。並且，倘若屬於閒置實體抹除單元的實體抹除單元的數目小於第二門檻值時，則記憶體管理電路識別可複寫式非揮發性記憶體模組的儲存狀態不符合預設狀態。

在本發明之一實施例中，上述之記憶體管理電路判斷 實體抹除單元的平均抹除次數是否大於第三門檻值。倘若實體抹除單元的平均抹除次數非大於第三門檻值時，則記憶體管理電路會判斷屬於閒置實體抹除單元的實體抹除單元的數目是否小於第二門檻值。倘若屬於閒置實體抹除單元的實體抹除單元的數目非小於第二門檻值時，則記憶體管理電路識別可複寫式非揮發性記憶體模組的儲存狀態符合預設狀態；並且倘若屬於閒置實體抹除單元的實體抹除單元的數目小於第二門檻值時，則記憶體管理電路識別可複寫式非揮發性記憶體模組的儲存狀態不符合預設狀態。倘若實體抹除單元的平均抹除次數大於第三門檻值時，則記憶體管理電路判斷實體程式化單元之中儲存有效資料的實體程式化單元的數目是否小於第一門檻值。倘若實體程式化單元之中儲存有效資料的實體程式化單元的數目小於第一門檻值時，則記憶體管理電路識別該可複寫式非揮發性記憶體模組的儲存狀態符合預設狀態，並且倘若實體程式化單元之中儲存有效資料的實體程式化單元的數目非小於第一門檻值時，則記憶體管理電路識別可複寫式非揮發性記憶體模組的儲存狀態不符合預設狀態。

在本發明之一實施例中，上述之每一實體抹除單元的實體程式化單元更包括複數個中實體程式化單元，並且寫入資料至下實體程式化單元的速度大於寫入資料至中實體程式化單元的速度並且將資料寫入至中實體程式化單元的速度大於將資料寫入至上實體程式化單元的速度。並且，在第二寫入模式中第一實體抹除單元的下實體程式化單 元、中實體程式化單元與上實體程式化單元會被用來寫入資料。

在本發明之一實施例中，上述之第一門檻值為所有所述複數個實體抹除單元的實體程式化單元的數目乘以預設比例。

本發明範例實施例提出一種記憶體儲存裝置，其包括連接器、可複寫式非揮發性記憶體模組與記憶體控制器。連接器用以耦接至主機系統。可複寫式非揮發性記憶體模組具有複數個實體抹除單元，每一實體抹除單元具有複數個實體程式化單元，此些實體程式化單元包括複數個下實體程式化單元與複數個上實體程式化單元並且將資料寫入至下實體程式化單元的速度大於將資料寫入至上實體程式化單元的速度。記憶體控制器耦接至連接器與可複寫式非揮發性記憶體模組。在此，記憶體控制器更用以配置複數個邏輯位址，以及從主機系統中接收頁資料，其中主機系統指示將此頁資料儲存至第一邏輯位址。此外，記憶體控制器更用以從上述複數個實體抹除單元中選擇一第一實體抹除單元，其中第一實體抹除單元屬於一閒置實體抹除單元。並且，記憶體控制器更用以判斷可複寫式非揮發性記憶體模組的儲存狀態是否符合預設狀態。倘若可複寫式非揮發性記憶體模組的儲存狀態符合預設狀態時，記憶體控制器更用以使用第一寫入模式來將頁資料寫入至第一實體抹除單元的第一實體程式化單元中，將第一邏輯位址映射至第一實體程式化單元，其中在第一寫入模式中第一實體 抹除單元的下實體程式化單元會被使用來寫入資料且第一實體抹除單元的上實體程式化單元不會被用來寫入資料。再者，倘若可複寫式非揮發性記憶體模組的儲存狀態不符合預設狀態時，記憶體控制器更用以使用第二寫入模式來將頁資料寫入至第一實體抹除單元的實體程式化單元之中的第二實體程式化單元中，將第一邏輯位址映射至第二實體程式化單元，其中在第二寫入模式中第一實體抹除單元的下實體程式化單元與上實體程式化單元會被用來寫入資料。

在本發明之一實施例中，上述之閒置實體抹除單元包括無儲存資料的實體抹除單元或儲存無效資料的實體抹除單元。

在本發明之一實施例中，上述之記憶體控制器判斷實體程式化單元之中儲存有效資料的實體程式化單元的數目是否小於第一門檻值。倘若儲存有效資料的實體程式化單元的數目小於第一門檻值時，則記憶體控制器識別該可複寫式非揮發性記憶體模組的儲存狀態符合預設狀態。倘若實體程式化單元之中儲存有效資料的實體程式化單元的數目非小於第一門檻值時，則記憶體控制器識別可複寫式非揮發性記憶體模組的儲存狀態不符合預設狀態。

在本發明之一實施例中，上述之記憶體控制器判斷屬於閒置實體抹除單元的實體抹除單元的數目是否小於第二門檻值。倘若屬於閒置實體抹除單元的實體抹除單元的數目非小於第二門檻值時，則記憶體控制器識別可複寫式非 揮發性記憶體模組的儲存狀態符合預設狀態。並且，倘若屬於閒置實體抹除單元的實體抹除單元的數目小於第二門檻值時，則記憶體控制器識別可複寫式非揮發性記憶體模組的儲存狀態不符合預設狀態。

在本發明之一實施例中，上述之記憶體控制器判斷實體抹除單元的平均抹除次數是否大於第三門檻值。倘若實體抹除單元的平均抹除次數非大於第三門檻值時，則記憶體控制器會判斷屬於閒置實體抹除單元的實體抹除單元的數目是否小於第二門檻值。倘若屬於閒置實體抹除單元的實體抹除單元的數目非小於第二門檻值時，則記憶體控制器識別可複寫式非揮發性記憶體模組的儲存狀態符合預設狀態；並且倘若屬於閒置實體抹除單元的實體抹除單元的數目小於第二門檻值時，則記憶體控制器識別可複寫式非揮發性記憶體模組的儲存狀態不符合預設狀態。倘若實體抹除單元的平均抹除次數大於第三門檻值時，則記憶體控制器判斷實體程式化單元之中儲存有效資料的實體程式化單元的數目是否小於第一門檻值。倘若實體程式化單元之中儲存有效資料的實體程式化單元的數目小於第一門檻值時，則記憶體控制器識別該可複寫式非揮發性記憶體模組的儲存狀態符合預設狀態，並且倘若實體程式化單元之中儲存有效資料的實體程式化單元的數目非小於第一門檻值時，則記憶體控制器識別可複寫式非揮發性記憶體模組的儲存狀態不符合預設狀態。

在本發明之一實施例中，上述之每一實體抹除單元的 實體程式化單元更包括複數個中實體程式化單元，並且寫入資料至下實體程式化單元的速度大於寫入資料至中實體程式化單元的速度並且將資料寫入至中實體程式化單元的速度大於將資料寫入至上實體程式化單元的速度。並且，在第二寫入模式中第一實體抹除單元的下實體程式化單元、中實體程式化單元與上實體程式化單元會被用來寫入資料。

在本發明之一實施例中，上述之第一門檻值為所有所述複數個實體抹除單元的實體程式化單元的數目乘以預設比例。

基於上述，本發明範例實施例能夠依據可複寫式非揮發性記憶體模組的儲存狀態來僅使用下實體程式化單元，由此提升快閃記憶體儲存裝置的效能。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。

圖1是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。

請參照圖1，主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖2的滑鼠1202、鍵盤1204、顯示器1206與印表機1252。必須瞭解的是，圖2所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。

在本發明實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖2所示的隨身碟1256、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。

一般而言，主機系統1000為可實質地與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖3所示)。嵌入式儲存裝置1320包括嵌入 式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。

圖4是繪示圖1所示的記憶體儲存裝置的概要方塊圖。

請參照圖4，記憶體儲存裝置100包括連接器102、記憶體控制器104與可複寫式非揮發性記憶體模組106。

在本範例實施例中，連接器102是相容於序列先進附件(Serial Advanced Technology Attachment,SATA)標準。然而，必須瞭解的是，本發明不限於此，連接器102亦可以是符合並列先進附件(Parallel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、通用序列匯流排(Universal Serial Bus,USB)標準、安全數位(Secure Digital,SD)介面標準、超高速一代(Ultra High Speed-I,UHS-I)介面標準、超高速二代(Ultra High Speed-II,UHS-II)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、崁入式多媒體儲存卡(Embedded Multimedia Card，eMMC)介面標準、通用快閃記憶體(Universal Flash Storage，UFS)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。

記憶體控制器104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取與抹除等運作。

可複寫式非揮發性記憶體模組106是耦接至記憶體控制器104，並且用以儲存主機系統1000所寫入之資料。可複寫式非揮發性記憶體模組106具有實體抹除單元304(0)~304(R)。例如，實體抹除單元304(0)~304(R)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體抹除單元分別具有複數個實體程式化單元，並且屬於同一個實體抹除單元之實體程式化單元可被獨立地寫入且被同時地抹除。例如，每一實體抹除單元是由128個實體程式化單元所組成。然而，必須瞭解的是，本發明不限於此，每一實體抹除單元亦可由64個實體程式化單元、256個實體程式化單元或其他任意個實體程式化單元所組成。

更詳細來說，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。每一實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體存取位址用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，控制資訊與錯誤更正碼)。在本範例實施例中，每一個實體程式化單元的資料位元區中會包含4個實體存取位址，且一個實體存取位址的大小為512位 元組(byte)。然而，在其他範例實施例中，資料位元區中也可包含數目更多或更少的實體存取位址，本發明並不限制實體存取位址的大小以及個數。例如，在一範例實施例中，實體抹除單元為實體區塊，並且實體程式化單元為實體頁面或實體扇區，但本發明不以此為限。

在本範例實施例中，可複寫式非揮發性記憶體模組106為多階記憶胞(Multi Level Cell,MLC)NAND快閃記憶體模組，即一個記憶胞中可儲存至少2個位元資料。然而，本發明不限於此，可複寫式非揮發性記憶體模組106亦可是複數階記憶胞(Trinary Level Cell，TLC)NAND型快閃記憶體模組、其他快閃記憶體模組或其他具有相同特性的記憶體模組。

圖5是根據一範例實施例所繪示之記憶體控制器的概要方塊圖。必須瞭解的是，圖5所示之記憶體控制器的結構僅為一範例，本發明不以此為限。

請參照圖5，記憶體控制器104包括記憶體管理電路202、主機介面204與記憶體介面206。

記憶體管理電路202用以控制記憶體控制器104的整體運作。具體來說，記憶體管理電路202具有多個控制指令，並且在記憶體儲存裝置100運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。

在本範例實施例中，記憶體管理電路202的控制指令是以韌體型式來實作。例如，記憶體管理電路202具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制 指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置100運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。

在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組106的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路202具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼，並且當記憶體控制器104被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組106中之控制指令載入至記憶體管理電路202的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。

此外，在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路202包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。其中，記憶胞管理電路用以管理可複寫式非揮發性記憶體模組106的實體抹除單元；記憶體寫入電路用以對可複寫式非揮發性記憶體模組106下達寫入指令以將資料寫入至可複寫式非揮發性記憶體模組106中；記憶體讀取電路用以 對可複寫式非揮發性記憶體模組106下達讀取指令以從可複寫式非揮發性記憶體模組106中讀取資料；記憶體抹除電路用以對可複寫式非揮發性記憶體模組106下達抹除指令以將資料從可複寫式非揮發性記憶體模組106中抹除；而資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組106的資料以及從可複寫式非揮發性記憶體模組106中讀取的資料。

主機介面204是耦接至記憶體管理電路202並且用以接收與識別主機系統1000所傳送的指令與資料。也就是說，主機系統1000所傳送的指令與資料會透過主機介面204來傳送至記憶體管理電路202。在本範例實施例中，主機介面204是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面204亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、UHS-I介面標準、UHS-II介面標準、MS標準、MMC標準、eMMC介面標準、UFS介面標準、CF標準、IDE標準或其他適合的資料傳輸標準。

記憶體介面206是耦接至記憶體管理電路202並且用以存取可複寫式非揮發性記憶體模組106。也就是說，欲寫入至可複寫式非揮發性記憶體模組106的資料會經由記憶體介面206轉換為可複寫式非揮發性記憶體模組106所能接受的格式。

在本發明一範例實施例中，記憶體控制器104還包括緩衝記憶體252、電源管理電路254以及錯誤檢查與校正 電路256。

緩衝記憶體252是耦接至記憶體管理電路202並且用以暫存來自於主機系統1000的資料與指令或來自於可複寫式非揮發性記憶體模組106的資料。

電源管理電路254是耦接至記憶體管理電路202並且用以控制記憶體儲存裝置100的電源。

錯誤檢查與校正電路256是耦接至記憶體管理電路202並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路202從主機系統1000中接收到寫入指令時，錯誤檢查與校正電路256會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code,ECC Code)，並且記憶體管理電路202會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組106中。之後，當記憶體管理電路202從可複寫式非揮發性記憶體模組106中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路256會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。

圖6與圖7是根據一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的範例示意圖。

必須瞭解的是，在此描述可複寫式非揮發性記憶體模組106之實體抹除單元的運作時，以“提取”、“交換”、“分組”、“輪替”等詞來操作實體抹除單元是邏輯上的概念。也就是說，可複寫式非揮發性記憶體模組之實體抹除單元 的實際位置並未更動，而是邏輯上對可複寫式非揮發性記憶體模組的實體抹除單元進行操作。

請參照圖6，記憶體控制器104(或記憶體管理電路202)會將可複寫式非揮發性記憶體模組106的實體抹除單元304(0)~304(R)邏輯地分組為儲存區402、系統區404與取代區406。

邏輯上屬於儲存區402的實體抹除單元是用以儲存主機系統1000所寫入的資料。也就是說，記憶體儲存裝置100會使用分組為儲存區402的實體抹除單元來實際地儲存主機系統1000所寫入的資料。更詳細來說，記憶體控制器104(或記憶體管理電路202)會將儲存區402分組為資料區412與閒置區414，其中資料區412的實體抹除單元(亦稱為資料實體抹除單元)是已儲存資料的實體抹除單元，而閒置區414的實體抹除單元(亦稱為閒置實體抹除單元)是用以替換資料區412的實體抹除單元。因此，閒置區414的實體抹除單元為空或可使用的實體抹除單元，即無記錄資料或標記為已沒用的無效資料。也就是說，在閒置區414中的實體抹除單元已被執行抹除運作，或者當閒置區414中的實體抹除單元被提取用於儲存資料之前所提取之實體抹除單元會被執行抹除運作。因此，閒置區414的實體抹除單元為可被使用的實體抹除單元。具體來說，當一個實體抹除單元從閒置區414中被選擇來儲存有效資料時，此實體抹除單元會被關聯至資料區412。並且，記憶體控制器104(或記憶體管理電路202)會對在資料區412中所有實 體程式化單元所儲存的資料皆為無效資料的實體抹除單元執行抹除操作，並且將抹除後的實體抹除單元關聯至閒置區414，由此實體抹除單元可輪替地來儲存主機系統1000所寫入的資料。

邏輯上屬於系統區404的實體抹除單元是用以記錄系統資料，其中此系統資料包括關於記憶體晶片的製造商與型號、記憶體晶片的實體抹除單元數、每一實體抹除單元的實體程式化單元數等。

邏輯上屬於取代區406中的實體抹除單元是替代實體抹除單元。例如，可複寫式非揮發性記憶體模組106於出廠時會預留4%的實體抹除單元作為更換使用。也就是說，當資料區412、閒置區414與系統區404中的實體抹除單元損毀時，預留於取代區406中的實體抹除單元是用以取代損壞的實體抹除單元(即，壞實體抹除單元(bad block))。因此，倘若取代區406中仍存有正常之實體抹除單元且發生實體抹除單元損毀時，記憶體控制器104會從取代區406中提取正常的實體抹除單元來更換損毀的實體抹除單元。倘若取代區406中無正常之實體抹除單元且發生實體抹除單元損毀時，則記憶體控制器104會將整個記憶體儲存裝置100宣告為寫入保護(write protect)狀態，而無法再寫入資料。

特別是，儲存區402、系統區404與取代區406之實體抹除單元的數量會依據不同的記憶體規格而有所不同。此外，必須瞭解的是，在記憶體儲存裝置100的運作中， 實體抹除單元關聯至儲存區402、系統區404與取代區406的分組關係會動態地變動。例如，當儲存區402中的實體抹除單元損壞而被取代區406的實體抹除單元取代時，則原本取代區406的實體抹除單元會被關聯至儲存區402。

請參照圖7，如上所述，資料區412與閒置區414的實體抹除單元是以輪替方式來儲存主機系統1000所寫入之資料。在本範例實施例中，記憶體控制器104(或記憶體管理電路202)會配置邏輯位址LBA(0)~LBA(H)給主機系統1000以進行資料的存取。

每個邏輯位址是由數個扇區(sector)所組成。例如，在本範例實施例中，每一邏輯位址是由4個扇區所組成，例如，扇區LSA(0)~LSA(3)是屬於邏輯位址LBA(0)；扇區LSA(4)~LSA(7)是屬於邏輯位址LBA(1)；扇區LSA(8)~LSA(11)是屬於邏輯位址LBA(2)...等。但本發明不限於此，在本發明另一範例實施例中，邏輯位址亦可是由8個扇區所組成或是由16個扇區所組成。

例如，記憶體控制器104(或記憶體管理電路202)會維護邏輯位址-實體位址映射表來記錄邏輯位址與實體程式化單元之間的映射關係。也就是說，當主機系統1000欲在扇區中存取資料時，記憶體控制器104(或記憶體管理電路202)會確認此扇區所屬的邏輯位址，並且在此邏輯位址所映射的實體程式化單元中來存取資料。

例如，當記憶體控制器104(或記憶體管理電路202)開始使用實體抹除單元304(0)來儲存主機系統1000欲寫 入的資料(即，實體抹除單元304(0)從閒置區414中被提取並關聯至資料區412)時，不管主機系統1000是寫入那個邏輯位址，記憶體控制器104(或記憶體管理電路202)會將資料依序地寫入至實體抹除單元304(0)的實體程式化單元；而當記憶體控制器104(或記憶體管理電路202)開始使用實體抹除單元304(1)來儲存主機系統1000欲寫入的資料(即，實體抹除單元304(1)從閒置區414中被提取並關聯至資料區412)時，不管主機系統1000是寫入那個邏輯位址，記憶體控制器104(或記憶體管理電路202)會將資料依序地寫入至實體抹除單元304(1)的實體程式化單元中。也就是說，當寫入主機系統1000欲寫入的資料時，記憶體控制器104(或記憶體管理電路202)會依序地使用一個實體抹除單元內的實體程式化單元來寫入資料，並且當此實體抹除單元內的實體程式化單元被使用完後才會再選擇另一個無儲存資料的實體抹除單元(即，從閒置區414中提取一個實體抹除單元)，並且在新選擇之實體抹除單元的實體程式化單元中繼續依序地寫入資料。在本範例實施例中，在記憶體控制器104(或記憶體管理電路202)將資料寫入至實體程式化單元後，記憶體控制器104(或記憶體管理電路202)會更新邏輯位址-實體位址映射表以正確地記錄邏輯位址與實體程式化單元的映射關係。

圖8是根據本發明範例實施例繪示邏輯位址轉實體程式化單元映射表的範例。

請參照圖8，邏輯位址-實體位址映射表800包括邏輯 位址欄位802以及實體位址欄位804。邏輯位址欄位802記錄所配置的每個邏輯位址的編號並且實體位址欄位804記錄每個邏輯位址映射的實體程式化單元。在記憶體儲存裝置100為全新且未曾被用來儲存資料的狀態下，實體抹除單元304(0)~304(N)會被關聯至閒置區414，並且在邏輯位址-實體位址映射表800中記錄對應每一個邏輯位址所映射之實體程式單元的欄位會被標記為空值(例如，NULL)。

在本範例實施例中，可複寫式非揮發性記憶體模組106為MLC NAND型快閃記憶體模組，並每個實體抹除單元的實體程式化單元依據其存取速度可被區分為下實體程式化單元(亦稱為快速實體程式化單元)與上實體程式化單元(亦稱為慢速實體程式化單元)。例如，實體抹除單元304(0)的實體程式化單元PBA(0-1)、PBA(0-3)、PBA(0-5)...PBA(0-(K-1))為下實體程式化單元，而實體程式化單元PBA(0-2)、PAB(0-4)、PBA(0-6)...PBA(K)為上實體程式化單元，其中K為偶整數。然而，必須瞭解的是，在本發明另一範例實施例中，可複寫式非揮發性記憶體模組106亦可為TLC NAND型快閃記憶體模組或其他多階記憶胞快閃記憶體晶片。例如，可複寫式非揮發性記憶體模組106為TLC NAND型快閃記憶體模組，並每個實體抹除單元的實體程式化單元依據其存取速度可被區分為下實體程式化單元(亦稱為快速實體程式化單元)、中實體程式化單元(亦稱為中速實體程式化單元)與上實體程式化單元 (亦稱為慢速實體程式化單元)。

特別是，當欲將頁資料寫入至實體程式化單元時，記憶體控制器104(或記憶體管理電路202)會判斷可複寫式非揮發性記憶體模組106的儲存狀態。倘若可複寫式非揮發性記憶體模組106的儲存狀態為預設狀態時，記憶體控制器104(或記憶體管理電路202)會以第一寫入模式來將此頁資料寫入至可複寫式非揮發性記憶體模組106；並且倘若可複寫式非揮發性記憶體模組106的儲存狀態非為預設狀態時，記憶體控制器104(或記憶體管理電路202)會以第二寫入模式來將此頁資料寫入至可複寫式非揮發性記憶體模組106。

在本範例實施例中，在第一寫入模式中，記憶體控制器104(或記憶體管理電路202)會使用下實體程式化單元來儲存主機系統1000欲寫入的資料，而不使用上實體程式化單元來儲存資料。而在第二寫入模式中，記憶體控制器104(或記憶體管理電路202)會使用下實體程式化單元與上實體程式化單元來儲存主機系統1000欲寫入的資料。也就是說，在第二寫入模式中，可複寫式非揮發性記憶體模組106的下實體程式化單元與上實體程式化單元都會被選擇來儲存資料，而在第一寫入模式中僅下實體程式化單元會被選擇來儲存資料。因此，第一寫入模式的寫入速度會高於在第二寫入模式的寫入速度。值得一提的是，本發明不限於此MLC NAND型快閃記憶體模組，在TLC NAND型快閃記憶體模組的例子中，在上述第一寫入模式中，記憶 體控制器104(或記憶體管理電路202)會使用下實體程式化單元來儲存主機系統1000欲寫入的資料，而不使用中實體程式化單元與上實體程式化單元來儲存資料。而在第二寫入模式中，記憶體控制器104(或記憶體管理電路202)會使用下實體程式化單元、中實體程式化單元與上實體程式化單元來儲存主機系統1000欲寫入的資料。

在本範例實施例中，記憶體控制器104(或記憶體管理電路202)會判斷在可複寫式非揮發性記憶體模組106中儲存有效資料的實體程式化單元的數目是否小於第一門檻值。倘若在可複寫式非揮發性記憶體模組106中儲存有效資料的實體程式化單元的數目小於第一門檻值時，記憶體控制器104(或記憶體管理電路202)會識別可複寫式非揮發性記憶體模組106的儲存狀態為預設狀態；並且倘若在可複寫式非揮發性記憶體模組106中儲存有效資料的實體程式化單元的數目非小於第一門檻值時，記憶體控制器104(或記憶體管理電路202)會識別可複寫式非揮發性記憶體模組106的儲存狀態非為預設狀態。在此，第一門檻值可被設定為所有實體程式化單元的數目乘以一預定比例。例如，在MLC NAND型快閃記憶體模組的例子中，此預定比例可以是50%，但本範例實施例不限於此。例如，在TLC NAND型快閃記憶體模組的例子中，此預定比例可以是30%。

在本範例實施例中，記憶體控制器104(或記憶體管理電路202)會根據邏輯位址-實體位址映射表中的資訊來判 斷在可複寫式非揮發性記憶體模組106中儲存有效資料的實體程式化單元的數目是否小於第一門檻值。具體來說，當一個實體程式化單元被寫入屬於一個邏輯位址的有效資料時，在邏輯位址-實體位址映射表中此邏輯位址會被映射至此實體程式化單元。基此，記憶體控制器104(或記憶體管理電路202)可藉由計算被記錄在邏輯位址-實體位址映射表中之實體程式化單元的數目來獲取儲存有效資料的實體程式化單元的數目。

值得一提的是，除了上述就由比較在可複寫式非揮發性記憶體模組106中儲存有效資料的實體程式化單元的數目與第一門檻值來識別可複寫式非揮發性記憶體模組106的儲存狀態是否為預設狀態之外，在本發明另一範例實施例中，記憶體控制器104(或記憶體管理電路202)亦可根據閒置區414中的實體抹除單元的數目來識別可複寫式非揮發性記憶體模組106的儲存狀態是否為預設狀態。具體來說，倘若閒置區414中的實體抹除單元的數目小於第二門檻值時，記憶體控制器104(或記憶體管理電路202)會識別可複寫式非揮發性記憶體模組106的儲存狀態非為預設狀態；並且倘若閒置區414中的實體抹除單元的數目非小於第二門檻值時，記憶體控制器104(或記憶體管理電路202)會識別可複寫式非揮發性記憶體模組106的儲存狀態為預設狀態。例如，第二門檻值可被設定為8，但本範例實施例不限於此。

圖9~圖11是根據本發明範例實施例所繪示當在可複 寫式非揮發性記憶體模組106的儲存狀態為預設狀態下進行寫入運作而更新邏輯位址-實體位址映射表的一範例。

請參照圖9，倘若在圖8所示的狀態下主機系統1000欲寫入頁資料至邏輯位址LBA(1)時，記憶體控制器104(或記憶體管理電路202)會從閒置區414選擇一個實體抹除單元(例如，實體抹除單元304(0))並且將主機系統1000欲寫入的頁資料寫入至實體程式化單元PBA(0-1)。在完成資料的寫入後，記憶體控制器104(或記憶體管理電路202)會在邏輯位址-實體位址映射表800中將邏輯位址LBA(1)映射至實體程式化單元PBA(0-1)。

請參照圖10，倘若在圖9的狀態下主機系統1000欲寫入頁資料至邏輯位址LBA(129)時，記憶體控制器104(或記憶體管理電路202)會將主機系統1000欲寫入的頁資料寫入至實體程式化單元PBA(0-3)中。此時，記憶體控制器104(或記憶體管理電路202)會在邏輯位址-實體位址映射表800中將邏輯位址LBA(129)映射至實體程式化單元PBA(0-3)。

請參照圖11，倘若在圖10的狀態下主機系統1000欲寫入頁資料至邏輯位址LBA(1)時，記憶體控制器104(或記憶體管理電路202)會將主機系統1000欲寫入的頁資料寫入至實體程式化單元PBA(0-5)中。此時，記憶體控制器104(或記憶體管理電路202)會在邏輯位址-實體位址映射表800中將邏輯位址LBA(1)映射至實體程式化單元PBA(0-5)。

在圖9~11的寫入運作中，由於複寫式非揮發性記憶體模組106的儲存狀態為預設狀態，因此，記憶體控制器104(或記憶體管理電路202)是選擇下實體程式化單元(即，實體程式化單元PBA(0-1)、實體程式化單元PBA(0-3)、實體程式化單元PBA(0-5))來寫入頁資料，而不會使用上實體程式化單元(即，第一寫入模式)。

圖12是根據本發明範例實施例繪示邏輯位址轉實體程式化單元映射表的另一範例。

請參照圖12，倘若所有邏輯位址皆儲存有有效資料時，在邏輯位址-實體位址映射表800中每個邏輯位址皆映射一個實體程式化單元。基此，由於儲存有效資料的實體程式化單元的數目大於第一門檻值，因此，記憶體控制器104(或記憶體管理電路202)會識別可複寫式非揮發性記憶體模組106的儲存狀態非為預設狀態。

圖13~圖15是根據本發明範例實施例所繪示當在可複寫式非揮發性記憶體模組106的儲存狀態非為預設狀態下進行寫入運作而更新邏輯位址-實體位址映射表的一範例。

請參照圖13，倘若在圖13所示的狀態下主機系統1000欲寫入頁資料至邏輯位址LBA(1)時，記憶體控制器104(或記憶體管理電路202)會從閒置區414選擇一個實體抹除單元(例如，實體抹除單元304(D+1))並且將主機系統1000欲寫入的頁資料寫入至實體程式化單元PBA((D+1)-1)。在完成資料的寫入後，記憶體控制器104(或 記憶體管理電路202)會在邏輯位址-實體位址映射表800中將邏輯位址LBA(1)映射至實體程式化單元PBA((D+1)-1)。

請參照圖14，倘若在圖13的狀態下主機系統1000欲寫入頁資料至邏輯位址LBA(129)時，記憶體控制器104(或記憶體管理電路202)會將主機系統1000欲寫入的頁資料寫入至實體程式化單元PBA((D+1)-2)中。此時，記憶體控制器104(或記憶體管理電路202)會在邏輯位址-實體位址映射表800中將邏輯位址LBA(129)映射至實體程式化單元PBA((D+1)-2)。

請參照圖15，倘若在圖14的狀態下主機系統1000欲寫入頁資料至邏輯位址LBA(1)時，記憶體控制器104(或記憶體管理電路202)會將主機系統1000欲寫入的頁資料寫入至實體程式化單元PBA((D+1)-3)中。此時，記憶體控制器104(或記憶體管理電路202)會在邏輯位址-實體位址映射表800中將邏輯位址LBA(1)映射至實體程式化單元PBA((D+1)-3)。

在圖13~15的寫入運作中，由於可複寫式非揮發性記憶體模組106的儲存狀態為非預設狀態，因此，下實體程式化單元與上實體程式化單元(即，實體程式化單元PBA((D+1)-1)、實體程式化單元PBA((D+1)-2)、實體程式化單元PBA((D+1)-3))會被用來寫入頁資料(即，第二寫入模式)。

圖16是根據本發明一範例實施例繪示資料儲存方法 的流程圖。

請參照圖16，在步驟S1601中，記憶體控制器104(或記憶體管理電路202)將可複寫式非揮發性記憶體模組106的實體抹除單元的至少一部份關聯至閒置區414並且配置複數個邏輯位址。

在步驟S1603中，記憶體控制器104(或記憶體管理電路202)從主機系統1000中接收頁資料，其中主機系統1000指示將此頁資料儲存至其中一個邏輯位址(以下稱為第一邏輯位址)。

在步驟S1605中，記憶體控制器104(或記憶體管理電路202)從閒置區414的實體抹除單元中選擇一實體抹除單元(以下稱為第一實體抹除單元)。

之後，在步驟S1607中，記憶體控制器104(或記憶體管理電路202)會判斷可複寫式非揮發性記憶體模組106的儲存狀態是否符合預設狀態。

倘若可複寫式非揮發性記憶體模組106的儲存狀態符合預設狀態時，在步驟S1609中，記憶體控制器104(或記憶體管理電路202)會使用第一寫入模式來將頁資料寫入至第一實體抹除單元的空實體程式化單元(以下稱為第一實體程式化單元)中，將第一邏輯位址映射至第一實體程式化單元且將第一實體抹除單元從閒置區414中移除，其中第一實體程式化單元為下實體程式化單元。

倘若可複寫式非揮發性記憶體模組106的儲存狀態不符合預設狀態時，在步驟S1611中，記憶體控制器104(或 記憶體管理電路202)會使用第二寫入模式來將頁資料寫入至第一實體抹除單元的空實體程式化單元(以下稱為第二實體程式化單元)中，將第一邏輯位址映射至第二實體程式化單元且將第一實體抹除單元從閒置區414中移除，其中第二實體程式化單元可為下實體程式化單元或上實體程式化單元。

如上所述，例如，記憶體控制器104(或記憶體管理電路202)可根據在可複寫式非揮發性記憶體模組106中儲存有效資料的實體程式化單元的數目或者根據閒置區414中的實體抹除單元的數目來識別可複寫式非揮發性記憶體模組106的儲存狀態是否為預設狀態。特別是，在另一範例實施例中，記憶體控制器104(或記憶體管理電路202)更可根據可複寫式非揮發性記憶體模組106的磨損情況來選擇依據在可複寫式非揮發性記憶體模組106中儲存有效資料的實體程式化單元的數目來判斷可複寫式非揮發性記憶體模組106的儲存狀態或者選擇依據閒置區414中的實體抹除單元的數目來識別可複寫式非揮發性記憶體模組106的儲存狀態。

具體來說，記憶體控制器104(或記憶體管理電路202)會記錄每一實體抹除單元的抹除次數並且計算所有實體抹除單元的平均抹除次數。在此，每當一個實體抹除單元被執行抹除操作時，此實體抹除單元的抹除次數會被增加(例如，加1)。並且，記憶體控制器104(或記憶體管理電路202)會判斷所有實體抹除單元的平均抹除次數是否大於第三門 檻值。倘若所有實體抹除單元的平均抹除次數大於第三門檻值時，則記憶體控制器104(或記憶體管理電路202)會依據在可複寫式非揮發性記憶體模組106中儲存有效資料的實體程式化單元的數目來判斷可複寫式非揮發性記憶體模組106的儲存狀態。反之，倘若所有實體抹除單元的平均抹除次數非大於第三門檻值時，則記憶體控制器104(或記憶體管理電路202)會依據閒置區414中的實體抹除單元的數目來識別可複寫式非揮發性記憶體模組106的儲存狀態。在此，第三門檻值會被設定為4000，但本發明不限於此。

圖17是根據本發明另一範例實施例繪示資料儲存方法的流程圖。

請參照圖17，在步驟S1701中，記憶體控制器104(或記憶體管理電路202)將可複寫式非揮發性記憶體模組106的實體抹除單元的至少一部份關聯至閒置區412並且配置複數個邏輯位址。

在步驟S1703中，記憶體控制器104(或記憶體管理電路202)從主機系統1000中接收頁資料，其中主機系統1000指示將此頁資料儲存至其中一個邏輯位址(以下稱為第一邏輯位址)。

在步驟S1705中，記憶體控制器104(或記憶體管理電路202)從閒置區414的實體抹除單元中選擇一實體抹除單元(以下稱為第一實體抹除單元)。

之後，在步驟S1707中，記憶體控制器104(或記憶體 管理電路202)會判斷所有實體抹除單元的平均抹除次數是否大於第三門檻值。

倘若所有實體抹除單元的平均抹除次數非大於第三門檻值時，則在步驟S1709中，記憶體控制器104(或記憶體管理電路202)會判斷屬於閒置區414的實體抹除單元的數目是否小於第二門檻值。

倘若屬於閒置區414的實體抹除單元的數目非小於第二門檻值時，則在步驟S1711中，記憶體控制器104(或記憶體管理電路202)會識別可複寫式非揮發性記憶體模組106的儲存狀態符合預設狀態。

倘若屬於閒置區414的實體抹除單元的數目小於第二門檻值時，則在步驟S1713中，記憶體控制器104(或記憶體管理電路202)會識別可複寫式非揮發性記憶體模組106的儲存狀態不符合預設狀態。

倘若所有實體抹除單元的平均抹除次數大於第三門檻值時，則在步驟S1715中，記憶體控制器104(或記憶體管理電路202)會判斷儲存有效資料的實體程式化單元的數目是否小於第一門檻值。

倘若儲存有效資料的實體程式化單元的數目小於第一門檻值時，則在步驟S1717中，記憶體控制器104(或記憶體管理電路202)會識別可複寫式非揮發性記憶體模組106的儲存狀態符合預設狀態。

倘若儲存有效資料的實體程式化單元的數目非小於第一門檻值時，則在步驟S1719中記憶體控制器104(或記 憶體管理電路202)會識別可複寫式非揮發性記憶體模組的儲存狀態不符合預設狀態。

綜上所述，本範例實施例的資料儲存方法及使用此方法的記憶體控制器與記憶體儲存裝置能夠有效地依據記憶體模組的儲存狀態使用不同的寫入模式來儲存資料，由此提升資料寫入速度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

1000‧‧‧主機系統

1100‧‧‧電腦

1102‧‧‧微處理器

1104‧‧‧隨機存取記憶體

1106‧‧‧輸入/輸出裝置

1108‧‧‧系統匯流排

1110‧‧‧資料傳輸介面

1202‧‧‧滑鼠

1204‧‧‧鍵盤

1206‧‧‧顯示器

1252‧‧‧印表機

1256‧‧‧隨身碟

1214‧‧‧記憶卡

1216‧‧‧固態硬碟

1310‧‧‧數位相機

1312‧‧‧SD卡

1314‧‧‧MMC卡

1316‧‧‧記憶棒

1318‧‧‧CF卡

1320‧‧‧嵌入式儲存裝置

100‧‧‧記憶體儲存裝置

102‧‧‧連接器

104‧‧‧記憶體控制器

106‧‧‧可複寫式非揮發性記憶體模組

304(0)~304(R)‧‧‧實體抹除單元

202‧‧‧記憶體管理電路

206‧‧‧記憶體介面

252‧‧‧緩衝記憶體

254‧‧‧電源管理電路

256‧‧‧錯誤檢查與校正電路

402‧‧‧儲存區

412‧‧‧資料區

414‧‧‧閒置區

404‧‧‧系統區

406‧‧‧取代區

LSA(0)~LSA(L)‧‧‧扇區

LBA(0)~LBA(H)‧‧‧邏輯位址

PBA(0-1)~PBA(N-K)‧‧‧實體程式化單元

800‧‧‧邏輯位址-實體位址映射表

802‧‧‧邏輯位址欄位

804‧‧‧實體位址欄位

S1601、S1603、S1605、S1607、S1609、S1611‧‧‧資料儲存方法的步驟

S1701、S1703、S1705、S1707、S1709、S1711、S1713、S1715、S1717、S1719‧‧‧資料儲存方法的步驟

圖1是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。

圖2是根據一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。

圖3是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。

圖4是繪示圖1所示的記憶體儲存裝置的概要方塊圖。

圖5是根據一範例實施例所繪示之記憶體控制器的概要方塊圖。

圖6與圖7是根據一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的範例示意圖。

圖8是根據本發明範例實施例繪示邏輯位址轉實體程 式化單元映射表的範例。

圖9~圖11是根據本發明範例實施例所繪示當在可複寫式非揮發性記憶體模組106的儲存狀態為預設狀態下進行寫入運作而更新邏輯位址-實體位址映射表的一範例。

圖12是根據本發明範例實施例繪示邏輯位址轉實體程式化單元映射表的另一範例。

圖13~圖15是根據本發明範例實施例所繪示當在可複寫式非揮發性記憶體模組106的儲存狀態非為預設狀態下進行寫入運作而更新邏輯位址-實體位址映射表的一範例。

圖16是根據本發明一範例實施例繪示資料儲存方法的流程圖。

圖17是根據本發明另一範例實施例繪示資料儲存方法的流程圖。

S1601、S1603、S1605、S1607、S1609、S1611‧‧‧資料儲存方法的步驟

Claims (17)

1. 一種資料儲存方法，用於在一可複寫式非揮發性記憶體模組中儲存資料，其中該可複寫式非揮發性記憶體模組具有複數個實體抹除單元，每一所述複數個實體抹除單元具有複數個實體程式化單元，所述複數個實體程式化單元包括複數個下實體程式化單元與複數個上實體程式化單元並且將資料寫入至所述複數個下實體程式化單元的速度大於將資料寫入至所述複數個上實體程式化單元的速度，該資料儲存方法包括：配置複數個邏輯位址；從一主機系統中接收一頁資料，其中該主機系統指示將該頁資料儲存至所述複數個邏輯位址之中的一第一邏輯位址；從所述複數個實體抹除單元中選擇一第一實體抹除單元，其中該第一實體抹除單元屬於一閒置實體抹除單元；依據所述複數個實體抹除單元之中屬於該閒置實體抹除單元的實體抹除單元的數目來判斷該可複寫式非揮發性記憶體模組的儲存狀態是否符合一預設狀態；倘若該可複寫式非揮發性記憶體模組的儲存狀態符合該預設狀態時，使用一第一寫入模式來將該頁資料寫入至該第一實體抹除單元的實體程式化單元之中的一第一實體程式化單元中，將該第一邏輯位址映射至該第一實體程式化單元，其中在該第一寫入模式中該第一實體抹除單元的下實體程式化單元會被使用來寫入資料且該第一實體抹 除單元的上實體程式化單元不會被用來寫入資料；以及倘若該可複寫式非揮發性記憶體模組的儲存狀態不符合該預設狀態時，使用一第二寫入模式來將該頁資料寫入至該第一實體抹除單元的實體程式化單元之中的一第二實體程式化單元中，將該第一邏輯位址映射至該第二實體程式化單元，其中在該第二寫入模式中該第一實體抹除單元的下實體程式化單元與上實體程式化單元會被用來寫入資料。
2. 如申請專利範圍第1項所述之資料儲存方法，其中該閒置實體抹除單元包括無儲存資料的實體抹除單元或儲存無效資料的實體抹除單元。
3. 如申請專利範圍第1項所述之資料儲存方法，其中依據所述複數個實體抹除單元之中屬於該閒置實體抹除單元的實體抹除單元的數目來判斷該可複寫式非揮發性記憶體模組的儲存狀態是否符合該預設狀態的步驟包括：判斷屬於該閒置實體抹除單元的實體抹除單元的數目是否小於一第二門檻值，其中倘若屬於該閒置實體抹除單元的實體抹除單元的數目非小於該第二門檻值時，則該可複寫式非揮發性記憶體模組的儲存狀態會被識別符合該預設狀態，其中倘若屬於該閒置實體抹除單元的實體抹除單元的數目小於該第二門檻值時，則該可複寫式非揮發性記憶體模組的儲存狀態會被識別不符合該預設狀態。
4. 如申請專利範圍第1項所述之資料儲存方法，其中 依據所述複數個實體抹除單元之中屬於該閒置實體抹除單元的實體抹除單元的數目來判斷該可複寫式非揮發性記憶體模組的儲存狀態是否符合該預設狀態的步驟包括：判斷所述複數個實體抹除單元的平均抹除次數是否大於一第三門檻值；倘若所述複數個實體抹除單元的平均抹除次數非大於該第三門檻值時，則判斷屬於該閒置實體抹除單元的實體抹除單元的數目是否小於一第二門檻值，其中倘若屬於該閒置實體抹除單元的實體抹除單元的數目非小於該第二門檻值時，則該可複寫式非揮發性記憶體模組的儲存狀態會被識別符合該預設狀態並且倘若屬於該閒置實體抹除單元的實體抹除單元的數目小於該第二門檻值時，則該可複寫式非揮發性記憶體模組的儲存狀態會被識別不符合該預設狀態；以及倘若所述複數個實體抹除單元的平均抹除次數大於該第三門檻值時，則判斷所述複數個實體程式化單元之中儲存有效資料的實體程式化單元的數目是否小於一第一門檻值，其中倘若所述複數個實體程式化單元之中儲存有效資料的實體程式化單元的數目小於該第一門檻值時，則該可複寫式非揮發性記憶體模組的儲存狀態會被識別符合該預設狀態，並且倘若所述複數個實體程式化單元之中儲存有效資料的實體程式化單元的數目非小於該第一門檻值時，則該可複寫式非揮發性記憶體模組的儲存狀態會被識別不符合該預設狀態。
5. 如申請專利範圍第1項所述之資料儲存方法，其中每一所述複數個實體抹除單元的實體程式化單元更包括複數個中實體程式化單元，並且寫入資料至所述複數個下實體程式化單元的速度大於寫入資料至所述複數個中實體程式化單元的速度並且將資料寫入至所述複數個中實體程式化單元的速度大於將資料寫入至所述複數個上實體程式化單元的速度，其中在該第二寫入模式中該第一實體抹除單元的下實體程式化單元、中實體程式化單元與上實體程式化單元會被用來寫入資料。
6. 一種記憶體控制器，用於控制一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組具有複數個實體抹除單元，每一實體抹除單元具有複數個實體程式化單元，所述複數個實體程式化單元包括複數個下實體程式化單元與複數個上實體程式化單元並且將資料寫入至所述複數個下實體程式化單元的速度大於將資料寫入至所述複數個上實體程式化單元的速度，該記憶體控制器包括：一主機介面，用以耦接至一主機系統；一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；以及一記憶體管理電路，耦接至該主機介面與該記憶體介面，其中該記憶體管理電路更用以配置複數個邏輯位址，以及從該主機系統中接收一頁資料，其中該主機系統指示將該頁資料儲存至所述複數個邏輯位址之中的一第一 邏輯位址，其中該記憶體管理電路更用以從所述複數個實體抹除單元中選擇一第一實體抹除單元，其中該第一實體抹除單元屬於一閒置實體抹除單元，其中該記憶體管理電路更用以依據所述複數個實體抹除單元之中屬於該閒置實體抹除單元的實體抹除單元的數目來判斷該可複寫式非揮發性記憶體模組的儲存狀態是否符合一預設狀態，其中倘若該可複寫式非揮發性記憶體模組的儲存狀態符合該預設狀態時，該記憶體管理電路更用以使用一第一寫入模式來將該頁資料寫入至該第一實體抹除單元的實體程式化單元之中的一第一實體程式化單元中，將該第一邏輯位址映射至該第一實體程式化單元，其中在該第一寫入模式中該第一實體抹除單元的下實體程式化單元會被使用來寫入資料且該第一實體抹除單元的上實體程式化單元不會被用來寫入資料，其中倘若該可複寫式非揮發性記憶體模組的儲存狀態不符合該預設狀態時，該記憶體管理電路更用以使用一第二寫入模式來將該頁資料寫入至該第一實體抹除單元的實體程式化單元之中的一第二實體程式化單元中，將該第一邏輯位址映射至該第二實體程式化單元，其中在該第二寫入模式中該第一實體抹除單元的下實體程式化單元與上實體程式化單元會被用來寫入資料。
7. 如申請專利範圍第6項所述之記憶體控制器，其中 該閒置實體抹除單元包括無儲存資料的實體抹除單元或儲存無效資料的實體抹除單元。
8. 如申請專利範圍第6項所述之記憶體控制器，其中該記憶體管理電路判斷屬於該閒置實體抹除單元的實體抹除單元的數目是否小於一第二門檻值，其中倘若屬於該閒置實體抹除單元的實體抹除單元的數目非小於該第二門檻值時，則該記憶體管理電路識別該可複寫式非揮發性記憶體模組的儲存狀態符合該預設狀態，其中倘若屬於該閒置實體抹除單元的實體抹除單元的數目小於該第二門檻值時，則該記憶體管理電路識別該可複寫式非揮發性記憶體模組的儲存狀態不符合該預設狀態。
9. 如申請專利範圍第6項所述之記憶體控制器，其中該記憶體管理電路判斷所述複數個實體抹除單元的平均抹除次數是否大於一第三門檻值，其中倘若所述複數個實體抹除單元的平均抹除次數非大於該第三門檻值時，則該記憶體管理電路會判斷屬於該閒置實體抹除單元的實體抹除單元的數目是否小於一第二門檻值，其中倘若屬於該閒置實體抹除單元的實體抹除單元的數目非小於該第二門檻值時，則該記憶體管理電路識別該可複寫式非揮發性記憶體模組的儲存狀態符合該預設狀態並且倘若屬於該閒置實體抹除單元的實體抹除單元的數目小於該第二門檻值時，則該記憶體管理電路識別該 可複寫式非揮發性記憶體模組的儲存狀態不符合該預設狀態，其中倘若所述複數個實體抹除單元的平均抹除次數大於該第三門檻值時，則該記憶體管理電路判斷所述複數個實體程式化單元之中儲存有效資料的實體程式化單元的數目是否小於一第一門檻值，其中倘若所述複數個實體程式化單元之中儲存有效資料的實體程式化單元的數目小於該第一門檻值時，則該記憶體管理電路識別該可複寫式非揮發性記憶體模組的儲存狀態符合該預設狀態，並且倘若所述複數個實體程式化單元之中儲存有效資料的實體程式化單元的數目非小於該第一門檻值時，則該記憶體管理電路識別該可複寫式非揮發性記憶體模組的儲存狀態不符合該預設狀態。
10. 如申請專利範圍第6項所述之記憶體控制器，其中每一所述複數個實體抹除單元的實體程式化單元更包括複數個中實體程式化單元，並且寫入資料至所述複數個下實體程式化單元的速度大於寫入資料至所述複數個中實體程式化單元的速度並且將資料寫入至所述複數個中實體程式化單元的速度大於將資料寫入至所述複數個上實體程式化單元的速度，其中在該第二寫入模式中該第一實體抹除單元的下實體程式化單元、中實體程式化單元與上實體程式化單元會被用來寫入資料。
11. 一種記憶體儲存裝置，包括： 一連接器，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組，具有複數個實體抹除單元，每一實體抹除單元具有複數個實體程式化單元，所述複數個實體程式化單元包括複數個下實體程式化單元與複數個上實體程式化單元並且將資料寫入至所述複數個下實體程式化單元的速度大於將資料寫入至所述複數個上實體程式化單元的速度；以及一記憶體控制器，耦接至該連接器與該可複寫式非揮發性記憶體模組，其中該記憶體控制器更用以配置複數個邏輯位址，以及從該主機系統中接收一頁資料，其中該主機系統指示將該頁資料儲存至所述複數個邏輯位址之中的一第一邏輯位址，其中該記憶體控制器更用以從所述複數個實體抹除單元中選擇一第一實體抹除單元，其中該第一實體抹除單元屬於一閒置實體抹除單元，其中該記憶體控制器更用以依據所述複數個實體抹除單元之中屬於該閒置實體抹除單元的實體抹除單元的數目來判斷該可複寫式非揮發性記憶體模組的儲存狀態是否符合一預設狀態，其中倘若該可複寫式非揮發性記憶體模組的儲存狀態符合該預設狀態時，該記憶體控制器更用以使用一第一寫入模式來將該頁資料寫入至該第一實體抹除單元的實體程式化單元之中的一第一實體程式化單元中，將該第一邏 輯位址映射至該第一實體程式化單元，其中在該第一寫入模式中該第一實體抹除單元的下實體程式化單元會被使用來寫入資料且該第一實體抹除單元的上實體程式化單元不會被用來寫入資料，其中倘若該可複寫式非揮發性記憶體模組的儲存狀態不符合該預設狀態時，該記憶體控制器更用以使用一第二寫入模式來將該頁資料寫入至該第一實體抹除單元的實體程式化單元之中的一第二實體程式化單元中，將該第一邏輯位址映射至該第二實體程式化單元，其中在該第二寫入模式中該第一實體抹除單元的下實體程式化單元與上實體程式化單元會被用來寫入資料。
12. 如申請專利範圍第11項所述之記憶體儲存裝置，其中該閒置實體抹除單元包括無儲存資料的實體抹除單元或儲存無效資料的實體抹除單元。
13. 如申請專利範圍第11項所述之記憶體儲存裝置，其中該記憶體控制器判斷屬於該閒置實體抹除單元的實體抹除單元的數目是否小於一第二門檻值，其中倘若屬於該閒置實體抹除單元的實體抹除單元的數目非小於該第二門檻值時，則該記憶體控制器識別該可複寫式非揮發性記憶體模組的儲存狀態符合該預設狀態，其中倘若屬於該閒置實體抹除單元的實體抹除單元的數目小於該第二門檻值時，則該記憶體控制器識別該可複寫式非揮發性記憶體模組的儲存狀態不符合該預設狀 態。
14. 如申請專利範圍第11項所述之記憶體儲存裝置，其中該記憶體控制器判斷所述複數個實體抹除單元的平均抹除次數是否大於一第三門檻值，其中倘若所述複數個實體抹除單元的平均抹除次數非大於該第三門檻值時，則該記憶體控制器會判斷屬於該閒置實體抹除單元的實體抹除單元的數目是否小於一第二門檻值，其中倘若屬於該閒置實體抹除單元的實體抹除單元的數目非小於該第二門檻值時，則該記憶體控制器識別該可複寫式非揮發性記憶體模組的儲存狀態符合該預設狀態並且倘若屬於該閒置實體抹除單元的實體抹除單元的數目小於該第二門檻值時，則該記憶體控制器識別該可複寫式非揮發性記憶體模組的儲存狀態不符合該預設狀態，其中倘若所述複數個實體抹除單元的平均抹除次數大於該第三門檻值時，則該記憶體控制器判斷所述複數個實體程式化單元之中儲存有效資料的實體程式化單元的數目是否小於一第一門檻值，其中倘若所述複數個實體程式化單元之中儲存有效資料的實體程式化單元的數目小於該第一門檻值時，則該記憶體控制器識別該可複寫式非揮發性記憶體模組的儲存狀態符合該預設狀態，並且倘若所述複數個實體程式化單元之中儲存有效資料的實體程式化單元的數目非小於該第一門檻值時，則該記憶體控制器識別該可複寫式非揮發性記憶體模組的儲存狀態不符合該預設狀態。
15. 如申請專利範圍第11項所述之記憶體儲存裝置，其中每一所述複數個實體抹除單元的實體程式化單元更包括複數個中實體程式化單元，並且寫入資料至所述複數個下實體程式化單元的速度大於寫入資料至所述複數個中實體程式化單元的速度並且將資料寫入至所述複數個中實體程式化單元的速度大於將資料寫入至所述複數個上實體程式化單元的速度，其中在該第二寫入模式中該第一實體抹除單元的下實體程式化單元、中實體程式化單元與上實體程式化單元會被用來寫入資料。
16. 一種記憶體儲存裝置，包括：一連接器，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組，具有複數個實體抹除單元，每一所述複數個實體抹除單元具有複數個實體程式化單元；以及一記憶體控制器，耦接至該連接器與該可複寫式非揮發性記憶體模組，其中該記憶體控制器用以配置複數個邏輯位址，且從該主機系統中接收一頁資料，其中該主機系統指示將該頁資料儲存至所述複數個邏輯位址之中的一第一邏輯位址，其中該記憶體控制器更用以從所述複數個實體抹除單元中選擇一第一實體抹除單元，其中該第一實體抹除單元屬於一閒置實體抹除單元，其中該記憶體控制器更用以依據所述複數個實體抹 除單元之中屬於該閒置實體抹除單元的實體抹除單元的數目來判斷該可複寫式非揮發性記憶體模組的儲存狀態是否符合一預設狀態，其中倘若該可複寫式非揮發性記憶體模組的儲存狀態符合該預設狀態時，該記憶體控制器更用以使用一第一寫入模式來將該頁資料寫入至該第一實體抹除單元的實體程式化單元之中的一第一實體程式化單元中，將該第一邏輯位址映射至該第一實體程式化單元，其中在該第一寫入模式中該第一實體抹除單元中之各記憶胞用以儲存一第一數量之有效位元，其中倘若該可複寫式非揮發性記憶體模組的儲存狀態不符合該預設狀態時，該記憶體控制器更用以使用一第二寫入模式來將該頁資料寫入至該第一實體抹除單元的實體程式化單元之中的一第二實體程式化單元中，將該第一邏輯位址映射至該第二實體程式化單元，其中在該第二寫入模式中該第一實體抹除單元中之各該記憶胞用以儲存一第二數量之有效位元，其中該第一數量小於該第二數量。
17. 如申請專利範圍第16項所述之資料儲存方法，其中該第二數量至少為2。