[go: up one dir, main page]

TWI463811B - 能夠消除雜訊的訊號處理電路 - Google Patents

能夠消除雜訊的訊號處理電路 Download PDF

Info

Publication number
TWI463811B
TWI463811B TW102112537A TW102112537A TWI463811B TW I463811 B TWI463811 B TW I463811B TW 102112537 A TW102112537 A TW 102112537A TW 102112537 A TW102112537 A TW 102112537A TW I463811 B TWI463811 B TW I463811B
Authority
TW
Taiwan
Prior art keywords
signal
output
output node
processing circuit
voltage
Prior art date
Application number
TW102112537A
Other languages
English (en)
Other versions
TW201342816A (en
Inventor
Yuan Hung Chung
Yi Shing Shih
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW201342816A publication Critical patent/TW201342816A/zh
Application granted granted Critical
Publication of TWI463811B publication Critical patent/TWI463811B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1466—Passive mixer arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Superheterodyne Receivers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Networks Using Active Elements (AREA)

Description

能夠消除雜訊的訊號處理電路
本發明所揭露之實施例係有關於雜訊消除，尤指一種能夠消除電路衍生雜訊的訊號處理電路。
關於習知的低雜訊放大器(low-noise amplifier,LNA)，會使用一電感退化(inductor degeneration)設計來提供雜訊匹配和阻抗的實數部分，但是，這樣一個基於電感退化的低雜訊放大器設計需要消耗很大的晶片面積，因此，有人提出其他的雜訊消除技術來提供寬頻匹配且具有低雜訊指數(noise figure)。然而，對於這些習知的雜訊消除技術來說，線性度、雜訊指數、晶片面積和電流消耗彼此之間始終是一個折衷的關係(trade-off)，此外，傳統的雜訊消除技術無法針對不同的應用來任意改變電流，尤其是低功耗的應用。此外，由於半導體工藝的推進，電晶體的閃爍雜訊(flicker noise)將愈發嚴重，而習知的雜訊消除技術是以電晶體的電流消耗及/或電晶體的尺寸為代價來處理閃爍雜訊的問題。
因此，需要一種改進的雜訊消除設計，能夠具有電流的可調特性，且不需要以電流消耗和雜訊抑制性能為互相折衷的關係來消除閃爍雜訊。
根據本發明之示範性實施例，提出一種能夠消除電路衍生雜訊的訊號處理電路以解決上述問題。
根據本發明的第一實施例，揭露一種能夠消除雜訊的訊號處理電路，包含有一阻抗匹配單元以及一轉導級。該阻抗匹配單元係設置在一第一 路徑中且用來提供輸入阻抗匹配，其中該阻抗匹配單元是一個雙向元件，且該第一路徑係耦接於一訊號輸入埠和一訊號輸出埠之間。該轉導級係設置在一第二路徑中且用來將電路衍生雜訊引導至該訊號輸出埠，以於該訊號輸出埠之處將雜訊消除，其中該第二路徑係耦接於該訊號輸入埠以及該訊號輸出埠之間。
根據本發明的第二實施例，揭露一種能夠消除雜訊的訊號處理電路，包含有一第一電壓至電流轉換單元、一第二電壓至電流轉換單元以及一電流模式雜訊消除單元。該第一電壓至電流轉換單元係用來將一電壓輸入轉換為一第一電流輸出。該第二電壓至電流轉換單元係用來將該電壓輸入轉換成一第二電流輸出。該電流模式雜訊消除單元係用來將產生自該第一電流輸出和該第二電流輸出之複數個電流訊號結合起來，以消除電路衍生雜訊。其中該第一電壓至電流轉換單元和該第二電壓至電流轉換單元的其中之一係為一雙向元件。
本發明提出了一種電路架構，其中採用轉導級或電流模式雜訊消除單元以消除電路衍生雜訊。
16‧‧‧濾波器
21‧‧‧基於變壓器的設備
22、24‧‧‧差動轉阻放大器
100‧‧‧無線接收器
20、101‧‧‧天線
102‧‧‧電流源
104‧‧‧前端
106‧‧‧第一電壓至電流轉換單元
107‧‧‧電流控制電流源
108‧‧‧第二電壓至電流轉換單元
109、612、812、1212、1312‧‧‧轉導單元
110‧‧‧電流模式的雜訊消除單元
200、500、600、800、900、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、2100、2200、2300、 2400、2500‧‧‧ 訊號處理電路
201、901‧‧‧訊號輸入埠
203、903‧‧‧訊號輸出埠
204、904‧‧‧阻抗匹配單元
206、506、606、806、906、1106、1206、1306‧‧‧轉導級
207、907‧‧‧第一被動混頻器
208、908‧‧‧第二被動混頻器
211、911‧‧‧第一路徑
212、912‧‧‧第二路徑
614、1214‧‧‧訊號調整器
1602‧‧‧電壓至電流轉換單元
2407‧‧‧第三被動混頻器
2408‧‧‧第四被動混頻器
2502‧‧‧第一濾波區塊
2504‧‧‧第二濾波區塊
第1圖為本發明雜訊消除概念的示意圖。
第2圖為依據本發明單端拓撲訊號處理電路的第一實施例的示意圖。
第3圖為依據本發明第2圖所示第一被動混頻器和第二被動混頻器的示範性實施例的電路圖。
第4圖為第2圖所示的電路的電性分析的示意圖。
第5圖為依據本發明單端拓撲訊號處理電路的第二實施例的示意圖。
第6圖為依據本發明單端拓撲訊號處理電路的第三實施例的示意圖。
第7圖為第6圖所示的電路的電性分析的示意圖。
第8圖為依據本發明單端拓撲訊號處理電路的第四實施例的示意圖。
第9圖為依據本發明差動拓撲訊號處理電路的第一實施例的示意圖。
第10圖為依據本發明第9圖所示第一被動混頻器和第二被動混頻器的示範性實施例的電路圖。
第11圖為依據本發明差動拓撲訊號處理電路的第二實施例的示意圖。
第12圖為依據本發明差動拓撲訊號處理電路的第三實施例的示意圖。
第13圖為依據本發明差動拓撲訊號處理電路的第四實施例的示意圖。
第14圖為依據本發明差動拓撲訊號處理電路的第五實施例的示意圖。
第15圖為依據本發明差動拓撲訊號處理電路的第六實施例的示意圖。
第16圖為依據本發明單端拓撲訊號處理電路的第五實施例的示意圖。
第17圖為依據本發明單端拓撲訊號處理電路的第六實施例的示意圖。
第18圖為依據本發明差動拓撲訊號處理電路的第七實施例的示意圖。
第19圖為依據本發明差動拓撲訊號處理電路的第八實施例的示意圖。
第20圖為依據本發明單端拓撲訊號處理電路的第七實施例的示意圖。
第21圖為依據本發明單端拓撲訊號處理電路的第八實施例的示意圖。
第22圖為依據本發明差動拓撲訊號處理電路的第九實施例的示意圖。
第23圖為依據本發明差動拓撲訊號處理電路的第十實施例的示意圖。
第24圖為依據本發明以正交接收器實作的訊號處理電路的實施例的示意圖。
第25圖為依據本發明第2圖所示的訊號處理電路的另一設計的實施例的示意圖。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」一詞在此係包含任何直接及間接的 電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
請參照第1圖，第1圖為本發明雜訊消除概念的示意圖。所提出之雜訊消除概念可應用在一無線接收器的一前端(frontend)，然而，這僅用於說明的目的，並且不意味著是本發明的限制，在實作上，使用所提出之雜訊消除概念的任何電路皆屬於本發明的範圍。以一電流源102和一電阻RS 來作為一無線接收器100的一天線101的模型。無線接收器100的前端104包含有一第一電壓至電流轉換單元106、一第二電壓至電流轉換單元108以及一電流模式雜訊消除單元(current-mode noise cancellation unit)110。第一電壓至電流轉換單元106被耦接到一訊號輸入埠NIN ，且用來處理因天線101接收無線通訊訊號所產生的一電壓輸入VRIN ，如第1圖所示，第一電壓至電流轉換單元106包含有一阻抗匹配電阻RIN ，因此，電壓輸入VRIN 被轉換成一第一電流輸出IRIN ，其中IRIN =VRIN /RIN 。第一電流輸出IRIN 可以由一非必要的(optional)第一比例因子(scaling factor)α來調整比例，其中當α=1(即不調整比例的情況)時，一輸出電流I1 等於IRIN ，而當α<1(即有調整比例的情況)時，輸出電流I1 小於IRIN 。簡單地說，一電流控制電流源(current-controlled current source)107會因為阻抗匹配電阻RIN 而存在。
第二電壓至電流轉換單元108亦被耦接至訊號輸入埠NIN ，且用來處理電壓輸入VRIN 。如第1圖所示，第二電壓至電流轉換單元108包含有一轉導單元109，因此，輸入電壓VRIN 被轉換成一第二電流輸出gm VRIN ，其中gm 是轉導單元109的轉導值(transconductance value)。一非必要的第二比例因子β可調整第二電流輸出gm VRIN 的比例，其中當β=1(即不調整比例的情況)時，一輸出電流I2 等於gm VRIN ，而當β<1(即有調整比例的情況)時，輸出電流I2 小於gm VRIN 。簡單地說，轉導單元109係作為一電壓控制電流源(voltage-controlled current source)。
電流模式雜訊消除單元110係簡單地利用第一電壓至電流轉換單元106和第二電壓至電流轉換單元108的一互連節點(interconnection node)Nc 來實現。具體而言，電流模式雜訊消除單元110係用來將來自第一電流輸出IRIN 以及第二電流輸出gm VRIN 的複數個電流訊號I1 和I2 結合，以消除電路所衍生的雜訊。這樣一來，前端104的一訊號輸出埠NOUT 會產生一雜訊消除後輸出電流IOUT 到下一訊號處理級(例如，一轉阻放大器(transimpedance amplifier))。
接收器輸入端(即，訊號輸入埠NIN )的阻抗匹配電阻RIN 上的雜訊電流可以藉由測量流經阻抗匹配電阻RIN 的電流和訊號輸入埠NIN 的電壓VRIN 來消除。此外，若是RIN 等於RS ，則可以輕易地達到輸入匹配。
應當注意的是，阻抗匹配電阻RIN 是一雙向元件(bilateral element)，能夠以相反的方向來傳遞訊號，因此，欲消除的電路衍生雜訊(例如，熱雜訊(thermal noise)/閃爍雜訊)可以從一內部電路元件(例如，阻抗匹配電阻RIN )傳送至轉導單元109，然後在互連節點Nc /訊號輸出埠NOUT 消除掉。更具體地說，具相反相位之欲消除的電路衍生雜訊分量會在互連節點Nc /訊號輸出埠NOUT 彼此結合起來，而具相同相位之欲保留的訊號分量也會在互連節點Nc /訊號輸出埠NOUT 彼此結合起來。根據所提出的雜訊消除概念，係在電流模式中進行雜訊消除的程序，如此有助於節省晶片的面積和功耗，此外，雜訊消除發生在電流模式中，亦可以保持線性度。
在以下的說明中，提出了若干基於第1圖所示之雜訊消除概念的電路實現，以助於本發明技術特徵的理解。
第2圖為依據本發明單端拓撲訊號處理電路的第一實施例的示意圖。訊號處理電路200是一無線接收器的一前端的一部分。具體而言，接收器前端可包含有訊號處理電路200和一差動轉阻放大器22，因此，一訊號輸入埠201被耦接到位於前方之一天線20，且一訊號輸出埠203被耦接到位於後方之具有回授電阻RF 和回授電容CF 的差動轉阻放大器22。在本實施例中， 訊號處理電路200包含有一阻抗匹配單元204、一轉導級(transconductance stage)206、一第一被動混頻器(passive mixer)207以及一第二被動混頻器208，其中阻抗匹配單元204和第一被動混頻器207都設置在一第一路徑(例如，一主要路徑)211，而轉導級206和第二被動混頻器208都被設置在第二路徑(例如，一輔助路徑)212。從第2圖中可以看出，第一路徑211係耦接於訊號輸入埠201和訊號輸出埠203之間，而第二路徑212亦耦接於訊號輸入埠201和訊號輸出埠203之間，換言之，第一路徑211和第二路徑212為並聯連接。
在本實施例中，訊號輸入埠201接收一單端訊號S_SE，且阻抗匹配單元204和轉導級206分別對單端訊號S_SE進行處理。具體而言，阻抗匹配單元204係用來提供輸入阻抗匹配，阻抗匹配單元204是一個雙向元件，例如電阻值為RX 的一電阻。第一路徑211會影響輸入匹配，因此，從訊號輸入埠201所看入的輸入阻抗係RS (例如，天線20具有等於RS 阻抗值)，而當RIN +RX =RS 時，則會滿足輸入阻抗匹配的判斷標準，其中RIN 表示從第一被動混頻器207所看入的電阻值。另外，轉導級206能夠將電路所衍生的雜訊從第一路徑211引導至訊號輸出埠203，以於訊號輸出埠203之處將雜訊消除，進一步的細節將敘述如下。
第一被動混頻器207係用來混合阻抗匹配單元204的一輸出S1與一本地振盪器輸出，其中該本地振盪器輸出包含有彼此具有180度相位差的一第一本地振盪器訊號LO+和一第二本地振盪器訊號LO-。第二被動混頻器208係用來混合轉導級206的一輸出S2與該本地振盪器輸出。請參照第3圖，第3圖為依據本發明第2圖所示第一被動混頻器207和第二被動混頻器208的一示範性實施例的電路圖。如第3圖所示，被動混頻器207/208包含有複數個電阻器R1 、R2 、複數個電容器C1 、C2 以及複數個電晶體M1 、M2 ，此外，VBLO 提供電晶體M1 、M2 一偏壓。如此一來，第一被動混頻器207的一第一輸出節點N11和一第二輸出節點N12會根據從一輸入節點N13接收的訊 號S1來產生一第一差動混頻器輸出S1'的一正訊號IFP _1和一負訊號IFN _1，同樣地，第二被動混頻器208的一第一輸出節點N21和一第二輸出節點N22會根據從一輸入節點N23接收的訊號S2來產生一第二差動混頻器輸出S2'的一正訊號IFP _2和一負訊號IFN _2。在本發明的較佳示範性實施例中，一額外的電容(圖中未顯示)可耦接於第一輸出節點N11/N21和第二輸出節點N12/N22之間。當該額外的電容的電容值增加時，有效的品質因數(quality factor,Q)也會增加，意味著更好的輸出雜訊阻絕。
第一被動混頻器207和第二被動混頻器208的輸出電流會在訊號輸出埠203相結合，且接下來的轉阻放大器22會將從訊號輸出埠203所接收的一電流輸出轉換成一相對應的電壓輸出V_OUT 。應注意的是，第一被動混頻器207也是一雙向元件，假設轉導級206的輸出電阻值ro 是無限大的，則內部電路元件(例如，阻抗匹配單元204、第一被動混頻器207以及差動轉阻放大器22)所產生的電路衍生雜訊可以通過第二路徑212發送到訊號輸出埠203，然後和訊號輸出埠203的電路衍生雜訊結合以消除雜訊。
請參照第4圖，第4圖為第2圖所示的電路的一電性分析的示意圖。從第一路徑211引起的雜訊電壓VN 會出現在訊號輸入埠並在第二路徑212造成一雜訊電流，其中雜訊電壓VN 係由阻抗匹配單元204、第一被動混頻器207和差動轉阻放大器22的電路衍生雜訊所組成。為消除雜訊，第一路徑211和第二路徑212中的雜訊電流應該相等。
G m ．(R X +R IN )=1 (2)
當輸入阻抗匹配的條件已滿足時，則RS 會等於RIN +RX ，因此，上述方程式(2)可表示如下。
G m ．R S =1 (3)
因此，當方程式(3)所代表的條件被滿足時，便可達到於訊號輸 出埠進行雜訊消除的目的。
正如以上所提及的，電路衍生雜訊最初存在於訊號輸出埠203，且和第二路徑212導引的電路衍生雜訊應該是反相的關係。至於第2圖所示的例子中，轉導級206具有一負轉導值-gm ，使得從該訊號輸入埠201看進去的輸入阻抗RS 和轉導級206所提供的轉導值Gm (即Gm =|-gm |=gm )的乘積會等於1。然而，由於轉導級206具有一負轉導值而非一正轉導值，第一被動混頻器207的第一輸出節點N11應該耦接至第二被動混頻器208的第二輸出節點N22，且第一被動混頻器207的第二輸出節點N12應該耦接至第二被動混頻器208的第一輸出節點N21。
於一設計變化中，位在第二路徑之轉導級可以被設定為具有一正轉導值。請參照第5圖，第5圖為依據本發明單端拓撲訊號處理電路的第二實施例的示意圖。訊號處理電路200和訊號處理電路500之間的主要差別是，轉導級506具有一正轉導值gm ，其中從訊號輸入埠201看進去的輸入阻抗RS 和轉導級506所提供的轉導值Gm (即Gm =gm )的乘積仍然等於1，然而，轉導級506具有一正轉導值而非一負轉導值，故第一被動混頻器207的第一輸出節點N11應該耦接至第二被動混頻器208的第一輸出節點N21，而第一被動混頻器207的第二輸出節點N12應該耦接至第二被動混頻器208的第二輸出節點N22，以同樣達到於訊號輸出埠203之處進行雜訊消除的目的。
如上文所述，無論轉導級是設定為一正轉導值或一負轉導值，應滿足由方程式(3)所定義的雜訊消除條件，因此，轉導級的轉導值會受到輸入阻抗RS 的限制，換句話說，第2圖/第5圖所示的電路的雜訊指數(noise figure,NF)係由第二路徑212所支配，而第二路徑212又受輸入匹配限制。為了改善雜訊指數，需要減小轉導級206/506本身具關鍵地位的雜訊指數。第6圖為依據本發明單端拓撲訊號處理電路的第三實施例的示意圖。訊號處理電路200和訊號處理電路600之間的主要差別是，轉導級606包含有串聯連接的一轉導單元612和一訊號調整器(signal scaler)614。應注意的是，轉導 單元612具有負轉導值-gm '，而訊號調整器614對轉導單元612的輸出施加一無雜訊的(noiseless)比例因子β，其中β<1。應注意的是，|-gm '|×β=Gm 。因此，轉導級606之整體轉導大小和轉導級206相等，然而，gm '大於gm 。
請參照第7圖，第7圖為第6圖所示之電路的電性分析的示意圖。從第一路徑211引起的雜訊電壓VN 會出現在訊號輸入埠並在第二路徑212造成一雜訊電流，其中雜訊電壓VN 係由內部電路元件(例如阻抗匹配單元204、第一被動混頻器207和差動轉阻放大器22)的電路衍生雜訊所組成。為消除雜訊，第一路徑211和第二路徑212中的雜訊電流應該相等。
當輸入阻抗匹配的條件已滿足時，則RS 會等於RIN +RX ，因此，上述方程式(5)可表示如下。
因此，當方程式(6)所代表的條件被滿足時，便可達到於訊號輸出埠之處進行雜訊消除的目的。
舉例來說，可以使用電容CS _1和電容CS _2來實作訊號調整器614，其中電容CS _1和電容CS _2的電容比(capacitance ratio)定義了比例因子β。和gm 相比，gm ’的值會因為比例因子β而增加，如方程式(6)中所示。如此一來，可在有效地降低轉導級所具有之關鍵雜訊指數之下滿足雜訊消除條件，從而相對應地提高雜訊指數。
請參照第8圖，第8圖為依據本發明單端拓撲訊號處理電路的第四實施例的示意圖。訊號處理電路500和訊號處理電路800之間的主要差別是，在轉導級806中的轉導單元812具有一正轉導值gm ’，然而，從訊號輸入埠201看進去的輸入阻抗RS 和轉導級806所提供的轉導值Gm (即，Gm =β ×gm ’)的乘積仍然等於1。同樣地，可在有效地降低轉導級之關鍵雜訊指數之下滿足雜訊消除條件，從而相對應地提高雜訊指數。
對於每個上述的訊號處理電路200、500、600、800來說，採用了單端拓撲來處理從天線20產生的單端訊號S_SE，然而，同樣的雜訊消除概念也可以應用在差動拓撲的訊號處理電路中。第9圖為依據本發明差動拓撲訊號處理電路的第一實施例的示意圖。訊號處理電路900是一無線接收器的一前端的一部分。具體而言，該接收器前端可包含有訊號處理電路900和差動轉阻放大器22，因此，一訊號輸出埠903係耦接至其後的差動轉阻放大器22。如第9圖所示，一訊號輸入埠901透過一個基於變壓器的裝置(例如，平衡-不平衡轉換器(balun))21來耦接至前面的天線20，因此，訊號輸入埠901會接收到一差動訊號S_DE。在本實施例中，訊號處理電路900包含有一阻抗匹配單元904、一轉導級906、一第一被動混頻器907以及一第二被動混頻器908，其中阻抗匹配單元904和第一被動混頻器907都被設置在一第一路徑(例如主要路徑)911，而第一路徑911包含有一正訊號路線P2+和一負訊號路線P2-，此外，轉導級906和第二被動混頻器908都被設置在一第二路徑(例如一輔助路徑)912，而第二路徑912包含有一正訊號路線P1+和一負訊號路線P1-。從第9圖中可以看出，第一路徑911係耦接於訊號輸入埠901和訊號輸出埠903之間，且第二路徑912亦係耦接於訊號輸入埠901和訊號輸出埠903之間，換句話說，正訊號路線P1+和正訊號路線P2+被並聯連接，以及負訊號路線P1-和負訊號路線P2-亦是並聯連接。
在本實施例中，訊號輸入埠901會接收到差動訊號S_DE，且阻抗匹配單元904和轉導級906分別對差動訊號S_DE進行處理。具體而言，阻抗匹配單元904係用來提供輸入阻抗匹配。此外，阻抗匹配單元904是一個雙向元件，舉例來說，阻抗匹配單元904可以使用電阻值為RX 的一第一電阻和一第二電阻來實作。轉導級906被設置在第二路徑912中，其能夠將電路所衍生的雜訊引導至訊號輸出埠903，以於訊號輸出埠903之處將雜訊消 除。第一被動混頻器907係用來混合阻抗匹配單元904的輸出的一正訊號S1+與一負訊號S1-與一本地振盪器輸出，其中該本地振盪器輸出包含有彼此具有180度相位差的一第一本地振盪器訊號LO+和一第二本地振盪器訊號LO-。第二被動混頻器908係用來混合轉導級906的輸出的一正訊號S2+與一負訊號S2-與該本地振盪器輸出。請參照第10圖，第10圖為依據本發明之第一被動混頻器907和第二被動混頻器908的一示範性實施例的電路圖。如第10圖所示，被動混頻器907/908包含有複數個電阻器R1 、R2 、R3 、R4 、複數個電容器C1 、C2 、C3 、C4 以及複數個電晶體M1 、M2 、M3 、M4 。此外，VBLO 提供電晶體M1 、M2 、M3 、M4 一偏壓。被動混頻器907/908的一第一輸出節點N11/N21係耦接至電晶體M1 及電晶體M3 ，且被動混頻器907/908的一第二輸出節點N12/N22係耦接至電晶體M2 以及電晶體M4 ，如此一來，第一被動混頻器907的一第一輸出節點N11和一第二輸出節點N12會根據從一輸入節點N13+所接收的正訊號S1+以及從一輸入節點N13-所接收的負訊號S1-，來產生一第一差動混頻器輸出S1'的一正訊號IFP _1和一負訊號IFN _1；同樣地，第二被動混頻器908的一第一輸出節點N21和一第二輸出節點N22會根據從一輸入節點N23-所接收的正訊號S2+以及從一輸入節點N23+所接收的負訊號S2-，來產生一第二差動混頻器輸出S2'的一正訊號IFP _2和一負訊號IFN _2。在本發明的較佳示範性實施例中，一額外的電容(圖中未顯示)可耦接於第一輸出節點N11/N21和第二輸出節點N12/N22之間，當該額外的電容的電容值增加時，有效的品質因數(quality factor,Q)也會增加，意味著更好的輸出雜訊阻絕。
應注意的是，第一被動混頻器907和阻抗匹配單元904均是雙向元件，因此，當上述的雜訊消除條件(例如，Gm ×RS =Gm ×(RX +RIN )=1)被滿足時，內部電路元件(例如，阻抗匹配單元904、第一被動混頻器907以及差動轉阻放大器22)的電路衍生雜訊可以經由第二路徑912來傳送而到達訊號輸出埠903，然後再結合最初存在於訊號輸出埠903的電路衍生雜訊 來進行雜訊消除。所屬領域具有通常知識者在閱讀過上述關於第2圖所示的訊號處理電路200的說明後，應可輕易地理解訊號處理電路900的操作，因此為求簡潔起見，在此省略進一步的描述。
同樣地，訊號處理電路500、600、800中的每一個都可以被修改來處理一差動輸入。第11圖為依據本發明差動拓撲訊號處理電路的第二實施例的示意圖。第12圖為依據本發明差動拓撲訊號處理電路的一第三實施例的示意圖。第13圖為依據本發明差動拓撲訊號處理電路的第四實施例的示意圖。訊號處理電路900和訊號處理電路1100之間的主要差別是，轉導級1106具有正轉導值gm ，而第一被動混頻器907的第一輸出節點N11被耦接至第二被動混頻器908的第一輸出節點N21，且第一被動混頻器907的第二輸出節點N12被耦接至第二被動混頻器908的第二輸出節點N22。訊號處理電路900和訊號處理電路1200之間的主要差別是，轉導級1206包含有一轉導單元1212和一訊號調整器1214，其中的轉導單元1212有一負轉導值-gm '，且訊號調整器1214可以使用電容來實現，並具有一無雜訊的比例因子β施加於前方轉導單元1212的一差動輸出。訊號處理電路1100和訊號處理電路1300之間的主要差別是，轉導級1306包含有一轉導單元1312和上述的訊號調整器1214，其中轉導單元1312具有一正轉導值gm '。所屬此領域具有通常知識者在閱讀過上述說明後，應可輕易地理解訊號處理電路1100~1300的操作，因此為求簡潔起見，在此省略進一步的描述。
應注意的是，上述訊號處理電路僅為說明目的，並不意味著是本發明的限制，也就是說，只要滿足雜訊消除的條件，對上述訊號處理電路所作的修改都是可行的。因此，本發明再提出以下幾個其他的電路設計。
第14圖為依據本發明差動拓撲訊號處理電路的第五實施例的示意圖。訊號處理電路1400包含有上述阻抗匹配單元904和設置在不同路徑的轉導級906/1206。在本實施例中，訊號輸出埠903被耦接到一被動混頻器(例如，上述的第一被動混頻器907)，並提供一輸出訊號(例如，一雜訊消除的 電流輸出)至該被動混頻器，以進行降頻處理(down-conversion)。如第14圖所示，該被動混頻器之差動混頻器輸出會由差動轉阻放大器22來進行處理，且差動轉阻放大器22會產生對應訊號輸入埠901所接收到的一差動訊號的電壓輸出V_OUT 。訊號輸入埠901所接收到之該差動訊號包含有一正訊號S_DE+和一負訊號S_DE-，且分別由阻抗匹配單元904和轉導級906/1206進行處理。阻抗匹配單元904具有一第一輸出節點N1(其會響應正訊號S_DE+)以及一第二輸出節點N2(其會響應負訊號S_DE-)。轉導級906/1206具有一第三輸出節點N3(其會響應正訊號S_DE+)以及一第四輸出節點N4(其會響應負訊號S_DE-)。應注意的是，轉導級906/1206具有一負轉導值，特別是，當使用轉導級906時，Gm =|-gm |，而當使用轉導級1206時，Gm =β×|-gm ’|。為了使得訊號輸出埠903之處的電路衍生雜訊被適當地消除，阻抗匹配單元904和轉導級906/1206的輸出節點的連接應當被適當地設定，因此，第一輸出節點N1被耦接到第四輸出節點N4，且第二輸出節點N2被耦接到第三輸出節點N3。
第15圖為依據本發明差動拓撲訊號處理電路的第六實施例的示意圖。訊號處理電路1500包含有上述阻抗匹配單元904和設置在不同路徑的轉導級1106/1306。對於轉導級1106/1306來說，其具有一第三輸出節點N3’(其會響應正訊號S_DE+)以及一第四輸出節點N4’(其會響應負訊號S_DE-)。應注意的是，轉導級1106/1306具有一正轉導值，特別是，當使用轉導級1106時，Gm =gm ，而當使用轉導級1306時，Gm =β×gm ’。為了使訊號輸出埠903之處的電路衍生雜訊被適當地消除，阻抗匹配單元904和轉導級1106/1306的輸出節點的連接應當被適當地設定，因此，第一輸出節點N1被耦接到第三輸出節點N3’，且第二輸出節點N2被耦接到第四輸出節點N4’。
第16圖為依據本發明單端拓撲訊號處理電路的一第五實施例的示意圖。訊號處理電路1600包含有上述的阻抗匹配單元204、轉導級206/606、第一被動混頻器207、第二被動混頻器208以及差動轉阻放大器22， 並且另包含有一電壓至電流轉換單元1602。在本實施例中，使用了若干具有電阻值RM 的電阻來實現電壓至電流轉換單元1602。差動轉阻放大器22被設置在第一路徑211，用來產生對應第一差動混頻器輸出S1'的正訊號(例如第3圖所示的IFP _1)的一第一電壓輸出V+，以及產生對應第一差動混頻器輸出S1'的負訊號(例如第3圖所示的IFN _1)的一第二電壓輸出V-。電壓至電流轉換單元1602亦設置在第一路徑211，用來將第一電壓輸出V+轉換為一第一電流輸出I+，以及將第二電壓輸出V-轉換為一第二電流輸出I-。接著，電壓至電流轉換單元1602的輸出和第二差動混頻器輸出S2'相結合。如第16圖所示，訊號輸出埠203被耦接到一濾波器(例如一低通濾波器)16，且濾波器16依據訊號處理電路1600之一雜訊消除的電流輸出來產生一電壓輸出V_OUT 。應注意的是，轉導級206/606具有一負轉導值，具體來說，當使用轉導級206時，Gm =|-gm |，而當使用轉導級606時，Gm =β×|-gm ’|。此外，轉阻放大器22具有一負增益，為了使訊號輸出埠203之處的電路衍生雜訊被適當地消除，電壓至電流轉換單元1602和第二被動混頻器208的輸出節點的連接應當被適當地設定，如第16圖所示，第一被動混頻器207的第一輸出節點N11通過差動轉阻放大器22和電壓至電流轉換單元1602被耦接到第二被動混頻器208的第一輸出節點N21，以及第一被動混頻器207的第二輸出節點N12通過差動轉阻放大器22和電壓至電流轉換單元1602被耦接到第二被動混頻器208的第二輸出節點N22。應注意的是，第一被動混頻器207係一雙向元件，然而，差動轉阻放大器22並非是雙向元件，並且只允許單一方向的訊號傳輸，因此，訊號處理電路1600可以消除差動轉阻放大器22的電路衍生雜訊，然而訊號處理電路1600並無法消除濾波器16的電路衍生雜訊。
第17圖為依據本發明單端拓撲訊號處理電路的第六實施例的示意圖。訊號處理電路1700包含有上述的阻抗匹配單元204、轉導級506/806、第一被動混頻器207、第二被動混頻器208以及差動轉阻放大器22，並且另包含有一電壓至電流轉換單元1602。應注意的是，轉導級506/806具有一正 轉導值，具體而言，當使用轉導級506時，Gm =gm ，而當使用轉導級806時，Gm =β×gm ’。此外，正如上面提到的，轉阻放大器22具有一負增益，為了使訊號輸出埠203之處的電路衍生雜訊被適當地消除，第一被動混頻器207的第一輸出節點N11通過差動轉阻放大器22以及電壓至電流轉換單元1602被耦接到第二被動混頻器208的第二輸出節點N22，以及第一被動混頻器207的第二輸出節點N12通過差動轉阻放大器22和電壓至電流轉換單元1602被耦接到第二被動混頻器208的第一輸出節點N21。
第18圖為依據本發明差動拓撲訊號處理電路的第七實施例的示意圖。訊號處理電路1800包含有上述的阻抗匹配單元904、轉導級906/1206、第一被動混頻器907、第二被動混頻器908以及差動轉阻放大器22，並且另包含有一電壓至電流轉換單元1602。在本實施例中，差動轉阻放大器22被設置在第一路徑911，用來產生對應第一差動混頻器輸出S1'的正訊號(例如第10圖所示的IFP _1)的一第一電壓輸出V+，以及產生對應第一差動混頻器輸出S1'的負訊號(例如第10圖所示的IFN _1)的一第二電壓輸出V-。電壓至電流轉換單元1602亦設置在第一路徑911，用來將第一電壓輸出V+轉換為一第一電流輸出I+，以及將第二電壓輸出V-轉換為一第二電流輸出I-。應注意的是，轉導級906/1206具有一負轉導值，具體來說，當使用轉導級906時，Gm =|-gm |，而當使用轉導級1206時，Gm =β×|-gm ’|。此外，正如上面提到的，轉阻放大器22具有一負增益，為了使訊號輸出埠903之處的電路衍生雜訊被適當地消除，第一被動混頻器907的第一輸出節點N11通過差動轉阻放大器22和電壓至電流轉換單元1602被耦接到第二被動混頻器908的第一輸出節點N21，以及第一被動混頻器907的第二輸出節點N12通過差動轉阻放大器22和電壓至電流轉換單元1602被耦接到第二被動混頻器908的第二輸出節點N22。由於第一被動混頻器907係一雙向元件，然而，差動轉阻放大器22並非是雙向元件，並且只允許單一方向的訊號傳輸，因此，訊號處理電路1800可以消除差動轉阻放大器22的電路衍生雜訊，而訊號處理電路 1800則無法消除濾波器16的電路衍生雜訊。
第19圖為依據本發明差動拓撲訊號處理電路的第八實施例的示意圖。訊號處理電路1900包含有上述的阻抗匹配單元904、轉導級1106/1306、第一被動混頻器907、第二被動混頻器908以及差動轉阻放大器22，並且另包含有一電壓至電流轉換單元1602。應注意的是，轉導級1106/1306具有一正轉導值，具體而言，當使用轉導級1106時，Gm =gm ，而當使用轉導級1306時，Gm =β×gm ’。此外，正如上面提到的，轉阻放大器22具有一負增益，為了使訊號輸出埠903之處的電路衍生雜訊被適當地消除，第一被動混頻器907的第一輸出節點N11通過差動轉阻放大器22以及電壓至電流轉換單元1602被耦接到第二被動混頻器908的第二輸出節點N22，以及第一被動混頻器907的第二輸出節點N12通過差動轉阻放大器22和電壓至電流轉換單元1602被耦接到第二被動混頻器908的第一輸出節點N21。
在上述第16圖~第19圖中所示的範例中，差動轉阻放大器22和電壓至電流轉換單元1602都設置在第一路徑211/911中，然而，這並非本發明的限制。請參閱第20圖~第23圖，其中第20圖為依據本發明單端拓撲訊號處理電路的第七實施例的示意圖，第21圖為依據本發明單端拓撲訊號處理電路的第八實施例的示意圖，第22圖為依據本發明差動拓撲訊號處理電路的第九實施例的示意圖，以及第23圖為依據本發明差動拓撲訊號處理電路的第十實施例的示意圖。對於訊號處理電路2000、2100、2200、2300中的每一個，差動轉阻放大器22以及電壓至電流轉換單元1602都被設置在第二路徑212/912中。由於第一被動混頻器207/907和阻抗匹配單元204/904都是雙向元件，因此訊號處理電路2000/2100/2200/2300可以消除濾波器16中的電路衍生雜訊，然而，由於設置在第二路徑212/912之轉導級並非是雙向元件，故訊號處理電路2000/2100/2200/2300並無法消除差動轉阻放大器22中的電路衍生雜訊。
正如上面提到的，本發明所提出之訊號處理電路係一無線接收器 的一前端的一部分，舉例來說(但本發明並不以此為限)，無線接收器可以是一正交接收器(quadrature receiver)。請參照第24圖，第24圖為依據本發明之以正交接收器實作的訊號處理電路的一實施例的示意圖。訊號處理電路2400係基於第2圖所示之訊號處理電路200，且另包含有一第三被動混頻器2407和一第四被動混頻器2408。包含有第一本地振盪器訊號LO+和第二本地振盪器訊號LO-的本地振盪器輸出是用於對一射頻輸入進行降頻處理，以從該射頻輸入提取一同相(I)分量。包含有一第三本地振盪器訊號LO’+和一第四本地振盪器訊號LO'-的另一本地振盪器輸出則是用於對該射頻輸入進行降頻處理，以從該射頻輸入提取一正交(Q)分量。應注意的是，第一本地振盪器訊號LO+和第三本地振盪器訊號LO’+之間有一90度相位差，且第二本地振盪器訊號LO-和第四本地振盪器訊號LO'-之間有一90度相位差。在本發明的較佳示範性實施例中，第一本地振盪器訊號LO+、第三本地振盪器訊號LO’+、第二本地振盪器訊號LO-以及第四本地振盪器訊號LO'-彼此係非重疊時脈(non-overlapping clock)，舉例來說，第一本地振盪器訊號LO+、第三本地振盪器訊號LO’+、第二本地振盪器訊號LO-和第四本地振盪器訊號LO'-都有不大於25%的一工作週期(duty cycle)，從而提高了該正交接收器的雜訊抑制性能。應注意的是，實作在其他訊號處理電路(例如200、500、600、800、900、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、2100、2200及/或2300)中之被動混頻器亦可由工作週期不大於25%的非重疊本地振盪器訊號LO+和LO-來驅動，以改善雜訊抑制的性能。
如第24圖所示，阻抗匹配單元204的輸出S1和轉導級206的輸出S2另分別被傳送到第三被動混頻器2407和第四被動混頻器2408。在Q路徑中亦可以採用實施於I路徑的雜訊消除概念。因此，當滿足所需的雜訊消除條件時，差動轉阻放大器24以及第三被動混頻器2407的電路衍生雜訊可以在Q路徑被消除掉。除了如第2圖所示的訊號處理電路200以外，第5、6、8、9以及11~13圖中的訊號處理電路亦可使用一正交接收器來實作，由於 所屬領域具有通常知識者在閱讀過上述的說明後，應可輕易地理解以正交接收器實作的訊號處理電路的操作，因此為求簡潔起見，在此省略進一步的描述。
使用所提出的訊號處理電路之該前端可在不同增益模式/設定之下具有不同的硬體配置。以第24圖所示的前端作為一個例子，在天線20所接收的訊號有一小訊號位準的情況下，該前端將在一高增益(high-gain,HG)模式下操作，因此，轉導級206、第二被動混頻器208以及第四被動混頻器2408會被致能(enable)，當輸入阻抗匹配於150Ω且回授電阻RF 的電阻值等於5.8KΩ，在高增益模式下之電壓增益等於
在另一種情況下，也就是在天線20所接收的訊號有一中等訊號位準的情況下，該前端將在一中等增益(medium-gain,MG)模式下操作，在一示範性的設計中，由於天線20所接收的訊號足夠大，表示欲保留的訊號分量大於欲消除的電路衍生雜訊分量，因此可以省略雜訊消除也不會降低訊號的接收效果，所以在該中等增益模式下，轉導級206、第二被動混頻器208以及第四被動混頻器2408均被停用，導致一降低的電壓增益等於。在另一示範性設計中，在該中等增益模式下，轉導級206、第二被動混頻器208以及第四被動混頻器2408仍然被致能，然而，需要使用可調元件(例如可變電阻)來實作阻抗匹配單元204及/或回授電阻RF ，因此，可適當地調整阻抗匹配單元204及/或回授電阻RF 的電阻值，以使得該前端具有所要的中等電壓增益。
在另一種情況下，也就是在天線20所接收的訊號有一大訊號位準的情況下，該前端將在一低增益(low-gain,LG)模式下操作。在一示範性的設計中，由於天線20所接收的訊號相當大，表示欲保留的訊號分量遠大於欲 消除的電路衍生雜訊分量，因此可以省略雜訊消除也不會降低訊號的接收效果，所以，在該低增益模式下停用轉導級206、第二被動混頻器208以及第四被動混頻器2408，此外，需要使用可調元件(例如可變電阻)來實作回授電阻RF ，因此，回授電阻RF 的電阻值被降低為1.4KΩ，導致一降低的電壓增益等於。在另一示範性設計中，在該低增益模式下，轉導級206、第二被動混頻器208以及第四被動混頻器2408仍然被致能，然而，需要使用可調元件(例如可變電阻)來實作阻抗匹配單元204及/或回授電阻RF ，因此，可適當地調整阻抗匹配單元204及/或回授電阻RF 的電阻值，以使得該前端具有所要的低電壓增益。
第25圖為依據本發明第2圖所示的訊號處理電路200的另一設計的一實施例的示意圖。訊號處理電路2500和訊號處理電路200之間的主要區別為，一第一濾波區塊2502被設置在訊號處理電路2500的第一路徑211(即主要路徑)中，以及第二濾波區塊2504被設置在訊號處理電路2500的第二路徑212(即輔助路徑)中。舉例來說，第一濾波區塊2502係用來處理從前方第一被動混頻器207所產生的第一差動混頻器的輸出S1'，而第二過濾區塊2504是用於處理前方第二被動混頻器208所產生的第二差動混頻器的輸出S2'，其中第一濾波區塊2502和第二濾波區塊2504使用一電容C以及複數個電阻R來實作，如第25圖所示。增加第一濾波區塊2502和第二濾波區塊2504的目的在於增強頻外(out-of-band,OOB)阻絕，且亦有利於雜訊消除。應注意的是，第25圖所示之在主要路徑和輔助路徑都設置濾波區塊的概念亦可應用在其他訊號處理電路中(例如500、600、800、900、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、2100、2200、2300及/或2400)，進而提供具有更佳雜訊抑制性能的改進的訊號處理電路。
綜合以上所述，本發明提出了一種電路架構，其中採用一電流可調(current-scalable)之雜訊消除操作以消除一射頻電路和一類比基頻電路的 電路衍生雜訊。由於可以使用所提出的電路結構來消除閃爍雜訊/熱雜訊，直接轉換接收器(direct-conversion receiver,DCR)對大多數通訊系統(從窄頻到寬頻系統)來說，即使在先進的半導體製程(例如20奈米或28奈米)中，依然會是一種非常有效的架構。舉例來說，所提出的電路結構可以應用在一ISM(工業、科學和醫學)頻帶接收器，例如具有不同的訊號頻寬的無線保真(wireless fidelity,WiFi)和藍牙(Bluetooth,BT)。此外，在轉導級中使用訊號調整器可以打破雜訊抑制性能和電流消耗之間的折衷關係。
以上該僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧無線接收器
101‧‧‧天線
102‧‧‧電流源
104‧‧‧前端
106‧‧‧第一電壓至電流轉換單元
107‧‧‧電流控制電流源
108‧‧‧第二電壓至電流轉換單元
109‧‧‧轉導單元
110‧‧‧電流模式的雜訊消除單元

Claims (21)

  1. 一種能夠消除雜訊的訊號處理電路，包含有：一阻抗匹配單元，設置在一第一路徑中，該阻抗匹配單元係用來提供輸入阻抗匹配，其中該阻抗匹配單元是一雙向元件，且該第一路徑係耦接於一訊號輸入埠和一訊號輸出埠之間；以及一轉導級，設置在一第二路徑中，該轉導級係用來將電路衍生雜訊引導至該訊號輸出埠，以於該訊號輸出埠之處將雜訊消除，其中該第二路徑係耦接於該訊號輸入埠以及該訊號輸出埠之間。
  2. 如申請專利範圍第1項所述之訊號處理電路，其中從該訊號輸入埠看進去的輸入阻抗和該轉導級所提供的轉導值的一乘積等於1。
  3. 如申請專利範圍第1項所述之訊號處理電路，其中該轉導級包含有彼此串聯連接的一轉導單元和一訊號調整器。
  4. 如申請專利範圍第1項所述之訊號處理電路，另包含有：一第一被動混頻器，設置在該第一路徑，該第一被動混頻器係用來混合該阻抗匹配單元的一輸出與一本地振盪器輸出；以及一第二被動混頻器，設置在該第二路徑，該第二被動混頻器係用來混合該轉導級的輸出與該本地振盪器輸出。
  5. 如申請專利範圍第4項所述之訊號處理電路，其中該本地振盪器輸出包含有彼此具有一180度相位差的一第一本地振盪器訊號和一第二本地振盪器訊號；該第一被動混頻器係用來根據該第一本地振盪器訊號和該第二本地振盪器訊號來產生包含有一第一正訊號和一第一負訊號之一第一差動混頻器輸出，並具有一第一輸出節點用來輸出該第一正訊號，以及一第二輸出節點用來輸出該第一負訊號；以及該第二被動混頻器係用來根據該第一本地振盪器訊號和該第二本地振盪器訊號來產生包含有一第二正訊號和一第二負訊號之一第二差動混頻器輸出，並具有一第三輸出節點用來輸出 該第二正訊號，以及一第四輸出節點用來輸出該第二負訊號。
  6. 如申請專利範圍第5項所述之訊號處理電路，其中該轉導級具有一負轉導值。
  7. 如申請專利範圍第5項所述之訊號處理電路，其中該轉導級具有一正轉導值。
  8. 如申請專利範圍第5項所述之訊號處理電路，其中該第一輸出節點和該第二輸出節點的其中之一係耦接至該第三輸出節點和該第四輸出節點的其中之一，且該第一輸出節點和該第二輸出節點中的另一個係耦接至該第三輸出節點和該第四輸出節點中的另一個。
  9. 如申請專利範圍第8項所述之訊號處理電路，另包含有：一差動轉阻放大器，設置在該第一路徑中，該差動轉阻放大器係用來產生一第一電壓輸出，其中該第一電壓輸出係對應於該第一差動混頻器輸出之該第一正訊號，以及另產生一第二電壓輸出，其中該第二電壓輸出係對應於該第一差動混頻器輸出之該第一負訊號；以及一電壓至電流轉換單元，設置在該第一路徑，該電壓至電流轉換單元係用來將該第一電壓輸出轉換成一第一電流輸出，並將該第二電壓輸出轉換成一第二電流輸出；其中該第一輸出節點和該第二輸出節點的其中之一係經由該差動轉阻放大器和該電壓至電流轉換單元來耦接至該第三輸出節點和該第四輸出節點的其中之一，且該第一輸出節點和該第二輸出節點中的另一個係經由該差動轉阻放大器和該電壓至電流轉換單元來耦接至該第三輸出節點和該第四輸出節點中的另一個。
  10. 如申請專利範圍第8項所述之訊號處理電路，另包含有：一差動轉阻放大器，設置在該第二路徑中，該差動轉阻放大器係用來產生一第一電壓輸出，其中該第一電壓輸出係對應於該第二差動混頻器輸出之該第二正訊號，以及另產生一第二電壓輸出，其中該第 二電壓輸出係對應於該第二差動混頻器輸出之該第二負訊號；以及一電壓至電流轉換單元，設置在該第二路徑，該電壓至電流轉換單元係用來將該第一電壓輸出轉換成一第一電流輸出，並將該第二電壓輸出轉換成一第二電流輸出；其中該第一輸出節點和該第二輸出節點的其中之一係經由該差動轉阻放大器和該電壓至電流轉換單元來耦接至該第三輸出節點和該第四輸出節點的其中之一，且該第一輸出節點和該第二輸出節點中的另一個係經由該差動轉阻放大器和該電壓至電流轉換單元來耦接至該第三輸出節點和該第四輸出節點中的另一個。
  11. 如申請專利範圍第5項所述之訊號處理電路，另包含有：一第一濾波區塊，設置在該第一路徑中，用來處理從該第一被動混頻器所產生的該第一差動混頻器的輸出，以及一第二濾波區塊，設置在該第二路徑中，用來處理該從第二被動混頻器所產生的該第二差動混頻器的輸出。
  12. 如申請專利範圍第1項所述之訊號處理電路，其中該訊號輸入埠接收一輸入訊號，且該阻抗匹配單元和該轉導級分別對該輸入訊號進行處理。
  13. 如申請專利範圍第12項所述之訊號處理電路，其中該輸入訊號係一差動訊號。
  14. 如申請專利範圍第12項所述之訊號處理電路，其中該輸入訊號係一單端訊號。
  15. 如申請專利範圍第1項所述之訊號處理電路，其中該訊號輸出埠係耦接至一被動混頻器，以提供一輸出訊號至該被動混頻器。
  16. 如申請專利範圍第15項所述之訊號處理電路，其中該轉導級具有一負轉導值，該訊號輸入埠接收一差動訊號，且該阻抗匹配單元和該轉導級會分別對該差動訊號進行處理；該差動訊號包含有一正訊號和一負訊號；該阻抗匹配單元具有用來響應該正訊號的一第一輸出節點以及用來響應該負 訊號的一第二輸出節點；該轉導級具有用來響應該正訊號的一第三輸出節點以及用來響應該負訊號的一第四輸出節點；該第一輸出節點係耦接至該第四輸出節點，且該第二輸出節點係耦接至該第三輸出節點。
  17. 如申請專利範圍第15項所述之訊號處理電路，其中該轉導級具有一正轉導值；該訊號輸入埠接收一差動訊號，且該阻抗匹配單元和該轉導級會分別對該差動訊號進行處理；該差動訊號包含有一正訊號和一負訊號；該阻抗匹配單元具有用來響應該正訊號的一第一輸出節點以及用來響應該負訊號的一第二輸出節點；該轉導級具有用來響應該正訊號的一第三輸出節點以及用來響應該負訊號的一第四輸出節點；該第一輸出節點係耦接至該第三輸出節點，且該第二輸出節點係耦接至該第四輸出節點。
  18. 如申請專利範圍第1項所述之訊號處理電路，其中該阻抗匹配單元係可調的。
  19. 如申請專利範圍第1項所述之訊號處理電路，其中該訊號處理電路係一無線接收器的一前端的一部分。
  20. 如申請專利範圍第19項所述之訊號處理電路，其中該無線接收器係一正交接收器。
  21. 一種能夠消除雜訊的訊號處理電路，包含有：一第一電壓至電流轉換單元，用來將一電壓輸入轉換為一第一電流輸出；一第二電壓至電流轉換單元，用來將該電壓輸入轉換成一第二電流輸出；一電流模式雜訊消除單元，用來將得自於該第一電流輸出和該第二電流輸出之複數個電流訊號結合起來，以消除電路衍生雜訊；其中該第一電壓至電流轉換單元和該第二電壓至電流轉換單元的其中之一係為一雙向元件。
TW102112537A 2012-04-13 2013-04-09 能夠消除雜訊的訊號處理電路 TWI463811B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261623761P 2012-04-13 2012-04-13
US201261645223P 2012-05-10 2012-05-10
US13/792,224 US8750818B2 (en) 2012-04-13 2013-03-11 Signal processing circuit with circuit induced noise cancellation

Publications (2)

Publication Number Publication Date
TW201342816A TW201342816A (en) 2013-10-16
TWI463811B true TWI463811B (zh) 2014-12-01

Family

ID=49324543

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102112537A TWI463811B (zh) 2012-04-13 2013-04-09 能夠消除雜訊的訊號處理電路
TW103135481A TWI536750B (zh) 2012-04-13 2013-04-09 能夠消除雜訊的訊號處理電路

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW103135481A TWI536750B (zh) 2012-04-13 2013-04-09 能夠消除雜訊的訊號處理電路

Country Status (3)

Country Link
US (2) US8750818B2 (zh)
CN (2) CN107093986B (zh)
TW (2) TWI463811B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219507B2 (en) * 2012-08-13 2015-12-22 Broadcom Corporation Blocker-tolerant wideband noise-canceling receivers
US9172408B2 (en) * 2012-09-27 2015-10-27 Mediatek Inc. Transmitter supporting two modes
US9059796B2 (en) * 2012-12-13 2015-06-16 Broadcom Corporation Wideband receiver robust to radio frequency harmonics
US9344124B2 (en) * 2013-05-01 2016-05-17 Qualcomm Incorporated Jammer resistant noise cancelling receiver front end
US9209910B2 (en) 2013-08-30 2015-12-08 Qualcomm Incorporated Blocker filtering for noise-cancelling receiver
US20150381112A1 (en) * 2014-06-27 2015-12-31 Qualcomm Incorporated Filter with an auxiliary mixing path
US9413400B1 (en) * 2015-04-30 2016-08-09 Qualcomm Incorporated Blocker filtering for carrier aggregation receiver
US9431997B1 (en) * 2015-06-12 2016-08-30 Raytheon Company Interference signal cancellor with active tunable notch filter
US9793935B2 (en) * 2015-07-02 2017-10-17 Mediatek Inc. Multi-mixer system and method for reducing interference within multi-mixer system
US9525447B1 (en) 2015-09-18 2016-12-20 Broadcom Corporation Radio receiver co-existence
US9595985B1 (en) * 2015-10-01 2017-03-14 Broadcom Corporation Power reduction in noise-cancelling receivers
US9780734B2 (en) * 2015-10-06 2017-10-03 Qualcomm Incorporated Noise cancelling baseband amplifier
US9800280B2 (en) 2016-01-12 2017-10-24 Qualcomm Incorporated Noise suppression in radio frequency receivers
KR102419643B1 (ko) * 2018-03-29 2022-07-11 삼성전자주식회사 가변 대역폭을 제공하는 전류-전압 변환기 및 이를 포함하는 장치
US10432242B1 (en) * 2018-05-09 2019-10-01 Morse Micro Pty Ltd Low noise broadband amplifier with resistive matching
CN109687825A (zh) * 2018-12-20 2019-04-26 佛山臻智微芯科技有限公司 一种高线性度微波混频器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060220714A1 (en) * 2005-03-31 2006-10-05 Hynix Semiconductor Inc. Clock generator and clock duty cycle correction method
US7299025B1 (en) * 2003-06-09 2007-11-20 National Semiconductor Corporation Harmonic rejection gated-switching mixer
US20090088124A1 (en) * 2007-09-27 2009-04-02 Nanoamp Solutions, Inc. (Cayman) Radio Frequency Receiver Architecture
US20110105067A1 (en) * 2008-04-18 2011-05-05 David Wilson Low noise amplifier

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1980057B (zh) * 2005-12-01 2011-10-26 瑞昱半导体股份有限公司 输出驱动电路的阻抗匹配装置
KR100771868B1 (ko) * 2006-02-28 2007-11-01 삼성전자주식회사 다이내믹 출력버퍼회로
US8041327B2 (en) 2006-03-16 2011-10-18 Newport Media, Inc. Wideband resistive input mixer with noise-cancelled impedance
US8301101B2 (en) * 2009-04-17 2012-10-30 Broadcom Corporation Frequency translated filter
US8285241B2 (en) 2009-07-30 2012-10-09 Broadcom Corporation Receiver apparatus having filters implemented using frequency translation techniques
EP2416499A1 (en) * 2010-08-06 2012-02-08 Nxp B.V. A multimode SAW-less receiver with a translational loop for input matching
US8515380B2 (en) * 2011-06-16 2013-08-20 Texas Instruments Incorporated Current mode blixer with noise cancellation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7299025B1 (en) * 2003-06-09 2007-11-20 National Semiconductor Corporation Harmonic rejection gated-switching mixer
US20060220714A1 (en) * 2005-03-31 2006-10-05 Hynix Semiconductor Inc. Clock generator and clock duty cycle correction method
US20090088124A1 (en) * 2007-09-27 2009-04-02 Nanoamp Solutions, Inc. (Cayman) Radio Frequency Receiver Architecture
US20110105067A1 (en) * 2008-04-18 2011-05-05 David Wilson Low noise amplifier

Also Published As

Publication number Publication date
CN103384149A (zh) 2013-11-06
US20140220922A1 (en) 2014-08-07
CN103384149B (zh) 2017-05-17
TW201507364A (zh) 2015-02-16
CN107093986A (zh) 2017-08-25
US8750818B2 (en) 2014-06-10
TW201342816A (en) 2013-10-16
US8929847B2 (en) 2015-01-06
CN107093986B (zh) 2020-09-25
TWI536750B (zh) 2016-06-01
US20130271213A1 (en) 2013-10-17

Similar Documents

Publication Publication Date Title
TWI463811B (zh) 能夠消除雜訊的訊號處理電路
CN101611556B (zh) 用于接收射频信号的方法和装置
JP6165973B2 (ja) ベースバンド処理回路
CN107645300B (zh) 一种电流复用低功耗射频接收机
US9054648B1 (en) Wideband active balun LNA topology with narrow-band filtering and noise cancelling
CN106817143B (zh) 电子装置
US20110092180A1 (en) Transconductance Enhanced RF Front-End
CN110235378A (zh) 无线电接收器
CN106992795A (zh) 射频接收器
CN108370239A (zh) 射频接收器
WO2007026572A1 (ja) 低雑音増幅回路、および受信システム
CN100594665C (zh) 混频器电路
US9037106B2 (en) Baseband harmonic rejection circuit
US10181868B2 (en) Apparatus for radio-frequency receiver with reduced power consumption and associated methods
JP5088235B2 (ja) ノイズキャンセル回路及びノイズキャンセル回路付き増幅器
WO2018116825A1 (ja) 単相差動変換回路およびその信号処理方法、並びに、受信装置
US7834703B2 (en) Amplifier with single-ended input and differential output
CN101242165A (zh) 具低转角频率的高通滤波电路
US8190117B2 (en) Mixer circuit and radio communication device using the same
JPWO2005053149A1 (ja) ミキサ回路
US20060091944A1 (en) I/Q quadrature demodulator
CN117240222A (zh) 下变频电路、前端电路
WO2018150653A1 (ja) 受信機、および、受信機の制御方法
KR20110054163A (ko) 직접 변환 수신기 및 믹서