WO2007026572A1

WO2007026572A1 - 低雑音増幅回路、および受信システム

Info

Publication number: WO2007026572A1
Application number: PCT/JP2006/316405
Authority: WO
Inventors: Katsumasa Hijikata; Joji Hayashi
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2005-08-30
Filing date: 2006-08-22
Publication date: 2007-03-08
Anticipated expiration: 2008-02-29
Also published as: US7834704B2; JPWO2007026572A1; US20090039964A1; CN101253682A

Abstract

　多チャンネルの受信システムに用いられる、広帯域の低雑音増幅回路において、可変容量（９）とインダクタ（１０）で構成される負荷部（２）の共振周波数を、希望のＲＦ信号周波数と一致するように、可変容量（９）の容量値を共振周波数制御回路（４）によりコントロールするようにしたので、消費電力を増大させることなく、高利得と広帯域化を同時に実現することができ、その結果、全チャンネルに対して、低消費電力で高感度な受信システムを実現することができる。

Description

明細書

低雑音増幅回路、および受信システム

技術分野

[0001] 本発明は、デジタルテレビチューナ等の多チャンネルの無線通信装置に関し、特に、高利得 ·広帯域が同時に求められる低雑音増幅回路に関するものである。

背景技術

[0002] 2000年以降、 BSデジタル、地上波デジタル放送が順次開始され、デジタルテレビチューナの需要が年々高くなつてきており、その開発は各メーカーや研究機関で盛んに行われている。

[0003] 一方、近年、プラズマテレビや液晶テレビなどの薄型テレビ力従来のブラウン管テレビに代わり主流になりつつある。そのため、チューナをはじめとする各種部品の低コスト化、小型化が強く求められるようになってきている。

[0004] し力しながら、現状のチューナは、多くの場合、受信部には受信感度特性、すなわち、雑音特性に優れたバイポーラのチップ、デジタル信号処理部には低コスト'小型ィ匕に優れた CMOSのチップで構成されている。従って、システムが 2チップで構成されており、ユーザの低コスト'小型化に対する要望を満たせなくなりつつある。

[0005] そのユーザ要望を満足させる手段の一つに、バイポーラで実現されていた受信部を CMOS化し、チューナシステムをワンチップで実現することが知られて!/、る。

[0006] し力しながら、一般に CMOSデバイスの特性はバイポーラに比べ悪ぐ回路をそのまま CMOSに置き換えただけでは、通常十分な性能を得ることができない。なかでも、受信感度特性はバイポーラに比べ不利になることが多い。

[0007] 従って、 CMOSチューナシステムの設計では、受信部の設計、なかでも受信感度特性をほぼ決定するといわれる低雑音増幅回路の設計が重要であり、受信部の雑音特性を向上させるために、低雑音増幅回路には大きな利得を持つことが求められる。

[0008] このことを、具体的に示すために、図 29に示すようなチューナシステムの雑音特性について説明する。

[0009] 図 29は、チューナシステムのブロック図である。図 29において、受信方式はダイレクト 'コンバージョン方式であり、 14はアンテナ、 1 5は低雑音増幅回路（Low Noise Amplifier)、 16a, 16bはミキサ、 17a, 17bは LPF (Low Pass Filter) , 18a, 18bは VGA (Variable Gain Amplifier)、 19 は 90° 位相器、 20は PLL、 21はデジタル回路である。

[0010] 受信部、すなわちアンテナ 14から VGA18までの雑音指数 Fを算出するために、低雑音増幅回路 15、ミキサ 16a, 16b、LPF17a, 17b、VGA18a, 18bの禾 lj得をそれぞれ G15, G16, G17, G18とし、雑音旨数をそれぞれ F 15, F16, F17, F18とする。この時、フリスの式力も雑音指数 Fは次式で与えられることが知られている。

[0011] [数 1]

_ 〜 F16- 1 F17 - 1 F18- 1

F = pis H h 1

G15 G15 G16 G15 G16 G17

[0012] (数 1)より、低雑音増幅回路 15の利得 G15は右辺第二項以降に全て含まれている。従って、雑音指数 Fは G15に強く依存し、 G15を大きくすることにより、雑音指数 F を小さくすることができる。その結果、受信部の雑音特性を向上させることができる。 ( 例えば、非特許文献 1)

[0013] 一方、デジタルテレビチューナのように、広帯域の信号を扱う受信システムにおいて、低雑音増幅回路には 1GHz以上の広い入力信号帯域も要求される。

[0014] 図 28は、 BSZCSデジタルテレビチューナシステムに入力される RF信号のィメージ図である。

[0015] 例えば、 BSZCSデジタルテレビチューナシステムにおいては、図 28に示すように 0. 95GHz力ら 2. 15GHz帯に存在する約 20チャンネルの信号を受信する必要がある。つまり、全チャンネルに対して同等の受信感度特性を実現させる必要があり、低雑音増幅回路にはその周波数帯域においてフラットな利得特性であることが求められる。

[0016] し力しながら、一般に、利得と帯域幅はトレードオフの関係にあり、両者を高いレべルで実現することは困難である。特に CMOSの場合は、デバイスの雑音特性がバイポーラよりも劣るため、低雑音増幅回路への高利得ィ匕の要求はより厳しいものとなる [0017] 以上のことをより具体的に説明するために、以下、従来の低雑音増幅回路について説明する。

図 24は従来の低雑音増幅回路 1100の構成を示す回路図であり、図 25、図 26は従来の他の構成による低雑音増幅回路 1200、 1300をそれぞれ示す回路図であり、図 27は従来の低雑音増幅回路における利得と帯域のトレードオフを示す特性図である。

[0018] 図 24に示される従来の低雑音増幅回路 1100において、基本構成はインダクタ負荷のソース接地増幅回路であり、 1は信号増幅部、 2は負荷部、 3は RF信号供給器、 5は入力端子、 6は出力端子、 7はトランジスタ、 10はインダクタ、 11は容量、 13は広帯域ィ匕抵抗である。ただし、 RF信号供給器 3は RF信号を供給する一般的な手段を示したものであり、例えば図 29に示すチューナシステムにおいては、アンテナ 14を指す。

[0019] 以下、図 24を用いて従来の低雑音増幅回路 1100の動作について説明する。

RF信号供給器 3から供給される入力信号は、トランジスタ 7のゲート端子に入力され、電圧信号から電流信号に変換される。そして、その電流信号は負荷部 2を流れ、再び電圧信号に変換され、出力信号となり、出力端子 6から出力される。

[0020] ここで、低雑音増幅回路の利得の周波数特性は、負荷部 2の特性で決まることが知られている。具体的には、インダクタ 10のインダクタンス L10と、容量 11の容量値 C1 1とで決定される共振周波数で利得は最大となる。通常、回路設計者はアプリケーシヨンに応じて L10あるいは C11を調整し、入力される RF信号の周波数帯に共振周波数を一致させるように設計する。

[0021] 広帯域ィ匕抵抗 13は、負荷部 2の Q値 (負荷インピーダンス特性の急峻さ）を低減させるために接続され、広帯域ィ匕抵抗 13の抵抗値 R13を小さくすることにより、図 27に示すように利得特性を広帯域化させることができる。

[0022] また、詳細な説明は省略するが、負荷部 2を図 25のように、広帯域化抵抗 13をインダクタ 10に対して直列に接続した低雑音増幅回路 1200や、信号増幅部 1を図 26のように、負帰還抵抗 22と直流遮断容量 23を入力端子 5と出力端子 6との間に直列接続した低雑音増幅回路 1300も、図 24の低雑音増幅回路 1100と同様、図 27に示すように利得特性を広帯域化させることができる。（例えば、非特許文献 2) 非特許文献 l : Behzad Razavi著，黒田忠広監訳，「RFマイクロエレクトロニクス」，丸善株式会社， 2002年 3月， p. 47- 50

非特許文献 2 :トーマス ·Η·リー（Thomas H. Lee)著， " CMOS RF集積回路のアサイン (The Design of CMO¾ Radio - Frequency Integrated Circuits ) ",ケンブリッジ'ュ-バーシティ'プレス（CAMBRIDGE UNIVERSITY PRES S) , 1998年， p. 178 - 222

発明の開示

発明が解決しょうとする課題

[0023] し力しながら、上記従来技術における低雑音増幅回路は、低消費電力で高利得と広帯域を同時に実現することが困難であるという問題がある。ここで、具体的にはデジタルテレビ用 BSZCSチューナの場合は利得 20dB以上、帯域 1GHz以上が求められる力図 27に示すように、広帯域ィ匕抵抗 13の抵抗値 R13を大きくすると、利得は大きくなるが帯域が狭くなり、抵抗値 R13を小さくすると、帯域は広くなるが利得が小さくなる。従って、利得と帯域はトレードオフの関係にあり、抵抗値 R13の調整だけで高利得と広帯域を同時に実現することはできない。

[0024] また、低雑音増幅回路に流す電流を大きくすることにより、信号増幅部 1の増幅率を大きくし利得を稼ぐ方法もあるが、消費電力が増大するという問題がある。

[0025] 以上のように、従来の低雑音増幅回路では、低消費電力で高利得と広帯域を同時に実現することが困難であり、高性能な受信システムを実現できないという問題があつた o

[0026] 本発明は、上記従来の問題点を解決するためになされたもので、低消費電力で高利得と広帯域を同時に満足する低雑音増幅回路、及び受信システムを提供することを目的とする。

課題を解決するための手段

[0027] 上記従来の課題を解決するために、本発明の請求項 1による低雑音増幅回路は、入力端子と出力端子を有し、入力された信号を増幅する信号増幅部と、前記出力端子と電源端子との間に接続され、前記出力端子の電流信号を電圧信号に変換する負荷部と、前記入力端子に接続され RF信号を供給する RF信号供給器と、前記負荷部の共振周波数を、前記 RF信号供給器カゝら供給される RF信号の周波数に応じて制御する共振周波数制御回路とを備えたことを特徴とするものである。

[0028] 本発明の請求項 2による低雑音増幅回路は、請求項 1に記載の低雑音増幅回路において、前記 RF信号は、複数のチャンネルで構成され、前記共振周波数制御回路は、前記負荷部の共振周波数を、前記 RF信号に含まれる希望チャンネルの周波数帯に一致させるように制御することを特徴とするものである。

[0029] 本発明の請求項 3による低雑音増幅回路は、請求項 1に記載の低雑音増幅回路において、前記負荷部は、インダクタと、可変容量とを有し、前記共振周波数制御回路は、前記 RF信号の周波数に応じて、前記可変容量の容量値を制御することを特徴とするものである。

[0030] 本発明の請求項 4による低雑音増幅回路は、請求項 1に記載の低雑音増幅回路において、前記負荷部は、可変インダクタと、容量とを有し、前記共振周波数制御回路は、前記 RF信号の周波数に応じて、前記可変インダクタのインダクタンスを制御することを特徴とするものである。

[0031] 本発明の請求項 5による低雑音増幅回路は、請求項 1に記載の低雑音増幅回路において、前記負荷部は、可変インダクタと、可変容量とを有し、前記共振周波数制御回路は、前記 RF信号の周波数に応じて、前記可変インダクタのインダクタンスと、前記可変容量の容量値の両方を、制御することを特徴とするものである。

[0032] 本発明の請求項 6による低雑音増幅回路は、請求項 1に記載の低雑音増幅回路において、前記信号増幅部は、ドレイン、ゲート、ソース端子が、それぞれ、前記出力端子、前記入力端子、グランド端子に接続されたトランジスタを有し、前記負荷部は、電源端子と前記出力端子との間に接続されるインダクタと、前記出力端子と電源端子あるいはグランド端子との間に接続される容量とを有し、前記インダクタと、前記容量の少なくとも一方は、そのインダクタ値あるいは容量値が可変であることを特徴とするものである。

[0033] 本発明の請求項 7による低雑音増幅回路は、請求項 1に記載の低雑音増幅回路において、前記信号増幅部は、ドレイン、ゲート、ソース端子が、それぞれ、第 1の出力端子、第 1の入力端子、第 1のノードに接続された第 1のトランジスタと、ドレイン、ゲート、ソース端子が、それぞれ、第 2の出力端子、第 2の入力端子、第 1のノードに接続された第 2のトランジスタと、前記第 1のノードとグランド端子との間に接続された電流源とを有し、前記負荷部は、電源端子と前記第 1の出力端子との間に接続される第 1 のインダクタと、電源端子と前記第 2の出力端子との間に接続される第 2のインダクタと、前記第 1の出力端子と前記第 2の出力端子との間に接続される容量とを有し、前記第 1および第 2のインダクタと、前記容量の少なくとも一方は、それらのインダクタ値、あるいはその容量値が可変であることを特徴とするものである。

[0034] 本発明の請求項 8による受信システムは、請求項 1に記載の低雑音増幅回路を含み、 1つの半導体チップ上に集積ィ匕されていることを特徴とするものである。

[0035] 本発明の請求項 9による受信システムは、請求項 1に記載の低雑音増幅回路を含み、テレビチューナシステムに用いられることを特徴とするものである。

[0036] 本発明の請求項 10による低雑音増幅回路は、請求項 2に記載の低雑音増幅回路にお、て、前記 RF信号の信号帯域が 1GHz以上であることを特徴とするものである

[0037] 本発明の請求項 11による低雑音増幅回路は、請求項 3ないし 7のいずれかに記載の低雑音増幅回路において、前記負荷部に含まれるインダクタあるいは可変インダクタは、オンチップインダクタであることを特徴とするものである。

[0038] 本発明の請求項 12による低雑音増幅回路は、請求項 6または 7に記載の低雑音増幅回路において、前記トランジスタは、 MOSトランジスタであることを特徴とするものである。

[0039] これらの構成を用いて、負荷部の共振周波数を、希望チャンネルの RF信号周波数と一致するように制御することにより、消費電力を増大させることなぐ高利得'広帯域の低雑音増幅回路を実現することができる。その結果、テレビチューナシステムのような広帯域 '多チャンネルの受信システムにおいて、本発明の低雑音増幅回路を適用することにより、低消費電力で高い受信感度特性を実現することができる。

発明の効果

[0040] 本発明の低雑音増幅回路によれば、消費電力を増大させることなく高利得と広帯域を同時に実現することにより、広帯域 ·多チャンネルの受信システムにおいて、低消費電力で高、受信感度特性を実現することができると、う効果がある。

図面の簡単な説明

[図 1]図 1は本発明の実施の形態 1による低雑音増幅回路 101の構成を示す回路図である。

[図 2]図 2は本発明の実施の形態 1による低雑音増幅回路 102の構成を示す回路図である。

[図 3]図 3は本発明の実施の形態 1による低雑音増幅回路 103の構成を示す回路図である。

[図 4]図 4は本発明の実施の形態 1による低雑音増幅回路 104の構成を示す回路図である。

[図 5]図 5は本発明の実施の形態 1による低雑音増幅回路 105の構成を示す回路図である。

[図 6]図 6は本発明の実施の形態 1による低雑音増幅回路の利得と帯域のトレードォフを示す特性図である。

[図 7]図 7は本発明の実施の形態 2による低雑音増幅回路 201の構成を示す回路図である。

[図 8]図 8は本発明の実施の形態 2による低雑音増幅回路 202の構成を示す回路図である。

[図 9]図 9は本発明の実施の形態 2による低雑音増幅回路 203の構成を示す回路図である。

[図 10]図 10は本発明の実施の形態 2による低雑音増幅回路 204の構成を示す回路図である。

[図 11]図 11は本発明の実施の形態 2による低雑音増幅回路 205の構成を示す回路図である。

[図 12]図 12は本発明の実施の形態 2による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。

[図 13]図 13は本発明の実施の形態 3による低雑音増幅回路 301の構成を示す回路図である。

圆 14]図 14は本発明の実施の形態 3による低雑音増幅回路 302の構成を示す回路図である。

圆 15]図 15は本発明の実施の形態 3による低雑音増幅回路 303の構成を示す回路図である。

圆 16]図 16は本発明の実施の形態 3による低雑音増幅回路 304の構成を示す回路図である。

圆 17]図 17は本発明の実施の形態 3による低雑音増幅回路 305の構成を示す回路図である。

圆 18]図 18は本発明の実施の形態 3による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。

圆 19]図 19は本発明の実施の形態 1による低雑音増幅回路 101の可変容量値の例を示す図である。

圆 20]図 20は本発明の実施の形態 1による低雑音増幅回路 105の可変容量値の例を示す図である。

圆 21]図 21は本発明の実施の形態 2による低雑音増幅回路 201の可変インダクタンスの例を示す図である。

圆 22]図 22は本発明の実施の形態 3による低雑音増幅回路 301の可変容量値、及び可変インダクタンスの例を示す図である。

圆 23]図 23は本発明の実施の形態 3による低雑音増幅回路 305の可変容量値、及び可変インダクタンスの例を示す図である。

圆 24]図 24は従来の低雑音増幅回路 1100の構成を示す回路図である。

圆 25]図 25は従来の低雑音増幅回路 1200の構成を示す回路図である。

圆 26]図 26は従来の低雑音増幅回路 1300の構成を示す回路図である。

圆 27]図 27は従来の低雑音増幅回路における利得と帯域のトレードオフを示す特性図である。

[図 28]図 28は BSZCSデジタルテレビチューナに入力される RF信号のイメージ図である。 [図 29]図 29はチューナシステムのブロック図である。

符号の説明

[0042] 1 信号増幅部

2 負荷部

3 RF信号供給器

4 共振周波数制御回路

5 入力端子

6 出力端子

7 MOSトランジスタ

8 可変インダクタ

9 可変容量

10 インダクタ

11 容量

12 電流源

13 広帯域化抵抗

14 アンテナ

15 低雑音増幅回路 (LNA)

16 ミキサ

17 LPF (Low Pass Filter)

18 VGA (Variable Gain Amplifier)

19 90° 位相器

20 PLL (Phase Locked Loops)

21 デジタル回路

22 負帰還抵抗

23 直流遮断容量

24 第 1のノード

発明を実施するための最良の形態

[0043] 以下、本発明の実施の形態について、図面を参照しながら説明する。 (実施の形態 1)

図 1は、本発明の実施の形態 1による低雑音増幅回路 101の構成を示す回路図であり、図 2〜図 5は、本発明の実施の形態 1の他の構成による低雑音増幅回路 102〜 105をそれぞれ示す回路図であり、図 6は、本発明の実施の形態 1による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。

[0044] 図 1に示される本実施の形態 1の低雑音増幅回路 101において、 1は信号増幅部、 2は負荷部、 3は RF信号供給器、 4は共振周波数制御回路、 5は入力端子、 6は出力端子、 7は MOSトランジスタ、 9は可変容量、 10はインダクタである。ここで信号増幅部 1は、ドレイン、ゲート、ソース端子がそれぞれ、出力端子 6、入力端子 5、グランド端子に接続された MOSトランジスタ 7を有している。また、負荷部 2に含まれるインダクタ 10は、オンチップインダクタである。

[0045] 以下、その基本構成がソース接地型増幅器で構成された本実施の形態 1の低雑音増幅回路 101について、その動作を説明する。

[0046] 図 1に示される低雑音増幅回路 101において、 RF信号供給器 3から供給される RF 信号は、入力端子 5を介して MOSトランジスタ 7のゲート端子に入力され、電圧信号力電流信号に変換される。そして、負荷部 2にその電流信号が流れることにより電圧信号に変換され、出力端子 6から増幅された RF出力信号を取り出すことができる。なお、 RF信号の信号帯域は 1GHz以上である。

[0047] ここで、 MOSトランジスタ 7のトランスコンダクタンスを gm7、インダクタ 10のインダクタンスを L10、可変容量 9の容量値を C9とすると、利得 G1は次式で与えられる。

[0048] [数 2]

[0049] (数 2)より利得 G1は周波数に対して共振特性を持っており、その共振周波数 frlは

(数 3)で与えられ、そのとき利得 G 1は最大値をとる。

[0050] [数 3] [0051] 本実施の形態 1の低雑音増幅回路 101では、前記容量値 C9を共振周波数制御回路 4で制御することにより、図 6に示すように、共振周波数をシフトさせ、希望の RF信号の周波数にぉ、て最大の利得を持たせるようにする。

[0052] 図 19は、本実施の形態 1の低雑音増幅回路 101における可変容量値の例を示す図であり、図 20は、本実施の形態 1の低雑音増幅回路 105における可変容量値の例を示す図である。

[0053] 例えば、 L10が 5nHの場合、 1. OGHz, 1. 5GHz, 2. OGHzの RF信号周波数に対して、 C9の値を図 19のようにそれぞれ、 5. lpF, 2. 3pF, 1. 3pFに設定することにより、共振周波数 frlはそれぞれ 1. OOGHz, 1. 48GHz, 1. 98GHzとなり、共振周波数 frlを希望の RF信号周波数と一致させる、あるいは、近い値にすることができる。従って、図 28のような、広帯域'多チャンネルのアプリケーションにおいては、図 1 に示す本実施の形態 1の低雑音増幅回路 101は、等価的に高利得と、広帯域を同時に実現することができる。その結果、本低雑音増幅回路 101を用いて受信システムを構成した場合、どのチャンネルに対しても、高い受信感度特性を実現することができる。

[0054] なお、図 1に示す例では、負荷部 2をインダクタ 10と可変容量 9のみによる構成とし、信号増幅部 1を MOSトランジスタ 7のみによる構成とした力本発明はこれに限らず、さらに、広帯域化抵抗、負帰還抵抗、直流遮断容量などを接続するようにしてもよい。

[0055] すなわち、負荷部 2を、図 2の低雑音増幅回路 102のように、インダクタ 10と並列に広帯域化抵抗 13を接続したもの、または図 3の低雑音増幅回路 103のように、インタ、クタ 10と直列に広帯域ィ匕抵抗 13を接続したものでもよぐ信号増幅部 1を、図 4の低雑音増幅回路 104のように、出力端子 6と入力端子 5との間に負帰還抵抗 22と直流遮断容量 23を直列接続するようにしたものでもよい。また、低雑音増幅回路の構成は、負荷部 2として、図 2のようにインダクタ 10と並列に広帯域ィ匕抵抗 13を接続したものと、図 3のようにインダクタ 10と直列に広帯域ィ匕抵抗 13を接続したものとのいずれかと、信号増幅部 1として、図 4のように出力端子 6と入力端子 5との間に負帰還抵抗 22と直流遮断容量 23を直列接続したものとを、組み合わせるようにしてもょ、。 [0056] また、図 5に示す低雑音増幅回路 105のように、その基本構成が差動型のソース接地増幅器であるものでもよい。ここで、信号増幅部 1は、ドレイン、ゲート、ソース端子がそれぞれ、第 1の出力端子 6a、第 1の入力端子 5a、第 1のノード 24に接続された第 1の MOSトランジスタ 7aと、ドレイン、ゲート、ソース端子がそれぞれ、第 2の出力端子 6b、第 2の入力端子 5b、第 1のノード 24に接続された第 2の MOSトランジスタ 7 bと、前記第 1のノード 24とグランド端子の間に接続された電流源 12を有している。伹し、この場合は、可変容量 9を、差動の出力端子間、すなわち第 1の出力端子 6aと第 2の出力端子 6b間に接続することにより、 C9は等価的に 2倍になるので、図 20のように、 C9の値を 2. 6pF, 1. 2pF, 0. 7pFとして、 C9の値を半分にすること力 ^できる。

[0057] 以上のように本実施の形態 1の低雑音増幅回路によれば、出力端子 6の電流信号を電圧信号に変換する負荷部 2が、インダクタ 10と、可変容量 9とを有し、共振周波数制御回路 4が、 RF信号の周波数に応じて、可変容量 9の容量値 C9を制御するようにしたので、広帯域にわたって高利得特性を実現することができ、その結果、受信システムの受信感度を向上させることができる効果がある。また、信号増幅部 1のトランジスタを、 MOSトランジスタとしているので、テレビチューナシステム等の、受信部とデジタル信号処理部を含む受信システムを、 CMOSのワンチップ上に集積ィ匕することがでさる。

[0058] なお、上記実施の形態 1では、信号増幅部 1のトランジスタを、 MOSトランジスタとしたものを示した力本発明はこれに限らず、信号増幅部 1のトランジスタを、バイポーラトランジスタ、あるいは GaAsMESFET等としてもよ!/ヽ。

[0059] (実施の形態 2)

図 7は、本発明の実施の形態 2による低雑音増幅回路 201の構成を示す回路図であり、図 8〜図 11は、本発明の実施の形態 2の他の構成による低雑音増幅回路 202 〜205をそれぞれ示す回路図であり、図 12は、本発明の実施の形態 2による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。

[0060] 図 7に示される本実施の形態 2の低雑音増幅回路 201において、 1は信号増幅部、 2は負荷部、 3は RF信号供給器、 4は共振周波数制御回路、 5は入力端子、 6は出力端子、 7は MOSトランジスタ、 8は可変インダクタ、 11は容量である。ここで信号増幅部 1は、ドレイン、ゲート、ソース端子がそれぞれ、出力端子 6、入力端子 5、グランド端子に接続された MOSトランジスタ 7を有している。また、負荷部 2に含まれる可変インダクタ 8は、オンチップインダクタである。

[0061] 以下、その基本構成がソース接地型増幅器で構成された本実施の形態 2の低雑音増幅回路 201について、その動作を説明する。

[0062] 図 7に示される低雑音増幅回路 201において、 RF信号供給器 3から供給される RF 信号は、入力端子 5を介して MOSトランジスタ 7のゲート端子に入力され、電圧信号力電流信号に変換される。そして、負荷部 2にその電流信号が流れることにより電圧信号に変換され、出力端子 6から増幅された RF出力信号を取り出すことができる。なお、 RF信号の信号帯域は 1GHz以上である。

[0063] ここで、 MOSトランジスタ 7のトランスコンダクタンスを gm7、可変インダクタ 8のインダクタンスを L8、容量 11の容量値を C11とすると、利得 G2は次式で与えられる。

[0064] 画

[0065] (数 4)より利得 G2は周波数に対して共振特性を持っており、その共振周波数 fr2は

(数 5)で与えられ、そのとき利得 G2は最大値をとる。

[0066] [数 5]

[0067] 本実施の形態 2の低雑音増幅回路 201では、上記インダクタンス L8を共振周波数制御回路 4で制御することにより、図 12に示すように、共振周波数をシフトさせ、希望の RF信号の周波数にぉ、て最大の利得を持たせるようにする。

[0068] 図 21は、本発明の実施の形態 2の低雑音増幅回路 201における可変インダクタンスの例を示す図である。

例えば、容量 C11が 5pFの場合、 1. OGHz, 1. 5GHz, 2. OGHzの RF信号周波数に対して、インダクタンス L8の値を図 21のようにそれぞれ、 5. InH, 2. 3nH, 1. 3nHに設定することにより、共振周波数 fr2はそれぞれ 1. OOGHz, 1. 48GHz, 1. 98GHzとなり、共振周波数 fr2を希望の RF信号周波数と一致、あるいは、近い値にすることができる。従って、図 28のような、広帯域'多チャンネルのアプリケーションにおいては、図 7に示す本実施の形態 2の低雑音増幅回路 201は、等価的に高利得と、広帯域を同時に実現することができる。その結果、本低雑音増幅回路 201を用いて受信システムを構成した場合、どのチャンネルに対しても、高い受信感度特性を実現することができる。

[0069] なお、図 7に示す例では、負荷部 2を可変インダクタ 8と容量 11のみによる構成とし、信号増幅部 1を MOSトランジスタ 7のみによる構成とした力本発明はこれに限らず、さらに、広帯域化抵抗、負帰還抵抗、直流遮断容量などを接続するようにしてもよい。

[0070] すなわち、負荷部 2を、図 8の低雑音増幅回路 202のように、可変インダクタ 8と並列に広帯域ィ匕抵抗 13を接続したもの、または図 9の低雑音増幅回路 203のように、可変インダクタ 8と直列に広帯域ィ匕抵抗 13を接続したものでもよぐ信号増幅部 1を、図 10の低雑音増幅回路 204のように、出力端子 6と入力端子 5との間に負帰還抵抗 22と直流遮断容量 23を直列接続するようにしたものでもよい。また、低雑音増幅回路の構成は、負荷部 2として、図 8のように可変インダクタ 8と並列に広帯域ィ匕抵抗 13 を接続したものと、図 9のように可変インダクタ 8と直列に広帯域ィ匕抵抗 13を接続したものとのいずれかと、信号増幅部 1として、図 10のように出力端子 6と入力端子 5との間に負帰還抵抗 22と直流遮断容量 23を直列接続したものとを、組み合わせるようにしてちよい。

[0071] また、本実施の形態 2の低雑音増幅回路は、図 11に示すように、その基本構成が差動型のソース接地増幅器であるものでもよい。ここで、信号増幅部 1は、ドレイン、ゲート、ソース端子がそれぞれ、第 1の出力端子 6a、第 1の入力端子 5a、第 1のノード 24に接続された第 1の MOSトランジスタ 7aと、ドレイン、ゲート、ソース端子がそれぞれ、第 2の出力端子 6b、第 2の入力端子 5b、第 1のノード 24に接続された第 2の M OSトランジスタ 7bと、前記第 1のノード 24とグランド端子の間に接続された電流源 12 を有している。但し、この場合は、容量 11を、差動の出力端子間、すなわち第 1の出力端子 6aと第 2の出力端子 6bの間に接続することにより、 C11は等価的に 2倍になるので、図 21にお!/ヽて、 C11は 2. 5pFとなる。

[0072] 以上のように本実施の形態 2の低雑音増幅回路によれば、出力端子 6の電流信号を電圧信号に変換する負荷部 2が、可変インダクタ 8と、容量 11とを有し、共振周波数制御回路 4が、 RF信号の周波数に応じて、可変インダクタ 8のインダクタンス L8を制御するようにしたので、広帯域にわたって高利得特性を実現することができ、その結果、受信システムの受信感度を向上させることができる効果がある。また、信号増幅部 1のトランジスタを、 MOSトランジスタとしているので、テレビチューナシステム等の、受信部とデジタル信号処理部を含む受信システムを、 CMOSのワンチップ上に集積ィ匕することができる。

[0073] なお、上記実施の形態 2では、信号増幅部 1のトランジスタを、 MOSトランジスタとしたものを示した力本発明はこれに限らず、信号増幅部 1のトランジスタを、バイポーラトランジスタ、あるいは、 GaAsMESFET等としてもよい。

[0074] (実施の形態 3)

図 13は、本発明の実施の形態 3による低雑音増幅回路 301の構成を示す回路図であり、図 14〜図 17は、本発明の実施の形態 3の他の構成による低雑音増幅回路 3 02〜305をそれぞれ示す回路図であり、図 18は、本発明の実施の形態 3による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。

[0075] 図 13に示される本実施の形態 3の低雑音増幅回路 301において、 1は信号増幅部、 2は負荷部、 3は RF信号供給器、 4は共振周波数制御回路、 5は入力端子、 6は出力端子、 7は MOSトランジスタ、 8は可変インダクタ、 9は可変容量である。ここで信号増幅部 1は、ドレイン、ゲート、ソース端子がそれぞれ、出力端子 6、入力端子 5、ダランド端子に接続された MOSトランジスタ 7を有している。また、負荷部 2に含まれる可変インダクタ 8は、オンチップインダクタである。

[0076] 以下、その基本構成がソース接地型増幅器で構成された本実施の形態 3の低雑音増幅回路 301について、その動作を説明する。

図 13に示される低雑音増幅回路 301において、 RF信号供給器 3から供給される R F信号は、入力端子 5を介して MOSトランジスタ 7のゲート端子に入力され、電圧信号力電流信号に変換される。そして、負荷部 2にその電流信号が流れることにより電圧信号に変換され、出力端子 6から増幅された RF出力信号を取り出すことができる。なお、 RF信号の信号帯域は 1GHz以上である。

[0077] ここで、 MOSトランジスタ 7のトランスコンダクタンスを gm7、可変インダクタ 8のインダクタンスを L8、可変容量 9の容量値を C9とすると、利得 G3は次式で与えられる。

[0078] [数 6]

[0079] (数 6)より利得 G3は周波数に対して共振特性を持っており、その共振周波数 fr3は

(数 7)で与えられ、そのとき利得 G3は最大値をとる。

[0080] [数 7]

[0081] 本実施の形態 3の低雑音増幅回路 301では、前記インダクタンス L8及び前記容量値 C9を共振周波数制御回路 4で制御することにより、図 18に示すように、共振周波数をシフトさせ、希望の RF信号の周波数にぉ、て最大の利得を持たせるようにする

[0082] 図 22は、本実施の形態 3の低雑音増幅回路 301における可変容量値、及び可変インダクタンスの例を示す図であり、図 23は、本実施の形態 3の低雑音増幅回路 305 における可変容量値、及び可変インダクタンスの例を示す図である。

[0083] 例えば、 1. OGHz, 1. 5GHz, 2. OGHzの RF信号周波数に対して、図 22のように L8の値をそれぞれ 5. OnH, 3. 4nH, 2. 5nHに設定し、 C9の値をそれぞれ 5. Op F, 3. 4pF, 2. 5pFに設定することにより、共振周波数 fr3はそれぞれ 1. OlGHz, 1 . 48GHz, 2. OlGHzとなり、共振周波数 fr3を希望の RF信号周波数と近い値にすることができる。従って、図 28のような RF信号が BSZCSデジタルテレビチューナに入力される広帯域 ·多チャンネルの受信システムにお、ては、図 13に示す本実施の形態 3の低雑音増幅回路 301は、等価的に高利得と、広帯域を同時に実現することができる。その結果、本低雑音増幅回路 301を用いて受信システムを構成した場合、どのチャンネルに対しても、高ヽ受信感度特性を実現することができる。 [0084] なお、図 13に示す例では、負荷部 2を可変インダクタ 8と可変容量 9のみによる構成とし、信号増幅部 1を MOSトランジスタ 7のみによる構成とした力本発明はこれに限らず、さらに、広帯域化抵抗、負帰還抵抗、直流遮断容量などを接続するようにしてもよい。

[0085] すなわち、負荷部 2を、図 14の低雑音増幅回路 302のように、可変インダクタ 8と並列に広帯域ィ匕抵抗 13を接続したもの、または図 15の低雑音増幅回路 303のように、可変インダクタ 8と直列に広帯域ィ匕抵抗 13を接続したものでもよぐ信号増幅部 1を、図 16の低雑音増幅回路 304のように、出力端子 6と入力端子 5との間に負帰還抵抗 22と直流遮断容量 23とを直列接続するようにしたものでもよい。また、低雑音増幅回路の構成は、負荷部 2として、図 14のように可変インダクタ 8と並列に広帯域ィ匕抵抗 1 3を接続したものと、図 15のように可変インダクタ 8と直列に広帯域ィ匕抵抗 13を接続したものとのいずれかと、信号増幅部 1として、図 16のように出力端子 6と入力端子 5 との間に負帰還抵抗 22と直流遮断容量 23とを直列接続したものとを、組み合わせるようにしてもよい。

[0086] また、本実施の形態 3の低雑音増幅回路は、図 17に示す低雑音増幅回路 305のように、その基本構成が差動型のソース接地増幅器であるものでもよい。ここで、信号増幅部 1は、ドレイン、ゲート、ソース端子がそれぞれ、第 1の出力端子 6a、第 1の入力端子 5a、第 1のノード 24に接続された第 1の MOSトランジスタ 7aと、ドレイン、ゲート、ソース端子がそれぞれ、第 2の出力端子 6b、第 2の入力端子 5b、第 1のノード 24 に接続された第 2の MOSトランジスタ 7bと、前記第 1のノード 24とグランド端子の間に接続された電流源 12を有している。この場合は、可変容量 9を、差動の出力端子間、すなわち、第 1の出力端子 6aと第 2の出力端子 6b間に接続することにより、 C9は等価的【こ 2倍【こなるので、図 23のよう【こ、 C9iま、それぞれ 2. 5pF, 1. 7pF, 1. 3pF となり、 C9の値を半分にすることができる。

[0087] 以上のように本実施の形態 3の低雑音増幅回路によれば、出力端子 6の電流信号を電圧信号に変換する負荷部 2が、可変インダクタ 8と可変容量 9を有し、共振周波数制御回路 4が、 RF信号の周波数に応じて、可変インダクタ 8のインダクタンス L8と、可変容量 9の容量値 C9の両方を、制御するようにしたので、広帯域にわたって高利得特性を実現することができ、その結果、受信システムの受信感度を向上させることができる効果がある。また、信号増幅部 1のトランジスタを、 MOSトランジスタとしているので、テレビチューナシステム等の、受信部とデジタル信号処理部を含む受信システムを、 CMOSのワンチップ上に集積化することができる。

[0088] なお、上記実施の形態 3では、信号増幅部 1のトランジスタを MOSトランジスタとしたものを示した力本発明はこれに限らず、信号増幅部 1のトランジスタを、バイポーラトランジスタ、 GaAsの MESFET等としてもよい。

[0089] また、本実施の形態 3では、図 13に示すように、負荷部 2は、電源端子と出力端子 6との間に接続される可変インダクタ 8と、出力端子 6とグランド端子との間に接続される可変容量 9を有するようにしたが、負荷部 2は、電源端子と出力端子 6との間に接続されるインダクタと、前記出力端子 6と電源端子あるいはグランド端子との間に接続される容量を有し、前記インダクタと前記容量の少なくとも一方は、そのインダクタ値あるいは容量値が可変であるようにしてもょ、。

[0090] また、本実施の形態 3では、図 17に示すように、負荷部 2は、電源端子と第 1の出力端子 6aとの間に接続される第 1の可変インダクタ 8aと、電源端子と第 2の出力端子 6b との間に接続される第 2の可変インダクタ 8bと、第 1の出力端子 6aと第 2の出力端子 6 bとの間に接続される可変容量 9を有するようにしたが、負荷部 2は、電源端子と前記第 1の出力端子 6aとの間に接続される第 1のインダクタと、電源端子と前記第 2の出力端子 6bとの間に接続される第 2のインダクタと、前記第 1の出力端子 6aと前記第 2 の出力端子 6bとの間に接続される容量とを有し、前記第 1および第 2のインダクタと、前記容量の少なくとも一方は、それらのインダクタ値あるいは容量値が可変であるようにしてもよい。

産業上の利用可能性

[0091] 本発明にかかる低雑音増幅回路は、低消費電力で広帯域にわたって高利得特性を実現するものであり、テレビチューナ等の多チャンネルの受信システムに有用である。

Claims

請求の範囲

[1] 入力端子と出力端子を有し、入力された信号を増幅する信号増幅部と、

前記出力端子と電源端子との間に接続され、前記出力端子の電流信号を電圧信号に変換する負荷部と、

前記入力端子に接続され、 RF信号を供給する RF信号供給器と、

前記負荷部の共振周波数を、前記 RF信号供給器から供給される RF信号の周波数に応じて制御する共振周波数制御回路とを備えた、

ことを特徴とする低雑音増幅回路。

[2] 請求項 1に記載の低雑音増幅回路にぉ、て、

前記 RF信号は、複数のチャンネルで構成され、

前記共振周波数制御回路は、前記負荷部の共振周波数を前記 RF信号に含まれる希望チャンネルの周波数帯に一致させるように制御する、

ことを特徴とする低雑音増幅回路。

[3] 請求項 1に記載の低雑音増幅回路にぉ、て、

前記負荷部は、インダクタと、可変容量とを有し、

前記共振周波数制御回路は、前記 RF信号の周波数に応じて、前記可変容量の容量値を制御する、

ことを特徴とする低雑音増幅回路。

[4] 請求項 1に記載の低雑音増幅回路にぉ、て、

前記負荷部は、可変インダクタと、容量とを有し、

前記共振周波数制御回路は、前記 RF信号の周波数に応じて、前記可変インダクタのインダクタンスを制御する、

ことを特徴とする低雑音増幅回路。

[5] 請求項 1に記載の低雑音増幅回路にぉ、て、

前記負荷部は、可変インダクタと、可変容量とを有し、

前記共振周波数制御回路は、前記 RF信号の周波数に応じて、前記可変インダクタのインダクタンスと、前記可変容量の容量値の両方を、制御する、

ことを特徴とする低雑音増幅回路。

[6] 請求項 1に記載の低雑音増幅回路にぉ、て、

前記信号増幅部は、ドレイン、ゲート、ソース端子が、それぞれ、前記出力端子、前記入力端子、グランド端子に接続されたトランジスタを有し、

前記負荷部は、電源端子と前記出力端子との間に接続されるインダクタと、前記出力端子と電源端子あるいはグランド端子との間に接続される容量とを有し、前記インダクタと前記容量の少なくとも一方は、そのインダクタ値ある!/、は容量値が可変であることを特徴とする低雑音増幅回路。

[7] 請求項 1に記載の低雑音増幅回路にぉ、て、

前記信号増幅部は、

ドレイン、ゲート、ソース端子がそれぞれ、第 1の出力端子、第 1の入力端子、第 1のノードに接続された第 1のトランジスタと、

ドレイン、ゲート、ソース端子がそれぞれ、第 2の出力端子、第 2の入力端子、第 1のノードに接続された第 2のトランジスタと、

前記第 1のノードとグランド端子の間に接続された電流源を有し、

前記負荷部は、

電源端子と前記第 1の出力端子との間に接続される第 1のインダクタと、電源端子と前記第 2の出力端子との間に接続される第 2のインダクタと、前記第 1の出力端子と前記第 2の出力端子との間に接続される容量とを有し、前記第 1および第 2のインダクタと、前記容量の少なくとも一方は、それらのインダクタ値、あるいはその容量値が可変である、

ことを特徴とする低雑音増幅回路。

[8] 請求項 1に記載の低雑音増幅回路を含み、 1つの半導体チップ上に集積化されている、

ことを特徴とする受信システム。

[9] 請求項 1に記載の低雑音増幅回路を含み、テレビチューナシステムに用いられる、ことを特徴とする受信システム。

[10] 請求項 2に記載の低雑音増幅回路において、前記 RF信号の信号帯域が 1GHz以上である、

ことを特徴とする低雑音増幅回路。

[11] 請求項 3な、し 7の、ずれかに記載の低雑音増幅回路にお!、て、

前記負荷部に含まれるインダクタあるいは可変インダクタは、オンチップインダクタである、

ことを特徴とする低雑音増幅回路。

[12] 請求項 6または 7に記載の低雑音増幅回路において、

前記トランジスタは、 MOSトランジスタである、

ことを特徴とする低雑音増幅回路。