TWI463585B - 半導體封裝方法及其結構 - Google Patents

Description

半導體封裝方法及其結構

　　本發明係有關於一種半導體封裝方法，特別係有關於一種可防止銅離子游離之半導體封裝方法。

　　目前電子產品之體積越來越輕薄，因此相對內部之電路布局必須越來越趨向微細間距發展，但電路間之微細間距容易導致短路之情形發生。

　　本發明之主要目的係在於提供一種半導體封裝方法，其包含提供一基板，該基板係具有一上表面及複數個設置於該上表面之連接墊，各該連接墊係具有一第一接合表面；覆晶結合一晶片於該基板，該晶片係具有一主動面及複數個設置於該主動面之含銅凸塊，該主動面係朝向該基板之該上表面且該些含銅凸塊係直接接合於該些連接墊，各該含銅凸塊係具有一第二接合表面及一環壁；以及形成一防游離膠體於該基板及該晶片之間，該防游離膠體係具有複數個防游離材，該些防游離材係包覆該些含銅凸塊之該些環壁。由於該防游離膠體所具有之該些防游離材係包覆該些含銅凸塊，因此當該些含銅凸塊中之銅離子產生游離時，該些防游離材係可即時捕捉游離之銅離子以防止短路之情形發生。

　　請參閱第1A至1C圖，其係本發明之一較佳實施例，一種半導體封裝方法係包含下列步驟：首先，請參閱第1A圖，提供一基板110，該基板110係具有一上表面111及複數個設置於該上表面111之連接墊112，各該連接墊112係具有一第一接合表面113及一側壁114，在本實施例中，各該連接墊112之該第一接合表面113係具有一第一區113a及一位於第一區113a外側之第二區113b；接著，請參閱第1B圖，覆晶結合一晶片120於該基板110，該晶片120係具有一主動面121及複數個設置於該主動面121之含銅凸塊122，各該含銅凸塊122係具有一第二接合表面122a及一環壁122b，該主動面121係朝向該基板110之該上表面111且該些含銅凸塊122係直接接合於該些連接墊112，在本實施例中，該些含銅凸塊122之材質係選自於銅/鎳或銅/鎳/金其中之一，且各該連接墊112之該第一接合表面113的各該第一區113a係對應於各該含銅凸塊122之該第二接合表面122a，且各該第一接合表面113及各該第二接合表面122a係為共平面；最後，請參閱第1C圖，形成一防游離膠體130於該基板110及該晶片120之間，在本實施例中，該防游離膠體130係更延伸形成於該晶片120之一側面123，該防游離膠體130係具有複數個防游離材131，該些防游離材131係包覆該些含銅凸塊122之該些環壁122b及該些連接墊112之該些側壁114，較佳地，該些防游離材131係更覆蓋該些第一接合表面113之該些第二區113b以形成一半導體封裝結構100，該些防游離材131之材質係為有機保焊劑，且該有機保焊劑之材質係選自於咪唑化合物或咪唑衍生物其中之一，在本實施例中，該咪唑衍生物係可為苯基聯三連唑、苯基咪唑、替代性苯基咪唑或芳香族羥基咪唑或其混合體其中之一，該咪唑化合物可為苯基聯三連唑、苯基咪唑、替代性苯基咪唑或芳香族羥基咪唑或其混合體其中之一。
　　由於該防游離膠體130所具有之該些防游離材131係包覆該些含銅凸塊122，因此當該些含銅凸塊122中之銅離子產生游離時，該些防游離材131係可即時捕捉游離之銅離子以防止短路之情形發生。
　　接著，請再參閱第1C圖，其係本發明之一較佳實施例之一種半導體封裝結構100，包含有一基板110、一晶片120以及一防游離膠體130，該基板110係具有一上表面111及複數個設置於該上表面111之連接墊112，各該連接墊112係具有一第一接合表面113及一側壁114，且各該連接墊112之該第一接合表面113係具有一第一區113a及一位於第一區113a外側之第二區113b，該晶片120係覆晶結合於該基板110，該晶片120係具有一主動面121及複數個設置於該主動面121之含銅凸塊122，該主動面121係朝向該基板110之該上表面111且該些含銅凸塊122係直接接合於該些連接墊112，各該含銅凸塊122係具有一第二接合表面122a及一環壁122b，各該連接墊112之該第一接合表面113的各該第一區113a係對應於各該含銅凸塊122之該第二接合表面122a，且各該第一接合表面113及各該第二接合表面122a係為共平面，該防游離膠體130係形成於該基板110及該晶片120之間，且該防游離膠體130係更延伸形成於該晶片120之一側面123，該防游離膠體130係具有複數個防游離材131，該些防游離材131係包覆該些含銅凸塊122之該些環壁122b及該些連接墊112之該些側壁114，且該些防游離材131係更覆蓋該些連接墊112之該些第一接合表面113的該些第二區113b。
　　本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。

100．．．半導體封裝結構

110．．．基板

111．．．上表面

112．．．連接墊

113．．．第一接合表面

113a．．．第一區

113b．．．第二區

114．．．側壁

120．．．晶片

121．．．主動面

122．．．含銅凸塊

122a．．．第二接合表面

122b．．．環壁

123．．．側面

130．．．防游離膠體

131．．．防游離材

第1A至1C圖：依據本發明之一較佳實施例，一種半導體封裝方法之截面示意圖。

100．．．半導體封裝結構

110．．．基板

111．．．上表面

113．．．第一接合表面

113a．．．第一區

113b．．．第二區

114．．．側壁

120．．．晶片

121．．．主動面

122．．．含銅凸塊

122a．．．第二接合表面

122b．．．環壁

123．．．側面

130．．．防游離膠體

131．．．防游離材

Claims (18)

1. 一種半導體封裝方法，其至少包含：
   　提供一基板，該基板係具有一上表面及複數個設置於該上表面之連接墊，各該連接墊係具有一第一接合表面；
   　覆晶結合一晶片於該基板，該晶片係具有一主動面及複數個設置於該主動面之含銅凸塊，該主動面係朝向該基板之該上表面且該些含銅凸塊係直接接合於該些連接墊，各該含銅凸塊係具有一第二接合表面及一環壁；以及
   　形成一防游離膠體於該基板及該晶片之間，該防游離膠體係具有複數個防游離材，該些防游離材係包覆該些含銅凸塊之該些環壁。
2. 如申請專利範圍第1項所述之半導體封裝方法，其中各該第一接合表面及各該第二接合表面係為共平面。
3. 如申請專利範圍第1項所述之半導體封裝方法，其中各該連接墊係具有一側壁，該些防游離材係包覆該些側壁。
4. 如申請專利範圍第1項所述之半導體封裝方法，其中各該連接墊之該第一接合表面係具有一第一區及一位於第一區外側之第二區，各該第一區係對應於各該含銅凸塊之該第二接合表面。
5. 如申請專利範圍第4項所述之半導體封裝方法，其中該些防游離材係覆蓋該些第一接合表面之該些第二區。
6. 如申請專利範圍第1項所述之半導體封裝方法，其中該些防游離材之材質係為有機保焊劑。
7. 如申請專利範圍第6項所述之半導體封裝方法，其中該有機保焊劑之材質係選自於咪唑化合物或咪唑衍生物其中之一。
8. 如申請專利範圍第7項所述之半導體封裝方法，其中該咪唑衍生物係可為苯基聯三連唑、苯基咪唑、替代性苯基咪唑或芳香族羥基咪唑或其混合體其中之一，該咪唑化合物可為苯基聯三連唑、苯基咪唑、替代性苯基咪唑或芳香族羥基咪唑或其混合體其中之一。
9. 如申請專利範圍第1項所述之半導體封裝方法，其中該些含銅凸塊之材質係選自於銅/鎳或銅/鎳/金其中之一。
10. 一種半導體封裝結構，其至少包含：
    　一基板，其係具有一上表面及複數個設置於該上表面之連接墊，各該連接墊係具有一第一接合表面；
    　一晶片，其係覆晶結合於該基板，該晶片係具有一主動面及複數個設置於該主動面之含銅凸塊，該主動面係朝向該基板之該上表面且該些含銅凸塊係直接接合於該些連接墊，各該含銅凸塊係具有一第二接合表面及一環壁；以及
    　一防游離膠體，其係形成於該基板及該晶片之間，該防游離膠體係具有複數個防游離材，該些防游離材係包覆該些含銅凸塊之該些環壁。
11. 如申請專利範圍第10項所述之半導體封裝結構，其中各該第一接合表面及各該第二接合表面係為共平面。
12. 如申請專利範圍第10項所述之半導體封裝結構，其中各該連接墊係具有一側壁，該些防游離材係包覆該些側壁。
13. 如申請專利範圍第10項所述之半導體封裝結構，其中各該連接墊之該第一接合表面係具有一第一區及一位於第一區外側之第二區，各該第一區係對應於各該含銅凸塊之該第二接合表面。
14. 如申請專利範圍第13項所述之半導體封裝結構，其中該些防游離材係覆蓋該些第一接合表面之該些第二區。
15. 如申請專利範圍第10項所述之半導體封裝結構，其中該些防游離材之材質係為有機保焊劑。
16. 如申請專利範圍第15項所述之半導體封裝結構，其中該有機保焊劑之材質係選自於咪唑化合物或咪唑衍生物其中之一。
17. 如申請專利範圍第16項所述之半導體封裝結構，其中該咪唑衍生物係可為苯基聯三連唑、苯基咪唑、替代性苯基咪唑或芳香族羥基咪唑或其混合體其中之一，該咪唑化合物可為苯基聯三連唑、苯基咪唑、替代性苯基咪唑或芳香族羥基咪唑或其混合體其中之一。
18. 如申請專利範圍第10項所述之半導體封裝結構，其中該些含銅凸塊之材質係選自於銅/鎳或銅/鎳/金其中之一。