TWI462168B - 具有晶片封圈的積體電路與形成方法 - Google Patents

Description

具有晶片封圈的積體電路與形成方法

本發明為一種半導體裝置，特別是一種具有晶片封圈(seal ring)的半導體裝置。

在製造半導體裝置時，晶圓在製程完畢後要切割成裸晶(die)，並封裝成晶片(chip)。而這其中最重要的就是要避免晶片中的裸晶受潮，而造成晶片失效或效能降低。習知的一個方法是以金屬形成的晶片封圈(seal ring)，將裸晶包圍起來，用以防止受潮。但晶片在製造過程中可能會因為製造機器所產生的磁場而產生感應電流，造成晶片封圈燒毀，使得晶片的良率降低。

本發明的一實施例為一種具有晶片封圈的積體電路，包括一積體電路以及一晶片封圈。該晶片封圈包圍該積體電路，包括一導電封圈以及一電阻層。該電阻層形成於導電封圈的一缺口，使該晶片封圈的電阻值不等於零。利用該電阻層就可以避免晶片封圈因為製造中機器所產生的磁場通過該晶片封圈產生過大的感應電流，而將封圈燒毀。

本發明的另一實施例提供一種具有晶片封圈的積體電路的形成方法，包括：形成一積體電路於一基板上；形成一晶片封圈，圍繞該積體電路，其中該晶片封圈具有一缺口；以及形成一電阻層於該缺口。

下文所討論者為本發明所揭露之較佳實施例。雖然本說明書在基於本發明之精神以下列實施例說明，但是並非用以限制本發明為該等實施例。本發明所舉之實施例僅用以為本說明書之舉例說明使用，並非用以限制本發明之觀點。

第1圖為根據本發明之具有晶片封圈的積體電路的一實施例的示意圖。晶片封圈包含了導電封圈(conductive ring)12與電阻層13，用以圍繞一積體電路11。在本實施例中，積體電路11可以替換為任何相類似的半導體裝置。在本實施例中，電阻層13可能為N型井(N well)、P型井(P well)、N型重掺雜多晶矽(N+ Poly)或P型重掺雜多晶矽(P+ Poly)。利用該電阻層13就可以避免晶片封圈因為製造中機器所產生的磁場通過該晶片封圈產生過大的感應電流，而將封圈燒毀。要注意的是本實施例中，晶片封圈僅以一個電阻層13為例說明，但可將晶片封圈分為複數個不連續的段，再以電阻層形成且電性連接於每兩段導體封圈之間，使的晶片封圈的電阻值增加，可承受更大的感應電流。

第2圖為根據本發明之具有晶片封圈的積體電路的另一實施例的示意圖。與第1圖不同處在於電阻層21是形成於導電封圈12的缺口的一側。電阻層21的長度大於導電封圈12的缺口的長度，並與導電封圈12電性連接。在另一實施例中，電阻層21可形成於導電封圈12的缺口的一側。利用該電阻層21就可以避免晶片封圈因為製造中機器所產生的磁場通過該晶片封圈產生過大的感應電流，而將封圈燒毀。要注意的是本實施例中，晶片封圈僅以一個電阻層21為例說明，但可將晶片封圈分為複數個不連續的段，再以電阻層形成且電性連接於每兩段導體封圈之間，使的晶片封圈的電阻值增加，可承受更大的感應電流。

第3圖為根據本發明之具有晶片封圈的積體電路的另一實施例的示意圖。與第2圖相比，第3圖的晶片封圈增加了一個非導電部32，形成於該缺口的另一側，用以使晶片封圈能更有效的防止濕氣進入，避免積體電路11受潮。因為非導電部32並不會導電，因此可以與導電封圈12緊密連接。在本實施例中，非導電部32與電阻層31的位置僅以第3圖的位置為例說明，並非用以限制本發明於此。再另一實施例中，非導電部32可以設置在導電封圈12的缺口內。

第4圖為根據本發明之具有晶片封圈的積體電路的另一實施例的示意圖。與第3圖相比，第4圖的晶片封圈增加了一個導電部42，形成於該缺口的另一側，用以使晶片封圈能更有效的防止濕氣進入，避免積體電路11受潮。因為導電部42會導電，因此不可以與導電封圈12電性連接，必需與導電封圈12保持一預定距離，否則導電部42一但與導電封圈12電性連接，就會造成電阻層41失效。在本實施例中，導電部42與導電封圈12是由相同的材料所形成。在本實施例中，導電部42與電阻層41的位置僅以第4圖的位置為例說明，並非用以限制本發明於此。

第5圖為根據本發明之具有晶片封圈的積體電路的另一實施例的示意圖。第5圖中，電阻層51形成於導電封圈12的缺口內。此外，第5圖的晶片封圈增加了一個非導電部52，形成於導電封圈12的缺口的內側，用以使晶片封圈能更有效地防止濕氣進入，避免積體電路11受潮。因為非導電部52並不會導電，因此可以與導電封圈12緊密連接。在本實施例中，非導電部52與電阻層51的位置僅以第5圖的位置為例說明，並非用以限制本發明於此。

第6圖為根據本發明之具有晶片封圈的積體電路的另一實施例的示意圖。第6圖中，電阻層61形成於導電封圈12的缺口內。此外，第6圖中的晶片封圈增加了一導電部62，設置於導電封圈12的缺口的內側，用來使晶片封圈能更有效地防止濕氣進入，避免積體電路11受潮。因為導電部62會導電，因此不可以與導電封圈12電性連接，必需與導電封圈12保持一預定距離，否則導電部62一但與導電封圈12電性連接，就會造成電阻層61失效。在本實施例中，導電部62與導電封圈12是由相同的材料所形成。在本實施例中，導電部62與電阻層61的位置僅以第6圖的位置為例說明，並非用以限制本發明於此。

第7圖為根據本發明之具有晶片封圈的積體電路的另一實施例的示意圖。在本實施例中，電阻層71位於晶片封圈的一個角落。第7圖中的晶片封圈增加了一導電部72來使晶片封圈能更有效地防止濕氣進入，避免積體電路11受潮。在本實施例中，導電部72是以一定的角度設置在晶片封圈的左下角。再者，因為導電部72會導電，因此不可以與導電封圈12電性連接，導電部72的兩端必需與導電封圈12保持一預定距離，否則導電部72一但與導電封圈12電性連接，就會造成電阻層71失效。在本實施例中，導電部72與導電封圈12是由相同的材料所形成。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

11．．．積體電路

12．．．導電封圈

13、21、31、41、51、61、71．．．電阻層

32、52．．．非導電部

42、62、72．．．導電部

第1圖為根據本發明之具有晶片封圈的積體電路的一實施例的示意圖。

第2圖為根據本發明之具有晶片封圈的積體電路的另一實施例的示意圖。

第3圖為根據本發明之具有晶片封圈的積體電路的另一實施例的示意圖。

第4圖為根據本發明之具有晶片封圈的積體電路的另一實施例的示意圖。

第5圖為根據本發明之具有晶片封圈的積體電路的另一實施例的示意圖。

第6圖為根據本發明之具有晶片封圈的積體電路的另一實施例的示意圖。

第7圖為根據本發明之具有晶片封圈的積體電路的另一實施例的示意圖。

11．．．積體電路

12．．．導電封圈

13．．．電阻層

Claims (25)

1. 一種具有晶片封圈的積體電路，包括：一積體電路；以及一晶片封圈，包圍該積體電路，包括：一導電封圈，具有一缺口；以及一電阻層，形成於該缺口，使該晶片封圈的電阻值不等於零。
2. 如申請專利範圍第1項所述之具有晶片封圈的積體電路，該晶片封圈更包括一第一導電部，形成於該缺口的一側，該第一導電部與該導電封圈沒有電性連接。
3. 如申請專利範圍第2項所述之具有晶片封圈的積體電路，其中該第一導電部的長度大於該缺口的長度，且該第一導電部與該導電封圈之間具有一預定距離。
4. 如申請專利範圍第2項所述之具有晶片封圈的積體電路，其中該第一導電部的材料與該導電封圈的材料相同。
5. 如申請專利範圍第1項所述之具有晶片封圈的積體電路，其中該電阻層為N型井、P型井、N型重掺雜多晶矽或P型重掺雜多晶矽。
6. 如申請專利範圍第1項所述之具有晶片封圈的積體電路，該晶片封圈更包括一第一非導電部，形成於該缺口的一側。
7. 如申請專利範圍第6項所述之具有晶片封圈的積體電路，其中該第一非導電部的長度大於該缺口的長度，且該第一非導電部與該導電封圈連接。
8. 如申請專利範圍第1項所述之具有晶片封圈的積體電路，其中該電阻層係形成於該缺口的一側，且與該導電封圈電性連接。
9. 如申請專利範圍第8項所述之具有晶片封圈的積體電路，其中該電阻層的長度大於該缺口的長度。
10. 如申請專利範圍第8項所述之具有晶片封圈的積體電路，該晶片封圈更包括一第一導電部，形成於該缺口的另一側，該第一導電部與該導電封圈沒有電性連接。
11. 如申請專利範圍第10項所述之具有晶片封圈的積體電路，其中該第一導電部的長度大於該缺口的長度，且該第一導電部與該導電封圈之間距有一預定距離。
12. 如申請專利範圍第10項所述之具有晶片封圈的積體電路，其中該第一導電部的材料與該導電封圈的材料相同。
13. 如申請專利範圍第8項所述之具有晶片封圈的積體電路，該晶片封圈更包括一第一非導電部，形成於該缺口的另一側。
14. 如申請專利範圍第13項所述之具有晶片封圈的積體電路，其中該第一非導電部的長度大於該缺口的長度，且該第一非導電部與該導電封圈連接。
15. 一種具有晶片封圈的積體電路的形成方法，包括：形成一積體電路於一基板上；形成一晶片封圈，圍繞該積體電路，其中該晶片封圈具有一缺口；以及形成一電阻層於該缺口。
16. 如申請專利範圍第15項所述之具有晶片封圈的積體電路的形成方法，更包括：形成一第一導電部於該缺口的一側，該第一導電部與該導電封圈沒有電性連接。
17. 如申請專利範圍第16項所述之具有晶片封圈的積體電路的形成方法，其中該第一導電部的材料與該導電封圈的材料相同。
18. 如申請專利範圍第16項所述之具有晶片封圈的積體電路的形成方法，其中該第一導電部的長度大於該缺口的長度，且該第一導電部與該導電封圈之間具有一預定距離。
19. 如申請專利範圍第15項所述之具有晶片封圈的積體電路的形成方法，其中該電阻層可能為N型井、P型井、N型重攙雜多晶矽或P型重攙雜多晶矽。
20. 如申請專利範圍第15項所述之具有晶片封圈的積體電路的形成方法，更包括：形成一第一非導電部於該缺口的一側。
21. 如申請專利範圍第20項所述之具有晶片封圈的積體電路的形成方法，其中該第一非導電部的長度大於該缺口的長度，且該第一非導電部與該導電封圈連接。
22. 如申請專利範圍第15項所述之具有晶片封圈的積體電路的形成方法，其中該電阻層係形成於該缺口的一側，且與該導電封圈電性連接。
23. 如申請專利範圍第22項所述之具有晶片封圈的積體電路的形成方法，更包括：形成一第一導電部於該缺口的另一側，該第一導電部與該導電封圈沒有電性連接。
24. 如申請專利範圍第23項所述之具有晶片封圈的積體電路的形成方法，其中該第一導電部的材料與該導電封圈的材料相同。
25. 如申請第專利範圍23項所述之具有晶片封圈的積體電路的形成方法，其中該第一導電部的長度大於該缺口的長度，且該第一導電部與該導電封圈之間具有一預定距離。