TWI460793B - 沉積含鍺層之方法 - Google Patents
沉積含鍺層之方法 Download PDFInfo
- Publication number
- TWI460793B TWI460793B TW100126646A TW100126646A TWI460793B TW I460793 B TWI460793 B TW I460793B TW 100126646 A TW100126646 A TW 100126646A TW 100126646 A TW100126646 A TW 100126646A TW I460793 B TWI460793 B TW I460793B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- adjustment element
- germanium
- concentration
- depositing
- Prior art date
Links
Classifications
-
- H10P14/2905—
-
- H10P14/24—
-
- H10P14/2901—
-
- H10P14/3408—
-
- H10P14/3411—
-
- H10P14/3412—
-
- H10P14/3441—
Landscapes
- Chemical Vapour Deposition (AREA)
Description
本發明的實施例大體而言係關於處理基材的方法,且更特定言之,係關於用於沉積含鍺層於基材上的方法。
含鍺(Ge)層(諸如純鍺、摻雜的鍺,或基本上不含矽的鍺)由於高電子遷移率之故已吸引世人注目。含鍺層的高電子遷移率在較小的元件節點(諸如15 nm以下)處是有利的。舉例而言,含鍺層可用做為邏輯元件(諸如金氧半導體場效電晶體,MosFET)的通道,或做為任何需要高電子遷移率的元件、互連件結構,或類似物中的部件。不幸的是,生長在含矽表面上的純鍺層具有高缺陷濃度,如此是由於含矽層與純鍺層之間晶格不匹配之故。鍺層中的高濃度缺陷減少該鍺層中載子遷移率及/或活性摻質層級(level)。
因此,發明人已提供改良的方法以供沉積含鍺層於基材上所用。
在此提供用於沉積含鍺層於含矽層上的方法。在一些實施例中,一種方法可包括以下步驟:沉積一第一層於該含矽層的上表面頂上,其中該第一層主要包含鍺(Ge)並且進一步包含晶格調整元素,該晶格調整元素具有選以強化多個摻質元素的電活性的一濃度,其中該等摻質元素配置在該第一層或配置在沉積於該第一層頂上的視情況任選的第二層的至少一者中,其中該視情況任選的第二層若存在時則主要包含鍺(Ge)。在一些實施例中,該第二層沉積在該第一層頂上。在一些實施例中,該第二層包含鍺(Ge)與多個摻質元素。
在一些實施例中,該晶格調整元素是碳(C)。在一些實施例中,該晶格調整元素包含碳(C),且該方法進一步包括以下步驟:將該第一層內的該晶格調整元素的該濃度從該第一層相鄰於該含矽層的第一表面處減少到與該第一表面相對的該第一層的第二表面附近的零;以及沉積該第二層於該第一層頂上,其中該第二層主要包含鍺(Ge)與第二晶格調整元素,該第二晶格調整元素包含錫(Sn)或鉛(Pb)之一者,其中該第二晶格調整元素的濃度從該第二層的第一表面處的零增加到該第二層的相對的第二表面處的較高濃度,而該第二層的第一表面與該第一層的該第二表面相鄰。
下文中描述本發明其他與進一步的實施例。
在此揭示用於沉積含鍺(Ge)層於基材上的方法。本發明的方法提供數種含鍺層,該等含鍺層相較於習知直接生長在基材上的含鍺層可有利地具有較低的缺陷濃度並且因此具有改良的載子遷移率。
第1圖圖示用於方法100的流程圖,該方法用於沉積含鍺層200於含矽基材202上。於下文中針對第2A圖至第2B圖描述方法100。在一些實施例中,含鍺層200可經沉積而做為第一層204,其中該第一層204主要包含鍺且該第一層204進一步包含晶格調整元素。在一些實施例中,該第一層204可進一步包含一或多個摻質元素。晶格調整元素的濃度可經調整而強化第一層204中摻質元素的電活性(當第一層中的摻質元素存在時),或者,晶格調整元素的濃度可經調整而強化配置在第二層中的摻質元素的電活性,該第二層是沉積於第一層204頂上,其中該視情況任選的第二層(若存在時)主要包含鍺(Ge)。如在此所用,「強化摻質元素的電活性」一用語是指:相較於除了不具有晶格調整元素濃度之外的類似層,控制該摻雜層的電活性,該等電活性諸如電阻率、漏損性質、能帶隙,或類似性質。例如,在一些實施例中,晶格調整元素的濃度可經調整而助於提供摻雜層的一電阻率,該電阻率低於0.5毫歐姆公分(mohm-cm)。在一些實施例中,晶格調整元素的濃度可經調整而助於提供摻雜層的漏損性質與能帶隙趨近Si(1-x)
Ge(x)
的漏損性質與能帶隙,其中x=0.4至0.7。
在一些實施例中,當含鍺層200僅包含第一層204時,可將該第一層204沉積達一厚度,該厚度範圍從約10 nm至約30 nm。或者,含鍺層200可包含第一層204(例如,緩衝層)與第二層210(例如,巨量(bulk)層)。第一層204具有第一表面206與第二表面208,該第一表面206相鄰基材202而該第二表面208相對於該第一表面206。第二層210配置在第一層204的第二表面208頂上。可將第一層204沉積達例如高達約500埃的厚度。可將第二層210沉積至任何期望厚度。在一些實施例中,期望厚度範圍從約10 nm至約30 nm。
該方法100透過沉積第一層204於基材202的上表面212上而開始於102,如第2A圖所示。第一層204可包含鍺(Ge)及晶格調整元素。在一些實施例中,第一層204主要包含鍺以及晶格調整元素。在一些實施例中,第一層204基本上由鍺(以主要的組成百分比)與晶格調整元素構成。在一些實施例中,晶格調整元素的濃度可從第一表面206至第二表面208減少。因此,第一層204的晶格常數可從第一表面206至第二表面208改變。在一些實施例中,第一層204的晶格常數從第一表面206到第二表面208增加(例如以遠離基材的方向增加)。或者,在一些實施例中,晶格調整元素的濃度可在整個第一層204的厚度中(例如,從第一表面206到第二表面208)為恆定。因此,當晶格調整元素恆定時,第一層204的晶格常數在第一層204的整個厚度中為恆定。
晶格調整元素可用於減少界面處的晶格不匹配,該界面處是例如位在基材202的上表面212與第一層204的第一表面206之間的界面處。例如(及於一些實施例中),晶格調整元素可用於調整在第一表面206處的第一晶格常數,使得相較於第一層204為純鍺時的晶格常數,該第一晶格常數會更接近上表面212處的第二晶格常數。在一些實施例中,晶格調整元素可用於調整第一表面206處的第一晶格常數,使得該第一晶格常數實質上等於上表面212處的第二晶格常數。在一些實施例中,該晶格調整元素是碳(C)。
如前文所討論,晶格調整元素的濃度可變化而降低界面處的晶格不匹配。或者(或與前述情況相結合),晶格調整元素的濃度可在第一層內從第一表面206到第二表面208變化,該變化與第一層204內從第一表面206到第二表面208的摻質元素濃度相關。在一些實施例中,摻質元素包含硼(B)、磷(P)、砷(As)、銻(Sb)、鎵(Ga),或鋁(Al)之至少一者。
基材可包含任何適合的材料,諸如包含半導體材料及/或多個半導體材料的組合以用於形成半導體結構。例如,該基材可包含一或多個含矽材料及/或其他材料,該等含矽材料諸如結晶矽(例如Si<100>或Si<111>)、氧化矽、應變矽、摻雜或未摻雜的多晶矽、摻雜或未摻雜的矽晶圓、圖案化或未圖案化的晶圓、摻雜矽,該等其他材料諸如砷化物或磷化物(例如具有在氧化態為-3的砷(As)或磷(P)的化合物),舉例而言,該等砷化物或磷化物諸如砷化鎵(GaAs)或磷化銦(InP),該等其他材料或諸如為其他三五族半導體,或其他適合的半導體材料。在一些實施例中,半導體層是矽(Si)、n型摻雜矽(n-Si),或p型摻雜矽(p-Si)之至少一者。
可透過使用第一沉積氣體沉積第一層204。第一沉積氣體可包括前文所述沉積第一層204所需的製程氣體的任何適合的組合。例如,第一沉積氣體可包含鍺源氣體以及晶格調整元素源氣體,且該第一沉積氣體在一些實施例中亦可或視情況包含摻質元素源氣體及/或載氣。
可以約50 sccm至約500 sccm,或約10 sccm至約100 sccm,或約1 sccm至約20 sccm(例如約5 sccm)的速率提供鍺源氣體。鍺源氣體可包括鍺烷(GeH4
)、更高級的鍺烷,或氯化鍺衍生物之一或多者,該氯化鍺衍生物諸如為二氯化鍺(GeCl2
)、四氯化鍺(GeCl4
),或二氯鍺烷(Cl2
GeH2
)。更高級的鍺烷包括具有經驗式為Gex
H(2x+2)
的化合物,該等化合物諸如為二鍺烷(Ge2
H6
)、三鍺烷(Ge3
H8
),與四鍺烷(Ge4
H10
)以及其他鍺烷。
可以約0.1 sccm至約50 sccm,或約0.5 sccm至約10 sccm,或約1 sccm至約5 sccm(例如約2 sccm)的速率提供晶格調整元素源氣體。晶格調整元素源氣體可包括有機鍺烷以及簡單的碳氫化合物。在該等碳氫化合物的實例中,有甲烷(CH4
)、乙烷(C2
H6
)、乙烯(C2
H4
)、乙炔(C2
H2
),或類似物。有機鍺烷包括諸如甲基鍺烷((CH3
)GeH3
)、二甲基鍺烷((CH3
)2
GeH2
)、乙基鍺烷((CH3
CH2
)GeH3
)、第三丁基鍺烷、甲基二鍺烷((CH3
)Ge2
H5
)、二甲基二鍺烷((CH3
)2
Ge2
H4
)與六甲基二鍺烷((CH3
)6
Ge2
))之類的化合物。第一層204中的晶格調整元素的濃度可為約0.5原子百分比至約5原子百分比,例如為約2原子百分比。晶格調整元素濃度可在第一層204內遞變(graded),例如在第一表面206(或第二上表面406,如下文中針對第4圖所討論)附近具有較高的晶格調整元素濃度,而在第二表面208(或第二上表面406,如下文中針對第4圖所討論)附近具有較低的晶格調整元素濃度。
可在沉積期間以約10 sccm至約200 sccm,或約5 sccm至約50 sccm,或約1 sccm至約5 sccm(例如約3 sccm)的速率提供稀釋的摻質元素源氣體。摻質元素源氣體的非限制性實例可包括二硼烷(B2
H6
)、胂(AsH3
)、膦(PH3
)、烷基膦或烷基胂(諸如具有經驗式Rx
PH(3-x)
或Rx
AsH(3-x)
者,其中R為甲基、乙基、丙基,或丁基,而x=1、2,或3)。烷基膦與烷基胂包括三甲基膦((CH3
)3
P)、二甲基膦((CH3
)2
PH)、第三丁基膦((CH3
)3
CPH2
)、第三丁基胂((CH3
)3
CAsH2
)、三乙基膦((CH3
CH2
)3
P),及二乙基膦((CH3
CH2
)2
PH)。其他適合的摻質元素源氣體可包括烷基化(alkylated)及/或鹵化衍生物,諸如為以經驗式Rx
MX(3-x)
描述的衍生物,其中M=Al或Ga、R=甲基、乙基、丙基,或丁基,而X=Cl或F,而x=0、1、2,或3,該等衍生物諸如三甲基鋁((CH3
)3
Al)、三乙基鋁((CH3
CH2
)3
Al)、二甲基氯化鋁((CH3
)2
AlCl)、三氯化鋁(AlCl3
)、三甲基鎵((CH3
)3
Ga)、三乙基鎵((CH3
CH2
)3
Ga)、二甲基氯化鎵((CH3
)2
GaCl),及氯化鎵(GaCl3
)。摻質元素源氣體可在載氣中稀釋,該載氣諸如為氫氣(H2
)、氮氣(N2
)、氬氣(Ar)、氦氣(He),或類似物。摻質元素源氣體可以從約0.1百分比至約10百分比(或約1百分比)的濃度存在於載氣中。
該等載氣可包括任何適合的載氣,諸如氫氣(H2
)、氮氣(N2
)、氬氣(Ar)、氦氣(He)或類似物之一或多者。例如(且在一些實施例中),氮氣(N2
)可在特徵為低溫(例如小於800℃)製程的實施例中用做載氣。在低溫沉積製程期間,氮氣維持惰性。因此,氮不會在低溫製程期間併入第一層204中。同樣,氮載氣不會如氫載氣般形成末端為氫(hydrogen-terminated)的表面。藉由在基材表面上吸附氫載氣而形成的末端為氫的表面可能抑制第一層204的晶格調整元素的生長速率及併入。進一步言之,低溫製程可獲得以氮氣做為載氣的經濟優勢,因為氮氣相較於氫氣、氬氣,或氦氣較為不昂貴。在一些實施例中,氬氣(Ar)用做載氣。在一些實施例中,可以範圍從約1 slm至約20 slm的速率提供載氣。
第一層204是透過使用第一組處理條件沉積。在一些實施例中,第一組處理條件可能有別於用於沉積第二層210的第二組處理條件,此情況將於下文中描述。第一組處理條件可包括第一溫度、鍺源氣體的第一流率、第一壓力、第一載氣的流動、鍺的第一分壓、晶格調整元素與摻質源氣體,或類似者之一或多者。在一些實施例中,第一溫度低於約攝氏500度,或在一些實施例中,該第一溫度低於約攝氏400度。在一些實施例中,鍺源氣體的第一流率實質上大於用於第二層210的鍺源氣體的第二流率,此情況將於下文中討論。
接著,在104,視情況選擇將第二層210沉積在第一層204的第二表面208頂上。第二層210可主要包含鍺。在一些實施例中,第二層210基本上由鍺構成(例如,第二層由鍺以及低於1百分比的雜質或其他材料構成)。例如,在基本上由鍺構成的第二層中所包括的其他元素可為痕量的擴散進入第二層210的來自第一層204之元素及/或標準層級的環境污染物。在一些實施例中,第二層210可主要包含鍺與摻質元素。在一些實施例中,第二層210基本上由鍺(以主要的組成百分比)與摻質元素構成。摻質元素可用於提供第二層各種導電特性,該等導電特性諸如為方向性電子流,該方向性電子流在電子元件所需的受控且期望路徑中。第二層210可被特定摻質元素摻雜而達到期望的導電特性。例如主要包含鍺的第二層210可被諸如磷、銻,及/或砷n型摻雜到一濃度,該濃度從約1020
atom/cm3
(每立方公分原子數)到約1021
atom/cm3
。在一些實施例中,摻質元素層級超過約2 x 1020
atom/cm3
。或者,在一些實施例中,第二層210可被諸如硼p型摻雜。
第二層210可進一步包括晶格調整元素。例如,如前文所討論,晶格調整元素可用於減少諸如在第二表面208與相鄰的第二層210的第一表面214之間的界面處的晶格不匹配。第二層210中的晶格調整元素濃度可實質上類似於第一層204的晶格調整元素濃度,或者,第二層210中的晶格調整元素濃度可為約0.1原子百分比至約1原子百分比,例如約0.5原子百分比。晶格調整元素濃度可在第二層210內遞變,例如,在第一表面214附近具有較高的晶格調整元素濃度,而在相對的第二層210的第二表面216附近具有較低的晶格調整元素濃度。
可透過使用第二沉積氣體沉積第二層210。第二沉積氣體可包括如上文所述沉積第二層210所需的製程氣體的任何適合組合。例如,該第二沉積氣體可包含鍺源氣體、摻質元素源氣體與晶格調整元素源氣體及/或載氣之一或多者,該晶格調整元素源氣體及/或載氣僅在一些實施例中或為視情況任選。鍺源氣體、晶格調整元素源氣體、摻質元素源氣體及/或載氣可為與用於沉積第一層204的該等氣體相同或不同。
在沉積第二層210期間,可以約20 sccm至約200 sccm,或約5 sccm至約50 sccm,或約1 sccm至約10 sccm(例如約5 sccm)的速率提供鍺源氣體。鍺源氣體可包括上文所討論用於沉積第一層204所用的任何適合的鍺源氣體。
可在沉積期間以約50 sccm至約500 sccm,或約20 sccm至約200 sccm,或約10 sccm至約100 sccm(例如約30 sccm)的速率提供稀釋的摻質元素源氣體。稀釋的摻質元素源氣體可為上文針對第一層204所討論的氣體之任一者。
在沉積第二層210期間,可以約0.1 sccm至約20 sccm,或約0.5 sccm至約10 sccm,或約1 sccm至約5 sccm(例如約2 sccm)的速率提供晶格調整元素源氣體。晶格調整元素源氣體可為上文針對沉積第一層204所討論的任何適合的晶格調整元素源氣體。第二層210中晶格調整元素濃度可為約0.1原子百分比至約1原子百分比,例如約0.5原子百分比。晶格調整元素濃度可在第二層210內遞變,例如,在第一表面214附近具有較高的晶格調整元素濃度,而在第二層210的第二表面216附近具有較低的晶格調整元素濃度。
在沉積第二層210期間,載氣可包括任何適合的載氣,諸如氫氣(H2
)、氮氣(N2
)、氬氣(Ar)、氦氣(He)或類似物之一或多者。可以上文針對沉積第一層204所討論的任何適合的流率及/或氣體組合提供載氣。
第二層210是透過使用第二組處理條件沉積。在一些實施例中,第二組處理條件可有別於如上文所討論之用於沉積第一層204的第一組處理條件。第二組處理條件可包括第二溫度、鍺源氣體的第二流率、第二壓力、第二載氣的流動、鍺的第二分壓、晶格調整元素與摻質源氣體,或類似者之一或多者。在一些實施例中,第二溫度大於約攝氏350度,或在一些實施例中,該第二溫度大於約攝氏400度。在一些實施例中,第二溫度大於第一溫度。在一些實施例中,鍺源氣體的第二流率實質上低於如前文所討論用於第一層204的鍺源氣體的第一流率。
在一些實施例中,第二層210可包含第二晶格調整元素,該第二晶格調整元素有別於第一層204中的晶格調整元素。例如,在一些實施例中,第一層204可包括碳(C)做為具遞變濃度的晶格調整元素,該遞變濃度從第一層204的第一表面206處的初始濃度減少到相對的第一層204的第二表面208處的約零。第二層210隨後可沉積在第一層204頂上且第二層210可包括錫(Sn)或鉛(Pb)之一者做為具遞變濃度的第二晶格調整元素,該遞變濃度從第二層210的第一表面214(鄰近第一層204的第二表面208)處的約零增加到相對的第二層210的第二表面216處的一濃度,該濃度約1原子百分比至約30原子百分比。
用於錫(Sn)的源氣體可包括SnD4
、SnCl4
、類似R4
Sn的有機錫化合物(其中R是烷基,諸如甲基、乙基、丙基、丁基、第三丁基、異丁基,與類似物)與有機錫化合物的氯化衍生物(諸如Rx
Cly
Sn)。在一些實施例中,SnCl4
可透過將Cl2
流於錫金屬上方而原位生成。用於鉛(Pb)的源氣體可包括PbCl4
、PbCl2
、四甲基鉛與四乙基鉛,以及類似物。在該等實施例中用於沉積第二層210的製程條件可類似上文中針對氣流與壓力所討論的彼等製程條件,惟溫度可維持低如攝氏200度。
第3圖圖示用於方法300的流程圖,該方法用於根據本發明一些實施例選擇性沉積含鍺層400(圖示於第4D圖中)於基材404的第一上表面402上。下文中,針對第4A圖至第4D圖描述方法300,該等圖式圖示根據本發明一些實施例選擇性沉積含鍺層400的製造階段。
類似上文所討論的含鍺層200,含鍺層400可包括單一、選擇性沉積的第一層412的第一部分414,或者,含鍺層400可包括第一層412的第一部分414與選擇性沉積的第二層418的第一部分422,其中第二層418的第一部分422選擇性沉積在第一層412的第一部分414頂上。如下文所討論,含鍺層400的元素濃度及/或組成與厚度可實質上類似於含鍺層200的元素濃度及/或組成與厚度。
方法300開始於302,該步驟是透過提供具有第一上表面402與第二上表面406的基材404而達成,如第4A圖所圖示。第二上表面406可有別於第一上表面402。在一些實施例中,第二上表面406包含介電表面。在一些實施例中,第一上表面402可為單結晶。
基材404可進一步包含半導體層408,該半導體層具有圖案化介電層410,該圖案化介電層410形成在該半導體層上。半導體層408可包含第一上表面402。在一些實施例中,第一上表面402橫跨半導體層408整體,如第4A圖所圖示。在一些實施例中,第一上表面402僅橫跨半導體層408的一部分(未圖示)。例如,一部分可包括至少一些第一上表面402的暴露部分,例如不受介電層410覆蓋的部分。
圖案化介電層410可包含第二上表面406。介電層的圖案化使得至少一部分的第一上表面402暴露(例如,不被介電層210所覆蓋)。介電層的圖案化可為形成半導體元件、積體電路,或類似物所期望的任何適合的圖案。
半導體層可包含任何適合的半導體材料及/或多種半導體材料的組合以形成半導體結構。例如,半導體層408可包含如前文所討論用於基材202的任何材料及/或多種材料的組合。
圖案化介電層410可包含任何適合的介電材料及/或多種介電材料的組合,以形成半導體結構。例如,介電層410可包含一或多個介電材料,該等介電材料諸如:氧化矽(SiO2
)、氮化矽(SiN)、氧氮化矽(SiON)、氧化鉿(HfO2
)、氧化鋁(Al2
O3
)、未摻雜的矽酸鹽玻璃(USG)、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、碳摻雜的氮化矽(SiN:C)、矽酸鉿(HfSiOx
),或至少一個表面包含至少非晶形或多晶形表面的任何適合的介電材料。介電層410可例如形成至少一部分的閘極介電層、間隔物,或一般使用介電材料形成的半導體元件的其他適合部件。
在304,基材404暴露到第一沉積氣體(如上文中針對第1圖與第2A至2B圖所討論)而沉積第一層412於半導體層408的第一上表面402的暴露部分上及圖案化介電層410的第二上表面406上,如第4A圖所圖示。第一層412包括第一部分414與第二部分416,該第一部分沉積在第一上表面402頂上,而該第二部分416沉積在第二上表面406頂上。在一些實施例中,第一部分414包含磊晶層(例如結晶層)。如在此所用,「磊晶層」是指單一晶體層(例如結晶層或單晶層),該單一晶體層具有一晶體結構,而該晶體結構匹配於磊晶層所沉積在上面的該表面(例如第一上表面402)的晶體結構。磊晶層可與非晶層或多晶層區別,非晶層例如為具有無大範圍次序的層,而多晶層例如為具有在尺寸與晶體走向上變動(range)的多重晶域(crystalline domain)的層。在一些實施例中,第二部分416包含非晶層或多晶層的至少一者。
第一層412可包含任何適合的元素及/或多個元素的組合,該等元素能夠形成結晶層(例如第一部分414)與非晶層或多晶層(例如第二部分416)的至少一者。第一層412在化學組成上可實質上類似前文所討論的第一層204。第一層412的第一部分414在結構上(例如晶體結構)可實質上類似於前文所討論的第一層204。第一層412的厚度可實質上類似於前文所討論的第一層204的厚度。
可提供第一沉積氣體到基材404以在適於沉積時維持層品質與期望臨界尺度的沉積溫度與壓力下形成第一層412。用於沉積第一層412的處理條件可實質上類似於前文所討論用於沉積第一層204的第一組處理條件。大體而言,第一沉積溫度可維持在如討論的約400℃以下。第一沉積壓力可維持在約1 Torr(托爾)至300 Torr,或約30 Torr至約80 Torr。在一些實施例中,第一沉積壓力維持在約20 Torr。
在沉積第一層412期間,基材404可暴露到第一沉積氣體達約10秒至約300秒,或約20秒至約100秒,或約5秒至約10秒的沉積歷時。在一些實施例中,沉積歷時約50到約60秒。可確定沉積歷時與用於蝕刻步驟的蝕刻歷時(如下文中在306所討論)有關及/或與用於沉積製程中的特定沉積源氣體、壓力與溫度有關。
在一些實施例中,終結沉積製程後,可用淨化氣體或載氣沖洗製程腔室及/或製程腔室可被真空泵抽空。淨化製程及/或抽空製程移除過剩的沉積氣體、反應副產物及其他污染物。在示例性實施例中,透過流入約5 slm的載氣,可將製程腔室淨化達約10秒。沉積與淨化的循環可重複數個循環。在一些實施例中,沉積與淨化循環重複高達約90次。
在306,基材404可暴露到蝕刻氣體,而以比沉積在第二上表面406上的第二部分416慢的速率選擇性蝕刻沉積的第一層412的第一部分414,而該第一層412是沉積在第一上表面402上(圖示於第4B圖)。在306的蝕刻製程可與304的沉積製程同時或交替執行而選擇性形成磊晶層(例如第一部分414)於第一上表面402上。
蝕刻氣體包含氯化氫(HCl)、氯氣(Cl2
)、氟化氫(HF)、溴化氫(HBr),或碘化氫(HI)之至少一者。在一些實施例中,蝕刻氣體是HCl。在一些實施例中,蝕刻氣體是Cl2
。在一些實施例中,包含氫與鹵素的蝕刻氣體(例如HCl)實質上改良沉積的第一層412的第二部分416(例如非晶層或多晶層)勝於第一部分414(例如結晶層)的蝕刻選擇性。在一些實施例中,蝕刻氣體可具有一蝕刻選擇性,該蝕刻選擇性對沉積層的第二部分而言介於約2:1至約10:1之間,或高達約10:1。
可提供蝕刻氣體至基材404以在實質上相當於304的沉積期間所使用的蝕刻溫度與壓力下選擇性蝕刻沉積的第一層412。大體而言,蝕刻溫度可維持在約400℃以下。蝕刻壓力可維持在約1Torr至300Torr,或約30Torr至約120Torr。在一些實施例中,蝕刻壓力維持在約80Torr。
在蝕刻製程期間,基材404可暴露到蝕刻氣體達約30秒至約60秒,或約20秒至約40秒,或約5秒至約10秒的蝕刻歷時。在一些實施例中,蝕刻歷時約10到約11秒。可確定蝕刻歷時與用於沉積步驟的沉積歷時(如上文中在304所討論)有關及/或與用於蝕刻製程中的特定蝕刻氣體、壓力與溫度有關。
在一些實施例中,終結蝕刻製程後,可用淨化氣體或載氣沖洗製程腔室及/或製程腔室可被真空泵抽空。淨化製程及/或抽空製程移除過剩的蝕刻氣體、反應副產物及其他污染物。在示例性實施例中,透過流入約5 slm的載氣,可將製程腔室淨化達約10秒。蝕刻與淨化的循環可重複數個循環。在一些實施例中,蝕刻與淨化循環重複高達約90次。
蝕刻氣體提供第二部分(例如非晶層或多晶層)一蝕刻選擇性,該蝕刻選擇性在前文所討論的蝕刻壓力與溫度條件下介於約2:1至約10:1之間。在一些實施例中,透過使用蝕刻氣體而獲得用於非晶層(例如第二部分416)的約200埃/分鐘的蝕刻速度。在一些實施例中,透過使用蝕刻氣體而獲得用於結晶層(例如第一部分414)的約25埃/分鐘的蝕刻速度。
第一層412的沉積大體上是結束在沉積的第一層412的第二部分416已經選擇性從第二上表面406移除且磊晶層(例如,該沉積的第一層412的第一部分414)以一期望厚度餘留在基材404的第一上表面402上(圖示於第4B圖)時。如前文所討論,沉積與蝕刻步驟可同時或交替執行以達成選擇性沉積到期望厚度的磊晶層。在一些實施例中,第一部分414的期望厚度可高達約500埃。
舉例而言,視情況在304與306,方法300可進一步包括以下步驟:重複將基材404暴露到沉積與蝕刻氣體而選擇性沉積第一部分414達期望厚度的反覆順序。可根據在此提供的教示修飾示例性地交替沉積與蝕刻製程,該製程揭示於共同讓渡的美國專利案第7,312,128號中,該專利案於2007年12月25日頒發給Yihwan Kim等人,發明標題為「具有交替氣體供應的選擇性磊晶製程(Selective Epitaxy Process With Alternating Gas Supply)」。或者,可同時提供沉積與蝕刻氣體直到獲得期望厚度為止。
在308,基材404暴露到第二沉積氣體(如上文中針對第1圖與第2A至2B圖所討論)以沉積第二層418於第一層412的第一部分414的上表面420上以及於圖案化介電層410的暴露的第二上表面406上(如第4C圖所圖示)。第二層418包括第一部分422與第二部分424,該第一部分422沉積在第一層412的第一部分414頂上,而該第二部分424沉積在第二上表面406頂上。如前文所討論(及在一些實施例中),第一部分422包含磊晶層(例如結晶層)。在一些實施例中,第二部分424包含非晶層或多晶層的至少一者。
第二層418可包含任何適合的元素及/或多個元素的組合,該等元素能夠形成結晶層(例如第一部分422)以及非晶層或多晶層(例如第二部分424)之至少一者。第二層418在化學組成上可實質上類似於前文所討論的第二層210。第二層418的第一部分422在結構上(例如晶體結構)可實質上類似於前文所討論的第二層210。第二層418的厚度可實質上類似於前文所討論的第二層
210的厚度。
可提供第二沉積氣體到基材404以在適於沉積時維持層品質與期望臨界尺度的沉積溫度與壓力下形成第二層418。用於沉積第二層418的處理條件可實質上類似於前文所討論用於沉積第二層210的第二組處理條件。大體而言,第二沉積溫度可維持在如討論的約400℃以下。第二沉積壓力可維持在約1Torr至300Torr,或約20Torr至約100Torr。在一些實施例中,第二沉積壓力維持在約40Torr。
在沉積第二層418期間,基材404可暴露到第二沉積氣體達約10秒至約300秒,或約20秒至約100秒,或約5秒至約10秒的沉積歷時。在一些實施例中,沉積歷時約10到約11秒。可確定沉積歷時與用於蝕刻步驟的蝕刻歷時(如下文中在310所討論)有關及/或與用於沉積製程中的特定沉積源氣體與溫度有關。
在一些實施例中,終結沉積製程後,可用淨化氣體或載氣沖洗製程腔室及/或製程腔室可被真空泵抽空。淨化製程及/或抽空製程移除過剩的沉積氣體、反應副產物及其他污染物。在一些實施例中,透過流入約5slm的載氣,可將製程腔室淨化達約10秒。沉積與淨化的循環可重複數個循環。在一些實施例中,沉積與淨化循環重複高達約90次。
在310,基材404可暴露到蝕刻氣體,而以比沉積在第二上表面406上的第二部分424慢的速率選擇性蝕刻
沉積的第二層418的第一部分422,該第二層418是沉積在第一層412的第一部分414的上表面420上(圖示於第4D圖)。在310的蝕刻製程可與308的沉積製程同時或交替執行而選擇性形成磊晶層(例如第一部分422)於第一層412的第一部分414的上表面420上。
蝕刻氣體可包含任何適合的蝕刻氣體或多個蝕刻氣體的組合,如於306討論者。在一些實施例中,蝕刻氣體可具有一蝕刻選擇性,該蝕刻選擇性對沉積層的第二部分424而言介於約2:1至約10:1之間,或高達約10:1。
可提供蝕刻氣體至基材404以在相當於308的沉積期間所使用的溫度與壓力下選擇性蝕刻沉積的第二層418。大體而言,蝕刻溫度可維持在約400℃以下。蝕刻壓力可維持在約1Torr至300Torr,或約30Torr至約120Torr。在一些實施例中,蝕刻壓力維持在約80Torr。
在蝕刻製程期間,基材404可暴露到蝕刻氣體達約30秒至約60秒,或約20秒至約40秒,或約5秒至約10秒的蝕刻歷時。在一些實施例中,蝕刻歷時約10到約11秒。可確定蝕刻歷時與用於沉積步驟的沉積歷時(如上文中在308所討論)有關及/或與用於蝕刻製程中的特定蝕刻氣體與溫度有關。
在一些實施例中,終結蝕刻製程後,可用淨化氣體或載氣沖洗製程腔室及/或製程腔室可被真空泵抽空。淨化製程及/或抽空製程移除過剩的蝕刻氣體、反應副產物及其他污染物。在示例性實施例中,透過流入約5slm的
載氣,可將製程腔室淨化達約10秒。蝕刻與淨化的循環可重複數個循環。在一些實施例中,蝕刻與淨化循環重複高達約90次。
蝕刻氣體提供第二部分424(例如非晶層或多晶層)一蝕刻選擇性,該蝕刻選擇性在前文所討論的蝕刻壓力與溫度條件下介於約2:1至約10:1之間。在一些實施例中,透過使用蝕刻氣體而獲得用於非晶層(例如第二部分424)的約200埃/分鐘的蝕刻速度。在一些實施例中,透過使用蝕刻氣體而獲得用於結晶層(例如第一部分422)的約25埃/分鐘的蝕刻速度。
第二層418的沉積大體上是結束在沉積的第二層418的第二部分424已經選擇性從第二上表面406移除且磊晶層(例如,該沉積的第二層418的第一部分422)以一期望厚度餘留在第一層412的第一部分414的上表面420(圖示於第4D圖)上時。如前文所討論,沉積與蝕刻步驟可同時或交替執行以達成選擇性沉積到期望厚度的磊晶層。在一些實施例中,第一部分422的期望厚度可高達約300埃。
舉例而言,如前文所討論及視情況在308與310,方法300可進一步包括以下步驟:重複將基材404暴露到沉積與蝕刻氣體而選擇性沉積第一部分422達期望厚度的反覆順序。可根據在此提供的教示而修飾示例性交替沉積與蝕刻製程,該等製程揭示於先前併入的美國專利案第7,312,128號中。或者,可同時提供沉積與蝕刻氣體直到獲得期望厚度為止。
在此揭示的本發明製程可在任何適合的半導體製程腔室中執行,該半導體製程腔室適於執行磊晶矽沉積製程,該等腔室諸如為RP EPI反應器,該反應器可購自美國加州Santa Clara的應用材料公司。於下文中針對第5圖描述示例性製程腔室,該圖圖示適合用於執行本發明某些部分的半導體基材製程腔室500的概略剖面視圖。製程腔室500可適於執行如前文所討論的磊晶矽沉積製程,並且就說明性質上該製程腔室500包含腔室主體510、支援系統530與控制器540。
腔室主體510大體上包括上部502、下部504與包殼520。上部502配置在下部504上並且該上部502包括蓋506、夾箝環508、襯墊516、基底板512、一或多個上方燈536與一或多個下方燈538,以及上方高溫計556。在一個實施例中,蓋506具有圓頂狀形狀因子(form factor),然而,亦應考量具有其他形狀因子的蓋(例如,平坦或反曲線的蓋)。下部504耦接製程氣體引入通口514與排放通口518,並且該下部504包含基底板組件521、下圓頂532、基材支撐件524、預熱環522、基材舉升組件560、基材支撐組件564、一或多個上方燈552與一或多個下方燈554,與下方高溫計558。雖然「環」一術語用於描述製程腔室的某些部件(諸如預熱環522),應考量該等部件的形狀不必為圓形,且該等部件的形狀可能包括任何形狀,該等形狀包括(但不限於)矩形、多邊形、橢圓形,與類似形狀。
在處理期間,基材525(例如基材202、402)配置在基材支撐件524上。燈536、538、552與554是紅外線(IR)輻射源(即熱源),且在操作上,該等燈在整個基材525上生成預定的溫度分佈。蓋506、夾箝環516,與下圓頂532可由石英形成;然而,其他IR可通透且製程相容的材料亦可用於形成該等部件。
基材支撐組件564大體上包括支撐托架534,該支撐托架534具有複數個支撐銷566,該等支撐銷566耦接基材支撐件524。基材舉升組件560包含基材舉升桿526與複數個舉升銷模組561,該等舉升銷模組561選擇性地安置在基材舉升桿526的各墊527上。在一個實施例中,舉升銷模組561包含視情況任選的舉升銷528之上部,該舉升銷之上部以可移動式配置成穿過基材支撐件524中的第一開口562,且該舉升銷模組561包含下基底529,該下基底529可安置在該等墊527上。在操作上,基材舉升桿526移動而接合舉升銷528。當基材舉升桿與舉升銷接合時,舉升銷528可抬升基材525於基材支撐件524上方或降下基材525至基材支撐件524上。
支援系統530包括用於在製程腔室500中執行與監視預定製程(例如生長磊晶矽膜的製程)的部件。此類部件大體上包括製程腔室500的各個次系統(例如氣體分配盤、氣體分配導管、真空與排放次系統,與類似系統)及裝置(例如電源、製程控制設備,與類似裝置)。該等部件對熟習此技藝者而言為熟知,因此為了簡明而從圖式中略去。
控制器540大體上包含中央處理單元(CPU)542、記憶體544,與支援電路546,並且控制器540直接耦接及控制製程腔室500與支援系統530(如第5圖所示),或者控制器540透過與製程腔室及/或支援系統部件相關聯的電腦(或控制器)耦接及控制製程腔室500與支援系統530。控制器540可為任何形式的通用電腦處理器之一,該通用電腦處理器可用在工業設施(industrial setting)中以控制各種腔室與次處理器。控制器540的記憶體544(或電腦可讀媒體)可為一或多種易於使用的記憶體,該等記憶體諸如隨機存取記憶體(RAM)、唯讀記憶體(ROM)、軟碟、硬碟、快閃記憶體,或本端或遠端的任何其他形式的數位儲存裝置。支援電路546耦接CPU 542以用習知方式支援處理器。該等電路包括高速緩衝儲存器、電源、時脈電路、輸入/輸出電路及次系統,與類似物。在此所述的本發明之方法可儲存在記憶體544中做為軟體常式,該軟體常式可經實施(execute)或調用(invoke)以用此述的方式控制製程腔室的操作。軟體常式亦可由第二CPU(未圖示)儲存及/或實施,該第二CPU位在CPU 542所控制的硬體的遠端。
製程腔室500可併入群集工具。一個廣為所知、可適於本發明的群集工具是,可購自美國加州Santa Clara的應用材料公司。一個此類階段式真空基材處理系統的細節揭示於美國專利第5,186,718號中,該專利發明標題是「階段式真空晶圓處理系統與方法(Staged-Vacuum Wafer Processing System and Method)」,頒發於1993年2月16日予以Tepman等人。然而,可改變腔室的精密布置與組合以為了執行製造製程的特定步驟之目的,該等製程包括本發明的磊晶生長製程。
因此,在此已揭示用於沉積含鍺(Ge)層於基材上的方法。本發明的方法提供相較於以習知方式直接生長在基材上的含鍺層而言可有利地具有低缺陷濃度且因而具有改良的電子遷移率的含鍺層。
前述者是針對本發明的實施例,可不背離本發明的基本範疇而設計本發明其他與進一步的實施例。
100...方法
102-104...步驟
200...含鍺層
202...含矽基材
204...第一層
206...第一表面
208...第二表面
210...第二層
212...上表面
214...相鄰的第一表面
216...相對的第二表面
300...方法
302-310...步驟
400...含鍺層
402...第一上表面
404...基材
406...第二上表面
408...半導體層
410...圖案化介電層
412...第一層
414...選擇性沉積的第一部分
416...第二部分
418...第二層
420...上表面
422...選擇性沉積的第一部分
424...第二部分
500...半導體基材製程腔室
502...上部
504...下部
506...蓋
508...夾箝環
510...腔室主體
512...基底板
514...製程氣體引入通口
516...襯墊
518...排放通口
520...包殼
521...基底板組件
522...預熱環
524...基材支撐件
525...基材
526...基材舉升桿
527...墊
528...舉升銷
529...基底
530...支援系統
532...下圓頂
534...支撐托架
536...上方燈
538...下方燈
540...控制器
542...中央處理單元
544...記憶體
546...支援電路
552...上方燈
554...下方燈
556...上方高溫計
558...下方高溫計
560...基材舉升組件
561...舉升銷模組
562...第一開口
564...基材支撐組件
566...支撐銷
藉由參考於附圖圖示的本發明之說明性實施例,可瞭解發明內容中所簡要總結及發明說明中更詳細討論的本發明之實施例。然而,應注意,附圖僅圖示此發明的典型實施例,而因此不應將附圖視為限制本發明之範疇,因本發明可容許其他等效實施例。
第1圖圖示用於一種方法的流程圖,該方法是根據本發明一些實施例沉積含鍺層於基材上的方法。
第2A圖至第2B圖圖示根據本發明一些實施例用於沉積含鍺層於基材上的製造階段。
第3圖圖示用於一種方法的流程圖,該方法是根據本發明一些實施例選擇性沉積含鍺層於基材上的方法。
第4A圖至第4D圖圖示根據本發明一些實施例用於選擇性沉積含鍺層於基材上的製造階段。
第5圖圖示根據本發明一些實施例的磊晶沉積腔室。
為了助於瞭解,如可能則使用相同元件符號指定共用於各圖的相同元件。該等圖式並未按比例繪製並且可能會為了清楚起見而簡化。應考量一個實施例的元件與特徵結構可有利地併入其他實施例而無須進一步敘述。
100...方法
102-104...步驟
Claims (20)
- 一種沉積材料於一含矽層上的方法,該方法包含以下步驟:沉積一第一層於該含矽層的一上表面頂上,其中該第一層主要包含鍺(Ge)並且進一步包含一晶格調整元素,該晶格調整元素具有選以強化多個摻質元素的電活性的一濃度,其中該等摻質元素配置在該第一層或配置在沉積於該第一層頂上的一視情況任選的第二層的至少一者中,其中該視情況任選的第二層若存在時則主要包含鍺(Ge)。
- 如請求項1之方法,該方法進一步包含以下步驟:從相鄰於該含矽層之該第一層的一第一表面處到與該第一層相對的該第一層的一第二表面處變化該第一層內的該晶格調整元素的該濃度,其中該晶格調整元素的該濃度是相關於該第一層內的一摻質元素濃度而變化。
- 如請求項1之方法,其中該晶格調整元素的該濃度在整個該第一層的一厚度上為恆定。
- 如請求項1之方法,其中該晶格調整元素包含碳(C)。
- 如請求項1之方法,其中將該第一層沉積到一厚度,該厚度範圍從約10奈米到約30奈米。
- 如請求項1之方法,該方法進一步包含以下步驟:使用一第一組處理條件沉積該第一層,其中該第一組處理條件包括一第一溫度以及一含鍺氣體的一第一流率,該第一溫度低於約攝氏500度。
- 如請求項1之方法,其中該第一層中的該晶格調整元素的一濃度是約0.5原子百分比到約5原子百分比。
- 如請求項1之方法,該方法進一步包含以下步驟:沉積該第二層於該第一層頂上,其中該第二層中的該晶格調整元素的一濃度是約0.1原子百分比到約1原子百分比。
- 如請求項6之方法,其中將該第一層沉積到高達約500埃的一厚度,並且該方法進一步包含以下步驟:沉積該第二層於該第一層頂上,其中將該第二層沉積到一期望厚度。
- 如請求項9之方法,其中該第二層的該期望厚度範 圍從約10奈米到約30奈米。
- 如請求項9之方法,該方法進一步包含以下步驟:使用一第二組處理條件沉積該第二層於該第一層頂上,其中該第二組處理條件包括一第二溫度以及一含鍺氣體的一第二流率,該第二溫度大於約攝氏350度,該第二流率有別於該第一流率。
- 如請求項1之方法,該方法進一步包含以下步驟:沉積該第二層於該第一層頂上,其中該第二層基本上由鍺(Ge)與該摻質元素構成。
- 如請求項12之方法,其中該第一層基本上由鍺(Ge)與該晶格調整元素構成。
- 如請求項1之方法,其中該等摻質元素包含硼(B)、磷(P)、砷(As)、銻(Sb)、鎵(Ga),或鋁(Al)之至少一者。
- 如請求項1之方法,其中該含矽層的該上表面進一步包含一第一上表面與一第二上表面,並且該方法進一步包含以下步驟:選擇性沉積該第一層於該含矽層的該第一上表面頂上。
- 如請求項15之方法,其中選擇性沉積該第一層於該第一上表面頂上之步驟進一步包含以下步驟:將該含矽層暴露到一第一沉積氣體以沉積該第一層於該第一上表面及該第二上表面上,該第一層包含一第一部分與一第二部分,該第一部分沉積在該第一上表面上,而該第二部分沉積在該第二上表面上;以及將該含矽層暴露到一蝕刻氣體以用比該第一層的該第二部分慢的一速率選擇性蝕刻該第一層的該第一部分。
- 如請求項15之方法,該方法進一步包含以下步驟:選擇性沉積該第二層於該第一層頂上。
- 如請求項1之方法,其中該晶格調整元素包含碳且該方法進一步包含以下步驟:將該第一層內的該晶格調整元素的該濃度從相鄰於該含矽層之該第一層的一第一表面減少到與該第一表面相對的該第一層的一第二表面附近的零;以及沉積該第二層於該第一層頂上,其中該第二層主要包含鍺(Ge)與一第二晶格調整元素,該第二晶格調整元素包含錫(Sn)或鉛(Pb)之一者,其 中該第二晶格調整元素的一濃度從該第二層的一第一表面處的零增加到該第二層的一相對的第二表面處的一較高濃度,而該第二層的該第一表面與該第一層的該第二表面相鄰。
- 一種非暫態電腦可讀媒體,該電腦可讀媒體具有數個指令,該等指令儲存在該電腦可讀媒體上,當執行該等指令時,該等指令引發在一製程腔室中執行的沉積一層於一基材上的一方法,該方法包含以下步驟:沉積一第一層於一含矽層之一上表面頂上,該第一層主要包含鍺(Ge)與一晶格調整元素,其中該晶格調整元素的濃度被調整以強化在該第一層中或沉積於該第一層頂上之包含鍺(Ge)之一第二層中之摻質元素的電活性。
- 如請求項19之非暫態電腦可讀媒體,其中該晶格調整元素包含碳且其中該方法進一步包含以下步驟:將該第一層內的該晶格調整元素的該濃度從相鄰於該含矽層之該第一層的一第一表面減少到與該第一表面相對的該第一層的一第二表面附近的零;以及沉積該第二層於該第一層頂上,其中該第二層主要包含鍺(Ge)與一第二晶格調整元素,該第二晶格調整元素包含錫(Sn),其中該第二晶格調整元素的一濃 度從該第二層的一第一表面處的零增加到該第二層的一相對的第二表面處的一較高濃度,而該第二層的該第一表面與該第一層的該第二表面相鄰。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US38672310P | 2010-09-27 | 2010-09-27 | |
| US13/189,978 US8501600B2 (en) | 2010-09-27 | 2011-07-25 | Methods for depositing germanium-containing layers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201222669A TW201222669A (en) | 2012-06-01 |
| TWI460793B true TWI460793B (zh) | 2014-11-11 |
Family
ID=45871078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100126646A TWI460793B (zh) | 2010-09-27 | 2011-07-27 | 沉積含鍺層之方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8501600B2 (zh) |
| TW (1) | TWI460793B (zh) |
| WO (1) | WO2012047361A1 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2477211B1 (en) * | 2011-01-17 | 2019-03-06 | IMEC vzw | Method for selective deposition of a semiconductor material |
| JP5481415B2 (ja) * | 2011-03-09 | 2014-04-23 | 株式会社東芝 | 気相成長装置、及び気相成長方法 |
| JP5481416B2 (ja) * | 2011-03-09 | 2014-04-23 | 株式会社東芝 | 気相成長装置、及び気相成長方法 |
| US8647439B2 (en) * | 2012-04-26 | 2014-02-11 | Applied Materials, Inc. | Method of epitaxial germanium tin alloy surface preparation |
| EP2688089A1 (en) * | 2012-07-17 | 2014-01-22 | Imec | Method for selective growth of highly doped group IV-Sn semiconductor materials |
| US9721792B2 (en) | 2013-09-16 | 2017-08-01 | Applied Materials, Inc. | Method of forming strain-relaxed buffer layers |
| TWI730990B (zh) | 2015-10-04 | 2021-06-21 | 美商應用材料股份有限公司 | 用於沉積介電質阻障層以及含鋁的蝕刻終止層之方法 |
| US9966438B2 (en) | 2016-09-19 | 2018-05-08 | Applied Materials, Inc. | Method of doped germanium formation |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020160587A1 (en) * | 2001-04-30 | 2002-10-31 | Basanth Jagannathan | Method to increase carbon and boron doping concentrations in Si and SiGe films |
| US20040227158A1 (en) * | 2003-01-14 | 2004-11-18 | Romain Delhougne | SiGe strain relaxed buffer for high mobility devices and a method of fabricating it |
| US20050252443A1 (en) * | 2004-05-17 | 2005-11-17 | Pang-Yen Tsai | Epitaxy layer and method of forming the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0799495A4 (en) * | 1994-11-10 | 1999-11-03 | Lawrence Semiconductor Researc | Silicon-germanium-carbon compositions and processes thereof |
| DE10318284A1 (de) * | 2003-04-22 | 2004-11-25 | Forschungszentrum Jülich GmbH | Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur |
| US7598513B2 (en) | 2003-06-13 | 2009-10-06 | Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University, A Corporate Body Organized Under Arizona Law | SixSnyGe1-x-y and related alloy heterostructures based on Si, Ge and Sn |
| US7172949B2 (en) | 2004-08-09 | 2007-02-06 | Micron Technology, Inc. | Epitaxial semiconductor layer and method |
| US20060138601A1 (en) * | 2004-12-27 | 2006-06-29 | Memc Electronic Materials, Inc. | Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers |
| DE102008032171B4 (de) | 2008-07-08 | 2014-12-18 | Infineon Technologies Austria Ag | Verfahren zum Herstellen einer einkristallinen Schicht |
-
2011
- 2011-07-25 US US13/189,978 patent/US8501600B2/en not_active Expired - Fee Related
- 2011-07-26 WO PCT/US2011/045302 patent/WO2012047361A1/en not_active Ceased
- 2011-07-27 TW TW100126646A patent/TWI460793B/zh not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020160587A1 (en) * | 2001-04-30 | 2002-10-31 | Basanth Jagannathan | Method to increase carbon and boron doping concentrations in Si and SiGe films |
| US20040227158A1 (en) * | 2003-01-14 | 2004-11-18 | Romain Delhougne | SiGe strain relaxed buffer for high mobility devices and a method of fabricating it |
| US20050252443A1 (en) * | 2004-05-17 | 2005-11-17 | Pang-Yen Tsai | Epitaxy layer and method of forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US8501600B2 (en) | 2013-08-06 |
| TW201222669A (en) | 2012-06-01 |
| WO2012047361A1 (en) | 2012-04-12 |
| US20120077335A1 (en) | 2012-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI869475B (zh) | 具有經摻雜半導體層之結構及用於形成上述結構之方法及系統 | |
| TWI460793B (zh) | 沉積含鍺層之方法 | |
| TWI859306B (zh) | 用於使用犧牲蓋層選擇性沉積之方法及執行其方法的系統 | |
| US8207023B2 (en) | Methods of selectively depositing an epitaxial layer | |
| KR102648942B1 (ko) | 실리콘 함유 에피택셜층을 형성하기 위한 방법 및 관련 반도체 소자 구조체 | |
| TWI400745B (zh) | 選擇性磊晶製程控制 | |
| US7479443B2 (en) | Germanium deposition | |
| TWI404123B (zh) | 半導體膜之選擇性磊晶成長 | |
| KR20210046553A (ko) | 도핑된 반도체 재료의 선택적 증착을 위한 방법 | |
| KR101170210B1 (ko) | 탄소 합금된 si 필름을 사용한 초박형 접합 형성 방법 | |
| US20080026149A1 (en) | Methods and systems for selectively depositing si-containing films using chloropolysilanes | |
| TWI738207B (zh) | 用於金屬矽化物沉積的方法及設備 | |
| US20100120235A1 (en) | Methods for forming silicon germanium layers | |
| US20250351329A1 (en) | Non-line-of-sight junction formation | |
| CN120077763A (zh) | 低温共流外延沉积工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |