[go: up one dir, main page]

TWI456765B - 半導體結構及其形成方法 - Google Patents

半導體結構及其形成方法 Download PDF

Info

Publication number
TWI456765B
TWI456765B TW101106357A TW101106357A TWI456765B TW I456765 B TWI456765 B TW I456765B TW 101106357 A TW101106357 A TW 101106357A TW 101106357 A TW101106357 A TW 101106357A TW I456765 B TWI456765 B TW I456765B
Authority
TW
Taiwan
Prior art keywords
source
drain region
substrate
dielectric layer
forming
Prior art date
Application number
TW101106357A
Other languages
English (en)
Other versions
TW201336074A (zh
Inventor
Chien Wen Chu
Wing Chor Chan
Shyi Yuan Wu
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Priority to TW101106357A priority Critical patent/TWI456765B/zh
Publication of TW201336074A publication Critical patent/TW201336074A/zh
Application granted granted Critical
Publication of TWI456765B publication Critical patent/TWI456765B/zh

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Claims (9)

  1. 一種半導體結構，包括：一基底；一第一源/汲極區，形成於該基底中；一第二源/汲極區，形成於該基底中；一絕緣結構，位於該第一源/汲極區與該第二源/汲極區之間的該基底上；一第一堆疊結構，位於該第一源/汲極區與該第二源/汲極區之間的該基底上，其中該第一堆疊結構包括一第一介電層與一第一導電層，該第一導電層位於該第一介電層上；以及一第二堆疊結構，位於該第一堆疊結構上，且該第二堆疊結構具有一凸出部，延伸在該絕緣結構上以及在該絕緣結構與該第一堆疊結構之間的該基底上，其中該第二堆疊結構包括一第二介電層與一第二導電層，該第二導電層位於該第二介電層上。
  2. 如申請專利範圍第1項所述之半導體結構，其中該第一介電層的厚度係小於該第二介電層的厚度。
  3. 如申請專利範圍第1項所述之半導體結構，更包括數個互相分開的絕緣結構，位於該第一源/汲極區與該第二源/汲極區之間的該基底上。
  4. 如申請專利範圍第3項所述之半導體結構，其中該第二介電層的厚度係小於該絕緣結構的厚度。
  5. 如申請專利範圍第3項所述之半導體結構，其中該第二堆疊結構具有互相分開的數個該凸出部，該些凸出部 對應地延伸至該些絕緣結構上。
  6. 如申請專利範圍第1項所述之半導體結構，更包括：一第一摻雜區，形成於該基底中，並具有一第一導電型；以及一第二摻雜區，形成於該第一摻雜區中，並具有相對於該第一導電型的一第二導電型，其中該第一源/汲極區係形成於該第一摻雜區中並具有該第一導電型，該第二源/汲極區係形成於該第二摻雜區中並具有該第一導電型。
  7. 如申請專利範圍第6項所述之半導體結構，更包括數個互相分開的頂摻雜區，形成於該第一源/汲極區與該第二源/汲極區之間的該第一摻雜區中，並具有該第二導電型。
  8. 如申請專利範圍第1項所述之半導體結構，其中該第一介電層的側邊係對齊該第一導電層的側邊，該第二介電層的側邊係對齊該第二導電層的側邊。
  9. 一種半導體結構的形成方法，包括：形成一第一源/汲極區於一基底中；形成一第二源/汲極區於該基底中；形成一第一介電層於該第一源/汲極區與該第二源/汲極區之間的該基底上，並形成一第一導電層於該第一介電層上，以形成一第一堆疊結構；以及形成一第二介電層於該第一堆疊結構的該第一導電層上，並形成一第二導電層於該第二介電層上，以形成一 第二堆疊結構。
TW101106357A 2012-02-24 2012-02-24 半導體結構及其形成方法 TWI456765B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101106357A TWI456765B (zh) 2012-02-24 2012-02-24 半導體結構及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101106357A TWI456765B (zh) 2012-02-24 2012-02-24 半導體結構及其形成方法

Publications (2)

Publication Number Publication Date
TW201336074A TW201336074A (zh) 2013-09-01
TWI456765B true TWI456765B (zh) 2014-10-11

Family

ID=49627484

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101106357A TWI456765B (zh) 2012-02-24 2012-02-24 半導體結構及其形成方法

Country Status (1)

Country Link
TW (1) TWI456765B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201021212A (en) * 2008-11-19 2010-06-01 Dongbu Hitek Co Ltd Lateral double diffused MOS device and method for manufacturing the same
TW201135928A (en) * 2010-04-02 2011-10-16 Taiwan Semiconductor Mfg High voltage semiconductor transistor and method for fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201021212A (en) * 2008-11-19 2010-06-01 Dongbu Hitek Co Ltd Lateral double diffused MOS device and method for manufacturing the same
TW201135928A (en) * 2010-04-02 2011-10-16 Taiwan Semiconductor Mfg High voltage semiconductor transistor and method for fabricating the same

Also Published As

Publication number Publication date
TW201336074A (zh) 2013-09-01

Similar Documents

Publication Publication Date Title
JP2013038401A5 (zh)
JP2013030783A5 (zh)
JP2009003434A5 (zh)
JP2013168419A5 (zh)
JP2012084865A5 (ja) 半導体装置の作製方法
JP2017201685A5 (zh)
JP2012049514A5 (zh)
JP2012015500A5 (zh)
JP2012182446A5 (zh)
JP2014099595A5 (zh)
WO2012143784A3 (en) Semiconductor device and manufacturing method thereof
JP2012068627A5 (ja) 半導体装置の作製方法
WO2014004012A3 (en) High voltage three-dimensional devices having dielectric liners
JP2012195574A5 (ja) 半導体装置
JP2011054951A5 (ja) 半導体装置
JP2011086927A5 (ja) 半導体装置
JP2013123041A5 (ja) 半導体装置の作製方法
JP2012209547A5 (zh)
JP2012235103A5 (ja) 半導体装置の作製方法、及び半導体装置
JP2012064849A5 (zh)
JP2015216367A5 (zh)
JP2016139800A5 (ja) 半導体装置
JP2011086941A5 (zh)
JP2013102140A5 (ja) 半導体装置
JP2013080915A5 (zh)

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees