TWI456575B - 記憶體陣列的程式化方法 - Google Patents
記憶體陣列的程式化方法 Download PDFInfo
- Publication number
- TWI456575B TWI456575B TW100149794A TW100149794A TWI456575B TW I456575 B TWI456575 B TW I456575B TW 100149794 A TW100149794 A TW 100149794A TW 100149794 A TW100149794 A TW 100149794A TW I456575 B TWI456575 B TW I456575B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- memory cell
- transistor
- memory
- switching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims 14
- 239000013078 crystal Substances 0.000 claims 2
- 230000003247 decreasing effect Effects 0.000 claims 2
Landscapes
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Claims (11)
- 一種記憶體陣列的程式化方法，其中該記憶體陣列包括由一第一電晶體、多個記憶胞與一第二電晶體串接而成的一記憶胞串，且該記憶體陣列的程式化方法包括：在ㄧ設定階段內，關閉該些記憶胞中的一切換記憶胞，並施加一第一電壓與一第二電壓至該切換記憶胞的一第一源極/汲極區與一第二源極/汲極區；以及在一程式化階段內，浮接與該記憶胞串相連的一位元線，並提供一斜波訊號至與該切換記憶胞電性相連的一字元線。
- 如申請專利範圍第1項所述之記憶體陣列的程式化方法，其中該記憶體陣列更包括一第三電晶體，該第三電晶體的源極端電性連接至該位元線，且施加該第一電壓與該第二電壓至該切換記憶胞的該第一源極/汲極區與該第二源極/汲極區的步驟包括：開啟該些記憶胞中除該切換記憶胞以外的記憶胞；導通該第一電晶體、該第二電晶體與該第三電晶體；提供該第一電壓至該第三電晶體的汲極端；以及提供該第二電壓至與該第二電晶體電性相連的一共源極線。
- 如申請專利範圍第2項所述之記憶體陣列的程式化方法，更包括：在該程式化階段內，關閉該第三電晶體，以浮接與該記憶胞串相連的該位元線。
- 如申請專利範圍第1項所述之記憶體陣列的程式化方法，其中提供該斜波訊號至與該切換記憶胞電性相連的該字元線的步驟包括：在該程式化階段中的一第一子期間，提供電壓準位逐漸上升的一第一子斜波訊號至該字元線；以及在該程式化階段中的一第二子期間，提供電壓準位逐漸下降的一第二子斜波訊號至該字元線，其中該斜波訊號由該第一子斜波訊號與該第二子斜波訊號所構成。
- 如申請專利範圍第1項所述之記憶體陣列的程式化方法，其中當該第一電壓與該第二電壓之間的電壓差大於一預設電壓時，於該程式化階段內程式化該些記憶胞中與該切換記憶胞相鄰的一選定記憶胞，當該第一電壓與第二電壓之間的電壓差不大於該預設電壓時，於該程式化階段內禁止該選定記憶胞的程式化。
- 一種記憶體陣列的程式化方法，其中該記憶體陣列包括由一第一電晶體、多個記憶胞與一第二電晶體串接而成的一記憶胞串，且該記憶體陣列的程式化方法包括：在ㄧ設定階段內，關閉該些記憶胞中的一切換記憶胞，並施加一第一電壓至該切換記憶胞的一第一源極/汲極區，且關閉該第二電晶體；以及在一程式化階段內，浮接與該記憶胞串相連的一位元線，並施加一第二電壓至該切換記憶胞的一第二源極/汲極區，且提供一斜波訊號至與該切換記憶胞電性相連的一字元線。
- 如申請專利範圍第6項所述之記憶體陣列的程式化方法，其中該記憶體陣列更包括一第三電晶體，該第三電晶體的源極端電性連接至該位元線，且施加該第一電壓至該切換記憶胞的該第一源極/汲極區的步驟包括：開啟該些記憶胞中除該切換記憶胞以外的記憶胞；導通該第一電晶體與該第三電晶體；以及提供該第一電壓至該第三電晶體的汲極端。
- 如申請專利範圍第7項所述之記憶體陣列的程式化方法，更包括：在該程式化階段內，關閉該第三電晶體，以浮接與該記憶胞串相連的該位元線。
- 如申請專利範圍第6項所述之記憶體陣列的程式化方法，其中施加該第二電壓至該切換記憶胞的該第二源極/汲極區的步驟包括：導通該第二電晶體；以及提供該第二電壓至與該第二電晶體電性相連的一共源極線。
- 如申請專利範圍第6項所述之記憶體陣列的程式化方法，其中提供該斜波訊號至與該切換記憶胞電性相連的該字元線的步驟包括：在該程式化階段中的一第一子期間，提供電壓準位逐漸上升的一第一子斜波訊號至該字元線；以及在該程式化階段中的一第二子期間，提供電壓準位逐漸下降的一第二子斜波訊號至該字元線，其中該斜波訊號由該第一子斜波訊號與該第二子斜波訊號所構成。
- 如申請專利範圍第6項所述之記憶體陣列的程式化方法，其中當該第一電壓與該第二電壓之間的電壓差大於一預設電壓時，於該程式化階段內程式化該些記憶胞中與該切換記憶胞相鄰的一選定記憶胞，當該第一電壓與第二電壓之間的電壓差不大於該預設電壓時，於該程式化階段內禁止該選定記憶胞的程式化。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100149794A TWI456575B (zh) | 2011-12-30 | 2011-12-30 | 記憶體陣列的程式化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100149794A TWI456575B (zh) | 2011-12-30 | 2011-12-30 | 記憶體陣列的程式化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201327565A TW201327565A (zh) | 2013-07-01 |
| TWI456575B true TWI456575B (zh) | 2014-10-11 |
Family
ID=49225157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100149794A TWI456575B (zh) | 2011-12-30 | 2011-12-30 | 記憶體陣列的程式化方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI456575B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9123410B2 (en) * | 2013-08-27 | 2015-09-01 | Intel Corporation | Memory controller for reducing capacitive coupling in a cross-point memory |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7463533B2 (en) * | 2001-01-12 | 2008-12-09 | Renesas Technology Corp. | Nonvolatile semiconductor storage device |
| US20090257281A1 (en) * | 2008-04-11 | 2009-10-15 | Hynix Semiconductor Inc. | Method of programming a flash memory device using self boosting |
| US20100091576A1 (en) * | 2008-10-13 | 2010-04-15 | Samsung Electronics Co., Ltd. | Nonvolatile memory device, program method and precharge voltage boosting method thereof, and memory system including the nonvolatile memory device |
| US7848150B2 (en) * | 2007-09-10 | 2010-12-07 | Hynix Semiconductor Inc. | Flash memory device and method of operating the same |
| US20110122695A1 (en) * | 2009-11-24 | 2011-05-26 | Yan Li | Programming memory with bit line floating to reduce channel-to-floating gate coupling |
| US7974130B2 (en) * | 2006-11-28 | 2011-07-05 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for erasing the same |
| US20110305088A1 (en) * | 2010-06-10 | 2011-12-15 | Macronix International Co., Ltd. | Hot carrier programming in nand flash |
-
2011
- 2011-12-30 TW TW100149794A patent/TWI456575B/zh active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7463533B2 (en) * | 2001-01-12 | 2008-12-09 | Renesas Technology Corp. | Nonvolatile semiconductor storage device |
| US7974130B2 (en) * | 2006-11-28 | 2011-07-05 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for erasing the same |
| US7848150B2 (en) * | 2007-09-10 | 2010-12-07 | Hynix Semiconductor Inc. | Flash memory device and method of operating the same |
| US20090257281A1 (en) * | 2008-04-11 | 2009-10-15 | Hynix Semiconductor Inc. | Method of programming a flash memory device using self boosting |
| US20100091576A1 (en) * | 2008-10-13 | 2010-04-15 | Samsung Electronics Co., Ltd. | Nonvolatile memory device, program method and precharge voltage boosting method thereof, and memory system including the nonvolatile memory device |
| US20110122695A1 (en) * | 2009-11-24 | 2011-05-26 | Yan Li | Programming memory with bit line floating to reduce channel-to-floating gate coupling |
| US20110305088A1 (en) * | 2010-06-10 | 2011-12-15 | Macronix International Co., Ltd. | Hot carrier programming in nand flash |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201327565A (zh) | 2013-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012221522A5 (zh) | ||
| US9972397B2 (en) | Semiconductor memory device and operating method thereof | |
| JP2013149984A5 (zh) | ||
| JP2010518538A5 (zh) | ||
| JP2012058860A5 (zh) | ||
| TW200616148A (en) | Method for programming charge store memory cell and integrated circuit | |
| JP2010524147A5 (zh) | ||
| US11656673B2 (en) | Managing reduced power memory operations | |
| US20150179271A1 (en) | Nonvolatile memory device and method of erasing nonvolatile memory device | |
| WO2016012976A3 (en) | Charge storage ferroelectric memory hybrid and erase scheme | |
| WO2009038780A3 (en) | Nand-structured series variable-resistance material memories, processes of forming same, and methods of using same | |
| US20140003156A1 (en) | Erase operations with erase-verify voltages based on where in the erase operations an erase cycle occurs | |
| JP2014022031A5 (zh) | ||
| TW201532051A (zh) | 半導體記憶體裝置及包含其之系統 | |
| JP2013519182A5 (zh) | ||
| TW201612911A (en) | Memory device | |
| WO2013043602A3 (en) | High endurance non-volatile storage | |
| JP2011192379A5 (ja) | 半導体装置 | |
| JP2011155266A5 (zh) | ||
| JP2012195051A5 (zh) | ||
| CN101441893A (zh) | 抑制寄生电荷积累的非易失性存储器件及其操作方法 | |
| RU2016107013A (ru) | Обновление данных, сохраненных в перекрестной энергонезависимой памяти | |
| JP2012142066A5 (zh) | ||
| JP2014142988A5 (zh) | ||
| WO2011096978A3 (en) | 5-transistor non-volatile memory cell |