[go: up one dir, main page]

TWI450398B - 薄膜電晶體 - Google Patents

薄膜電晶體 Download PDF

Info

Publication number
TWI450398B
TWI450398B TW100150072A TW100150072A TWI450398B TW I450398 B TWI450398 B TW I450398B TW 100150072 A TW100150072 A TW 100150072A TW 100150072 A TW100150072 A TW 100150072A TW I450398 B TWI450398 B TW I450398B
Authority
TW
Taiwan
Prior art keywords
etch barrier
layer
film transistor
thin film
source
Prior art date
Application number
TW100150072A
Other languages
English (en)
Other versions
TW201327835A (zh
Inventor
Jian Shihn Tsang
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Priority to TW100150072A priority Critical patent/TWI450398B/zh
Priority to US13/489,449 priority patent/US8546800B2/en
Publication of TW201327835A publication Critical patent/TW201327835A/zh
Application granted granted Critical
Publication of TWI450398B publication Critical patent/TWI450398B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)

Description

薄膜電晶體
本發明涉及一種薄膜電晶體。
隨著工藝技術的進步，薄膜電晶體已被大量應用在顯示器之中，以適應顯示器的薄型化、小型化等需求。薄膜電晶體一般包括閘極、汲極、源極以及通道層等組成部分，其藉由控制閘極的電壓來改變通道層的導電性，使源極與汲極之間形成導通或者截止的狀態。
一般地，薄膜電晶體經常使用銅或者鋁等作為源極電極或汲極電極的製作材料。然而，銅或鋁等材料容易在使用過程中擴散或發生電子遷移。當銅或鋁等金屬原子擴散至通道層時，將會對薄膜電晶體的工作性能造成影響，嚴重時甚至會造成薄膜電晶體短路。因此，上述的薄膜電晶體可靠性較差。
有鑒於此，有必要提供一種可靠性較好的薄膜電晶體。
一種薄膜電晶體，包括基板，設置於基板上的閘極，覆蓋所述閘極的絕緣層以及覆蓋在絕緣層表面的活性層，活性層包括通道層，源極和漏極區。源極與汲極分別設置於通道層的相對兩側並與其對應的源極電極與漏極電極電連接。通道層的表面依次設置有第一蝕刻阻擋層與第二蝕刻阻擋層。第二蝕刻阻擋層中部形成有 凹槽以暴露第一蝕刻阻擋層。所述凹槽將第二蝕刻阻擋層分成第一區域與第二區域。所述源極電極從源極的表面延伸至覆蓋第一區域，所述汲極電極從漏極的表面延伸至覆蓋第二區域。
在本發明提供的薄膜電晶體中，由於源極電極或汲極電極與通道層之間具有第一蝕刻阻擋層及第二蝕刻阻擋層，該第一蝕刻阻擋層及第二蝕刻阻擋層可有效防止源極電極或汲極電極的金屬原子發生擴散或電子遷移以致對通道層的導電性能造成影響，從而提高了薄膜電晶體的可靠性。
100、200‧‧‧薄膜電晶體
110‧‧‧基板
120‧‧‧閘極
130‧‧‧絕緣層
140‧‧‧通道層
141‧‧‧源極
142‧‧‧汲極
150‧‧‧源極電極
160‧‧‧汲極電極
151、161‧‧‧本體部
152、162‧‧‧第一延伸部
153、163‧‧‧第二延伸部
170‧‧‧第一蝕刻阻擋層
180‧‧‧第二蝕刻阻擋層
181‧‧‧凹槽
182‧‧‧第一區域
183‧‧‧第二區域
191‧‧‧第一透明導電層
192‧‧‧第二透明導電層
210‧‧‧第一開孔
220‧‧‧第二開孔
圖1係本發明第一實施例提供的薄膜電晶體的結構示意圖。
圖2係本發明第二實施例提供的薄膜電晶體的結構示意圖。
請參見圖1，本發明第一實施例提供的薄膜電晶體100包括基板110，閘極120，絕緣層130，通道層140，源極141，汲極142，源極電極150，汲極電極160，第一蝕刻阻擋層170以及第二蝕刻阻擋層180。其中，基板110的製作材料選自玻璃、石英、矽晶片、聚碳酸酯、聚甲基丙烯酸甲酯或金屬箔。
閘極120設置於基板110的表面。在本實施例中，所述閘極120設置於基板110的中心區域。閘極120的製作材料選自銅、鋁、鎳、鎂、鉻、鉬、鎢及其合金。
絕緣層130覆蓋在閘極120的表面。在本實施例中，所述絕緣層130延伸至與基板110相接觸。絕緣層130的製作材料包括矽的氧化物SiOx，矽的氮化物SiNx或者是矽的氮氧化物SiONx，或是其 他高介電常數的絕緣材料，如Ta2O5或HfO2。
活性層包括通道層140，源極141和漏極142。通道層140設置於絕緣層130的表面。所述通道層140採用氧化物半導體材料製成。所述氧化物半導體材料包括氧化銦鎵鋅(IGZO)、氧化銦鋅(IZO)、氧化鋁鋅(AZO)、氧化鎵鋅(GZO)、氧化銦錫(ITO)、氧化鎵錫(GTO)、氧化鋁錫(ATO)、氧化鈦(TiOx)或者氧化錫(ZnO)。可以理解的，活性層是與通道層140相同材料，或是上述氧化物半導體材料混合或疊層所形成。
源極141與汲極142分別設置於通道層140的相對兩側並與通道層140電連接。在本實施例中，所述源極電極150具有本體部151、第一延伸部152以及第二延伸部153。源極電極150的本體部151覆蓋在源極141的表面，其第一延伸部152自本體部151向下延伸並與絕緣層130相接觸。同樣地，所述汲極電極160具有本體部161、第一延伸部162以及第二延伸部163。汲極電極160的本體部161覆蓋在汲極142的表面，其第一延伸部162自本體部161向下延伸並與絕緣層130相接觸。所述源極電極150與汲極電極160的製作材料選自銅、鋁、鎳、鎂、鉻、鉬、鎢及其合金。
第一蝕刻阻擋層170與第二蝕刻阻擋層180依次設置於通道層140的表面且形成在閘極120的上方。第一蝕刻阻擋層170形成在第二蝕刻阻擋層180與通道層140之間。第二蝕刻阻擋層180的中部形成有一個凹槽181以暴露出第一蝕刻阻擋層170的部分表面。所述凹槽181將第二蝕刻阻擋層180分成第一區域182與第二區域183。優選地，所述凹槽181形成在閘極120的上方，且凹槽181的寬度小於或等於閘極120的寬度。所述第一區域182與第二區域183分 別形成在第一蝕刻阻擋層170的表面的相對兩側。源極電極150的第二延伸部153自其本體部151向汲極電極160方向延伸並覆蓋在第一區域182的上表面。汲極電極160的第二延伸部163自其本體部161向源極電極150方向延伸並覆蓋在第二區域183的上表面。在本實施例中，所述第一蝕刻阻擋層170由氧化物製成。所述第二蝕刻阻擋層180由氮化物製成。具體地，第二蝕刻阻擋層180的製作材料為SiNx，第一蝕刻阻擋層170的製作材料選自SiOx、AlOx、HfOx與YOx其中之一。可以理解地，第一蝕刻阻擋層170與第二蝕刻阻擋層180可採用介電常數不同或折射率不同的材料製作。
在薄膜電晶體100的工作過程中，藉由在閘極120上施加不同的電壓以控制是否在通道層140上形成導電通道，從而控制薄膜電晶體100的導通或者截止。在上述工作過程中，由於源極電極150、汲極電極160與通道層140之間分別間隔有第一蝕刻阻擋層170、第二蝕刻阻擋層180，源極電極150與汲極電極160的金屬原子不容易藉由擴散或電子遷移而擴散至通道層140。因此，薄膜電晶體100的電性能不容易受到源極電極150或汲極電極160的金屬原子擴散或電子遷移的影響。並且，由於第二蝕刻阻擋層180的中間部分藉由蝕刻而去除，從而形成凹槽181。因此，第二蝕刻阻擋層180所產生的應力不會作用到通道層140而對通道層140的導電性能造成影響。
根據需要，上述薄膜電晶體100還可以進一步包括第一透明導電層191與第二透明導電層192。第一透明導電層191設置於源極電極150的底部且位於源極電極150與源極141之間，從而提高源極 電極150與源極141之間的電學接觸性能。第二透明導電層192設置汲極電極160的底部且位於汲極電極160與汲極142之間，從而提高汲極電極160與汲極142之間的電學接觸性能。在本實施例中，所述第一透明導電層191進一步延伸至源極電極150與第二蝕刻阻擋層180之間，所述第二透明導電層192進一步延伸至汲極電極160與第二蝕刻阻擋層180之間。
本發明的薄膜電晶體並不限於上述實施方式。請參見圖2，本發明第二實施例所提供的薄膜電晶體200中，所述第一蝕刻阻擋層170完全覆蓋通道層140的上表面且延伸至與絕緣層130相接觸。第二蝕刻阻擋層180的第一區域182形成在源極電極150與通道層140之間，第二蝕刻阻擋層180的第二區域183形成在汲極電極160與通道層140之間。一第一開孔210穿過第一區域182與第一蝕刻阻擋層170而延伸至源極141，一第二開孔220穿過第二區域183與第一蝕刻阻擋層170而延伸至汲極142。源極電極150穿過第一開孔210而與源極141形成電連接，汲極電極160穿過第二開孔220而與汲極142形成電連接。相應地，在設置有透明導電層時，第一透明導電層191設置於源極電極150的底部且穿過所述第一開孔210與源極141相接觸。第二透明導電層192設置於汲極電極160的底部且穿過所述第二開孔220與汲極142相接觸。在本實施例中，由於源極電極150與通道層140之間的大部分區域為第一區域182與第一蝕刻阻擋層170所隔絕，而只留下第一開孔210以供源極電極150穿過而與源極141形成電連接。因此，上述結構可降低源極電極150的金屬原子因擴散或者電子遷移而對薄膜電晶體200的電學性能造成影響。同樣地，由於汲極電極160與通道層140之間的大部分區域為第二區域183與第一蝕刻阻擋層170所隔絕，而只留 下第二開孔220以供汲極電極160穿過而與汲極142形成電連接。上述結構可降低汲極電極160的金屬原子因擴散或者電子遷移而對薄膜電晶體200的電學性能造成影響。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
100‧‧‧薄膜電晶體
110‧‧‧基板
120‧‧‧閘極
130‧‧‧絕緣層
140‧‧‧通道層
141‧‧‧源極
142‧‧‧汲極
150‧‧‧源極電極
160‧‧‧汲極電極
151、161‧‧‧本體部
152、162‧‧‧第一延伸部
153、163‧‧‧第二延伸部
170‧‧‧第一蝕刻阻擋層
180‧‧‧第二蝕刻阻擋層
181‧‧‧凹槽
182‧‧‧第一區域
183‧‧‧第二區域
191‧‧‧第一透明導電層
192‧‧‧第二透明導電層

Claims (9)

  1. 一種薄膜電晶體，包括基板，設置於基板上的閘極，覆蓋所述閘極的絕緣層以及覆蓋在絕緣層表面的通道層，源極與汲極分別設置於通道層的相對兩側並分別與源極電極與汲極電極電連接，其改良在於，通道層的表面依次設置有第一蝕刻阻擋層與第二蝕刻阻擋層，第二蝕刻阻擋層中部形成有凹槽以暴露第一蝕刻阻擋層，所述凹槽將第二蝕刻阻擋層分成第一區域與第二區域，所述源極電極從源極的表面延伸至覆蓋第一區域，所述汲極電極從汲極的表面延伸至覆蓋第二區域，所述薄膜電晶體進一步包括第一透明導電層及第二透明導電層，所述第一透明導電層形成在源極電極與源極之間，所述第二透明導電層形成在汲極電極與汲極之間。
  2. 如申請專利範圍第1項所述之薄膜電晶體，其中，所述第一蝕刻阻擋層由氧化物製成，所述第二蝕刻阻擋層由氮化物製成。
  3. 如申請專利範圍第2項所述之薄膜電晶體，其中，所述第一蝕刻阻擋層選自SiOx、AlOx、HfOx與YOx其中之一，所述第二蝕刻阻擋層為SiNx。
  4. 如申請專利範圍第1項所述之薄膜電晶體，其中，所述凹槽位於閘極的上方且凹槽的寬度小於或等於閘極的寬度。
  5. 如申請專利範圍第1項所述之薄膜電晶體，其中，所述源極電極與汲極電極的製作材料選自銅、鋁、鎳、鎂、鉻、鉬、鎢及其合金。
  6. 如申請專利範圍第1項所述之薄膜電晶體，其中，所述第一蝕刻阻擋層完全覆蓋通道層的表面且延伸至與絕緣層相接觸，第二蝕刻阻擋層的第一區域形成在源極電極與第一蝕刻阻擋層之間，第二蝕刻阻擋層的第二區域形成在汲極電極與第一蝕刻阻擋層之間，一第一開孔穿過第一區域及 第一蝕刻阻擋層以延伸至源極，一第二開孔穿過第二區域及第一蝕刻阻擋層以延伸至汲極，所述源極電極穿過第一開孔與源極形成電連接，所述汲極電極穿過第二開孔與汲極形成電連接。
  7. 如申請專利範圍第6項所述之薄膜電晶體，其中，所述源極電極的底部設置有所述第一透明導電層，所述汲極電極的底部設置有所述第二透明導電層，所述第一透明導電層穿過所述第一開孔與源極相接觸，所述第二透明導電層穿過所述第二開孔與汲極相接觸。
  8. 如申請專利範圍第1項所述之薄膜電晶體，其中，所述第一蝕刻阻擋層與第二蝕刻阻擋層具有不同的介電常數。
  9. 如申請專利範圍第1項所述之薄膜電晶體，其中，所述第一蝕刻阻擋層與第二蝕刻阻擋層具有不同的折射率。
TW100150072A 2011-12-30 2011-12-30 薄膜電晶體 TWI450398B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100150072A TWI450398B (zh) 2011-12-30 2011-12-30 薄膜電晶體
US13/489,449 US8546800B2 (en) 2011-12-30 2012-06-05 Thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100150072A TWI450398B (zh) 2011-12-30 2011-12-30 薄膜電晶體

Publications (2)

Publication Number Publication Date
TW201327835A TW201327835A (zh) 2013-07-01
TWI450398B true TWI450398B (zh) 2014-08-21

Family

ID=48694127

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100150072A TWI450398B (zh) 2011-12-30 2011-12-30 薄膜電晶體

Country Status (2)

Country Link
US (1) US8546800B2 (zh)
TW (1) TWI450398B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102448264A (zh) * 2010-10-14 2012-05-09 鸿富锦精密工业（深圳）有限公司 光致发光薄膜、壳体及壳体的制作方法
TWI511302B (zh) * 2013-08-23 2015-12-01 業鑫科技顧問股份有限公司 薄膜電晶體及使用該薄膜電晶體的顯示陣列基板的製造方法
CN104425266A (zh) * 2013-08-23 2015-03-18 业鑫科技顾问股份有限公司 薄膜晶体管及使用该薄膜晶体管之显示阵列基板的制造方法
TWI517412B (zh) 2013-08-23 2016-01-11 業鑫科技顧問股份有限公司 薄膜電晶體及使用該薄膜電晶體之顯示陣列基板
CN104241392B (zh) * 2014-07-14 2017-07-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示设备
TWI650817B (zh) 2015-08-28 2019-02-11 聯華電子股份有限公司 半導體元件及其製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200810123A (en) * 2006-08-02 2008-02-16 Au Optronics Corp Thin film transistors and displays including the same
TW201030981A (en) * 2008-10-10 2010-08-16 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW201114040A (en) * 2009-01-16 2011-04-16 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100483232C (zh) * 2006-05-23 2009-04-29 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
KR20100019233A (ko) * 2008-08-08 2010-02-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200810123A (en) * 2006-08-02 2008-02-16 Au Optronics Corp Thin film transistors and displays including the same
TW201030981A (en) * 2008-10-10 2010-08-16 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW201114040A (en) * 2009-01-16 2011-04-16 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
TW201327835A (zh) 2013-07-01
US20130168667A1 (en) 2013-07-04
US8546800B2 (en) 2013-10-01

Similar Documents

Publication Publication Date Title
US9570621B2 (en) Display substrate, method of manufacturing the same
TWI450398B (zh) 薄膜電晶體
TW201334191A (zh) 薄膜電晶體
WO2019071725A1 (zh) 顶栅自对准金属氧化物半导体tft及其制作方法
CN109841687A (zh) 薄膜晶体管及其制造方法和包括该薄膜晶体管的显示设备
CN104795447B (zh) 半导体结构
TWI450397B (zh) 薄膜電晶體
US20150311223A1 (en) Thin film transistor array substrate and manufacturing method thereof, and display device
CN107204309B (zh) 双栅极金属氧化物半导体tft基板的制作方法及其结构
CN110021669A (zh) 薄膜晶体管、用于制造其的方法以及包括其的显示装置
KR102080484B1 (ko) 액정표시장치용 어레이기판 및 그의 제조방법
TWI478344B (zh) 電晶體與其製造方法
TWI497689B (zh) 半導體元件及其製造方法
TW201336086A (zh) 薄膜電晶體
KR20130104290A (ko) 광 센싱 트랜지스터, 이의 제조방법 및 이를 채용한 디스플레이 패널
CN103904126B (zh) 薄膜晶体管
TWI590426B (zh) 光感測陣列之光感測單元的製造方法及其結構
WO2015119073A1 (ja) 半導体装置およびその製造方法
CN103187451B (zh) 薄膜晶体管
TWI506797B (zh) 薄膜晶體管及其製造方法
TW201605053A (zh) 薄膜電晶體
KR102614533B1 (ko) 박막 트랜지스터 표시판
KR20160070881A (ko) 박막 트랜지스터
US10700210B2 (en) Semiconductor device, and manufacturing method for same
CN103296064A (zh) 薄膜晶体管

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees