TWI450345B - 晶片封裝體及其形成方法 - Google Patents

Description

晶片封裝體及其形成方法

本發明係有關於晶片封裝體，且特別是有關於發光晶片封裝體。

晶片封裝體用以保護封裝於其中之晶片，並提供晶片與封裝體外部之電子元件之間的導電通路。對於發光晶片封裝體而言，另有增進發光效率之需求。

雖然，可於晶片附近設置反射層以反射發光晶片之發光來加強發光效率，但反射層容意在製作過程中受到後續製程之影響而導致反射率下降。

因此，業界亟需能改善發光晶片封裝體之發光效率之技術。

本發明一實施例提供一種晶片封裝體，包括：一基底，具有一表面；一第一導電層，位於該表面之上；一第二導電層，位於該表面之上，其中該第一導電層與該第二導電層彼此電性絕緣；一第一反射層，順應性位於該第一導電層之上，且至少部分覆蓋該第一導電層之一側邊；一第二反射層，順應性位於該第二導電層之上，且至少部分覆蓋該第二導電層之一側邊；以及一晶片，設置於該基底之該表面之上，且具有至少一第一電極及一第二電極，其中該第一電極電性連接該第一導電層，而該第二電極電性連接該第二導電層。

本發明一實施例提供一種晶片封裝體的形成方法，包括：提供一基底；於該基底之一表面上形成複數個第一導電層及複數個第二導電層，其中該些第一導電層分別與該些第二導電層彼此電性絕緣；於每一該些第一導電層之上分別電鍍一第一反射層，該第一反射層至少部分覆蓋對應的其中一該些第一導電層之一側邊；於每一該些第二導電層之上分別電鍍一第二反射層，該第二反射層至少部分覆蓋對應的其中一該些第二導電層之一側邊；於該基底之該表面上設置複數個晶片，每一該些晶片具有一第一電極及一第二電極；形成每一該些晶片之該第一電極與對應的其中一該些第一導電層之間的電性連接；形成每一該些晶片之該第二電極與對應的其中一該些第二導電層之間的電性連接；以及沿著該基底上所定義之複數個預定切割道切割該基底以形成複數個晶片封裝體。

以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間必然具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。

本發明一實施例之晶片封裝體可用以封裝發光元件，例如發光二極體晶片。然其應用不限於此，例如在本發明之晶片封裝體的實施例中，其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System;MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package;WSP)製程對影像感測元件、發光二極體(light-emitting diodes;LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)噴墨頭(ink printer heads)、或功率金氧半場效電晶體模組(power MOSFET modules)等半導體晶片進行封裝。

其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。

第1A-1F圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。如第1A圖所示，提供基底100。在一實施例中，基底100為半導體晶圓(如矽晶圓)而可進行晶圓級封裝以節省製程時間與成本。基底100具有表面100a與100b。表面100a與100b例如係彼此相對。

在一實施例中，可選擇性於基底100中形成穿基底導電結構以電性連接基底100之兩表面上所設置之元件。例如，可選擇性自基底100之表面100a移除部分的基底100以形成由表面100a朝表面100b延伸之孔洞102a及孔洞102b。在晶圓級封裝中，可形成複數個孔洞102a及複數個孔洞102b。孔洞之形成方式可例如採用微影製程及蝕刻製程。

接著，如第1B圖所示，可自基底100之表面100b薄化基底100而使孔洞102a及102b露出，因而形成穿孔102a’及穿孔102b’。可視需求將基底100薄化至適合的厚度。適合的薄化製程例如包括(但不限於)機械研磨或化學機械研磨。

接著，可選擇性於基底100之表面上及穿孔102a’及穿孔102b’之側壁上形成絕緣層104。在一實施例中，絕緣層104可為(但不限於)熱氧化層。例如，當基底100為矽晶圓時，絕緣層104可為以熱氧化製程而形成於矽晶圓表面上之氧化矽層。絕緣層104亦可為由其他適合製程及/或其他適合材質所形成。例如，絕緣層104之材質可包括高分子材料，例如環氧樹脂、聚亞醯胺、或前述之組合。絕緣層104之材質亦可包括氧化物、氮化物、氮氧化物、金屬氧化物、或前述之組合。絕緣層104之形成方式例如包括噴塗法、噴墨法、浸鍍法、化學氣相沉積、或前述之組合。

如第1C圖所示，接著例如以物理氣相沉積製程或其他適合製程於基底100之表面100a及表面100b上及穿孔102a’及穿孔102b’之側壁上形成晶種層106。在一實施例中，晶種層106係大抵全面批覆於基底100之表面上。晶種層106一般為導電材料，適於電鍍導電材料於其上。接著，如第1C圖所示，於晶種層106上形成圖案化遮罩層108。圖案化遮罩層108定義有複數個開口。開口露出部分的晶種層106。

接著，如第1D圖所示，移除由圖案化遮罩層108所露出之晶種層106以於基底100上形成導電層106a及導電層106b，其中導電層106a與導電層106b係彼此電性絕緣。在晶圓級封裝中，係形成複數個導電層106a及複數個導電層106b。在第1D圖之實施例中，導電層106a及導電層106b皆沿伸進入穿孔之中而至基底100之表面100b之上。接著，移除圖案化遮罩層108。

第3A圖顯示本發明一實施例之基底的上視圖，用以顯示導電層之布局，其例如可對應至第1D圖之實施例。如第3A圖所示，基底100具有複數個預定切割道SC，其將基底100劃分成複數個區域。應注意的是，雖然第3A圖僅顯示由兩條切割道所劃分之四個區域，但此技藝人士當可瞭解，在晶圓級封裝中，基底100上可定義有更多的預定切割道SC，可於後續切割製程之後，同時形成複數個晶片封裝體。

如第3A圖所示，在移除露出的晶種層106以形成複數個導電層106a及複數個導電層106b的圖案化製程中，可同時定義出複數個電鍍線路106c及複數個電鍍線路106d。這些電鍍線路106c係分別形成於相鄰的導電層106a之間，而這些電鍍線路106d係分別形成於相鄰的導電層106b之間。即，這些導電層106a之間可透過其間之電鍍線路106c而彼此電性連接。這些導電層106b之間可透過其間之電鍍線路106d而彼此電性連接。

接著，請配合參照第1E圖及第3A圖，於每一導電層106a上電鍍反射層110a，並於每一導電層106b上電鍍反射層110b。在一實施例中，係將如第1E圖或第3A圖所示之基底100放置於電鍍槽(未顯示)中之電鍍液中，並對導電層106a及導電層106b通電，使得電鍍液中之金屬離子還原於導電層106a及導電層106b之上，並分別沉積成為反射層110a及反射層110b。在一實施例中，反射層110a及反射層110b係同時形成，例如同時形成於同一道電鍍製程之中。在此情形下，反射層110a與反射層110b之材質相同。再者，反射層110a係直接接觸導電層106a，且反射層110b直接接觸導電層106b。

反射層110a或反射層110b之材質可包括(但不限於)銀、鈀、鉑、或前述之組合。在一實施例中，反射層110a及反射層110b用以反射隨後將設置於基底100之表面100a上之發光晶片所發射之光線，其可增加發光之效率。因此，反射層110a及反射層110b較佳採用反射率高之材質。在一實施例中，反射層110a或反射層110b對發光晶片所發出之光線的反射率大於導電層106a或導電層106b對發光晶片所發出之光線的反射率。在此情形下，反射層(反射層110a或反射層110b)之材質與導電層106a或導電層106b不同。此外，反射層110a及反射層110b除了有助於增加發光強度外，本身亦具有導電性，可用作線路重佈層。再者，在一實施例中，反射層110a不直接接觸反射層110b。

請參照第1E圖，由於反射層110a及反射層110b係採用電鍍方式而分別順應性形成於導電層106a及106b之上，因此導電層106a及106b之側邊107a及107b上亦會分別電鍍上反射層110a及反射層110b。即，反射層110a至少部分覆蓋對應的導電層106a之側邊107a。相似地，反射層110b至少部分覆蓋對應的導電層106b之側邊107b。

雖然，在第1E圖之實施例中，反射層110a及反射層110b係分別完全覆蓋導電層106a之側邊107a及導電層106b之側邊107b，然本發明實施例不限於此。在其他實施例中，由於電鍍條件之差異，反射層110a可能不會完全覆蓋導電層106a之側邊107a而使部分的側邊107a露出。再者，由於在電鍍進行時，導電層106a之側邊107a上之電流密度可能較小，因此通常電鍍在導電層106a之側邊107a上的反射層110a之厚度會薄於電鍍在導電層106a之上表面上之反射層110a的厚度。對於反射層110b而言，亦會具有相似於反射層110a之輪廓。

如第1F圖所示，接著可於基底100之表面100a上設置複數個晶片112，其例如可為(但不限於)發光晶片。晶片112具有至少一電極112a及至少一電極112b。當晶片112為發光二極體晶片時，電極112a可為P型電極，而電極112b可為N型電極。或者，在另一實施例中，電極112a可為N電極，而電極112b可為P電極。

接著，形成每一晶片112之電極112a與導電層106a之間的電性連接，並形成每一晶片112之電極112b導電層106b間的電性連接。在一實施例中，可於反射層110a與電極112a之間形成焊線114。由於反射層110a係電性連接導電層106a，因此晶片112之電極112a可電性連接至導電層106a，其中導電連接可經由穿孔102a’中之穿基底導電結構而到達基底100之表面100b，可例如有利於(但不限於)後續之覆晶接合。相似地，亦可於晶片112之電極112b與反射層110b之間形成焊線114，因而形成電極112b與導電層106b之間的導電連接。

此外，晶片112之電極112a及112b除了位於晶片112之同一側之外，亦可能位於晶片112之相反側，如第2圖之實施例所示。在此情形下，電極112a可透過焊線114及反射層110a而電性連接至導電層106a。電極112b可直接設置於反射層110b之上而電性連接至導電層106b。

接著，沿著基底100上所定義之預定切割道SC(如第3A圖所示)切割基底100以形成複數個晶片封裝體。如第3A圖所示，在一實施例中，在切割基底100之步驟之後，至少一些的電鍍線路106c被切割成分離的至少兩部分，且至少一些的電鍍線路106d被切割成分離的至少兩部分。

第4A圖顯示切割製程後，單一晶片封裝體的上視圖，其中反射層、晶片、晶片與導電層之間的導電連接皆不顯示於圖中，以方便顯示切割製程後基底上之導電層之布局。如前所述，電鍍線路在切割製程後，被切割成分離的至少兩部分，其中一部分可能會餘留在晶片封裝體之中。在以下敘述中，所餘留之部分將稱作電鍍導電圖案。

如第4A圖所示，晶片封裝體包括至少一電鍍導電圖案106c1’及至少一電鍍導電圖案106c2’，位於基底100之上，且分別自導電層106a之第一邊緣406a1及第二邊緣406a2朝基底100之第一邊緣100c及第二邊緣100d延伸。晶片封裝體還包括至少一電鍍導電圖案106d1’及至少一電鍍導電圖案106d2’，位於基底100之上，且分別自導電層106b之第一邊緣406b1及第二邊緣406b2朝基底100之第三邊緣及第四邊緣延伸。在第4A圖之實施例中，基底之第三邊緣即為第一邊緣100c，而基底之第四邊緣即為第二邊緣100d。

本發明實施例透過先行對晶種層進行圖案化製程，在接著於圖案化晶種層(即導電層)上進行電鍍製程，可使所電鍍之反射層自然具有所需之圖案，不需額外的圖案化製程。因此，本發明實施例所形成之反射層不會遭遇圖案化製程中所可能採用的化學物質，如光阻及蝕刻劑等。因此，本發明實施例之反射層仍能保有足夠的亮度，可增進晶片封裝體之發光效率。再者，透過於電鍍線路之形成，可進行晶圓級封裝以一次形成多個品質穩定之晶片封裝體，可降低製作成本與時間。

本發明實施例除了以上所述之外，還可有許多變化。例如，導電層之布局了第3A圖實施例所示之外，還可視情況作許多變化。第3B-3C圖顯示本發明其他實施例之基底的上視圖，用以顯示導電層之布局。如第3B及3C圖所示，導電層106a之間還可能以各種型式及布局之電鍍線路而連接。舉凡能使反射層110a於同一道電鍍製程中形成於基底100上之每一導電層106a之布局方式，都在本發明實施例之範圍之內。相似地，基底100上之每一導電層106b之間亦可以各種型式及布局之電鍍線路而連接。

第4B-4D圖顯示本發明其他實施例中，在切割製程之後，單一晶片封裝體的上視圖，其中反射層、晶片、晶片與導電層之間的導電連接皆不顯示於圖中，以方便顯示切割製程後基底上之導電層之布局。基於電鍍線路可有多種變化，晶片封裝體中之電鍍導電圖案亦可有多種變化。

例如，電鍍導電圖案106c1’與電鍍導電圖案106c2’不限定延伸自導電層之不同邊緣。在一實施例中，與同一導電層連接之至少兩個電鍍導電圖案係延伸自導電層106a之同一邊緣，如第4B或4C圖之實施例所示。以第4B圖實施例為例，電鍍導電圖案106d1’及電鍍導電圖案106d1’係延伸自導電層106b之同一邊緣，且朝基底100之同一邊緣延伸。再者，與同一導電層連接之電鍍導電圖案不限定只有兩個。例如，在第4C圖之實施例中，與導電層106b連接之電鍍導電圖案共有三個，分別是電鍍導電圖案106d1’、106d2’、及106d3’。此外，與同一導電層連接之電鍍導電圖案不一定位於導電層之相反邊緣上。例如，在第4B圖之實施例中，電鍍導電圖案106c1’及106c2’分別位於導電層106a之邊緣406a1及邊緣406a2上，其中邊緣406a1及邊緣406a2並非彼此相反，而可能是彼此大抵垂直。本發明實施例之變化不限定於以上實施例所述。

雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．基底

100a、100b．．．表面

100c、100d．．．邊緣

102a、102b．．．孔洞

102a’、102b’．．．穿孔

104．．．絕緣層

106．．．晶種層

106a、106b．．．導電層

106c、106d．．．電鍍線路

106c1’、106c2’、106d1’、106d2’、106d3’．．．電鍍導電圖案

107a、107b．．．側邊

108．．．遮罩層

110a、110b．．．反射層

112．．．晶片

112a、112b．．．電極

114．．．焊線

SC．．．切割道

406a1、406a2、406b1、406b2．．．邊緣

第1A-1F圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。

第2圖顯示根據本發明一實施例之晶片封裝體的剖面圖。

第3A-3C圖顯示本發明實施例之基底的上視圖，用以顯示導電層之布局。

第4A-4D圖顯示本發明實施例之基底的上視圖，用以顯示切割製程後，基底上之導電層之布局。

100．．．基底

100a、100b．．．表面

102a’、102b’．．．穿孔

104．．．絕緣層

106a、106b．．．導電層

107a、107b．．．側邊

110a、110b．．．反射層

112．．．晶片

112a、112b．．．電極

114．．．焊線

Claims (20)

1. 一種晶片封裝體，包括：一基底，具有一表面；一第一導電層，位於該表面之上；一第二導電層，位於該表面之上，其中該第一導電層與該第二導電層彼此電性絕緣；一第一反射層，順應性位於該第一導電層之上，且至少部分覆蓋該第一導電層之一側邊；一第二反射層，順應性位於該第二導電層之上，且至少部分覆蓋該第二導電層之一側邊；以及一晶片，設置於該基底之該表面之上，且具有至少一第一電極及一第二電極，其中該第一電極電性連接該第一導電層，而該第二電極電性連接該第二導電層。
2. 如申請專利範圍第1項所述之晶片封裝體，其中該第一反射層完全覆蓋該第一導電層之該側邊。
3. 如申請專利範圍第1項所述之晶片封裝體，其中該第二反射層完全覆蓋該第二導電層之該側邊。
4. 如申請專利範圍第1項所述之晶片封裝體，其中該第一反射層之材質與該第二反射層之材質相同。
5. 如申請專利範圍第4項所述之晶片封裝體，其中該第一反射層之材質與該第一導電層或該第二導電層之材質不同。
6. 如申請專利範圍第5項所述之晶片封裝體，其中該晶片為一發光晶片，且其中該第一反射層對該發光晶片所發出之一光線的反射率大於該第一導電層或該第二導電層對該發光晶片所發出之該光線的反射率。
7. 如申請專利範圍第1項所述之晶片封裝體，更包括一絕緣層，位於該基底與該第一導電層之間，且位於該基底與該第二導電層之間。
8. 如申請專利範圍第1項所述之晶片封裝體，更包括：至少一第一電鍍導電圖案及至少一第二電鍍導電圖案，位於該基底之上，且分別自該第一導電層之一第一邊緣及一第二邊緣朝該基底之一第一邊緣及一第二邊緣延伸；以及至少一第三電鍍導電圖案及至少一第四電鍍導電圖案，位於該基底之上，且分別自該第二導電層之一第一邊緣及一第二邊緣朝該基底之一第三邊緣及一第四邊緣延伸。
9. 如申請專利範圍第8項所述之晶片封裝體，其中該第一導電層之該第一邊緣及該第二邊緣為該第一導電層之一相同的邊緣。
10. 如申請專利範圍第8項所述之晶片封裝體，其中該第二導電層之該第一邊緣及該第二邊緣為該第二導電層之一相同的邊緣。
11. 如申請專利範圍第8項所述之晶片封裝體，其中至少部分的該基底之該第一邊緣、該第二邊緣、該第三邊緣、及該第四邊緣為該基底之一相同的邊緣。
12. 如申請專利範圍第1項所述之晶片封裝體，更包括：一第一穿孔，自該基底之該表面朝該基底之一第二表面延伸；以及一第二穿孔，自該基底之該表面朝該基底之該第二表面延伸，其中：該第一導電層及該第一反射層延伸進入該第一穿孔，且延伸於該第二表面之上，以及該第二導電層及該第二反射層延伸進入該第二穿孔，且延伸於該第二表面之上。
13. 如申請專利範圍第1項所述之晶片封裝體，其中該第一導電層直接接觸該第一反射層，且該第二導電層直接接觸該第二反射層。
14. 如申請專利範圍第1項所述之晶片封裝體，其中該第一反射層不直接接觸該第二反射層。
15. 一種晶片封裝體的形成方法，包括：提供一基底；於該基底之一表面上形成複數個第一導電層及複數個第二導電層，其中該些第一導電層分別與該些第二導電層彼此電性絕緣；於每一該些第一導電層之上分別電鍍一第一反射層，該第一反射層至少部分覆蓋對應的其中一該些第一導電層之一側邊；於每一該些第二導電層之上分別電鍍一第二反射層，該第二反射層至少部分覆蓋對應的其中一該些第二導電層之一側邊；於該基底之該表面上設置複數個晶片，每一該些晶片具有一第一電極及一第二電極；形成每一該些晶片之該第一電極與對應的其中一該些第一導電層之間的電性連接；形成每一該些晶片之該第二電極與對應的其中一該些第二導電層之間的電性連接；以及沿著該基底上所定義之複數個預定切割道切割該基底以形成複數個晶片封裝體。
16. 如申請專利範圍第15項所述之晶片封裝體的形成方法，其中該些第一導電層及該些第二導電層之形成包括：於該基底之該表面上形成一晶種層；於該晶種層上形成一圖案化遮罩層，露出部分的該晶種層；移除露出的該晶種層而形成該些第一導電層及該些第二導電層；以及移除該圖案化遮罩層。
17. 如申請專利範圍第16項所述之晶片封裝體的形成方法，其中在移除露出的該晶種層的步驟中，更包括同時形成複數個第一電鍍線路及複數個第二電鍍線路，其中該些第一電鍍線路分別形成於相鄰的該些第一導電層之間，而該些第二電鍍線路分別形成於相鄰的該些第二導電層之間。
18. 如申請專利範圍第17項所述之晶片封裝體的形成方法，其中在切割該基底之步驟之後，至少一些的該些第一電鍍線路被切割成分離的至少兩部分，且至少一些的該些第二電鍍線路被切割成分離的至少兩部分。
19. 如申請專利範圍第15項所述之晶片封裝體的形成方法，其中該第一反射層與該第二反射層係同時形成。
20. 如申請專利範圍第15項所述之晶片封裝體的形成方法，其中該些晶片包括一發光晶片，且其中該第一反射層對該發光晶片所發出之一光線的反射率大於該些第一導電層或該些第二導電層對該發光晶片所發出之該光線的反射率。