[go: up one dir, main page]

TWI449040B - 用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法 - Google Patents

用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法 Download PDF

Info

Publication number
TWI449040B
TWI449040B TW096137428A TW96137428A TWI449040B TW I449040 B TWI449040 B TW I449040B TW 096137428 A TW096137428 A TW 096137428A TW 96137428 A TW96137428 A TW 96137428A TW I449040 B TWI449040 B TW I449040B
Authority
TW
Taiwan
Prior art keywords
magnetic
tunnel junction
magnetic layer
magnetization direction
line
Prior art date
Application number
TW096137428A
Other languages
English (en)
Other versions
TW200844997A (en
Inventor
Jean-Pierre Nozieres
Virgile Javerliac
Original Assignee
Crocus Technology Sa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Crocus Technology Sa filed Critical Crocus Technology Sa
Publication of TW200844997A publication Critical patent/TW200844997A/zh
Application granted granted Critical
Publication of TWI449040B publication Critical patent/TWI449040B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/02—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using magnetic elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法 【相關申請案之互參考】
本申請案主張2006年10月6日申請之美國臨時專利申請案序號60/828,438之優先權。該臨時案之優先權明確地主張，且在此將暫時案之揭示全體一併整合參考之。
本揭示大體上關於隨機存取記憶體，且特別地但非限制性地關於具有以磁性隧道接面為基礎之記憶體單元的內容可定址隨機存取記憶體。
多數記憶體裝置藉由定址特定記憶體位置來儲存及擷取資料。然而，定址特定記憶體位置通常變成依靠快速記憶體存取的系統的限制因子。若儲存資料項可藉由資料本身的內容而非其位址來進行存取辯識，則找到於記憶體中的儲存資料項所需的時間可大量地被降低。以此方式進行存取之記憶體被稱為內容可定址記憶體(CAM)。
不像標準的隨機存取記憶體(RAM)，其中，該使用者提供一記憶體位址而該隨機存取記憶體傳回儲存於那個位址的資料字組，所設計的內容可定址記憶體讓該使用者提供一資料字組而該內容可定址記憶體於一時脈週期內搜尋它的全部記憶體以看看那個資料字組是否儲存於它內部的任何地方。若找到該資料字組，該內容可定址記憶體傳回找 到該字組處的一或更多儲存位址的列表。該內容可定址記憶體可在裝置啟動時被預先載入並在裝置操作時被重新寫入。
因為一內容可定址記憶體被設計以在一單操作內搜尋整個記憶體，故在差不多所有搜尋應用上遠快於隨機存取記憶體。因此，內容可定址記憶體理想上係適合例如乙太位址查詢、資料壓縮、圖案辨識、快取標籤、高頻寬位址濾波及在一封包傳輸基礎上對高效率資料交換器、防火牆、橋接器及路由器之路徑、高頻寬位址濾波、使用者特權、安全性或加密資訊之快速查詢。
一靜態隨機存取記憶體(SRAM)型內容可定址記憶體單元的代表性安裝結合六個電晶體及額外電路(例如，電晶體)以執行該記憶體輸入及該給予單元資料之間的一數字比較。該額外電路牽涉到至少三至四個額外的電晶體，因此，產生一個含八至十電晶體的相當大的單元尺寸，其為一昂貴裝置。傳統上一現階段以靜態隨機存取記憶體為基礎的內容可定址記憶體單元的示意圖係述於圖1。所提供的圖1內容可定址記憶體係為了安裝該互斥或(EOR)功能所設計之具有四或更多電晶體的標準靜態隨機存取記憶體單元。
不像一具有簡單儲存單元之隨機存取記憶體晶片，在一完全平行的內容可定址記憶體內的每一個個別記憶體具有它自己相關的比較電路以偵測該儲存資料位元及該輸入資料位元之間的比對。內容可定址記憶體晶片的儲存空間因此較一般記憶體晶片小很多。此外，來自每一個單元對 該資料字組的比對輸出可被結合以產生一完整的資料字組比對訊號。相關的額外電路進一步增加該內容可定址記憶體晶片的實體尺寸。更進一步，如同今天所製造的內容可定址記憶體(使用靜態隨機存取記憶體構件)本質上係揮發性的，意謂著在電源關掉時會遺失資料。因此，須於每個時脈週期將每一個比較電路致能，導致大的功率消耗。隨著高價標籤、高功率及本質上的揮發性，使內容可定址記憶體僅被使用於無法使用一較少代價的方法來取得搜尋速度的特定應用中。
嘗試使用磁性儲存單元(MRAM)來改進標準的以靜態隨機存取記憶體為基礎之內容可定址記憶體已被提議。例如，美國專利案號6,304,477揭示附有二磁性隧道接面於其中的一標準多電晶體類靜態隨機存取記憶體型的內容可定址記憶體。該些磁性隧道接面提供該儲存資料之非揮發性，其對於儲存該資料及使用遮罩模式架構兩者而言係關鑑性的。在美國專利案號6,191,973所提出的另一方法中，只使用磁性(MRAM)單元的內容可定址記憶體架構被提議。在本例中，該單元構件係一對極性相反的磁性隧道接面(MTJ)，其輸入驅動該下方(針於每一個單元而言)切換電晶體的閘極中其中之一。所揭示方案在密度上提供一顯著的改進，其中，每一個內容可定址記憶體單元係只由二切換電晶體及二磁性隧道接面(2T/2J)所構成。
根據上述，存在有改進磁性隨機存取記憶體儲存單元以克服前述傳統記憶體儲存系統中的障礙及不足的需求。
本發明提供一種感測一內容可定址記憶體(CAM)之記憶體單元中所儲存之資料之方法，其中，該記憶體單元包含與由一置於第一及第二磁性層之間之絕緣層所形成之多層磁性隧道接面相耦接之切換電晶體，該第一磁性層係與一第一線連通並具有一預定磁化方向之磁化，且該第二磁性層係與一第二線連通並相對於該第一磁性層之固定磁化方向具有一可調整磁化方向之磁化。該方法包括：在一寫入操作期間，先透過該第一線提供寫入資料至該第一磁性層，再透過該切換電晶體將該第一線中之至少一部分電流施加至該磁性隧道接面以加熱該磁性隧道接面，最後根據該寫入資料來建立該第一磁性層之預定磁化方向；在一感測操作期間，先透過該第二線提供輸入資料至該第二磁性層，再根據該輸入資料來建立該第二磁性層之磁化方向；以及藉由測量該磁性隧道接面之電阻值來比較該輸入資料與該寫入資料。
本發明進一步提供一種寫入資料至一內容可定址記憶體(CAM)之記憶體單元之方法，其中，該記憶體單元包含與由一置於第一及第二磁性層之間之絕緣層所形成之多層磁性隧道接面相耦接之切換電晶體，該第一磁性層係與一第一線連通並具有一預定磁化方向之磁化，且該第二磁性層係與一第二線連通並相對於該第一磁性層之固定磁化方向具有一可調整磁化方向之磁化。該方法包括：透過該第一線來提供寫入資料至該第一磁性層以做為一電流脈衝，該電 流脈衝於該第一線中感應到一磁場；啟動該切換電晶體及透過該切換電晶體將至少一部分電流脈衝施加至該磁性隧道接面；透過該切換電晶體將至少一部分電流脈衝施加至該磁性隧道接面以加熱該磁性隧道接面至一預定高溫臨界值；一旦該磁性隧道接面到達該預定高溫臨界值，撤除該切換電晶體；維持該電流脈衝，直到該磁性隧道接面到達一預定低溫臨界值為止；以及根據該感應磁場來對準該第一磁性層之預定磁化方向以使該寫入資料被寫入至該記憶體單元。
本發明進一步提供一種寫入資料至一內容可定址記憶體(CAM)之記憶體單元之方法，其中，該記憶體單元包含與由一置於第一及第二磁性層之間之絕緣層所形成之多層磁性隧道接面相耦接之切換電晶體，該第一磁性層係與一第一線連通並具有一預定磁化方向之磁化，且該第二磁性層係與一第二線連通並相對於該第一磁性層之固定磁化方向具有一可調整磁化方向之磁化，該方法包括：透過該第一線來提供寫入資料至該第一磁性層以做為一電流脈衝，該電流脈衝具有一預定振幅並被旋轉極化；啟動該切換電晶體及透過該切換電晶體將至少一部分電流脈衝施加至該磁性隧道接面；透過該切換電晶體將至少一部分電流脈衝施加至該磁性隧道接面以加熱該磁性隧道接面至一預定高溫臨界值；施加該旋轉極化電流脈衝至該第一磁性層以在該第一磁性層上感應到一區域性轉矩；一旦該磁性隧道接面到達該預定高溫臨界值，撤除該切換電晶體；以及在該磁性 隧道接面到達一預定低溫臨界值時，漸漸地地降低該電流脈衝之振幅；其中，根據該感應磁場來對準該第一磁性層之預定磁化方向以使該寫入資料被寫入至該記憶體單元。
本發明進一步提供一種內容可定址記憶體(CAM)之記憶體單元，包括：一多層磁性隧道接面，由一置於第一及第二磁性層之間之絕緣層所形成，該第一磁性層係與一第一線連通並具有一預定磁化方向之磁化，該第二磁性層係與一第二線連通並相對於該第一磁性層之固定磁化方向具有一可調整磁化方向之磁化；一切換電晶體，與該多層磁性隧道接面相耦接並可於一寫入操作期間藉由將該第一線中之至少一部分電流施加至該磁性隧道接面被選擇來加熱該磁性隧道接面，其中，在該寫入操作期間透過該第一線將寫入資料寫入至該第一磁性層以建立該第一磁性層之預定磁化方向，且其中，在一感測期間，透過該第二線將輸入資料寫入至該第二磁性層以調整該第二磁性層之磁化方向，且藉由測量該磁性隧道接面之電阻值以將該輸入資料與該寫入資料做比較。
既然目前可用的記憶體系統係昂貴，本質上為揮發性且消耗大量功率，以一具成本效率方式結合較高密度、非揮發性及降低的功率消耗的記憶體系統可證明是受到期待的且可提供一廣泛資料應用範圍的基礎。根據在此所揭示之一實施例，這個結果可由如圖2所示之包括至少一隨機 存取記憶體單元200之記憶體系統100而得。
轉向圖2，所示之記憶體系統100具有多個記憶體單元200，其被安排成多個行及列。該記憶體單元200的每一行係對應一預置資料輸入線300以提供所接收的輸入資料位元至所選擇的記憶體單元200；而該記憶體單元200的每一列係對應一預置字組選擇線400以提供來自所選擇的記憶體單元200的儲存資料位元。該些資料輸入線300係以一平行配置方式來提供，且較佳地如圖2所示係垂直於平行配置的字組線400。同樣地，該些字組線400係與多個尾端放大器500耦接。藉此，由所選記憶體單元200中讀取所儲存資料位元的電流值可於鄰接該些字組線400的末端區域進行測量並透過該尾端放大器500進行感測。該尾端放大器500致能該記憶體系統100以提供一狀態全字組的讀出及/或比較操作。
圖3所示之記憶體單元200係一磁性隨機存取記憶體(MRAM)單元210。較佳地，該磁性隨機存取記憶體單元210被提供以做為一以磁性隨機存取記憶體為基礎的內容可定址記憶體(CAM)單元。藉此，較佳地，該磁性隨機存取記憶體單元210可同時儲存資料及被感測。例如，該記憶體系統100可儲存資料於該磁性隨機存取記憶體單元210中成為具有一接著可被搜尋的位址的登錄資料；其間，該記憶體系統100同時藉由比較輸入資料與該磁性隨機存取記憶體單元210中所儲存的登錄資料來感測該磁性隨機存取記憶體單元210。
具優勢地，該磁性隨機存取記憶體單元210可具備有一磁性隧道接面(MTJ)220。圖3所示之磁性隧道接面220係一多層結構，包括多個磁性隧道接面層222。該磁性隧道接面220之示範性磁性隧道接面層222可包含一或更多磁性的磁性隧道接面層224及例如一絕緣層226A(示於A圖4A)之非磁性的磁性隧道接面層226。在一較佳實施例中，該磁性隧道接面220之磁性的磁性隧道接面層224A、224B中其中之一具有一具固定磁化方向之磁化228；然而，該些磁性的磁性隧道接面層224A、224B中另一者的磁化228具有一可調整的磁性方向。例如，如圖4A所示，所示之硬鐵磁層224B係以一固定方向228B進行磁化。該硬鐵磁層224B的磁化方向228B可以例如使用一高磁頑性(或大切換磁場)材料或藉由耦接該鐵磁層至一反鐵磁材料的任何傳統方式來固定之。
為了形成該磁性隨機存取記憶體單元210，該磁性隧道接面220與例如一感測及場線230之至少一電流線和一切換電晶體250耦接。圖3說明該磁性隨機存取記憶體單元210之典型架構。如圖3所示，該感測及場線230較佳地係正交於該場線240置放，而該磁性隧道接面220係置於該感測及場線230和該場線240之間。在寫入操作期間，該感測及場線230和該場線240充當磁場供應器，用以寫入目前資料至該磁性隨機存取記憶體單元210。類似地，在讀取操作期間，該磁性隨機存取記憶體單元210中所儲存之內容可透過該切換電晶體250和做為一感測線使用之 感測及場線230來存取。
該磁性的磁性隧道接面層222典型地係由例如鐵、鈷鎳及它們的合金之鐵磁材料，並以一絕緣層(或障礙層)226A所分隔。該絕緣層226A較佳地被提供以做為一薄絕緣層，並可由例如氧化鋁或氧化鎂之任何合適的絕緣材料所形成。如同想要的，該磁性隧道接面220可包括如圖4A所示之任何合適數量及/或配置之磁性隧道接面222以及一栓釘層226B，包含一或更多其它類型及/或組合成分之一或更多磁性隧道接面層222。典型的反鐵磁材料包含錳化銥、錳化鉑或錳化鎳。
藉由固定該磁化方向，該硬鐵磁層224B可充當該磁性隨機存取記憶體單元210之參考層224”(示於圖3)使用。
所示軟鐵磁層224A同樣有磁化228。較佳地係由一低磁頑性(或小切換磁場)材料，該軟鐵磁層224A之磁化具有一可調整磁性方向228A並可以任何傳統方式由一第一穩定方向切換至一第二穩定方向。藉此，該軟鐵磁層224A可當做該磁性隨機存取記憶體單元210之儲存層224’(示於圖3)使用。雖然基於說明目的將該軟鐵磁層224A及該硬鐵磁層224B分別顯示及描述成該磁性隨機存取記憶體單元210之儲存層224’及參考層224”，但是該軟鐵磁層224A也可被架構以充當該參考層224”使用，而該硬鐵磁層224B可被架構以充當該儲存層224’使用。該磁性隨機存取記憶體單元210的不同單位電阻位準係與該儲存層224’及該參考層224”之相對磁性方向有關。有些不同陳述為該磁性隧道 接面220可在該磁性隨機存取記憶體單元210之儲存及參考層224’、224”之磁性方向係相反方向時具有一第一單位電阻；而該磁性隧道接面220可在該磁性隨機存取記憶體單元210之參考層224”之磁性方向與該儲存層224’之磁性方向係相同方向或”平行”時具有一第二單位電阻。
說明該磁性隧道接面220之示範性隧道磁阻響應之特徵圖係示於圖4B。該特徵圖代表該該隧道磁阻響應具有與一磁場強度H之函數一樣的單位電阻R。如圖4B中該特徵圖所示般，該磁性隨機存取記憶體單元210之單位電阻R在該軟鐵磁層224A之磁性方向228A及該硬鐵磁層224B之磁化方向228B具有相同方向(或係”平行”)時具有一第一單位電阻值R1。同樣地，該磁性隨機存取記憶體單元210之單位電阻R在該軟鐵磁層224A之磁性方向228A及該硬鐵磁層224B之磁化方向228B具有不同方向(或係”反平行”)時具有一第二單位電阻值R2。
該第一單位電阻值R1及該第二單位電阻值R2之間的電阻差值係已知之”磁阻”或”隧道磁阻”(TMR)，且可例如依據形成該絕緣層226A(示於圖4A)之絕緣材料之厚度及組合成分等之特徵而變。該第一及第二單位電阻R1、R2之間的電阻差值可約為含氧化鋁之磁性隧道接面220的50至70百分比間的層次且可超過含氧化鎂之磁性隧道接面220的200百分比。
轉向第5A-B圖，該磁性隨機存取記憶體單元210之操作係參考一寫入操作來說明。以參考至前面圖4A之更詳 述方式，該磁性隨機存取記憶體單元210可被配備有一多層磁性隧道接面(MTJ)220，其包含例如該儲存層(或資料層)224A及該參考層(或感測層)224B之至少二磁性的磁性隧道接面層224及至少一中間非磁性的磁性隧道接面層226。該參考層224B可由一高磁頑性材料形成並以一固定方向228B磁化之；而該儲存層224A之磁化具有一可調整磁性方向228A。藉此，該儲存層224A之磁性方向228A可透過一外加磁場及/或如前述方式之一(旋轉極化)寫入電流之應用如期待地自一第一穩定方向切換至一第二穩定方向。如期待地，該磁性隨機存取記憶體單元210可被提供以做為一內容可定址記憶體(CAM)型磁性隨機存取記憶體單元。
在一寫入操作期間，具有例如一高(或”1”)邏輯狀態或一低(或”0”)邏輯狀態之預定邏輯狀態之一資料位元係透過例如該感測及場線230及/或該場線240之至少一電流線來提供給該磁性隨機存取記憶體單元210。該磁性隨機存取記憶體單元210接收該資料位元，且該資料位元藉由調整該儲存層(或資料層)224A之磁化至一選擇磁性方向228A而被寫入至該磁性隨機存取記憶體單元210。較佳地，該儲存層224A之磁性方向228A如上所述地係對準至該些電流線230、240所產生之磁場。流至該些電流線230、240之電流極性決定該儲存層224A之磁性方向228A及最後該磁性隨機存取記憶體單元210之邏輯狀態。在一替代性實施例中，該儲存層224A之磁性方向228A係藉由透過該切換電晶體 250流至該磁性隨機存取記憶體單元210之一(旋轉極化)寫入電流或一磁場及一寫入電流兩者的結合來對準。藉此，該磁性隨機存取記憶體單元210之磁化228被對準以符合與所接收資料位元有關之預定邏輯狀態。構成該記憶體系統100之磁性隨機存取記憶體單元210可隨時將全部及/或部分重寫。如期待地，寫入操作可包含旋轉轉移感應效應，其中，流遍一磁性隧道接面220之電流可直接切換該參考層224B(或感測層224B)之磁化方向228B。
在一示範性讀取操作期間之磁性隨機存取記憶體單元210操作係示於第6A-B。具有一預定邏輯狀態之一資料位元先被寫入並儲存於該磁性隨機存取記憶體單元210。當該讀取操作開始時，該記憶體系統100感測該磁性隨機存取記憶體單元210之單位電阻R(示於圖4B)，以參考至前面第4A-B圖所述之方式可知其係與相對於該參考層224B之固定磁性方向228B之儲存層224A之磁性方向228A有關。藉此，所感測單位電阻值可被使用以決定該磁性隨機存取記憶體單元210所儲存之儲存資料位元之邏輯狀態。該單位電阻R可以任何傳統方式來感測之。例如，一電流可透過該切換電晶體250被施加至該磁性隧道接面220以感測該單位電阻R。
若該磁性隨機存取記憶體單元210被提供以做為一內容可定址記憶體(CAM)型磁性隨機存取記憶體單元，例如，一具有一選擇邏輯狀態之資料位元，可被輸入至該磁性隨機存取記憶體單元210以與該磁性隨機存取記憶體單元210 所儲存之儲存資料位元做比較。該磁性隨機存取記憶體單元210透過例如圖6A所示之感測及場線230之至少一電流線來接收該輸入資料位元。流至該感測及場線230之電流感應對準該參考層224B之磁化228之磁場。有些不同陳述為流至該感測及場線230之電流極性感應與一預定磁性方向228B對準之參考層224B之磁化228。
如該輸入資料位元所感應之參考層224B之磁性方向228B接著係與該儲存資料位元相關之儲存層224A之磁性方向228A做比較。該儲存層224A及該參考層224B之相對對準因此可被測量。若該參考層224B之磁性方向228B及該儲存層224A之磁性方向228A具有相同方向(或”平行”)，則該輸入資料位元與該儲存資料位元一致。然而，若該參考層224B之磁性方向228B及該儲存層224A之磁性方向228A有係相反方向(或”反平行”)，則該輸入資料位元與該儲存資料位元不一致。因此，該磁性隨機存取記憶體單元210可支媛資料遮罩操作，其中，讀取操作期間的資料位址與資料無關。如期待地，平行的儲存及參考層224A、224B可為一致的輸入及儲存資料位元的指標；而不一致的輸入及儲存資料位元可與具有反平行的磁性方向228A、228B之儲存及參考層224A、224B有關。藉此，有利於該磁性隨機存取記憶體單元210如一內建互斥反或(XNOR)電路般來操作，使該磁性隨機存取記憶體單元210它本身可決定該儲存資料位元及該輸入資料位元之間是否一致。有些不同陳述為該磁性隨機存取記憶體單元210提供將資料 儲存、資料輸入及資料感測功能整合成單一記憶體單元而不需要任何額外的單元構件的優勢。該磁性隨機存取記憶體單元210進一步提供該資料儲存、資料輸入及資料感測功能而不需要任何額外的單元構件並與本質非揮發性及高密度(或小尺寸)相結合，例如，透過一切換電晶體及一磁性隧道接面(1T/1J)型磁性隨機存取記憶體單元及/或二切換電晶體及二磁性隧道接面(2T/2J)型磁性隨機存取記憶體單元來提供上述功能。提供完整的可調性至小科技節點可簡易及具成本的將該磁性隨機存取記憶體單元210有效的嵌入一記憶體系統100，尤其是參考至一積體電路基板上需有最少量的實體元件(real estate)時。該磁性隨機存取記憶體單元210同樣可結合低功率消耗及高速操作這些優勢，尤其是在一”動態模式”中時。
第7A-F圖說明在一替代性寫入操作期間該磁性隨機存取記憶體單元210的操作，其中，該寫入操作包含熱輔助切換技術(TAS)。在此，該寫入操作係透過例如該感測及場線230及/或該場線240之一或更多電流線以結合將一磁場提供至該磁性隨機存取記憶體單元210之動作來執行，如前述之注入一電流至該磁性隧道接面220以感應該磁性隨機存取記憶體單元210內的熱。所形成之儲存層224A較佳地為一鐵磁/反鐵磁雙層。形成該鐵磁/反鐵磁雙層之示範性材料可包含鈷化鐵/錳化鉑及/或鈷化鐵/錳化銥。藉此，該磁性隨機存取記憶體單元210可以簡便的讀取操作提供結合高密度及可調性之優勢。
在該寫入操作前之磁性隨機存取記憶體單元210初始狀態係示於第7A-B圖。所示之感測及場線230為用以將該輸入資料位元寫入至該磁性隨機存取記憶體單元210之單一電流線，而所示之切換電晶體250被卸除制動，打開該切換電晶體250之源極-汲極路徑。在該初始狀態中，第7A-B圖之磁性隨機存取記憶體單元210具有一低(或”0”)邏輯狀態之儲存資料位元。進一步，既然該儲存資料位元具有一低邏輯狀態，所示儲存層224A之磁性方向228A及參考層224B之磁性方向228B具有相同方向(或”平行”)。因此，該磁性隧道接面220之單位電阻R係為參考至前面圖4B之更詳述方式中之低單位電阻值R1。
一旦該寫入操作被初始化，該切換電晶體250被制動以在該切換電晶體250形成一源極-汲極路徑，且如第7C-D圖所示地透過該感測線230將一電流脈衝610送至該磁性隨機存取記憶體單元210。該電流脈衝610係與一寫入操作有關，藉此，一高(或”1”)邏輯狀態之輸入資料位元將被寫入至該磁性隨機存取記憶體單元210。該電流脈衝610到達該磁性隨機存取記憶體單元210，且因該切換電晶體250被制動而流過該切換電晶體250之源極-汲極路徑並前進至該磁性隧道接面220。因此，該磁性隧道接面220開始發熱。
在該磁性隧道接面220發熱時，一流過該場線210之電流脈衝610同樣感應一對準該參考層224B之磁化228之磁場。藉此，該儲存層224A之磁性方向228A可以前面更詳述之方式透過該磁場之施用而由一第一穩定方向切換至 一第二穩定方向。依據來自該場線210之磁場之施用，該儲存層224A之磁性方向228A開始如第7C-D圖所示地反轉變成對準於該參考層224B之磁性方向228B的相反方向(或變成”反平行”)。
當該磁性隧道接面220之溫度到達一預定溫度臨界值(或”阻斷溫度”)時，該切換電晶體250被卸除制動，打開該源極-汲極路徑使該電流脈衝610不再前進至該磁性隧道接面220。因此，該磁性隧道接面220開始冷卻。來自該場線230之磁場在該磁性隧道接面220冷卻時持續不斷施加至該儲存層224A，直到該磁性隧道接面220之溫度冷卻至一預定低溫臨界值為止。藉此，該儲存層224A之磁化228被”凍結”在如流至該場線230之電流脈衝610所產生之磁場所感應之新磁性方向中。
在該寫入操作後，該磁性隨機存取記憶體單元210之最終狀態係示於第7E-F。如圖7E所示，具有高邏輯狀態之輸入資料位元已被寫入至該磁性隨機存取記憶體單元210並變成該新的儲存資料位元。該切換電晶體250維持在具有一開放源極-汲極路徑之卸除制動下，而該具有高邏輯狀態之輸入資料位元已被寫入至該磁性隨機存取記憶體單元210。有些不同陳述為該磁性隨機存取記憶體單元210具有一高邏輯狀態之儲存資料位元。進一步，所示之儲存層224A之新磁性方向228A及參考層224B之磁性方向228B為對準於相反方向(或”反平行”)。因此，該磁性隧道接面220之單位電阻R以參考至前面圖4B之更詳述方式變成該高單位電 阻值R2。具有熱輔助切換技術(TAS)之相關寫入操作之額外細節可見於美國專利案號6,950,335，在此將其揭示全體一併整合參考之。
在寫入操作期間使用熱輔助切換技術有助於改進該磁性隨機存取記憶體單元210的整體執行效率，尤其是在小特徵尺寸及/或高密度下。單一電流線230、240同樣可被使用以將該輸入資料位元寫入至該磁性隨機存取記憶體單元210，且製造該磁性隨機存取記憶體單元210之成本可被降低。此外，製造該磁性隨機存取記憶體單元210所使用之材料類型及幾何圖案可藉由極小化該參考層224B而被最佳化以降低該磁性隨機存取記憶體單元210之功率消耗。
在一替代性方法中，該磁性隨機存取記憶體單元210不是被一外部磁場(具有或不具有熱輔助)寫入，而是被一旋轉極化的電流(電流感應磁性切換技術-CIMS)所寫入。如於科學雜誌第285冊第867(1999年)發表及美國專利案號5,695,864中所實證之全金屬性小型(<100奈米)結構，一旋轉極化電流可由在極化載體及該系統之磁性量之間之角旋轉量之轉移程序來感應該磁化之順行或甚至切換(逆行)。在所需電流配合該單元區域做調整時，這類架構係高度可調的。更進一步，其潛在性地非常快速且不需金屬線來產生磁場，因而降低該單元大小及該驅動器覆寫兩種情形。電流感應磁性切換技術寫入可有利於與美國專利案號6,950,335所述之一般磁性隨機存取記憶體例中之熱輔助切換技術相結合。在本例中，該磁性隨機存取記憶體單元210 如第7A-F圖般地被寫入，而不同處在於不具有該場線230所產生之磁場。替代性地，該加熱電流600它本身被使用以藉由適當地旋轉極化而流至該磁性隧道接面210來切換該儲存層224A磁性方向228A。這個係如美國專利案號6,603,677所述地可藉由在該接面210增加特定層而得。
結合使用熱輔助切換技術及電流感應磁性切換技術以寫入該資料層可降低寫入功率，尤其是針對小特徵尺寸。資料讀出可與該磁場驅動之內容可定址記憶體架構中所述相同。
以參考至前面第5A-B圖及第6A-B圖之更詳述方式由該磁性隨機存取記憶體單元210中分別將輸入資料寫入或將儲存資料讀出，包含透過具有第7A-F圖熱輔助切換技術之寫入操作。關於一內容可定址記憶體(CAM)操作，如圖8A所示，一輸入資料位元可透過感應一磁場之資料輸入線230來接收。在垂直於該瘦長形磁性隨機存取記憶體單元210之長邊尺寸方向產生該資料輸入線230之感應磁場。因此，所配置之參考層224B可與該儲存層224A之磁化方向228A同向(或”平行”)或反向(或”反平行”)之磁化方向228B，視該資料輸入線230之感應磁場之磁場極性而定。
轉向圖8B，說明圖8A中該磁性隧道接面220之示範性隧道磁阻響應之特徵圖，其中，以參考至圖8A所述之方式將單位電阻R表示成一磁場強度H之函數。如圖8B特徵圖所示，當該儲存層224A之磁性方向228A及該參考層224B之磁性方向228B具有大約相同方向(或”平行”)時，則 該磁性隨機存取記憶體單元210之單位電阻R具有一第一單位電阻值R1。同樣地，當該儲存層224A之磁性方向228A及該參考層224B之磁性方向228B具有大約相反方向(或”反平行”)時，則該磁性隨機存取記憶體單元210之單位電阻R具有一大於該第一單位電阻值R1之第二單位電阻值R2。進一步，在該參考層224B之磁性方向228B相對於該儲存層224A之磁性方向228A在該平行及反平行方向之間轉換時，該磁性隨機存取記憶體單元210可假設一居於該第一及第二單位電阻值R1、R2中間之單位電阻值。例如，變成如圖8A所示，在該磁化方向228A、228B變成更平行時，可減少該磁性隨機存取記憶體單元210之單位電阻值R，且在該磁化方向228A、228B變成更加反平行時，可增加該磁性隨機存取記憶體單元210之單位電阻值R。
具有優勢地，該輸入資料位元可藉由透過流過該資料輸入線230之輸入資料位元電流所感應之磁場來移動(或變動)該參考層224B之磁化方向228B而與該磁性隨機存取記憶體單元210內部儲存之儲存資料位元做比較。藉此，該輸入資料位元及該儲存資料位元可被比較而不必切換該參考層224B之磁化方向228B。藉此，該磁性隨機存取記憶體單元210可操作於一動態模式而不必切換該參考層224B之磁化方向228B來執行一讀取操作。該磁化方向228A、228B之正交方向有利於致能該磁性隨機存取記憶體單元210搭配降低功率消耗來支援高速讀取操作。因此，該磁性隨機存取記憶體單元210之設計及製造控制可被簡化。進 一步，該磁性隨機存取記憶體單元210在讀取操作期間之功率消耗量可被降低，且該磁性隨機存取記憶體單元210之操作速度可被增加，此因該資料輸入線230所提供之感應磁場改變該參考層224B之磁化方向228B，而不是完全地切換之故。
該磁性隨機存取記憶體單元210之一替代性實施例係參考第8A-B圖來顯示並說明。如圖8A所示，該磁性隨機存取記憶體單元210包含一磁性隧道接面220，其係以參考至前面圖3及第4A-B圖之更詳述方式來提供之。所示磁性隧道接面220包含置於例如一儲存層224A及一參考層224B之一對磁性的磁性隧道接面層224之間之例如一絕緣層226A之至少一非磁性的磁性隧道接面層226。在此，該儲存層224A具有定向在該參考層224B之磁化方向228B之正角處之磁化方向228A之磁化228。換言之，該儲存層224A之磁化方向228A及該參考層224B之磁化方向228B係極化於正交方向。藉此，該磁性隨機存取記憶體單元210可操作於一動態模式而不必切換該參考層224B之磁化方向228B以執行一讀取操作。該正交的磁化方向228A、228B有利於致能該磁性隨機存取記憶體單元210搭配降低功率消耗來支援高速讀取操作。
圖8A之磁性隨機存取記憶體單元210可以任何傳統方式來提供之。例如，該磁性隨機存取記憶體單元210被提供以做為一瘦長磁性單元，且具有該磁性隨機存取記憶體單元210形成於其上之晶片(或晶圓)(未顯示)可在沿著該磁 性隨機存取記憶體單元210之短邊定向之磁場中冷卻。藉此，該儲存層224A可配備有該磁化228，該磁化具有在一加熱程序期間被凍結於施加至該晶片(或晶圓)之磁場方向中之磁化方向228A。在該加熱程序期間，該參考層224B之磁化方向228B可沿著該瘦長磁性隨機存取記憶體單元210長邊定向，以將該參考層224B置於一低能量狀態。
圖9A說明該磁性隨機存取記憶體單元210之另一替代性實施例，其中，所示磁性隨機存取記憶體單元210包括一磁性自我參考雙磁性隨機存取記憶體單元。該磁性隨機存取記憶體單元210包含二個磁性隧道接面220A、220B，每一個係以參考至前面圖3、第4A-B圖及第8A-B圖之更詳述方式來提供之。每一個磁性隧道接面220A、220B具有置於例如一儲存層224A及一參考層224B之一對磁性的磁性隧道接面層224之間之例如一絕緣層226A之至少一非磁性的磁性隧道接面層226。如圖9A所示，該第一磁性隧道接面220A之儲存層224A及該第二磁性隧道接面220B之儲存層224A可透過例如寫入線270之一第一共用電流線相耦接；而例如資料輸入線260之一第二共用電流線可耦接該些磁性隧道接面220A、220B之參考層224B。每一個磁性隧道接面220A、220B之參考層224B同樣可與一相對應切換電晶體250耦接，如所示地，有時稱之為一二切換電晶體及二磁性隧道接面(2T/2J)架構。
藉由提供具有一U形幾何圖之資料輸入線，所示之圖9A磁性隨機存取記憶體單元210在寫入時具有串接之磁性 隧道接面220A、220B。在一寫入操作期間，可透過該資料輸入線260提供一輸入資料位元給該磁性隨機存取記憶體單元210，該資料輸入線260被感應以產生一具有所選極性之磁場。該磁性隨機存取記憶體單元210可透過該資料輸入線260來接收一輸入資料位元以使該輸入資料位元可被寫入至該些磁性隧道接面220A、220B中的每一個。該資料輸入線260之U形幾何圖致能該第一磁性隧道接面220A之參考層224B以具有與該磁性隧道接面220B之參考層224B之磁化方向228B相反之磁化方向228B，如圖9B及圖9C所示。換言之，流過該資料輸入線260之電流感應該些磁性隧道接面220A、220B之參考層224B以具有相反的磁化方向228B。
因此，該磁性隨機存取記憶體單元210接收具有例如一高(或”1”)邏輯狀態或一低(或”0”)邏輯狀態之預定邏輯狀態之輸入資料位元，並將該輸入資料位元寫入至該第一磁性隧道接面220A以做為一具有該預定邏輯狀態之儲存資料位元b。既然該些磁性隧道接面220A、220B之參考層224B具有相反的磁化方向228B，該磁性隨機存取記憶體單元210將該輸入資料位元寫入至該第二磁性隧道接面220B以做為一儲存資料位元/b，其係該第一磁性隧道接面220A之儲存資料位元b的補數。有些不同陳述為該第一磁性隧道接面220A之儲存資料位元b及該第二磁性隧道接面220B之儲存資料位元/b係具有相反邏輯狀態之互補性資料位元。因此，該磁性隨機存取記憶體單元210之磁性隧道接面 220A、220B於讀取操作中係依差別來耦接，此因在接下來的讀取操作期間，該磁性隨機存取記憶體單元210提供具有相反邏輯狀態之互補性資料位元b及/b之故。
如期待地，該磁性隨機存取記憶體單元210可如圖9A所示地配備有該些磁性隧道接面220A、220B中其中二者或更多。所示圖9A之磁性隧道接面220A、220B係以串接方式配置。利用串接配置之磁性隧道接面220A、220B，該磁性隨機存取記憶體單元210可於一讀取操作期間提供來自該些磁性隧道接面220A、220B中每一個之具有該預定邏輯狀態之儲存資料位元b。
該記憶體系統100可包含一執行比對操作之感測放大器500(示於圖2)，例如一差動感測放大器及/或一多階差動感測放大器，用以增加該磁性隨機存取記憶體單元210之感測速度。有關所選之感測放大器500實施例之進一步細節係參考下面第10A-C圖來詳述之。該磁性隨機存取記憶體單元210同樣地可與被架構以充當一例如該電阻動態變化之整合式放大器之整合式放大器操作之傳統式靜態隨機存取記憶體(SRAM)單元相耦接。該整合式放大器有利於施用至操作於一”動態”模式之一單磁性隨機存取記憶體單元210及/或施用至操作於一差動模式之一對磁性隨機存取記憶體單元210。
第10A-C圖所示記憶體系統100包括一具有多個記憶體單元200之記憶體陣列290，其中，每一個記憶體單元200包括一以磁性隨機存取記憶體為基礎之內容可定址記 憶體(CAM)單元280。轉向圖10A，例如，所示記憶體陣列290被提供以做為一傳統的以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280的[N+1]x[M+1]矩陣。其中，該數值[N+1]代表字組選擇線4000-400N的數量並與該記憶體陣列290中以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280的列數一致；而該數入資料線3000-300N的數量係以該數值[M+1]代表之，其與該記憶體陣列290中以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280的行數一致。視該記憶體系統100之記憶體容量及記憶體架構而定，該些數值[N+1]及[M+1]中每一個可依期待而為任何適當的數值。
該以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280可以參考至前面磁性隨機存取記憶體單元210(示於圖3)之更詳述方式透過一單一單元來提供之。在該單一單元方法中，所提供之每一個以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280可具有一磁性隧道接面220及一切換電晶體250，如圖10A所示。該磁性隧道接面220較佳地係以參考至前面圖3之更詳述方式被提供一多層結構，並包含一或更多磁性的磁性隧道接面層224(示於圖3)及/或非磁性的磁性隧道接面層226(示於圖3)。因此，該以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280可被描述成一個切換電晶體250及一個磁性隧道接面220(1T/1J)型之磁性隨機存取記憶體單元。
如圖10A所示，在該記憶體陣列290中一所選行的每 一個以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280分享一共用輸入資料線300I。有些不同陳述為一所選輸入資料線300I係與該記憶體陣列290中該相關行之每一個以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280相耦接。例如，所示輸入資料線3000係與該些以磁性隨機存取記憶體為基礎之內容可定址記憶體單元28000、...、280N0相耦接；而該輸入資料線3001係與該些以磁性隨機存取記憶體為基礎之內容可定址記憶體單元28001、...、280N1相耦接。類似地，在該記憶體陣列290中一所選列的每一個以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280分享一共用字組選擇線400J。因此，該共用字組選擇線400J可與該記憶體陣列290中該相關列之每一個以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280相耦接。所示字組選擇線400J係與該些以磁性隨機存取記憶體為基礎之內容可定址記憶體單元28000、28001、...、2800M相耦接，且該字組選擇線400N係與該些以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280N0、280N1、...、280NM相耦接。
同樣地，在該記憶體陣列290中一所選列的每一個以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280係顯示著分享一共用匹配線510K。藉此，該共用匹配線510K可與該記憶體陣列290中該相關列之每一個以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280相耦接。如圖10A所示，該匹配線5100係與該些以磁性隨機存取記憶 體為基礎之內容可定址記憶體單元28000、28001、...、2800M相耦接，且該匹配線510N係與該些以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280N0、280N1、...、280NM相耦接。該些匹配線5100、...、510N係顯示著耦接並架構以提供輸入訊號(未顯示)至多個最終感測放大器500。該些最終感測放大器500可將該些輸入訊號放大至一全邏輯位準並以傳統方式透過輸出匹配線5100、...、520N提供輸出訊號(未顯示)。
依據一示範性寫入操作之初始化，一輸入資料字組(未顯示)被載入至該記憶體陣列290中一對應列上。該輸入資料字組包括多個輸入資料位元，每一個輸入資料位元具有多種預定邏輯狀態，例如一高(或”1”)邏輯狀態或一低(或”0”)邏輯狀態。與每一個相關匹配線510有關之最終感測放大器500可被除能，且該記憶體陣列290之對應列係藉由施加一電壓(或電流)至該對應字組選擇線400而被選出。該輸入資料字組之每一個輸入資料位元接著透過施加至該些輸入資料線300之電流脈衝而被寫入至適當的以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280中。在參考至前面第5A-B圖之更詳述方式中，該些電流脈衝感應該些輸入資料線300之磁場並因此依需求切換該些相對應磁性隧道接面220之儲存層224A以寫入該資料字組。藉此，該輸入資料字組被該記憶體陣列290儲存成一儲存資料字組。
被寫入至每一個以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280之輸入資料字元的邏輯狀態視流過 該相關輸入資料線300之相關電流脈衝之方向而定。接著，該相關電流脈衝之方向影響該相關輸入資料線300中之感應磁場之方向。該感應磁場之方向同樣地影響該以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280中該相對應儲存層224A之磁性方向228A(示於圖5B)，該磁性方向228A決定該儲存資料字組中每一個儲存資料位元之邏輯狀態。這個寫入操作係為熟知技術，且有時被稱之為”場感應磁性切換技術(FIMS)”。
如期待地，該記憶體系統100可以參考至前面第7A-F圖中之額外詳述之方式藉由施加包含熱輔助切換技術在內之示範性寫入操作將該輸入資料字組寫入至該記憶體陣列290。當具有熱輔助切換技術之寫入操作被施用以將該輸入資料字組寫入至該記憶體陣列290時，與每一個相關匹配線520有關之最終感測放大器被除能，且該記憶體陣列290中之對應列係藉由一電壓(或電流)至該相關字組選擇線400而被選取。每一個匹配線510接著透過一加熱系統530來加熱。該加熱系統530可被提供以做為任何傳統類加熱系統。例如，該加熱系統530可被提供以做為用以加熱每一個匹配線之全域性加熱系統及/或做為如圖10A所示之用以加熱一相關匹配線510之多個區域性加熱系統。有些不同陳述為該加熱系統530可包括多個區域性加熱系統，其中，在該記憶體陣列290中之內容可定址記憶體單元280之每一列(或行)係與一區域性加熱系統相結合。
雖然只是基於圖示目的而述及並顯示熱輔助切換技 術，但可以任何傳統方式來協助該寫入操作，包含透過施加電壓及/或電流以將該輸入資料字組寫入至該記憶體陣列290。例如，該記憶體系統100可包含用以施加電壓(或電流)至每一個匹配線510之一全域性電壓(或電流)源系統(未顯示)及/或用以施加電壓(或電流)至一相關匹配線510之多個區域性電壓(或電流)源系統(未顯示)。同樣地，該記憶體系統100可包含多個區域性電壓(或電流)源系統，其中，在該記憶體陣列290中之內容可定址記憶體單元280之每一列(或行)係與一區域性電壓(或電流)源系統相結合。如期待地，該記憶體系統100除了包含該加熱系統530外，還可包含做為或不做為一替代例之電壓(或電流)系統。
以上述方式將電流脈衝施加至該些輸入資料線300。該些電流脈衝感應該些輸入資料線300中的磁場並藉此依需要切換該相對應磁性隧道接面220之儲存層(或”互換偏壓”層)以將該資料字組寫入至適當的以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280中。如前述，寫入至每一個以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280之輸入資料位元邏輯狀態視流過該相關輸入資料線300之相關電流脈衝之方向及因此於該輸入資料線300所感應之磁場方向而定。藉此，該輸入資料字組被該記憶體陣列290儲存成該儲存資料字組。
一旦該輸入資料字組被寫入並儲存於該記憶體陣列290成為該儲存資料字組，該記憶體系統可於一示範性讀取操作期間以參考至前面第6A-B圖中之更詳述方式提供該儲 存資料字組。就像該輸入資料字組，該儲存資料字組包括多個儲存資料位元，每一個具有多個預定邏輯狀態，例如一高(或”1”)邏輯狀態或一低(或”0”)邏輯狀態。當該讀取操作開始時，與每一個相關匹配線510有關之最終感測放大器500被致能。一靜態電流接著可被施加至每一個輸入資料線300。該靜態電流之極性較佳地包括一想要儲存資料字組之影像向量。可於該讀取操作期間將該加熱系統530除能，或依期待致能以充當一電流極化器來操作於一電壓感測方法中。
透過該些字組選擇線400來全域性地選取該記憶體陣列290中之每一個儲存資料字組。該些靜態電流被配備著適當的電流量以使該些靜態電流可極化該記憶體陣列290內相對應磁性隧道接面220之參考層224B(示於圖6B)，且最好是不干擾該些相對應的儲存層224A。具優勢地，該些儲存資料字組之全域性選擇使該些儲存資料字組可以平行方式被感測。例如，若該最終感測放大器500包括電流感測放大器，透過該匹配線510提供至一所選最終感測放大器500之感應電流可視一對應儲存資料字組中之每一個儲存資料位元之電流總和而定；而流過該些輸入資料線300之電流可視在該儲從層224A之磁性方向228A(示於圖6B)及該參考層224B之磁性方向228B(示於圖6B)之間之相對磁性方向而定。
一匹配位元可被定義為具有與該儲從層224A之磁性方向228A及該參考層224B之磁性方向228B間之差異一樣之 磁性方向。該匹配位元可等效於一平行狀態，因而係與一低單位電阻值R1及一高電流值有關IH。相對地，一不匹配位元可被定義為具有與該儲從層224A之磁性方向228A及該參考層224B之磁性方向228B間之差異相反之磁性方向。同樣地，該不匹配位元係等效於一反平行狀態，可與一高單位電阻值R2及一低電流值有關IL。
因此，該輸入資料字組及一儲存資料字組間之匹配可產生一等效輸入電流以提供一乘積值等於[M+1]xIH之集合電流量至該最終感測放大器。類似地，該輸入資料字組及一儲存資料字組間之不匹配可產生具有一小於或等於(MxIH)+IL之集合電流量之一等效輸入電流。每一個最終感測放大器500較佳地係適用於感測具有一小於該差值(IH-IL)精確度之電流。因此，在一電流對電壓轉換後，該最終感測放大器500可透過該相關輸入匹配線510來提供一適當的輸出訊號。若該輸入資料字組及該儲存資料字組匹配，則該最終感測放大器500提供具有例如一高邏輯位準之第一預定邏輯位準之輸出訊號；否則，所提供之輸出訊號係具有例如一低邏輯位準之第二預定邏輯位準。在匹對期間，該輸入場電流被施加至該相關輸入資料線300而沒有系統發熱，且該相關感測放大器500被啟動。
轉向圖10B，該記憶體系統100被配備著包括多個以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280之記憶體陣列290，其中，該記憶體陣列290被配備著一差動式以磁性隨機存取記憶體為基礎之內容可定址記憶體架 構。在該差動式以磁性隨機存取記憶體為基礎之內容可定址記憶體架構中，以參考至前面第9A-C圖之更詳述方式來提供以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280以做為磁性自我參考雙磁性隨機存取記憶體單元。因此，該些以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280中之每一個可被配備例如第一及第二磁性隧道接面220A、220B之一對磁性隧道接面220及二切換電晶體250，如圖10B所示。較佳地以參考至前面圖3之更詳述方式提供具有多層結構之磁性隧道接面220，且包含一或更多磁性的磁性隧道接面層224(示於圖3)及/或非磁性的磁性隧道接面層226(示於圖3)。該些以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280因此可被描述為二切換電晶體250及二磁性隧道接面220(2T/2J)型磁性隨機存取記憶體單元。
每一個以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280係與該第一及第二磁性隧道接面220A、220B連通之一資料輸入線300相耦接。同樣地，該第一及第二磁性隧道接面220A、220B係與一對匹配線510相耦接。所示第一磁性隧道接面220A與一第一匹配線512相耦接；而該第二磁性隧道接面220B可與一第二匹配線512相耦接。如圖10B所示，該些匹配線512、514可耦接該些磁性隧道接面220A、220B與一差動感測放大器500。該差動感測放大器500較佳地包括一多階差動感測放大器，且有利於被施用以於匹配期間增加操作速度。
該記憶體陣列290之一示範列係示於圖10B中之一列M個以磁性隨機存取記憶體為基礎之內容可定址記憶體單元28000、...、2800M。所示以磁性隨機存取記憶體為基礎之內容可定址記憶體單元28000、...、2800M係透過字組選擇線4000A、...、4000B分別與輸入資料線3000、...、300M相耦接。如期待地，該記憶體系統100可以前面更詳述方式包含用以加熱每一個匹配線512、514之至少一加熱系統530。雖然基於說明目的而參考至一列以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280來顯示及描述該記憶體系統100之結構及操作，該記憶體系統100可包含任意合適列數N(示於圖10A)的以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280。
寫入操作可包括一或更多週期載入操作。例如，當以一直線幾何圖提供該資料輸入線260時，該寫入操作可包含二週期載入操作。在該載入操作之第一週期期間，輸入資料被寫入至該些相關以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280之第一磁性隧道接面220A；而在第二週期期間，該輸入資料被寫入至該些相關以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280之第二磁性隧道接面220B。藉此，每一個以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280之磁性隧道接面220A、220B之儲存層224A(示於第9B-C圖)有利於具有相同磁性方向228A(示於第9B-C圖)。若所提供之資料輸入線260具有一U形幾何圖(示於圖9A)，該寫入操作可於一週期載入 操作中執行之，其中，該以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280之磁性隧道接面220A、220B具有相反磁性方向228A。每一個以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280之磁性隧道接面220A、220B有利於分享相同的資料輸入線300，而不會對該些以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280之感測速度有不利影響。
回到上面以該直線幾何圖提供該資料輸入線260之範例，在該二週期載入操作之第一週期期間將電流脈衝施加至該些輸入資料線3000、...、300M以感應該些輸入資料線3000、...、300M中之磁場，且以上述方式啟動每一個第一字組選擇線4000A。該第一字組選擇線4000A之啟動致能該些輸入資料線3000、...、300M上與該些電流脈衝有關之輸入資料被寫入至該些相關以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280之第一磁性隧道接面220A。如期待地，該加熱系統530同樣地可被啟動以加熱該第一匹配線512，其係與被致能之第一磁性隧道接面220A有關。藉此，於該載入操作之第一週期期間，資料可被寫入至該些以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280之第一磁性隧道接面220A。
同樣地，於該二週期載入操作之第二週期期間，電流脈衝被施加至。藉此，如上述地於該些輸入資料線3000、...、300M中感應到磁場。在此，該第二字組選擇線4000B被啟動，致能該些輸入資料線3000、...、300M上與該些電流脈 衝有關之輸入資料被寫入至該些相關以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280之第二磁性隧道接面220B。如期待地，該加熱系統530同樣地可被啟動。藉此，與被致能之第二磁性隧道接面220B有關之第二匹配線512可以上述方式被加熱。藉此，於該載入操作之第二週期期間，資料可被寫入至該些以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280之第二磁性隧道接面220B。
該二週期載入操作之後接著一匹配操作。在該匹配操作期間，該第一及第二字組選擇線4000A、4000B被啟動。每一個以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280之磁性隧道接面220A、220B之參考層224B(示於第9B-C圖)藉此可具有相同磁化方向228B(示於第9B-C圖)。若一所選磁性隧道接面220A、220B之儲存層224A及參考層224B具有反向(或”反平行”)之相對磁性方向228A、228B，則可以上面更詳述方式使該所選磁性隧道接面220A、220B具有一高單位電阻值R2(示於圖4B)，使該相對匹配線512、514具有一低線電流。類似地，若該所選磁性隧道接面220A、220B之儲存層224A及參考層224B具有同向(或”平行”)之相對磁性方向228A、228B，則該所選磁性隧道接面220A、220B可具有一低單位電阻值R1(示於圖4B)以使該相關匹配線512、514具有一低線電流。該差動感測放大器500可接收由該相對匹配線512、514所提供之線電流並可透過一輸出匹配線510來提供該些線電流之比較結果。
同樣地，該記憶體系統100可如圖10C所示地以一前置放大器方法來提供之。在該前置放大器方法中，以參考至前面第9A-C圖中之更詳述方式來提供每一個以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280以做為磁性自我參考雙磁性隨機存取記憶體單元。因此，所提供之以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280具有一對磁性隧道接面220，例如，如圖10B所示之第一及第二磁性隧道接面。以參考至前面圖3之更詳述方式所提供之磁性隧道接面220較佳地為多層結構，並包含一或更多磁性的磁性隧道接面層224(示於圖3)及/或非磁性的磁性隧道接面層226(示於圖3)。該些以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280較佳地被提供以如上述般做為二切換電晶體250(示於第10B)及二磁性隧道接面220(2T/2J)型之磁性隨機存取記憶體單元。
如圖10C所示之示範性以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280進一步包含一區域性前置放大器系統282。可以任何傳統方式來提供該區域性前置放大器系統282，且該區域性前置放大器系統282較佳地被提供以做為一區域性感測放大器系統。例如，所示之圖10C區域性前置放大器系統282包括一以鎖相器為基礎之區域性前置放大器系統282。該以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280可與該第一及第二磁性隧道接面220A、220B連通之資料輸入線300相耦接，且可透過字組選擇線4000A、4000B來選擇。該些磁性隧道接面220A、220B 可透過該區域性前置放大器系統282與至少一匹線線510連通。如期待地，該記憶體系統100可以上面更詳述方式來包含用以加熱每一個匹配線510之至少一加熱系統530(示於圖10B)。雖然基於說明目的而參考至一個以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280來顯示及描述該記憶體系統100之結構及操作，該記憶體系統100可包含任意合適的以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280之數量及/或架構。
在以前述參考至該差動磁性隨機存取記憶體-內容可定址記憶體之記憶體架構(示於第10B)之方式中，該前置放大器方法中之以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280之寫入操作可包括一或更多週期載入操作。例如，當所提供之資料輸入線260具有一U形幾何圖(示於圖9A)時，該寫入操作可被執行於一週期載入操作中，其中，該以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280之磁性隧道接面220A、220B具有相反的磁性方向228A。替代性地或此外，例如，若所提供之資料輸入線260具有一直線幾何圖，該寫入操作可包含二週期載入操作，且每一個以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280之磁性隧道接面220A、220B之儲存層224A(示於第9B-C圖)有利於具有相同磁性方向(示於第9B-C圖)。
對於二週期載入操作而言，在該載入操作之第一週期期間，輸入資料被寫入至該以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280之第一磁性隧道接面220A； 而在該第二週期期間，乾輸入資料被寫入至該相關以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280之第二磁性隧道接面220B。如圖10C所示，該第一字組選擇線4000A可透過例如一N通道金屬氧化物半導體場效電晶體(或N通道MOSFET)N0之第一切換電晶體來與該第一磁性隧道接面220A相耦接。類似地，該第二字組選擇線4000B及該第二磁性隧道接面220B可透過例如一N通道金屬氧化物半導體場效電晶體N1之第二切換電晶體相耦接。
在該二週期載入操作之第一週期期間，電流脈衝被施加至該輸入資料線300以感應該輸入資料線300中之磁場，且以上述方式啟動每一個第一字組選擇線4000A。該第一字組選擇線4000A之啟動致能該輸入資料線300上與該些電流脈衝有關之輸入資料位元被寫入至該些相關以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280之第一磁性隧道接面220A。如期待地，該加熱系統530同樣地可被啟動以加熱該第一匹配線512，其係與被致能之第一磁性隧道接面220A有關。藉此，於該載入操作之第一週期期間，該輸入資料位元可被寫入至該第一磁性隧道接面220A。同樣地，在該載入操作之第二週期期間，電流脈衝被施加至該輸入資料線300。藉此，如上所述地於該輸入資料線300中感應到磁場。在此，該第二字組選擇線4000B被啟動以致能該輸入資料線300上與該些電流脈衝有關之輸入資料位元被寫入至該些相關以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280之第二磁性隧道接面220B。藉此， 於該載入操作之第二週期期間，該輸入資料位元可被寫入至該第二磁性隧道接面220B。
如一傳統推挽式架構所示地，該區域性前置放大器系統282可包含一第一對互耦之P通道金屬氧化物半導體場效電晶體(或P通道MOSFET)P0、P1，以及一第二對互耦之N通道金屬氧化物半導體場效電晶體N2、N3。該第一對互耦之P通道金屬氧化物半導體場效電晶體P0、P1及該第二對互耦之N通道金屬氧化物半導體場效電晶體N2、N3之架構構成一傳統鎖相器系統284。該些P通道金屬氧化物半導體場效電晶體P0、P1中每一個之例如一源極電極及/或一汲極電極之電流攜帶電極中其中之一係與一電壓源(未顯示)相耦接以使與一高(或”1”)邏輯狀態有關之一電壓電位Vdd被施加至該些電流攜帶電極。該些P通道金屬氧化物半導體場效電晶體P0、P1之基極電極進一步被顯示為透過一P通道金屬氧化物半導體場效電晶體P2相耦接，該電晶體P2具有一與一致能訊號EN耦接之基極電極。同樣地，該致能訊號EN可與一N通道金屬氧化物半導體場效電晶體N5之基極電極相耦接。該N通道金屬氧化物半導體場效電晶體N5係置於該匹配線510及提供一源極-汲極路徑接地之另一N通道金屬氧化物半導體場效電晶體N4之間。
該以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280之磁性隧道接面220A、220B較佳地於該載入操作期間係隔離於該匹配線510。如期待地，在該以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280係於一備用 模式時，及/或在該些字組選擇線4000A、4000B各具有一低(或”0”)邏輯狀態時，該些磁性隧道接面220A、220B同樣地可隔離於該匹配線510。可以任何傳統方式將該些磁性隧道接面220A、220B及該匹配線510相隔離。如圖10C所示，例如，該些磁性隧道接面220A、220B係透過該N通道金屬氧化物半導體場效電晶體N5與該匹配線510相隔離。該N通道金屬氧化物半導體場效電晶體N5可被架構以藉由提供及/或維持該致能訊號EN在高邏輯狀態來將該些磁性隧道接面220A、220B及該匹配線510相隔離。
該二週期載入操作之後可跟著一感測操作。當開始該感測操作時，該匹配線510被預充電至該高邏輯狀態，且該致能訊號EN呈現該高邏輯狀態。該第一及第二字組選擇線4000A、4000B被啟動，且該輸入資料位元被施加至該資料輸入線300以做為一靜態電流之脈衝，以如上述地感應每一個資料輸入線300中之磁場。由該些P通道金屬氧化物半導體場效電晶體P0、P1及該些N通道金屬氧化物半導體場效電晶體N2、N3所構成之鎖相器系統284因而變得不平衡而致能該區域性前置放大器系統282感測該些磁性隧道接面220A、220B之差動磁性狀態。據此，若該磁性隧道接面220B儲存一具有一低邏輯狀態之資料位元b時，該匹配線510維持在該預充電邏輯狀態；而若該儲存資料位元b具有一高邏輯狀態時，該匹配線510上的電位下降至該低邏輯狀態。
若一所選磁性隧道接面220A、220B之儲存層224A(示 於第9B-C圖)及參考層224B(示於第9B-C圖)具有反向(或”反平行”)之相對應磁性方向228A、228B(示於第9B-C圖)，該磁性隧道接面220A、220B可以前面更詳述方式具有一高單位電阻值R2(示於圖4B)。類似地，若該磁性隧道接面220A、220B之儲存層224A及參考層224B具有同向(或”平行”)之相對應磁性方向228A、228B，該磁性隧道接面220A、220B可具有一低單位電阻值R1(示於圖4B)。該以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280之磁性隧道接面220A、220B間之不匹配藉此驅動該鎖相器系統284之鎖相器輸出節點286至該高邏輯狀態。
因此，當該以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280之第一磁性隧道接面220A及第二磁性隧道接面220B不匹配時，該鎖相器系統284之鎖相器輸出節點286呈現該高邏輯狀態並致能該N通道金屬氧化物半導體場效電晶體N4。接著，該N通道金屬氧化物半導體場效電晶體N4驅動該匹配線510至一低(或”0”)邏輯狀態。類似地，若以磁性隨機存取記憶體為基礎之內容可定址記憶體單元280之磁性隧道接面220A、220B之間發生匹配時，該鎖相器系統284之鎖相器輸出節點286呈現該低邏輯狀態。該鎖相器系統284之鎖相器輸出節點286提供該低邏輯狀態以除能該N通道金屬氧化物半導體場效電晶體N4。藉此，該N通道金屬氧化物半導體場效電晶體N4不會驅動該匹配線510至該低邏輯狀態並可維持原先的邏輯狀態。該匹配線510之邏輯狀態被提供至該感測放大器510，其可 透過該相關輸出匹配線510來一適當的輸出訊號。
該揭示可以有各種變化例及替代形式，其特定範例已經由範例顯示於圖形並在此詳述之。然而，應了解到該揭示不受所揭示之特定形式或方法所限制，且相反地，該揭示係涵蓋所有變化例、等效例及替代例。
100‧‧‧記憶體系統
200‧‧‧記憶體單元
210‧‧‧磁性隨機存取記憶體單元
220‧‧‧磁性隧道接面
222‧‧‧磁性隧道接面層
224‧‧‧磁性的磁性隧道接面層
224A‧‧‧軟鐵磁層
224B‧‧‧硬鐵磁層
224’‧‧‧儲存層
224”‧‧‧參考層
226‧‧‧非磁性的磁性隧道接面層
226A‧‧‧絕緣層
226B‧‧‧栓釘層
230‧‧‧感測及場線
240‧‧‧場線
250‧‧‧切換電晶體
260、300‧‧‧資料輸入線
300I‧‧‧共用資料輸入線
280‧‧‧內容可定址記憶體
282‧‧‧區域性前置放大器系統
284‧‧‧鎖相器系統
286‧‧‧鎖相器輸出節點
290‧‧‧記憶體陣列
400‧‧‧字組選擇線
400J‧‧‧共用字組選擇線
500‧‧‧尾端放大器
510、512、514、520‧‧‧匹配線
510K‧‧‧共用匹配線
530‧‧‧加熱系統
610‧‧‧電流脈衝
圖1說明一典型的習知內容可定址記憶體(CAM)單元，其中，該內容可定址記憶體單元被提供以做為具有用以安裝一互斥或功能所設計的四個或更多電晶體的標準靜態隨機存取記憶體(SRAM)單元。
圖2係說明具有至少一隨機存取記憶體單元之記憶體系統的一實施例的詳細圖。
圖3係說明圖2中該記憶體單元的一實施例的詳細圖，其中，該記憶體單元包括一磁性隨機存取記憶體(MRAM)單元。
圖4A係說明圖3中該磁性隨機存取記憶體單元之磁性隧道接面的一實施例的詳細圖。
圖4B係說明圖4A中該磁性隧道接面的示範性隧道磁阻響應的特徵圖。
圖5A係說明圖3中該磁性隨機存取記憶體單元的示範性寫入操作的詳細圖。
圖5B係說明在圖5A寫入操作期間該磁性隨機存取記憶體單元之磁性隧道接面操作的詳細圖。
圖6A係說明圖3中該磁性隨機存取記憶體單元的示範性讀取操作的詳細圖。
圖6B係說明在圖6A讀取操作期間該磁性隨機存取記憶體單元之磁性隧道接面操作的詳細圖。
第7A-F圖係說明圖3中該磁性隨機存取記憶體單元的一替代性示範寫入操作的詳細圖，其中，該替代性寫入操作包含熱輔助切換技術(TAS)。
圖8A係說明第4A-B圖中該磁性隧道接面的一替代性實施例的詳細圖，其中，該磁性隧道接面具有一對磁性層，其具有於垂直磁性方向上進行極化所產生的磁化。
圖8B係說明圖8A中該磁性隧道接面的示範性隧道磁阻響應的特徵圖。
圖9A係說明圖3中該磁性隨機存取記憶體單元的一替代性實施例的詳細圖，其中，該磁性隨機存取記憶體單元包括一磁性自我參考的雙磁性隨機存取記憶體單元並包含一對磁性隧道接面。
圖9B係說明圖9A在一示範性寫入操作期間該磁性隨機存取記憶體單元之第一磁性隧道接面操作的詳細圖。
圖9C係說明圖9A在一示範性寫入操作期間該磁性隨機存取記憶體單元之第二磁性隧道接面操作的詳細圖。
圖10A係說明圖2中該記憶體系統的一替代性實施例的詳細圖，其中，該記憶體單元包括透過一單一單元方法來提供一以磁性隨機存取記憶體為基礎的內容可定址記憶體(CAM)單元。
圖10B係說明圖10A中該記憶體系統的一替代性實施例的詳細圖，其中，透過一雙單元方法提供該以磁性隨機存取記憶體為基礎的內容可定址記憶體單元。
圖10C係說明圖10A中該記憶體系統的另一替代性實施例的詳細圖，其中，透過一前置放大器方法提供該以磁性隨機存取記憶體為基礎的內容可定址記憶體單元。
應注意，該些圖形並未按比例繪製，且基於圖示全部圖形的目的，類似結構或功能的構件大體上係由相似參考號代表之。也應注意，該些圖形只是要協助說明本發明所揭示較佳實施例。該些圖形並未說明本揭示的每個觀點，也不是要限制本揭示範圍。
100‧‧‧記憶體系統
200‧‧‧記憶體單元
300‧‧‧資料輸入線
400‧‧‧字組選擇線
500‧‧‧排尾放大器

Claims (17)

  1. 一種感測內容可定址記憶體(CAM)之記憶體單元中所儲存資料之方法，該記憶體單元包含切換電晶體，其與由置於第一及第二磁性層之間之絕緣層所形成之多層磁性隧道接面相耦接，該第一磁性層係與一第一線連通並具有一預定磁化方向之磁化，該第二磁性層係與第二線連通，並相對於該第一磁性層之固定磁化方向具有可調整磁化方向之磁化，該方法包括：在一寫入操作期間，透過該第一線提供寫入資料至該第一磁性層；透過該切換電晶體將該第一線中之至少一部分電流施加至該多層磁性隧道接面以加熱該多層磁性隧道接面，其中加熱該多層磁性隧道接面之步驟包含加熱該多層磁性隧道接面，直到該多層磁性隧道接面之溫度到達一預定高溫臨界值為止；及根據該寫入資料來建立該第一磁性層之預定磁化方向；及在一感測操作期間，透過該第二線提供輸入資料至該第二磁性層；及根據該輸入資料來建立該第二磁性層之磁化方向；及藉由測量該多層磁性隧道接面之電阻值來比較在該輸入資料與該寫入資料之中的該第二磁性層之磁化方向與該第一磁性層之預定磁化方向。
  2. 根據申請專利範圍第1項之方法，其中，於該寫入操 作期間提供該寫入資料至該第一磁性層之步驟包括將該寫入資料包含入一電流脈衝中。
  3. 根據申請專利範圍第2項之方法，其中，加熱該多層磁性隧道接面之步驟包括啟動該切換電晶體及透過該切換電晶體將至少一部分電流脈衝施加至該多層磁性隧道接面。
  4. 根據申請專利範圍第1項之方法，進一步包括在該多層磁性隧道接面之溫度到達該預定高溫度臨界值後，撤除該切換電晶體以禁止該部分電流脈衝被施加至該多層磁性隧道接面。
  5. 根據申請專利範圍第1項之方法，進一步包括維持該電流脈衝，直到該多層磁性隧道接面之溫度冷卻至一預定低溫臨界值為止。
  6. 根據申請專利範圍第2項之方法，其中，建立該第一磁性層之預定磁化方向之步驟包含將在該第一線中被該電流脈衝所感應之一磁場施加至該第一磁性層，並根據該第一線感應到的該磁場來對準該第一磁性層之預定磁化方向，以使該寫入資料被寫入至該記憶體單元。
  7. 根據申請專利範圍第1項之方法，其中，比較該輸入資料與該寫入資料之步驟包含比較該第二磁性層之磁化方向與該第一磁性層之預定磁化方向。
  8. 一種寫入資料至一內容可定址記憶體(CAM)之記憶體單元之方法，該記憶體單元包含與由置於第一及第二磁性層之間之絕緣層所形成之多層磁性隧道接面相耦接之切 換電晶體，該第一磁性層係與一第一線連通並具有一預定磁化方向之磁化，該第二磁性層係與一第二線連通並相對於該第一磁性層之固定磁化方向具有一可調整磁化方向之磁化，該方法包括：透過該第一線來提供寫入資料至該第一磁性層以做為一電流脈衝，該電流脈衝於該第一線中感應到一磁場；啟動該切換電晶體及透過該切換電晶體將至少一部分電流脈衝施加至該多層磁性隧道接面；透過該切換電晶體將至少一部分電流脈衝施加至該多層磁性隧道接面以加熱該多層磁性隧道接面至一預定高溫臨界值；一旦該多層磁性隧道接面到達該預定高溫臨界值，撤除該切換電晶體；維持該電流脈衝，直到該多層磁性隧道接面到達一預定低溫臨界值為止；及根據該第一線感應到的該磁場來對準該第一磁性層之預定磁化方向以使該寫入資料被寫入至該記憶體單元。
  9. 根據申請專利範圍第8項之方法，進一步包括感測寫入至該記憶體單元之資料之步驟：透過該第二線來提供輸入資料至該第二磁性層以做為一第二電流脈衝，該第二電流脈衝於該第二線感應到一磁場；根據該第二線中所感應到之磁場來對準該第二磁性層之磁化方向；及 藉由測量該多層磁性隧道接面之電阻值來比較在該輸入資料與該寫入資料之中的該第二磁性層之磁化方向與該第一磁性層之預定磁化方向。
  10. 根據申請專利範圍第9項之方法，其中，比較該輸入資料與該寫入資料之步驟包含比較該第二磁性層之磁化方向與該第一磁性層之預定磁化方向。
  11. 一種將資料寫入至一內容可定址記憶體(CAM)之記憶體單元之方法，該記憶體單元包含與由置於第一及第二磁性層之間之絕緣層所形成之多層磁性隧道接面相耦接之切換電晶體，該第一磁性層係與一第一線連通並具有一預定磁化方向之磁化，該第二磁性層係與一第二線連通並相對於該第一磁性層之固定磁化方向具有一可調整磁化方向之磁化，該方法包括：透過該第一線來提供寫入資料至該第一磁性層以做為一電流脈衝，該電流脈衝具有一預定振幅並被旋轉極化；啟動該切換電晶體及透過該切換電晶體將至少一部分電流脈衝施加至該多層磁性隧道接面；透過該切換電晶體將至少一部分電流脈衝施加至該多層磁性隧道接面以加熱該多層磁性隧道接面至一預定高溫臨界值；施加該旋轉極化電流脈衝至該第一磁性層以在該第一磁性層上感應到一區域性轉矩；一旦該多層磁性隧道接面到達該預定高溫臨界值，撤除該切換電晶體；及 在該多層磁性隧道接面到達一預定低溫臨界值時，漸漸地地降低該電流脈衝之振幅；其中，根據感應到的區域性轉矩來對準該第一磁性層之預定磁化方向以使該寫入資料被寫入至該記憶體單元。
  12. 根據申請專利範圍第11項之方法，進一步包括感測寫入至該記憶體單元之資料之步驟：透過該第二線來提供輸入資料至該第二磁性層以做為一第二電流脈衝，該第二電流脈衝被旋轉極化；施加該第二旋轉極化電流脈衝至該第二磁性層以在該第二磁性層上感應到一區域性轉矩；根據該第二電流脈衝所感應到之區域性轉矩來對準該第二磁性層之磁化方向；及藉由測量該多層磁性隧道接面之電阻值來比較在該輸入資料與該寫入資料之中的該第二磁性層之磁化方向與該第一磁性層之預定磁化方向。
  13. 根據申請專利範圍第12項之方法，其中，比較該輸入資料與該寫入資料之步驟包含比較該第二磁性層之磁化方向與該第一磁性層之預定磁化方向。
  14. 一種內容可定址記憶體(CAM)之記憶體單元，包括：一多層磁性隧道接面，由一置於第一及第二磁性層之間之絕緣層所形成，該第一磁性層係與一第一線連通並具有一預定磁化方向之磁化，該第二磁性層係與一第二線連通並相對於該第一磁性層之固定磁化方向具有一可調整磁化方向之磁化； 一切換電晶體，與該多層磁性隧道接面相耦接並可於一寫入操作期間藉由將該第一線中之至少一部分電流施加至該多層磁性隧道接面被選擇來加熱該多層磁性隧道接面，其中該切換電晶體於該寫入操作期間加熱該多層磁性隧道接面，直到該多層磁性隧道接面之溫度到達一預定高溫臨界值為止，其中，在該寫入操作期間透過該第一線將寫入資料寫入至該第一磁性層以建立該第一磁性層之預定磁化方向，且其中，在一感測期間，透過該第二線將輸入資料寫入至該第二磁性層以調整該第二磁性層之磁化方向，且藉由測量該多層磁性隧道接面之電阻值以將在該輸入資料與該寫入資料之中的該第二磁性層之磁化方向與該第一磁性層之預定磁化方向做比較。
  15. 根據申請專利範圍第14項之記憶體單元，其中，在該多層磁性隧道接面之溫度到達該預定高溫臨界值後撤除該切換電晶體以禁止該部分電流流至該多層磁性隧道接面。
  16. 根據申請專利範圍第14項之記憶體單元，其中，該多層磁性隧道接面之溫度冷卻至一預定低溫臨界值。
  17. 根據申請專利範圍第16項之記憶體單元，其中，該寫入資料被提供至該第一磁性層，直到該多層磁性隧道接面之溫度冷卻至該預定低溫臨界值為止。
TW096137428A 2006-10-06 2007-10-05 用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法 TWI449040B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US82843806P 2006-10-06 2006-10-06

Publications (2)

Publication Number Publication Date
TW200844997A TW200844997A (en) 2008-11-16
TWI449040B true TWI449040B (zh) 2014-08-11

Family

ID=39205251

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096137428A TWI449040B (zh) 2006-10-06 2007-10-05 用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法

Country Status (5)

Country Link
US (3) US7518897B2 (zh)
EP (1) EP2070089B1 (zh)
JP (1) JP5604107B2 (zh)
TW (1) TWI449040B (zh)
WO (1) WO2008040561A2 (zh)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007066407A1 (ja) * 2005-12-09 2007-06-14 Fujitsu Limited 磁気メモリ装置及びその書き込み方法
JP5015008B2 (ja) * 2005-12-15 2012-08-29 スパンション エルエルシー 半導体装置およびその制御方法
TWI449040B (zh) 2006-10-06 2014-08-11 Crocus Technology Sa 用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法
US7911830B2 (en) * 2007-05-17 2011-03-22 Integrated Magnetoelectronics Scalable nonvolatile memory
US7791941B2 (en) * 2007-10-26 2010-09-07 Micron Technology, Inc. Non-volatile SRAM cell
EP2109111B1 (en) 2008-04-07 2011-12-21 Crocus Technology S.A. System and method for writing data to magnetoresistive random access memory cells
EP2124228B1 (en) * 2008-05-20 2014-03-05 Crocus Technology Magnetic random access memory with an elliptical junction
US8031519B2 (en) 2008-06-18 2011-10-04 Crocus Technology S.A. Shared line magnetic random access memory cells
US8295082B2 (en) * 2008-08-15 2012-10-23 Qualcomm Incorporated Gate level reconfigurable magnetic logic
JP5062597B2 (ja) * 2008-08-29 2012-10-31 独立行政法人産業技術総合研究所 トンネル磁気抵抗素子
US8102700B2 (en) 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US8228703B2 (en) 2008-11-04 2012-07-24 Crocus Technology Sa Ternary Content Addressable Magnetoresistive random access memory cell
US8289765B2 (en) * 2009-02-19 2012-10-16 Crocus Technology Sa Active strap magnetic random access memory cells configured to perform thermally-assisted writing
US8023299B1 (en) * 2009-04-09 2011-09-20 Netlogic Microsystems, Inc. Content addressable memory device having spin torque transfer memory cells
EP2249350B1 (en) * 2009-05-08 2012-02-01 Crocus Technology Magnetic memory with a thermally assisted spin transfer torque writing procedure using a low writing current
EP2249349B1 (en) * 2009-05-08 2012-02-08 Crocus Technology Magnetic memory with a thermally assisted writing procedure and reduced writng field
US8218349B2 (en) * 2009-05-26 2012-07-10 Crocus Technology Sa Non-volatile logic devices using magnetic tunnel junctions
US20100302838A1 (en) * 2009-05-26 2010-12-02 Magic Technologies, Inc. Read disturb-free SMT reference cell scheme
EP2270812B1 (en) 2009-07-02 2017-01-18 CROCUS Technology Ultimate magnetic random access memory-based ternay CAM
EP2276034B1 (en) * 2009-07-13 2016-04-27 Crocus Technology S.A. Self-referenced magnetic random access memory cell
US8102703B2 (en) * 2009-07-14 2012-01-24 Crocus Technology Magnetic element with a fast spin transfer torque writing procedure
US20130054886A1 (en) * 2010-01-25 2013-02-28 Idatamap Pty. Ltd. Content addressable memory (cam)
JP2011243716A (ja) * 2010-05-18 2011-12-01 Toshiba Corp スピントランジスタ及び集積回路
US8400066B1 (en) 2010-08-01 2013-03-19 Lawrence T. Pileggi Magnetic logic circuits and systems incorporating same
JP2012089205A (ja) * 2010-10-20 2012-05-10 Renesas Electronics Corp 連想記憶装置
US8717794B2 (en) * 2010-12-01 2014-05-06 Crocus Technology Inc. Apparatus, system, and method for matching patterns with an ultra fast check engine
JP5712681B2 (ja) * 2011-03-04 2015-05-07 富士通セミコンダクター株式会社 半導体記憶装置
US8908407B1 (en) * 2011-07-30 2014-12-09 Rambus Inc. Content addressable memory (“CAM”)
US8638582B1 (en) 2011-08-23 2014-01-28 Netlogic Microsystems, Inc. Content addressable memory with base-three numeral system
BR112014008719A2 (pt) 2011-10-10 2017-04-18 Crocus Tech Inc aparelho, sistema e método para gravar múltiplas células de memória magnética de acesso aleatório com uma única linha de campo
EP2626861B1 (en) * 2012-02-13 2015-01-07 Crocus Technology S.A. High speed magnetic random access memory-based ternary CAM
JP6004465B2 (ja) * 2012-03-26 2016-10-05 国立大学法人東北大学 不揮発機能メモリ装置
CN103456356A (zh) 2012-05-31 2013-12-18 三星电子株式会社 半导体存储器装置和相关的操作方法
US9047950B2 (en) * 2012-09-11 2015-06-02 The Regents Of The University Of California Read-disturbance-free nonvolatile content addressable memory (CAM)
EP2712078B1 (en) * 2012-09-25 2015-06-03 Crocus Technology S.A. Magnetic logic unit (MLU) cell and amplifier having a linear magnetic signal
US8913422B2 (en) * 2012-09-28 2014-12-16 Intel Corporation Decreased switching current in spin-transfer torque memory
US9313131B2 (en) * 2013-09-06 2016-04-12 Stmicroelectronics, Inc. Hardware implemented ethernet multiple tuple filter system and method
EP2851903B1 (en) * 2013-09-19 2017-03-01 Crocus Technology S.A. Self-referenced memory device and method for operating the memory device
US9331123B2 (en) 2014-05-09 2016-05-03 Tower Semiconductor Ltd. Logic unit including magnetic tunnel junction elements having two different anti-ferromagnetic layers
US9330748B2 (en) * 2014-05-09 2016-05-03 Tower Semiconductor Ltd. High-speed compare operation using magnetic tunnel junction elements including two different anti-ferromagnetic layers
US9524765B2 (en) * 2014-08-15 2016-12-20 Qualcomm Incorporated Differential magnetic tunnel junction pair including a sense layer with a high coercivity portion
US9548095B2 (en) * 2014-08-20 2017-01-17 Everspin Technologies, Inc. Redundant magnetic tunnel junctions in magnetoresistive memory
CN104332175B (zh) * 2014-10-10 2017-02-01 北京航空航天大学 一种字块划分的低功耗磁存储器缓存架构设计方法
US9672935B2 (en) 2014-10-17 2017-06-06 Lattice Semiconductor Corporation Memory circuit having non-volatile memory cell and methods of using
USRE48570E1 (en) 2014-10-17 2021-05-25 Lattice Semiconductor Corporation Memory circuit having non-volatile memory cell and methods of using
FR3031622B1 (fr) * 2015-01-14 2018-02-16 Centre National De La Recherche Scientifique Point memoire magnetique
US9543014B2 (en) 2015-04-14 2017-01-10 Bertrand F. Cambou Memory circuits using a blocking state
EP3295331A4 (en) 2015-05-11 2019-04-17 Cambou, Bertrand, F. MEMORY SWITCHING USING DYNAMIC DIRECT ACCESS MEMORY ARRANGEMENTS
US9588908B2 (en) 2015-06-02 2017-03-07 Bertrand F. Cambou Memory circuit using resistive random access memory arrays in a secure element
EP3115994B1 (en) * 2015-07-07 2022-06-08 Crocus Technology S.A. Magnetic memory device that is protected against reading using an external magnetic field and method for operating such magnetic memory device
JP2017033616A (ja) * 2015-07-31 2017-02-09 株式会社東芝 集積回路
US9813049B2 (en) * 2015-08-12 2017-11-07 Qualcomm Incorporated Comparator including a magnetic tunnel junction (MTJ) device and a transistor
US9728259B1 (en) * 2016-03-15 2017-08-08 Qualcomm Technologies, Inc. Non-volatile (NV)-content addressable memory (CAM) (NV-CAM) cells employing differential magnetic tunnel junction (MTJ) sensing for increased sense margin
CN106328184B (zh) * 2016-08-17 2019-01-29 国网技术学院 Mlc stt-mram数据写入方法及装置、数据读取方法及装置
US10706923B2 (en) * 2017-09-08 2020-07-07 Arizona Board Of Regents On Behalf Of Arizona State University Resistive random-access memory for exclusive NOR (XNOR) neural networks
US10559357B1 (en) * 2018-08-06 2020-02-11 Lattice Semiconductor Corporation Memory circuit having non-volatile memory cell and methods of using
US10483457B1 (en) * 2018-08-14 2019-11-19 Qualcomm Incorporated Differential spin orbit torque magnetic random access memory (SOT-MRAM) cell structure and array
US11551750B2 (en) * 2020-12-11 2023-01-10 International Business Machines Corporation Enhanced state dual memory cell

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW480489B (en) * 1999-09-28 2002-03-21 Infineon Technologies Ag Magnetoresistive write/read-memory as well as method to write and read such a memory
US6778445B2 (en) * 2002-08-09 2004-08-17 Renesas Technology Corp. Pipeline nonvolatile memory device with multi-bit parallel read and write suitable for cache memory.
US20050002228A1 (en) * 2001-11-16 2005-01-06 Bernard Dieny Magnetic device with magnetic tunnel junction, memory array and read/write methods using same
US20050117391A1 (en) * 2003-03-11 2005-06-02 Hiroaki Yoda Magnetic random access memory
US20050152179A1 (en) * 2004-01-10 2005-07-14 Honeywell International Inc. Bias-adjusted magnetoresistive devices for magnetic random access memory (MRAM) applications
US6992910B1 (en) * 2004-11-18 2006-01-31 Maglabs, Inc. Magnetic random access memory with three or more stacked toggle memory cells and method for writing a selected cell
US20060039188A1 (en) * 2004-08-23 2006-02-23 Kochan Ju Magnetic random access memory with stacked memory layers having access lines for writing and reading

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4078696B2 (ja) 1997-11-28 2008-04-23 松下電器産業株式会社 記録許可判定装置及び情報記録装置
US6317349B1 (en) * 1999-04-16 2001-11-13 Sandisk Corporation Non-volatile content addressable memory
AU6121100A (en) * 1999-06-18 2001-01-09 Nve Corporation Magnetic memory coincident thermal pulse data storage
US6191973B1 (en) * 1999-09-27 2001-02-20 Motorola Inc. Mram cam
US6312349B1 (en) * 1999-10-29 2001-11-06 T. Sanford Roberts Sports training device
NZ521028A (en) * 2000-03-16 2004-07-30 F Carboxylic acid derivatives as IP antagonists
US6269016B1 (en) * 2000-06-19 2001-07-31 Motorola Inc. MRAM cam
US6724674B2 (en) 2000-11-08 2004-04-20 International Business Machines Corporation Memory storage device with heating element
US6385082B1 (en) * 2000-11-08 2002-05-07 International Business Machines Corp. Thermally-assisted magnetic random access memory (MRAM)
JP4726292B2 (ja) 2000-11-14 2011-07-20 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
FR2817998B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
FR2817999B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
JP3920564B2 (ja) * 2000-12-25 2007-05-30 株式会社東芝 磁気ランダムアクセスメモリ
US6304477B1 (en) * 2001-01-31 2001-10-16 Motorola, Inc. Content addressable magnetic random access memory
US6760249B2 (en) * 2001-06-21 2004-07-06 Pien Chien Content addressable memory device capable of comparing data bit with storage data bit
FR2829867B1 (fr) * 2001-09-20 2003-12-19 Centre Nat Rech Scient Memoire magnetique a selection a l'ecriture par inhibition et procede pour son ecriture
FR2829868A1 (fr) 2001-09-20 2003-03-21 Centre Nat Rech Scient Memoire magnetique a ecriture par courant polarise en spin, mettant en oeuvre des alliages amorphes ferrimagnetiques et procede pour son ecriture
US6750491B2 (en) * 2001-12-20 2004-06-15 Hewlett-Packard Development Company, L.P. Magnetic memory device having soft reference layer
US6771534B2 (en) 2002-11-15 2004-08-03 International Business Machines Corporation Thermally-assisted magnetic writing using an oxide layer and current-induced heating
JP4182728B2 (ja) 2002-11-15 2008-11-19 ソニー株式会社 磁気記憶素子の記録方法、磁気記憶装置
US7173846B2 (en) * 2003-02-13 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic RAM and array architecture using a two transistor, one MTJ cell
US6963098B2 (en) 2003-06-23 2005-11-08 Nve Corporation Thermally operated switch control memory cell
JP2005064050A (ja) * 2003-08-14 2005-03-10 Toshiba Corp 半導体記憶装置及びそのデータ書き込み方法
FR2860910B1 (fr) 2003-10-10 2006-02-10 Commissariat Energie Atomique Dispositif a jonction tunnel magnetique et procede d'ecriture/lecture d'un tel dispositif
US7310265B2 (en) 2003-10-14 2007-12-18 Agency For Science, Technology And Research Magnetic memory device
US7012832B1 (en) * 2003-10-31 2006-03-14 Western Digital (Fremont), Inc. Magnetic memory cell with plural read transistors
FR2866750B1 (fr) 2004-02-23 2006-04-21 Centre Nat Rech Scient Memoire magnetique a jonction tunnel magnetique et procede pour son ecriture
FR2867300B1 (fr) 2004-03-05 2006-04-28 Commissariat Energie Atomique Memoire vive magnetoresistive a haute densite de courant
JP4426876B2 (ja) * 2004-03-09 2010-03-03 公秀 松山 磁気連想メモリ及び磁気連想メモリからの情報読み出し方法
US7102920B2 (en) * 2004-03-23 2006-09-05 Hewlett-Packard Development Company, L.P. Soft-reference three conductor magnetic memory storage device
US7130206B2 (en) * 2004-09-30 2006-10-31 Infineon Technologies Ag Content addressable memory cell including resistive memory elements
US7532505B1 (en) 2006-07-17 2009-05-12 Grandis, Inc. Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements
TWI449040B (zh) 2006-10-06 2014-08-11 Crocus Technology Sa 用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法
EP2109111B1 (en) 2008-04-07 2011-12-21 Crocus Technology S.A. System and method for writing data to magnetoresistive random access memory cells

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW480489B (en) * 1999-09-28 2002-03-21 Infineon Technologies Ag Magnetoresistive write/read-memory as well as method to write and read such a memory
US20050002228A1 (en) * 2001-11-16 2005-01-06 Bernard Dieny Magnetic device with magnetic tunnel junction, memory array and read/write methods using same
US6778445B2 (en) * 2002-08-09 2004-08-17 Renesas Technology Corp. Pipeline nonvolatile memory device with multi-bit parallel read and write suitable for cache memory.
US20050117391A1 (en) * 2003-03-11 2005-06-02 Hiroaki Yoda Magnetic random access memory
US20050152179A1 (en) * 2004-01-10 2005-07-14 Honeywell International Inc. Bias-adjusted magnetoresistive devices for magnetic random access memory (MRAM) applications
US20060039188A1 (en) * 2004-08-23 2006-02-23 Kochan Ju Magnetic random access memory with stacked memory layers having access lines for writing and reading
US6992910B1 (en) * 2004-11-18 2006-01-31 Maglabs, Inc. Magnetic random access memory with three or more stacked toggle memory cells and method for writing a selected cell

Also Published As

Publication number Publication date
WO2008040561A3 (en) 2008-05-22
EP2070089B1 (en) 2012-09-12
WO2008040561A2 (en) 2008-04-10
US20090213632A1 (en) 2009-08-27
JP5604107B2 (ja) 2014-10-08
TW200844997A (en) 2008-11-16
US20080084724A1 (en) 2008-04-10
US7791917B2 (en) 2010-09-07
EP2070089A2 (en) 2009-06-17
US7894228B2 (en) 2011-02-22
US20090109719A1 (en) 2009-04-30
US7518897B2 (en) 2009-04-14
JP2010506341A (ja) 2010-02-25

Similar Documents

Publication Publication Date Title
TWI449040B (zh) 用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法
JP5674302B2 (ja) 三値連想磁気抵抗ランダムアクセスメモリセル
US7742329B2 (en) Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
US7508042B2 (en) Spin transfer MRAM device with magnetic biasing
JP5543287B2 (ja) 究極の磁気ランダムアクセスメモリベース３値ｃａｍ
KR101086911B1 (ko) 자기저항 효과 소자와 자기 랜덤 액세스 메모리
JP5172014B2 (ja) スピントランスファトルクメモリ非破壊自己参照読取方法
US8159864B2 (en) Data integrity preservation in spin transfer torque magnetoresistive random access memory
Sakimura et al. MRAM cell technology for over 500-MHz SoC
JP2003151260A (ja) 薄膜磁性体記憶装置
TW201220310A (en) Storage apparatus
JP5653649B2 (ja) 熱支援書き込み手順および低減された書き込み磁界を備えた磁気メモリ
JP3788964B2 (ja) 磁気ランダムアクセスメモリ
US20130268795A1 (en) Cache system and information-processing device
Jaiswal et al. Energy-efficient memory using magneto-electric switching of ferromagnets
Xu et al. Spin-transfer torque magnetoresistive content addressable memory (CAM) cell structure design with enhanced search noise margin

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees