[go: up one dir, main page]

TWI447741B - 動態隨機存取記憶體單元及其資料更新方法 - Google Patents

動態隨機存取記憶體單元及其資料更新方法 Download PDF

Info

Publication number
TWI447741B
TWI447741B TW099125146A TW99125146A TWI447741B TW I447741 B TWI447741 B TW I447741B TW 099125146 A TW099125146 A TW 099125146A TW 99125146 A TW99125146 A TW 99125146A TW I447741 B TWI447741 B TW I447741B
Authority
TW
Taiwan
Prior art keywords
word line
line address
address
update
memory
Prior art date
Application number
TW099125146A
Other languages
English (en)
Other versions
TW201205595A (en
Inventor
Kuen Huei Chang
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to TW099125146A priority Critical patent/TWI447741B/zh
Publication of TW201205595A publication Critical patent/TW201205595A/zh
Application granted granted Critical
Publication of TWI447741B publication Critical patent/TWI447741B/zh

Links

Landscapes

  • Dram (AREA)

Description

動態隨機存取記憶體單元及其資料更新方法
本發明是有關於一種動態隨機存取記憶體(Dynamic Random Access Memory,簡稱DRAM)之半導體記憶元件技術，且特別是有關於一種於指定字元線位址區間的記憶胞進行更新(refresh)操作的半導體記憶元件技術，藉以減少電能消耗。
動態隨機存取記憶體(DRAM)是利用電容內儲存電荷的多寡來代表一個二進位位元的"1"或"0"，因此DRAM的每個記憶胞僅需一個電容及一個開關(或是電晶體)即可。
實際操作時，DRAM中的電容會有漏電現象，而導致電容的電位差不足，使得DRAM所儲存的資料消失，因此DRAM必須進入更新(refresh)模式以對全部的記憶胞周期性地進行更新(亦可稱為資料充電/資料刷新)操作，確保DRAM中儲存資訊的正確性。如圖1與圖2所示，圖1是習知動態隨機存取記憶體單元10的方塊圖，圖2是習知動態隨機存取記憶體單元10的資料更新方法之訊號波形圖。請參照圖1，動態隨機存取記憶體單元10包括記憶體陣列110、更新時脈單元120及字元線位址計數器130。記憶體陣列110包括多條字元線(word line)與多條位元線(bit line)，這些字元線與位元線相互垂直交叉，每個交叉點皆具備一個記憶胞，藉以儲存一個二進位(亦即"0"或"1")的位元資訊。
更新時脈單元120接收一進入(entry)更新訊號Sref ，藉以得知DRAM單元10是否位於更新模式中。於更新模式時，更新時脈單元120產生更新時脈訊號Sclk (請參照圖2)，字元線位址計數器130藉由更新時脈訊號Sclk 來循環計算字元線位址WL。於本實施例中，更新時脈訊號Sclk 的每個脈衝間距為8μs，藉以避免更新週期過長而讓記憶體陣列110中之儲存資料錯誤。此外，記憶體陣列的字元線位址WL則由三位數的16進位數字組成，記憶體陣列110的字元線位址WL區間則由000H 至FFFH ，因此字元線位址計數器130由000H 依序計數至FFFH 後便重新由000H 開始計數。記憶體陣列110於更新模式中持續接收更新時脈訊號Sclk 及字元線位址WL，以週期性地將記憶體陣列110內之所有的記憶胞進行更新。但是在應用DRAM時，並非所有的記憶胞皆具儲存資訊，因此在對未具備儲存資訊的記憶胞進行充電/更新時，將會造成多餘的電荷消耗。
藉此，便衍生出多種DRAM的更新技術以降低DRAM在更新模式時的耗電量。於美國專利第6,590,822號中揭露一種可自我更新(self-refresh)的記憶裝置，此記憶裝置利用電腦系統產生的更新指令訊號來遮蔽(mask)字元線位址資料中的一個或多個位元，預先提供部份(例如1/2、1/4、1/8或1/16等)的RAM記憶體區塊來儲存資料與進行更新操作，其他的記憶體區塊則關閉(disable)且不需使用，藉以減少耗電。然而，上述記憶裝置僅能對記憶體容量的固定倍率(如：1/2、1/4、1/8等)來儲存資料，過大的記憶體容量會在刷新資料時耗費多餘電能於未儲存資料的記憶體區塊中，但是過小的記憶體容量則不符電腦系統使用。上述的記憶裝置無法讓電腦系統詳細地指定出其所需使用的記憶體容量，因而降低電腦系統對於DRAM的應用自由度。
本發明提供一種動態隨機存取記憶體單元，其在更新模式時對指定之字元線位址區間對應的記憶胞進行更新，而停止更新位於指定字元線位址區間外的記憶胞，藉以於更新模式中減少電能的消耗。
於另一角度而言，本發明提供一種動態隨機存取記憶體單元的資料更新方法，其在更新模式時將指定字元線位址區間的記憶胞進行更新，並停止更新位於指定字元線位址區間外的記憶胞，藉以減少電能消耗。
本發明提出一種動態隨機存取記憶體單元，包括記憶體陣列、更新位址模組及更新控制模組。記憶體陣列包括多個記憶胞，而更新位址模組於更新模式時將循環產生一更新字元線位址。更新控制模組耦接至記憶體陣列與更新位址模組，並且更新控制模組首先取得起始字元線位址與對應之結束字元線位址，其中，這些起始字元線位址與對應之結束字元線位址可形成記憶體字元線位址區間。更新控制模組判斷上述更新字元線位址是否位於記憶體字元線位址區間內，若更新字元線位址位於記憶體字元線位址區間內，便對更新字元線位址所對應的記憶胞進行資料充電操作，否則便停止資料充電操作。
以另一個觀點而言，本發明提供一種動態隨機存取記憶體單元的資料更新方法，而此動態隨機存取記憶體單元包括具有多個記憶胞的記憶體陣列，且動態隨機存取記憶體單元的資料更新方法包括下列步驟。取得起始字元線位址與對應的結束字元線位址，這些起始字元線位址與對應的結束字元線位址可形成記憶體字元線位址區間。並且，於更新模式時提供一更新位址模組，此更新位址模組循環產生更新字元線位址。以及，判斷上述更新字元線位址位於記憶體字元線位址區間，以對更新字元線位址所對應的記憶胞進行資料充電操作，否則便停止資料充電操作。
基於上述，本發明的實施例利用電腦系統的指令或者DRAM自行偵測具備資料之記憶胞的結果，來取得字元線位址區間。接著在更新模式時，更新控制模組判斷更新字元線位址是否在上述字元線位址區間內，藉以將字元線位址區間內的記憶胞進行更新動作，而停止更新位於字元線位址區間外的記憶胞，進而減少DRAM在更新模式的電能消耗。此外，本實施例亦可以藉由判斷DRAM中的記憶胞是否已儲存資訊來取得多個的字元線位址區間，藉以達成只需更新具備資料的記憶胞之目的。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
請參照圖3，圖3是依照本發明一實施例所述之一種動態隨機存取記憶體(DRAM)單元30的方塊圖。DRAM單元30包括記憶體陣列110、更新位址模組310及更新控制模組320。本實施例之記憶體陣列110具有多個記憶胞，其架構如圖4所示，圖4是依照本發明一實施例所述之記憶體陣列110的方塊圖。
請參照圖4，記憶體陣列110於本實施例中包括記憶體區塊410、字元線解碼器420及訊號比較器模組430。記憶體區塊410包括字元線WL1~WLN與位元線BL1~BLM，其中N為字元線WL1~WLN的總數，M則為每一字元線WL1~WLN所對應的記憶胞個數。字元線WL1~WLN與位元線BL1~BLM相互垂直交叉，而每個交叉點皆具備一個記憶胞(未繪示)，藉以儲存一個二進位(亦即"0"或"1")的位元資訊，記憶體陣列110可依據其中一條字元線WL1~WLN來選擇相對應的M位元(M-bit)資料以進行存入/取出/更新等動作。字元線解碼器420接收並對字元線位址WL進行解碼，以取得對應字元線位址WL的字元線WL1~WLN其中之一。訊號比較器模組430於更新模式時可接收更新時脈訊號Sclk 與時脈致能訊號Sen ，以將字元線位址WL所選擇的M個記憶胞進行儲存資訊的比較及資訊充電動作。
請繼續參考圖3，更新位址模組310接收進入更新訊號Sref ，藉以得知電腦系統是否讓DRAM單元30位於更新模式中，而更新位址模組310於更新模式時循環產生更新字元線位址WL。詳言之，更新位址模組310包括更新時脈單元120及字元線位址計數器130。更新時脈單元120於更新模式時產生更新時脈訊號Sclk 。位址計數器130耦接至更新時脈單元120，而位址計數器130接收並依據更新時脈訊號Sclk 來循環累計字元線位址WL(於本實施例中亦稱更新字元線位址WL)。換句話說，此處所指的「循環產生」為字元線位址計數器130依據每一個更新時脈訊號Sclk 的每一個脈衝將更新字元線位址WL加"1"，當累加至記憶體陣列110的最後一個字元線位址時，再重新由記憶體陣列110的第一個字元線位址開始累計，藉以將記憶體陣列110中具有資料的記憶胞週期性進行資料刷新。
圖3之更新控制模組320耦接至記憶體陣列110與更新位址模組310。於本實施例中，更新控制模組320包括暫存單元330及位址區間判斷單元340。暫存單元330用以儲存起始字元線位址WLstart1~WLstartP以及結束字元線位址WLstop1~WLstopP，這些起始字元線位址WLstart1~WLstartP與對應之結束字元線位址WLstop1~WLstopP可形成P個記憶體字元線位址區間，其中P為正整數，而記憶體字元線位址區間相互並不重疊。
於本實施例中，圖3之位址區間判斷單元340耦接至暫存單元330，並且位址區間判斷單元340用以判斷更新字元線位址WL是否位於記憶體字元線位址區間AR1、AR2中。如果更新字元線位址WL位於記憶體字元線位址區間AR1、AR2內時，位址區間判斷單元340將更新字元線位址WL與更新致能訊號Sen 傳送至記憶體陣列110，以將對應更新字元線位址WL的記憶胞進行資料充電操作。此外，為了縮小DRAM單元30的電路面積，本實施例之位址區間判斷單元340以數位邏輯電路作為其實施方式，但本發明不應以此為限。
為了致使本領域具有通常知識者能更加了解本發明，以下詳細說明DRAM單元30的資料更新方法與流程，並舉例說明之，如圖5與圖6所示，圖5是依照本發明一實施例說明DRAM單元30的資料更新方法之流程圖，而圖6則是依照本發明一實施例說明DRAM單元30的資料更新方法之波形圖。請參照圖5，首先於步驟S510中，DRAM單元30首先取得起始字元線位址WLstart1~WLstartP與對應的結束字元線位址WLstop1~WLStopP，藉以形成記憶體字元線位址區間AR1、AR2。在此假設電腦系統先行提供2個記憶體字元線位址區間AR1、AR2(亦即P=2，並示意於圖4之記憶體區塊410上)至DRAM單元30的更新控制模組320中，第1個記憶體字元線位址區間AR1由WLstart1(005H )至WLstop1(0FEH )所組成，而第2個記憶體字元線位址區間AR2則由WLstart2(200H )至WLstop1(2FFH )所組成，其中，DRAM單元30可供儲存與比較的記憶體字元線位址區間之個數端視暫存單元的容量而定。
此外，於本實施例之步驟S510中，所取得的起始字元線位址WLstart1~WLstartP與結束字元線位址WLstop1~WLstopP可由電腦系統的特殊指令來預先設定。換句話說，電腦系統可預先設定其所需之記憶體容量，藉以讓電腦系統僅利用記憶體字元線位址區間AR1、AR2來存取資料。或者，於其他實施例中，DRAM單元30可以自行偵測記憶體陣列110中其內部已具備資料的記憶胞，並將記憶體字元線位址區間AR1、AR2的起始字元線位址與結束字元線位址儲存至暫存單元330中，以達成更新具備資料的記憶胞之目的。
請繼續參考圖5，當進入更新模式時便執行步驟S520，更新位址模組310循環產生更新字元線位址WL(如圖6所示)。接著於步驟S530中，位址區間判斷單元340接收並判斷更新字元線位址WL是否位於記憶體字元線位址區間AR1、AR2。當更新字元線位址WL位於記憶體字元線位址區間AR1、AR2中時(例如更新字元線位址WL位於005H ~0FEH 、200H ~2FFH 之間)，便進入步驟S540，位址區間判斷單元340讓更新致能訊號Sen 位於啟動電位(例如高電位)，以使記憶體陣列110中之訊號比較器模組430(如圖4所示)能夠對更新字元線位址WL所對應的記憶胞進行資料充電操作。
相對地，當更新字元線位址WL位於記憶體字元線位址區間AR1、AR2之外時(例如更新字元線位址WL位於000H ~004H 、0FFH ~1FFH 及300H ~FFFH 之間)，便由步驟S530進入步驟S540，位址區間判斷單元340讓更新致能訊號Sen 位於關閉電位(例如低電位)，以使訊號比較器模組430停止資料充電操作。此外，於步驟S540以及步驟S550結束後，便回到步驟S530以持續判斷更新字元線位址WL是否位於記憶體字元線位址區間AR1、AR2中。
於符合本發明之其他實施例中，如圖7所示，圖7是依照本發明另一實施例所述之DRAM單元的方塊圖。請參照圖7，本實施例與上述實施例不同之處在於，本實施例之暫存單元可以利用多個起始字元線位址暫存器710_1~710_P及結束字元線位址暫存器720_1~720_P作為取代。每一個起始字元線位址暫存器710_i可以儲存一個起始字元線位址WLstarti，並且對應的結束字元線位址暫存器720_i則儲存一個結束字元線位址WLstopi，其中i為正整數且1≦i≦P。而本實施例的其他細部流程與說明已包含在上述各實施例中，故在此不予贅述。
綜上所述，本發明的實施例利用電腦系統的指令或者DRAM自行偵測具備資料之記憶胞的結果，來取得字元線位址區間。接著在更新模式時，更新控制模組判斷更新字元線位址是否在上述字元線位址區間內，藉以將字元線位址區間內的記憶胞進行更新動作，而停止更新位於字元線位址區間外的記憶胞，進而減少DRAM在更新模式的電能消耗。此外，本實施例亦可以藉由判斷DRAM中的記憶胞是否已儲存資訊來取得多個的字元線位址區間，藉以達成只需更新具備資料的記憶胞之目的。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、30．．．動態隨機存取記憶體(DRAM)單元
110．．．記憶體陣列
120．．．更新時脈單元
130．．．字元線位址計數器
310．．．更新位址模組
320．．．更新控制模組
330．．．暫存單元
340．．．位址區間判斷單元
410．．．記憶體區塊
420．．．字元線解碼器
430．．．訊號比較器模組
710_1~710_P．．．起始字元線位址暫存器
720_1~720_P．．．結束字元線位址暫存器
AR1、AR2．．．記憶體字元線位址區間
BL1~BLM．．．位元線
Sref ．．．進入更新訊號
Sclk ．．．更新時脈訊號
Sen ．．．更新致能訊號
WL．．．更新字元線位址
WL1~WLN．．．字元線
WLstart1~WlstartP．．．起始字元線位址
WLstop1~WlstopP．．．結束字元線位址
S510~S550．．．步驟
圖1是習知動態隨機存取記憶體單元的方塊圖。
圖2是習知動態隨機存取記憶體單元的資料更新方法之波形圖。
圖3是依照本發明一實施例所述之一種動態隨機存取記憶體單元的方塊圖。
圖4是依照本發明一實施例所述之記憶體陣列的方塊圖。
圖5是依照本發明一實施例說明動態隨機存取記憶體單元的資料更新方法之流程圖。
圖6是依照本發明一實施例說明動態隨機存取記憶體單元的資料更新方法之波形圖。
圖7是依照本發明另一實施例所述之動態隨機存取記憶體單元的方塊圖。
30．．．動態隨機存取記憶體(DRAM)單元
110．．．記憶體陣列
120．．．更新時脈單元
130．．．字元線位址計數器
310．．．更新位址模組
320．．．更新控制模組
330．．．暫存單元
340．．．位址區間判斷單元
Sref ．．．進入更新訊號
Sclk ．．．更新時脈訊號
Sen ．．．更新致能訊號
WL．．．更新字元線位址

Claims (10)

  1. 一種動態隨機存取記憶體單元，包括：一記憶體陣列，其包括多個記憶胞；一更新位址模組，用以於一更新模式時循環產生一更新字元線位址；以及一更新控制模組，耦接至該記憶體陣列與該更新位址模組，該更新控制模組取得至少一起始字元線位址與對應之至少一結束字元線位址，該些起始字元線位址與對應之該些結束字元線位址形成至少一記憶體字元線位址區間，且該更新控制模組判斷該更新字元線位址位於該些記憶體字元線位址區間，以對該更新字元線位址所對應之該些記憶胞進行一資料充電操作，否則停止該資料充電操作。
  2. 如申請專利範圍第1項所述之動態隨機存取記憶體單元，其中該更新位址模組包括：一更新時脈單元，用以於該更新模式產生一更新時脈訊號；以及一位址計數器，耦接至該更新時脈單元，該位址計數器接收並依據該更新時脈訊號來循環累計該更新字元線位址。
  3. 如申請專利範圍第1項所述之動態隨機存取記憶體單元，其中該更新控制模組包括：一暫存單元，用以儲存該些起始字元線位址與該些結束字元線位址；以及 一位址區間判斷單元，耦接至該暫存單元，該位址區間判斷單元將該些起始字元線位址與對應之該些結束字元線位址形成該些記憶體字元線位址區間，並判斷該更新字元線位址是否位於該些記憶體字元線位址區間，其中當該更新字元線位址位於該些記憶體字元線位址區間時，該位址區間判斷單元將該更新位址與一更新致能訊號傳送至該記憶體陣列，以將對應該更新字元線位址之該些記憶胞進行該資料充電操作。
  4. 如申請專利範圍第3項所述之動態隨機存取記憶體單元，其中該暫存單元包括：多個起始字元線位址暫存器，每一起始字元線位址暫存器用以儲存該些起始字元線位址之一；以及多個結束字元線位址暫存器，每一結束字元線位址暫存器用以儲存該些結束字元線位址之一，其中每一起始字元線位址與對應之每一結束字元線位址形成該些記憶體字元線位址區間。
  5. 如申請專利範圍第1項所述之動態隨機存取記憶體單元，其中該些記憶體字元線位址區間由一電腦系統所預先設定，該電腦系統包括該動態隨機存取記憶體單元，且該些記憶體字元線位址區間由該些起始字元線位址與對應之該些結束字元線位址所組成。
  6. 如申請專利範圍第1項所述之動態隨機存取記憶體單元，其中該動態隨機存取記憶體單元自動偵測具備儲存資料之該些記憶胞，以取得並儲存該些起始字元線位址與該些結束字元線位址至該更新控制模組。
  7. 一種動態隨機存取記憶體單元的資料更新方法，該動態隨機存取記憶體單元包括具有多個記憶胞之一記憶體陣列，該動態隨機存取記憶體單元的資料更新方法包括：取得至少一起始字元線位址與對應之至少一結束字元線位址，其中該些起始字元線位址與對應之該些結束字元線位址形成至少一記憶體字元線位址區間；於一更新模式時，提供一更新位址模組，該更新位址模組循環產生一更新字元線位址；以及判斷該更新字元線位址位於該些記憶體字元線位址區間，以對該更新字元線位址所對應之該些記憶胞進行一資料充電操作，否則停止該資料充電操作。
  8. 如申請專利範圍第7項所述之動態隨機存取記憶體單元的資料更新方法，循環產生該更新字元線位址的步驟包括：於該更新模式時，產生一更新時脈訊號；以及依據該更新時脈訊號來循環累計該更新字元線位址。
  9. 如申請專利範圍第7項所述之動態隨機存取記憶體單元的資料更新方法，取得該些起始字元線位址與對應之該些結束字元線位址的步驟包括：提供一電腦系統，該電腦系統預先設定該些記憶體字元線位址區間，該電腦系統包括該動態隨機存取記憶體單元，且該些記憶體字元線位址區間由該些起始字元線位址與對應之該些結束字元線位址所組成。
  10. 如申請專利範圍第7項所述之動態隨機存取記憶體單元的資料更新方法，取得該些起始字元線位址與對應之該些結束字元線位址的步驟包括：該動態隨機存取記憶體單元自動偵測具備儲存資料之該些記憶胞，以取得並儲存該些起始字元線位址與該些結束字元線位址。
TW099125146A 2010-07-29 2010-07-29 動態隨機存取記憶體單元及其資料更新方法 TWI447741B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW099125146A TWI447741B (zh) 2010-07-29 2010-07-29 動態隨機存取記憶體單元及其資料更新方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099125146A TWI447741B (zh) 2010-07-29 2010-07-29 動態隨機存取記憶體單元及其資料更新方法

Publications (2)

Publication Number Publication Date
TW201205595A TW201205595A (en) 2012-02-01
TWI447741B true TWI447741B (zh) 2014-08-01

Family

ID=46761722

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099125146A TWI447741B (zh) 2010-07-29 2010-07-29 動態隨機存取記憶體單元及其資料更新方法

Country Status (1)

Country Link
TW (1) TWI447741B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI615840B (zh) * 2017-03-29 2018-02-21 晶豪科技股份有限公司 可決定將被更新的字元線的記憶體元件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI466116B (zh) * 2012-09-27 2014-12-21 Winbond Electronics Corp 儲存媒體及其控制方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483764B2 (en) * 2001-01-16 2002-11-19 International Business Machines Corporation Dynamic DRAM refresh rate adjustment based on cell leakage monitoring
US6934211B2 (en) * 2002-06-24 2005-08-23 Kabushiki Kaisha Toshiba DRAM with refresh control function
TW200530810A (en) * 2003-10-14 2005-09-16 Ibm Method of dynamically controlling cache size
US7082073B2 (en) * 2004-12-03 2006-07-25 Micron Technology, Inc. System and method for reducing power consumption during extended refresh periods of dynamic random access memory devices
TWI290715B (en) * 2003-12-29 2007-12-01 Hynix Semiconductor Inc Semiconductor memory device saving power during self refresh operation
TWI317945B (en) * 2007-01-12 2009-12-01 Via Tech Inc Memory refresh method and system
US7742355B2 (en) * 2007-12-20 2010-06-22 Agere Systems Inc. Dynamic random access memory with low-power refresh

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483764B2 (en) * 2001-01-16 2002-11-19 International Business Machines Corporation Dynamic DRAM refresh rate adjustment based on cell leakage monitoring
US6934211B2 (en) * 2002-06-24 2005-08-23 Kabushiki Kaisha Toshiba DRAM with refresh control function
TW200530810A (en) * 2003-10-14 2005-09-16 Ibm Method of dynamically controlling cache size
TWI290715B (en) * 2003-12-29 2007-12-01 Hynix Semiconductor Inc Semiconductor memory device saving power during self refresh operation
US7082073B2 (en) * 2004-12-03 2006-07-25 Micron Technology, Inc. System and method for reducing power consumption during extended refresh periods of dynamic random access memory devices
US7408828B1 (en) * 2004-12-03 2008-08-05 Micron Technology, Inc. System and method for reducing power consumption during extended refresh periods of dynamic random access memory devices
TWI317945B (en) * 2007-01-12 2009-12-01 Via Tech Inc Memory refresh method and system
US7742355B2 (en) * 2007-12-20 2010-06-22 Agere Systems Inc. Dynamic random access memory with low-power refresh

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI615840B (zh) * 2017-03-29 2018-02-21 晶豪科技股份有限公司 可決定將被更新的字元線的記憶體元件

Also Published As

Publication number Publication date
TW201205595A (en) 2012-02-01

Similar Documents

Publication Publication Date Title
CN112185443B (zh) 用于调整受害者数据的设备和方法
CN111247586B (zh) 用于刷新存储器的设备及方法
US9691466B1 (en) Memory device including refresh controller
US7710809B2 (en) Self refresh operation of semiconductor memory device
KR102501651B1 (ko) 리프레쉬 제어 장치
TWI651735B (zh) 記憶體裝置及包含該記憶體裝置之記憶體系統
CN101154439B (zh) 一种具有部分刷新功能的半导体存储器设备
KR101183684B1 (ko) 디램 메모리 장치 및 부분 어레이 셀프 리프레시 방법
US20050237838A1 (en) Refresh control circuit and method for multi-bank structure DRAM
KR100655288B1 (ko) 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템
US9129704B2 (en) Semiconductor memory devices and semiconductor systems including the same
KR20150064953A (ko) 반도체 메모리 장치
CN104505117A (zh) 一种动态存储器刷新方法与刷新控制器
JP2018512690A (ja) 記憶素子をリフレッシュするためのシステムおよび方法
KR20170098540A (ko) 리프레쉬 제어 장치
US7564730B2 (en) Memory
KR101660455B1 (ko) 누설 전력을 감소시키기 위해 데이터 액세스 이전의 정적 랜덤 액세스 메모리(sram)의 비트라인들의 사전-충전 및 관련된 시스템들 및 방법들
US8626999B2 (en) Dynamic random access memory unit and data refreshing method thereof
TWI447741B (zh) 動態隨機存取記憶體單元及其資料更新方法
CN102376346A (zh) 动态随机存取存储器单元及其数据更新方法
CN100429722C (zh) 更新一存储模块的方法和电路
CN101499314B (zh) 存储器装置与其更新方法
KR20220082702A (ko) 반도체 메모리 장치를 포함하는 메모리 시스템
JP2000235789A (ja) メモリ制御装置
WO2021147043A1 (zh) 一种存储器、控制器、刷新方法及存储系统