[go: up one dir, main page]

TWI651735B - 記憶體裝置及包含該記憶體裝置之記憶體系統 - Google Patents

記憶體裝置及包含該記憶體裝置之記憶體系統 Download PDF

Info

Publication number
TWI651735B
TWI651735B TW103143464A TW103143464A TWI651735B TW I651735 B TWI651735 B TW I651735B TW 103143464 A TW103143464 A TW 103143464A TW 103143464 A TW103143464 A TW 103143464A TW I651735 B TWI651735 B TW I651735B
Authority
TW
Taiwan
Prior art keywords
refresh
mode
memory
target
address
Prior art date
Application number
TW103143464A
Other languages
English (en)
Other versions
TW201611033A (zh
Inventor
玄相娥
金載鎰
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201611033A publication Critical patent/TW201611033A/zh
Application granted granted Critical
Publication of TWI651735B publication Critical patent/TWI651735B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

一種記憶體裝置，包含：複數記憶體區塊；一位址計數區塊，適用於當所有該等記憶體區塊刷新時，產生被改變的一計數位址；一目標位址產生區塊，適用於產生一目標位址，該目標位址為在該記憶體區塊中需要一額外刷新操作的一字元線之一位址；以及一刷新控制區塊，適用於當一刷新命令被輸入一第一次時，控制該記憶體區塊的一第一數目刷新並且當該刷新命令被輸入一第二次時，控制該記憶體區塊的一第二數目刷新，其中，該刷新控制區塊控制對應於該計數位址的一字元線刷新並且在一目標刷新操作期間，控制對應於該目標位址的一字元線刷新。

Description

記憶體裝置及包含該記憶體裝置之記憶體系統
本發明示例性實施例為涉及一記憶體裝置及一記憶體系統。
本申請案主張在2014年9月11日申請且申請案號為10-2014-0120243的韓國專利申請案作為優先權基礎案，在此併入其全部參考內容。
一記憶體裝置包含複數記憶胞。該記憶體裝置的每一記憶胞包含作為開關的一電晶體及代表資料的儲存一電荷之一電容。資料係取決於該記憶胞的電容內是否存在一電荷來區別為一邏輯高準位(邏輯值「1」)以及一邏輯低準位(邏輯值「0」)，換句話說，這取決於該電容的終端電壓是高準位亦或低準位。
資料被儲存之形式是以該電容中之一電荷積累，且理論上被認為是以無損方式儲存資料或電荷。然而，由於在MOS電晶體的PN接面之漏電流，積累在該電容中的初始電荷可能會遺失，並導致儲存於該記憶胞內的資料遺失。為了防止資料遺失，儲存在該記憶胞中的資料被讀取，且已儲存的資料遺失之前，該電荷基於該讀取資料必須被週期性地再充電，此即稱為刷新操作。該刷新操作使得該記憶體裝置於操作時不會遺失資料。
每當一刷新命令從一記憶體控制器至一記憶體輸入時，該刷新操作被執行。該記憶體控制器考量到該記憶胞的資料保存時間，在預定時間內輸 入該刷新命令至該記憶體。資料保存時間被定義為，在不進行刷新操作的情況下，該記憶胞的資料電荷可保存多久。因為包含在一記憶體裝置內的記憶胞所具有的資料保存時間設計成超過一預定參考時間，刷新操作的時間間隔可考量該參考時間來確定。
不過，由於各種內部或外部因素，當一些記憶胞所具有的資料保存時間少於該參考時間時，該記憶胞的資料會因為刷新速度不夠快而導致遺失。內部因素可能包含記憶胞缺陷，如電容量降低的記憶胞電容器或是高漏電流的記憶胞電晶體。外部因素的範圍則從相鄰字元線間的耦合效應到過度啟動的字元線都有可能。
圖1為一電路圖，其說明了包含在一記憶體裝置中的一胞陣列之一部分，圖1中，BL代表一位元線。
請參照圖1，三條字元線WLK-1、WLK及WLK+1係平行排列於該胞陣列中。具有符號“ATTACK_ACT”的該字元線WLK，其已經啟動多次(具高啟動頻率)或啟動很長一段時間。該等字元線WLK-1及WLK+1被設置相鄰於該字元線WLK。此外，記憶胞CELL_K-1、CELL_K及CELL_K+1分別被耦合至該等字元線WLK-1、WLK及WLK+1。該記憶胞CELL_K-1、CELL_K及CELL_K+1分別包含記憶胞電晶體TR_K-1、TR_K、及TR_K+1以及記憶胞電容CAP_K-1、CAP_K及CAP_K+1。
當該字元線WLK頻繁或長時間持續被啟動時，該字元線WLK的電壓頻繁切換或長時間持續被保持在高準位，進而影響儲存在被耦合於該等字元線WLK-1及WLK+1的該等記憶胞CELL_K-1及CELL_K+1中的資料，乃由於該字元線WLK及該等字元線WLK-1及WLK+1之間的耦合效應。因此， 儲存在該記憶胞中的資料保存時間可能被減少。
本發明的示例性實施例是針對一記憶體裝置及一記憶體系統，其可以靈活地的控制執行一次刷新操作的記憶體區塊(block)的數目。
另外，本發明的示例性實施例是針對一記憶體裝置及一記憶體系統，其能夠使每一記憶體區塊執行一目標刷新操作以及一常態刷新操作多達預定次數以滿足外部命令，所述外部命令用以靈活地控制執行一次目標刷新操作或常態刷新操作的多個記憶體區塊的數目來執行單次的目標刷新操作或常態刷新操作。
根據本發明的實施例，一種記憶體裝置，包含：一複數記憶體區塊；一位址計數區塊，適用於產生一計數位址，且當所有該等記憶體區塊刷新時，改變該計數位址的值；一目標位址產生區塊，適用於產生一目標位址，該目標位址為在該記憶體區塊中需要一額外刷新操作的一字元線的一位址；以及一刷新控制區塊，適用於當一刷新命令被輸入一第一次數時，於單次刷新控制第一數目的該等記憶體區塊被刷新並且當該刷新命令被輸入一第二次數時，於單次刷新控制第二數目的該記憶體區塊被刷新，其中，該刷新控制區塊控制對應於準備被刷新的該計數位址的一字元線，以及當一目標刷新操作執行時，控制對應於準備被刷新的該目標位址的一字元線。
該刷新控制區塊基於一第一預定次數設定該第一次數及該第二次數，第一預定次數為該目標刷新操作在一第一週期期間在各該記憶體區塊被執行的次數。
當該第一預定次數設定為1/N，該刷新控制區塊在對應於該第一 週期的N(N為自然數)倍的一期間，可控制各該記憶體區塊進行目標刷新一次。
該目標位址可能為一字元線的位址，所述字元線的資料保存時間短於其他字元線的資料保存時間。
該目標位址可能為相鄰另一字元線的一字元線的位址，另一字元線的啟動次數超過一參考次數，或啟動頻率超過一參考頻率，或啟動時間超過一參考時間。
當該第一預定次數設定為0時，該刷新控制區塊控制該目標刷新操作不執行。
該刷新控制區塊包含：一刷新計數單元，適用於計算該刷新命令被輸入的次數及產生計數資訊；一第一刷新控制單元，適用於控制對應於該計數位址的字元線被刷新以回應該刷新命令；以及一第二刷新控制單元，適用於當該計數資訊對應於一第三次數(其相同於該第一次數或該第二次數)時，產生對應於一目標刷新部的一目標刷新訊號，，並且控制對應於該目標位址的字元線被刷新來回應該刷新命令，其中該第一刷新控制單元及第二刷新控制單元個別地在該計數資訊對應於該第一次數時，控制該第一數量的該等記憶體區塊被刷新，以及當該計數資訊對應於該第二次數時，控制第二數目的該等記憶體區塊被刷新。
當該目標刷新訊號為被失能時，該刷新計數單元可被初始化。
根據本發明的實施例，一種記憶體裝置，包含：複數記憶體區塊；一模式設定區塊，適用於設定一第一模式或一第二模式，以於一記憶體控制器的控制下分別地單次刷新一第一數目的該等記憶體區塊或一第二數目的該等記憶體區塊，且該第二數目小於該第一數目；以及一刷新控制區塊，適用於當該模式 設定區塊設定為該第二模式且一刷新命令被輸入時，控制第一數目的該等記憶體區塊的被刷新，其中該刷新控制區塊控制對應於一計數位址的一字元線被刷新，計數位址在該等記憶體區塊被刷新後被改變，刷新控制區塊並控制對應於一目標位址的一字元線於一目標刷新操作期間被刷新，目標位址為需要一額外刷新操作的一字元線的一位址。
當該第一預定次數設定為1/N，且於該刷新命令在該第一模式被輸入時，每一該記憶體區塊在一第一週期進行目標刷新，該刷新控制區塊在對應於該第一週期N(N為自然數)倍的一期間，可控制各該記憶體區塊進行目標刷新一次。
該模式設定區塊可能設定一第三模式，用以單次刷新一第三數目的該等記憶體區塊，所述第三數目小於第二數目，以及其中當該模式設定區塊設定為該第三模式時，於該刷新命令被輸入一第一次數時，該刷新控制區塊控制該第一數目的該等記憶體區塊被刷新，於該刷新命令被輸入一第二次數時，該刷新控制區塊控制該第二數目的該記憶體區塊被刷新。
該刷新命令在該第一模式中的第一週期被輸入，其中該刷新命令在該第二模式中小於該第一週期的一第二週期被輸入；以及其中該刷新命令在該第三模式中小於該第二週期的一第三週期被輸入。
當在該第三模式中且該第一預定次數設定為0時，該刷新控制區塊可能控制該目標刷新操作不執行，並且在該刷新命令被輸入時，控制第二數目的該記憶體區塊被刷新。
該目標位址可能為一字元線的一位址，且所述位址的資料保存時間短於其他字元線的資料保存時間。
該目標位址可能為相鄰另一字元線的一字元線的一位址，另一字元線的啟動次數超過一參考次數，或啟動頻率超過一參考頻率，或啟動時間超過一參考時間。
該刷新控制區塊包含：一刷新計數單元，適用於計算該刷新命令被輸入的次數及產生計數資訊；一第一刷新控制單元，適用於控制對應於該計數位址的字元線以回應該刷新命令；以及一第二刷新控制單元，適用於當該計數資訊對應於一第三次數(其相同於該第一次數或該第二次數)時產生對應於一目標刷新部的一目標刷新訊號，並且控制對應於該目標位址的字元線被刷新來回應該刷新命令，其中該第一控制單元及第二刷新控制單元個別地在該計數資訊對應於該第一次數時，控制第一數目的該等記憶體區塊的被刷新，以及在該計數資訊對應於該第二次數時，控制第二數目的該等記憶體區塊被刷新。
當該目標刷新訊號為被失能時，該刷新計數單元可能被初始化。
該第一數目可能相同於該記憶體區塊數目，其中該第二數目可能相同於該記憶體區塊數目的一半，其中該第三數目相同於該記憶體區塊數目的四分之一，其中該第二週期相同於該第一週期的一半，以及其中該第三週期相同於該第二週期的一半。
根據本發明實施例的一種記憶體系統，包含：一記憶體裝置，包含一複數記憶體區塊，其中該記憶體裝置設定為一第一模式或一第二模式，以根據輸入的設定資訊個別地單次刷新一第一數目的該等記憶體區塊或一第二數目的該等記憶體區塊，且該第二數目小於該第一數目，並且在一刷新命令被輸入且被設定為該第二模式，刷新該第一數目的該記憶體區塊，並且刷新對應於一計數位址的一字元線，當該等記憶體區塊被刷新時該計數位址相應被改變，以及在目 標刷新操作期間，刷新對應於一目標位址的一字元線，該目標位址為需要一額外刷新操作的一字元線之一位址；以及一記憶體控制器，其輸入該設定資訊至該記憶體裝置，並且當該記憶體裝置被設定為該第一模式時，在一第一週期輸入該刷新命令，以及當該記憶體裝置設定為該第二模式時，在小於該第一週期的一第二週期輸入該刷新命令。
當該第一預定次數設定為1/N，且該刷新命令在該第一模式被輸入時，每一該記憶體區塊在該第一週期進行目標刷新，該記憶體裝置在對應於該第一週期的N(N為自然數)倍的一期間，可控制各該記憶體區塊進行目標刷新一次。
該記憶體裝置可能設定用以單次刷新一第三數目的該等記憶體區塊的的一第三模式，該第三數目小於該第二數目，並且該模式設定區塊設定為該第三模式時，當該刷新命令被輸入一第一次數時，刷新該第一數目的該記等憶體區塊的，並且當該刷新命令被輸入一第二次數時，刷新該第二數目的該等記憶體區塊。
當該記憶體裝置被設定為一第三模式時，該記憶體控制器在小於該第二週期的一第三週期時可能輸入該刷新命令。
BL‧‧‧位元線
WLK-1‧‧‧字元線
WLK‧‧‧字元線
WLK+1‧‧‧字元線
CELL_K-1‧‧‧記憶胞
CELL_K‧‧‧記憶胞
CELL_K+1‧‧‧記憶胞
TR_K-1‧‧‧記憶胞電晶體
TR_K‧‧‧記憶胞電晶體
TR_K+1‧‧‧記憶胞電晶體
CAP_K-1‧‧‧記憶胞電容
CAP_K‧‧‧記憶胞電容
CAP_K+1‧‧‧記憶胞電容
ATTACK_ACT‧‧‧啟動多次(具高啟動頻率)或啟動很長一段時間
REF‧‧‧刷新命令
201、202‧‧‧刷新命令
301至303‧‧‧刷新命令
401至404‧‧‧刷新命令
521、522‧‧‧刷新命令
801至816‧‧‧刷新命令
BK0至BK15‧‧‧記憶體庫
tRFC1、tRFC2、tRFC3‧‧‧刷新週期
BK0_REF至BK3_REF‧‧‧第一記憶體庫群組
BK4_REF至BK7_REF‧‧‧第二記憶體庫群組
BK8_REF至BK11_REF‧‧‧第三記憶體庫群組
BK12_REF至BK15_REF‧‧‧第四記憶體庫群組
510‧‧‧常態刷新操作
520‧‧‧AR操作
REFP‧‧‧訊號
WL0至WLN‧‧‧字元線
601‧‧‧刷新操作方向
602、603‧‧‧目標刷新
710‧‧‧命令輸入區塊
720‧‧‧位址輸入區塊
730‧‧‧命令解碼區塊
740‧‧‧模式設定區塊
750‧‧‧刷新控制區塊
760‧‧‧位址計數區塊
770‧‧‧目標位址產生區塊
CMD‧‧‧命令
ADD‧‧‧位址
MRS‧‧‧模式註冊設定命令
ACT‧‧‧啟動命令
M1、M2、AR及TR1至TR3‧‧‧模式資訊
CNT_ADD‧‧‧計數位址
TAR_ADD0至TAR_ADD15‧‧‧目標位址
T1‧‧‧第一週期
T2‧‧‧第二週期
T3‧‧‧第三週期
910‧‧‧刷新計數單元
920‧‧‧第一刷新控制單元
930‧‧‧第二刷新控制單元
CNT_REF‧‧‧計數資訊
BK0_REF1至BK15_REF1‧‧‧常態庫刷新訊號
BK0_REF2至BK15_REF2‧‧‧目標庫刷新訊號
1010‧‧‧記憶體控制器
1020‧‧‧記憶體裝置
DATA‧‧‧資料
圖1顯示出包含在記憶體裝置中的單元陣列的一部分之電路圖。
圖2至4顯示出對應於各刷新模式的半導體裝置的刷新操作之時序圖。
圖5顯示出高階刷新(Advanced Refresh)操作之時序圖。
圖6顯示出目標刷新(Target Refresh)操作之時序圖。
圖7顯示出根據本發明實施例的記憶體裝置之方塊圖。
圖8A至8I顯示出圖7中半導體裝置的刷新操作之時序圖。
圖9顯示出刷新控制區塊750之方塊圖。
圖10顯示出根據本發明實施例的記憶體系統之方塊圖。
以下將參照附圖來詳述本發明的示例性實施例。提供這些實施例用以使得此次揭露係完全的及完整的，且已全部傳達本發明的範圍至本發明所屬技術領域中具有通常知識者。關於此次揭露的所有「實施例」與揭露於此的發明概念的實施例有關。已揭示的實施例僅為例子，而不能用於限制本發明概念。
圖2至4顯示出對應於各刷新模式的一半導體裝置的一刷新操作之時序圖。
圖2顯示出當一刷新模式設定為一第一模式時，該記憶體裝置的一刷新操作。該第一模式可為精細粒度刷新(Fine Granularity Refresh,FGR)1模式，每當一刷新命令在該第一模式中被輸入至該記憶體裝置時，一字元線可在各記憶體庫內刷新。
請參照圖2，一複數記憶體庫BK0至BK15以回應各該刷新命令201及202而被刷新。如圖中所示，複數刷新訊號BK0_REF至BK15_REF的致能可能分別代表在該複數記憶體庫BK0至BK15上的刷新操作。
當該等刷新命令201及202被依序輸入時，各該複數記憶體庫BK0至BK15的字元線被依序刷新。例如，當各該複數記憶體庫BK0至BK15的一第100字元線回應先前的刷新命令201而被刷新時，各該複數記憶體庫BK0到BK15的一第101行在隨後的該刷新命令202輸入時可被刷新。由於在該第 一模式下，所有該複數記憶體庫BK0至BK15回應該單一刷新命令而被刷新，一刷新操作部，亦即，該第一模式的一刷新週期tRFC1被設定為較長。
該複數記憶體庫BK0至BK15可被劃分成該複數記憶體庫群組，例如，一第一記憶體庫群組BK0_REF至BK3_REF，一第二記憶體庫群組BK4_REF至BK7_REF，一第三記憶體庫群組BK8_REF至BK11_REF以及一第四記憶體庫群組BK12_REF至BK15_REF。各該複數記憶體庫群組BK0_REF至BK3_REF、BK4_REF至BK7_REF、BK8_REF至BK11_REF以及BK12_REF至BK15_REF個別致能一微小的時間差用來降低該刷新操作所引起的峰值電流。此一刷新方式稱為堆積刷新(piled refresh)方式，並且由於該複數記憶體庫群組BK0至BK15被分為四記憶體庫群組，在圖2所示的該刷新方式稱為一四堆積刷新(four-piled refresh)方式，其中各該啟動單元用來刷新操作，因此所有該複數記憶體庫BK0至BK15具有四個啟動而被刷新。該記憶體庫的啟動單元可改變，因此，所有該複數記憶體庫BK0至BK15可具有八個啟動用以刷新(八堆積刷新「eight-piled refresh」方式)。
圖3顯示出當該刷新模式設定為一第二模式時，該記憶體裝置的一刷新操作。該第二模式可為FGR2模式。每當一刷新命令在該第二模式中被輸入至該記憶體裝置，一單一字元線可在各該複數記憶體庫BK0至BK15的一半被刷新。
請參照圖3，該複數記憶體庫BK0至BK15的第一個一半BK0至BK7回應一第一刷新命令301的一輸入而被刷新，並且該複數記憶體庫BK0至BK15的第二個一半BK8至BK15回應一第二刷新命令302的一輸入而被刷新。當一第三刷新命令303接著該第二刷新命令302被輸入時，該複數記憶體 庫BK0至BK15的第一個一半BK0至BK7可再次被刷新。當該等刷新命令301至303被依序輸入時，各該複數記憶體庫BK0至BK15的字元線被依序刷新。由於該複數記憶體庫BK0至BK15的一半在該第二模式中回應該單一刷新命令而被刷新，一刷新操作部，亦即，該第二模式的tRFC2可設定比該第一模式的刷新操作部還要小(tRFC2<tRFC1)。
圖4顯示出當該刷新模式設定為第三模式時，該記憶體裝置的一刷新操作。該第三模式可為FGR4模式。每當一刷新命令在該第三模式中被輸入至該記憶體裝置中，一個字元線可在各該複數記憶體庫BK0至BK15的四分之一被刷新。
請參照圖4，該複數記憶體庫BK0至BK15的一第一個四分之一BK0至BK3回應一第一刷新命令401的一輸入而被刷新，該複數記憶體庫BK0至BK15的一第二個四分之一BK4至BK7回應一第二刷新命令402的一輸入而被刷新，該複數記憶體庫BK0至BK15的一第三個四分之一BK8至BK11回應一第三刷新命令403的一輸入而被刷新，並且該複數記憶體庫BK0至BK15的一第四個四分之一BK12至BK15回應一第四刷新命令404的一輸入而被刷新。當一第五刷新命令接著該第四刷新命令404被輸入時，該複數記憶體庫BK0至BK15的第一個四分之一BK0至BK3可被再次被刷新。當該等刷新命令401至404被依序輸入時，在各該複數記憶體庫BK0至BK15的字元線被依序刷新。由於該複數記憶體庫BK0至BK15的四分之一在該第三模式中回應該單個刷新命令而被刷新，一刷新操作部，亦即，該第三模式的tRFC3可設定比該第二模式的該刷新操作部還要小(tRFC3<tRFC2)。
圖5顯示出一高階刷新(Advanced Refresh,AR)操作之一時序 圖。圖5中的元件符號510，顯示出一常態刷新操作的時序圖，而不是該AR操作，並且圖5中的元件符號520，顯示出該AR操作的一時序圖。
在該常態刷新操作510中，每當一刷新命令REF被輸入，該刷新操作可執行一次。一訊號REFP的一單一致能可對應於一單一刷新操作。在AR操作520中，每當一單一刷新命令REF輸入，平均兩個或兩個以上刷新操作可能被執行。
圖5顯示出每當一刷新命令REF輸入，一刷新操作被執行兩次。每當刷新命令521及522輸入，該訊號REFP被致能兩次。這表示一刷新操作回應各該刷新命令521及522而被執行兩次。
請參照圖5，在該常態刷新操作510期間，每當該刷新命令REF被輸入，在一刷新目標庫內的一單一字元線被刷新。在AR操作520期間，每當該刷新命令REF被輸入，在一刷新目標庫內的兩字元線被刷新。即使當記憶胞資料保存時間減少，該AR操作可藉由增加刷新次數或降低刷新間隔來保持該記憶胞的資料。
儘管圖5顯示出當該刷新命令REF被輸入一次時，一刷新操作的平均被執行次數為2次，當該刷新命令REF被輸入一次時，該刷新的平均次數可根據系統設計而改變。例如，當該刷新操作回應該刷新命令REF的各該三個輸入而被執行一次時，並且回應該刷新命令REF的一第四個輸入而被執行兩次時，該每刷新命令REF的各個輸入之刷新時間預定次數可大約為1.25或5/4，這意即刷新命令REF被輸入四次的同時，該刷新操作執行五次。
圖6顯示出一目標刷新(Target Refresh)操作之一時序圖。圖六顯示出包含在一庫中的一複數字元線WL0至WLN。
請參照圖6，當不是目標刷新操作的一常態刷新操作被執行時，每當一刷新命令被輸入時，一個或一個以上字元線被刷新，並且該複數字元線WL0至WLN可被依序刷新。圖中，該刷新操作方向以一箭頭601來被執行。在該字元線N WLN的刷新操作被完成後，該複數字元線WL0至WLN再次被依序刷新。
當一目標刷新操作被執行時，選定的字元線可不考慮對應一預定條件(參照圖中「602」及「603」)的常態刷新操作而被刷新。因為該目標刷新字元線係難以僅僅透過常態刷新操作來維持資料，該目標刷新字元線可需要一額外刷新操作。因此，作為目標刷新操作的字元線可能視情況要求而被隨機的選取。
當執行該目標刷新操作來解決圖1所描述問題時，圖1所顯示的一第K個字元線WLK可能根據一預定情況被偵測到，並且一目標位址可能基於偵測結果來產生，且該目標刷新操作可能基於該目標位址在一第(K-1)個字元線WLK-1及一第(K+1)個字元線WLK+1被執行。在基於所偵測到的第K個字元線WLK的該目標刷新操作期間，該對刷新操作可能在兩個相鄰的字元線WLK-1及WLK+1分別執行。
圖7顯示出根據本發明實施例的一記憶體裝置之一方塊圖。
請參照圖7，該記憶體裝置可包含一命令輸入區塊710，一位址輸入區塊720，一命令解碼區塊730，一模式設定區塊740，一刷新控制區塊750，一位址計數區塊760，一目標位址產生區塊770，以及一複數記憶體庫BK0至BK15。
該命令輸入區塊710可接收從一記憶體控制器所施加的命令 CMD並且該位址輸入區塊720可接收從該記憶體控制器所施加的位址ADD。該命令CMD及該位址ADD可個別包含多個位元的訊號。
該命令解碼區塊730可解碼透過該命令輸入區塊710所輸入的命令CMD，並且產生一模式註冊設定(Mode Register Set,MRS)命令及一刷新命令REF。當該輸入命令CMD的一組合對應於該MRS命令時，該命令解碼區塊370可致能該MRS命令，並且當該輸入命令CMD的組合代表該刷新命令REF時，該命令解碼區塊730可致能該刷新命令REF。另外，當該輸入命令CMD的組合代表一啟動命令ACT時，該命令解碼區塊730可致能該啟動命令ACT。
當該MRS命令致能時，該模式設定區塊740可基於透過該位址輸入區塊720輸入的位址ADD來設定一刷新模式。該刷新模式可包含如圖2至4所述的該等第1模式至第3模式。該刷新模式可藉由該記憶體控制器透過該模式設定區塊740而被設定。從該模式設定區塊740輸出的一訊號M1可表示該第一模式，並且一訊號M2可表示該第二模式。訊號M1及M2都失能時，可表示為該第三模式。
在該第一模式中，該複數記憶體庫BK0至BK15之中庫的一第一數目可在一時間被刷新。該庫的第一數目可是該複數記憶體庫BK0至BK15的總數目。在該第二模式中，該複數記憶體庫BK0至BK15庫之中庫的一第二數目，其小於該庫的第一數目且可在一時間被刷新。該庫的第二數目可為一半的該複數記憶體庫BK0至BK15。在該第三模式中，該複數記憶體庫BK0至BK15之中庫的一第三數目，其小於該庫的第二數目且可在一時間被刷新。該庫的第三數目可為四分之一的該複數記憶體庫BK0至BK15。於此所述，當該單一刷新命令REF在相對應的刷新模式中被輸入時，在一時間刷新的該庫之數目可表示 庫刷新的數目。
當該記憶體裝置被設定為該第一模式時，該刷新命令REF在一第一週期被輸入，並且當該記憶體裝置被設定為該第二模式時，該刷新命令REF在短於該第一週期的一第二週期被輸入，且當該記憶體裝置被設定為該第三模式時，該刷新命令REF在短於該第二週期的一第三週期被輸入。在此，該第二週期可為該第一週期的一半，並且該第三週期可為該第二週期的一半，亦即該第一週期的四分之一。
因此，在該第一模式中，所有該複數記憶體庫BK0至BK15可按該第一週期的每一單一刷新命令REF被刷新一次。在該第二模式中，一半的該複數記憶體庫BK0至BK15可按該第二週期的每一單一刷新命令REF被刷新一次。在該第三模式中，四分之一的該複數記憶體庫BK0至BK15可按該第三週期的每一單一刷新命令REF被刷新一次。
當該模式註冊設定命令MRS被致能時，模式設定區塊740可基於透過該位址輸入區塊720輸入的位址ADD設定為一高階刷新(Advanced Refresh,AR)模式。在該第一模式中的一個示例性情況，當該AR模式被設定時，一對的刷新操作可在每該單一刷新命令REF被執行。換句話說，在每一個第一週期，該刷新操作可在所有的該複數記憶體庫BK0至BK15被執行兩次。一訊號AR可表示為該AR模式。
當該模式註冊設定命令MRS被致能時，該模式設定區塊740可基於透過該位址輸入區塊720所輸入的位址ADD來設定一目標刷新模式。在該第一模式中的一個示例性情況，當該目標刷新模式被設定時，目標刷新操作的一預定次數可在每該單一刷新命令REF的所有該複數記憶體庫BK0至BK15被執 行。舉例來說，當一第一目標刷新模式被設定時，該目標刷新操作可在每該單一刷新命令REF之所有該複數記憶體庫BK0至BK15被執行一次，當一第二目標刷新模式被設定時，該目標刷新操作可在每該單一刷新命令REF之所有的該複數記憶體庫BK0至BK15被執行0.5次。當一第三目標刷新模式被設定時，該目標刷新操作可在每該單一刷新命令REF的所有的該複數記憶體庫BK0至BK15被執行0.25次。訊號TR1、TR2及TR3可分別表示該第一目標刷新模式至第三目標刷新模式。當該目標刷新模式沒有被設定時，該訊號TR1至TR3可為被失能。
每該單一刷新命令REF在該複數記憶體庫BK0至BK15上之刷新操作(該目標刷新操作)0.5次，可意即每該單一刷新命令REF在一半的該複數記憶體庫BK0至BK15上之一單一刷新操作(該目標刷新操作)。此外，每該單一刷新命令REF在該複數記憶體庫BK0至BK15上之刷新操作(該目標刷新操作)0.25次，可意即每該單一刷新命令REF在四分之一的該複數記憶體庫BK0至BK15上之一單一刷新操作(該目標刷新操作)。
該刷新控制區塊750回應該等模式M1、M2、AR及TR1至TR3以及由該命令解碼區塊730設定的刷新命令REF而控制該記憶體的刷新操作。該刷新操作基於致能常態庫刷新訊號BK0_REF1至BK15_REF1與目標庫刷新訊號BK0_REF2至BK15_REF2來控制該複數記憶體庫BK0至BK15。該常態庫刷新訊號BK0_REF1至BK15_REF1可分別控制該複數記憶體庫BK0至BK15的常態刷新操作，並且該目標庫刷新訊號BK0_REF2至BK15_REF2可分別控制該複數記憶體庫BK0至BK15的目標刷新操作。
該位址計數區塊760透過一計數操作可產生用來該常態刷新操 作的一計數位址CNT_ADD。每當所有的該複數記憶體庫BK0至BK15的刷新操作完成，該位址計數區塊760可增加該計數位址CNT_ADD的值1。為此，每當該刷新操作到最後一個，亦即該複數記憶體庫BK0至BK15的BK15完成，該位址計數區塊760可改變該計數位址CNT_ADD。透過將該計數位址CNT_ADD的數值增加1，當一第K個字元線被選擇用來當前常態刷新操作時，一第(K+1)個字元線被選擇用來該下一個常態刷新操作。
該目標位址產生區塊770可產生用來該目標刷新操作的目標位址TAR_ADD0至TAR_ADD15。由於前述內部或外部因子，該目標位址TAR_ADD0至TAR_ADD15可對應於需要該目標刷新操作的字元線。
例如，耦合於記憶胞的一字元線的位址，由於缺陷其資料保存期間短於其他記憶胞，可提前被儲存在該目標位址產生模組770。接著，在該目標刷新操作期間，該字元線的儲存位址可被輸出作為該目標位址TAR_ADD0至TAR_ADD15。該目標位址產生區塊770可偵測與儲存其啟動次數係大、其啟動頻率係高、或啟動時間係長的一字元線的位址，並且在該目標刷新操作期間，輸出對應於相鄰該字元線(該啟動字元線)的一字元線的位址作為該目標位址TAR_ADD0至TAR_ADD15。當該偵測到與儲存到的位址是該第K個字元線的位址，該目標位址產生區塊770可產生與輸出一第(K-1)個字元線及該第(K+1)個字元線的位址作為該目標位址TAR_ADD0至TAR_ADD15。
當在該目標庫刷新訊號BK0_REF2至BK15_REF2之中一個或一個以上被致能時，該目標位址產生區塊770可輸出對應於該致能目標庫刷新訊號的庫之目標位址。如上所述，在基於所偵測到的第K個字元線WLK的該目標刷新操作期間，成對的刷新操作可在兩個相鄰的字元線WLK-1及WLK+1 分別的執行。當該目標庫刷新訊號BK0_REF2至BK15_REF2首先被致能時，該目標位址產生區塊770可首先輸出該第(K-1)個字元線的位址，並且接下來，當該目標庫刷新訊號BK0_REF2至BK15_REF2其次被致能時，輸出該第(K+1)個字元線的位址。
該目標位址產生區塊770可儲存各庫的各字元線之一啟動次數、一啟動歷程或一啟動時間，並比較於相同參考資訊，所述參考資訊為其為一參考次數、參考頻率或參考時間，該目標位址產生區塊770並可儲存其啟動次數大於參考次數、或啟動頻率高於參考頻率、或啟動時間長於參考時間的一字元線的位址ADD。為此，該目標位址產生區塊770可接收該啟動命令ACT與位址ADD，並將其用於字元線偵測。
此處，該啟動歷程可為基於該啟動命令ACT依序輸入該啟動字元線的細節資訊。例如，在第一啟動操作期間至第N啟動操作期間，該啟動歷程可為表示一庫的字元線被致能之資訊。在一預定次數的啟動操作期間，該啟動頻率可對應於一預定庫的預定字元線被致能的次數。例如，下表圖1示出假定一庫X的啟動歷程。
如上所述，可看出每三個啟動操作(1-3、4-6、7-9及10-12)，第7個字元線被致能一次。該第7個字元線的啟動頻率可為每三個啟動操作有一次。
該目標位址產生區塊770並不限定於所述實施例。該目標位址 產生區塊770可儲存一字元線的位址，其滿足耦合於關於一啟動操作的相鄰字元線之一記憶胞之一情況影響資料，並且可產生相鄰該字元線的字元線之位址作為一目標位址。
各該複數記憶體庫BK0至BK15可包含耦合於複數記憶胞的複數字元線WL0至WLN(未示出)。當該常態庫刷新訊號BK0_REF1至BK15_REF1被致能時，該複數記憶體庫BK0至BK15可刷新對應於該計數位址CNT_ADD的字元線，並且當該目標庫刷新訊號BK0_REF2至BK15_REF2被致能時，該複數記憶體庫BK0至BK15可刷新對應於目標位址TAR_ADD0至TAR_ADD15的字元線。
然後，基於該模式設定的半導體裝置之一模式設定及一刷新操作參照圖8A至8I進行描述。
圖8A至8I顯示出圖7中該半導體裝置的刷新操作。
請參照如圖7所示，該記憶體裝置可設置為第一模式至第三模式中其中之一，並且它可或不被設置為該AR模式，且它可或不被設置為該等第一至目標刷新模式第三目標刷新模式中其中之一。下文中，提供一些該記憶體裝置的刷新操作操作模式例子敘述如下。
在該目標刷新操作，以前述的兩字元線作以下說明，當該第K個字元線被偵測時，該第(K-1)個字元線及該第(K+1)個字元線被刷新。當該常態庫刷新訊號BK0_REF1至BK15_REF1被致能時，附圖可示出該常態刷新操作在一對應的庫被執行，並且當該目標庫刷新訊號BK0_REF2至BK15_REF2被致能時，該目標刷新操作在一對應的庫被執行。
圖8A顯示出該記憶體裝置的一刷新操作，其係被設定為該第一 模式，而不是設定為該AR模式或該目標刷新模式。
每當各刷新命令801與802在該第一週期T1輸入時，該常態刷新操作可在所有的該複數記憶體庫BK0至BK15執行一次。
圖8B顯示出該記憶體裝置的一刷新操作，其被設定為該第一模式及該AR模式，而不是設定為該目標刷新模式。
每當各刷新命令801與802在該第一週期T1被輸入時，該常態刷新操作在所有的該複數記憶體庫BK0至BK15可被執行兩次。
圖8C顯示出該記憶體裝置的一刷新操作，其被設定為該第二模式及該AR模式，而不是設置為該目標刷新模式。
根據該第二模式及該AR模式的常規設定，在該第二週期T2期間，該常態刷新操作回應該第一刷新命令801應該在該複數記憶體庫BK0至BK15的一半BK0至BK7被依序執行兩次，然後，在該第二週期T2期間，該常態刷新操作回應該第二刷新命令802應該在該複數記憶體庫BK0至BK15的另外一半BK8至BK15被依序執行兩次。
然而，如圖8C所示根據本發明實施例，在該第二模式與該AR模式中，每當各該刷新命令801與802在該第二週期T2被輸入時，該常態刷新操作在所有的該複數記憶體庫BK0至BK15被依序執行一次。
圖8C所示的第二模式及AR模式中，該記憶體庫的數目受制於每該單一刷新命令的常態刷新操作，除了該刷新命令的週期T1及T2之外，其相同於圖2中所述的第一模式。
在此，該描述被定義為該第一模式對於該第二模式是較高模式，並且該第二模式對於該第一模式是較低模式。同樣地，該描述被定義為該第二模 式對於該第三模式是較高模式，並且該第三模式對於該第一模式是較低模式。
儘管如此，在該第二週期T2期間，常規設定與本發明的實施例間其記憶體庫數目的差別受制於在該複數記憶體庫BK0至BK15每該單一刷新命令的常態刷新操作。在該第一週期T1期間，在所有的該複數記憶體庫BK0至BK15上的常態刷新操作之總數，其兩倍於該第二週期T2，在相同於該第一模式的該第二模式及該AR模式之中，該常規設定與本發明的實施例間藉由製造該記憶體庫的數目受制於每該單一刷新命令的常態刷新操作，是彼此相同的。
如上所述，根據本發明的實施例中，在該較低模式及該AR模式的常態刷新操作，其可藉由製造記憶體庫的數目受制於每該單一刷新命令的常態刷新操作而被執行，其相同於該較高模式。
圖8D顯示出該記憶體裝置的刷新操作，其被設定為該第二模式與該第一目標刷新模式，而不是設定為該AR模式。
對於該第二模式及該第一目標刷新模式，在該第一週期T1期間，該常態刷新操作及該目標刷新操作應該在所有該複數記憶體庫BK0至BK15被執行一次，其為該第二週期T2的兩倍。
然而，如上所述，在該目標刷新操作期間，該對刷新操作可在各該複數記憶體庫BK0至BK15的相鄰字元線間分別被執行，這意即該刷新操作為了該目標刷新操作應該在所有該複數記憶體庫BK0至BK15被連續執行兩次。因此，根據圖3所述在該第二週期的常態操作之常規順序，在該第二模式的第一週期T1期間，該目標刷新操作不能在所有該複數記憶體庫BK0至BK15被執行一次。
根據本發明實施例，在該第二模式的第一週期T1期間，該目標 刷新操作在所有該複數記憶體庫BK0至BK15被執行一次，在該較低模式或該第二模式相同於該較高或該第一模式，並藉由製造記憶體庫數目受制於每該單一刷新命令的常態刷新操作。
請參照圖8D，在該第二模式及該第一目標刷新模式，該常態刷新操作回應該第二週期T2的第一刷新命令801在所有的複數記憶體庫BK0至BK15被依序執行一次。如圖8D，在該第二模式及該第一目標刷新模式，該記憶體庫數目受制於每該單一刷新命令的常態刷新操作，其相同於圖2所示的第一模式，除了該刷新命令的該週期T1及T2。
然後，該第一刷新操作回應該第二週期T2的第二刷新命令802可在該複數記憶體庫BK0至BK15被依序執行一次。例如，該字元線分別偵測該複數記憶體庫BK0至BK15從第K0至第K15字元線，該第一目標刷新操作回應該第二週期T2的第二刷新命令，可在各該複數記憶體庫BK0至BK15相鄰的第K(0-1)及第K(0+1)字元線至第K(15-1)及第K(15+1)字元線被依序執行。
如圖8D所示，在該第一目標刷新模式，在該第一週期T1期間，該刷新操作應該在所有該複數記憶體庫BK0至BK15被連續執行兩次。
如上所述，根據本發明實施例，在該較低模式的常態刷新操作及該目標刷新操作，可藉由製造記憶體庫的數目受制於每該單一刷新命令的常態刷新操作來執行，其相同於該較高模式。
圖8E顯示出該記憶體裝置的一刷新操作，其被設定為該第三模式與該AR模式，而不是設定為該目標刷新模式。
根據該第三模式與該AR模式的常規設定，在該第三週期T3期間，該常態刷新操作應該在該複數記憶體庫BK0至BK15的第一個四分之一 BK0至BK3回應該第一刷新命令801而被依序執行兩次，然後在該第三週期T3期間，該複數記憶體庫BK0至BK15的第二個四分之一BK4至BK7回應該第二刷新命令802而被依序執行兩次，然後在該第三週期T3期間，該複數記憶體庫BK0至BK15的第三個四分之一BK8至BK11回應該第三刷新命令803被依序執行兩次，然後在該第三週期T3期間，該複數記憶體庫BK0至BK15的第四個四分之一BK12至BK15回應該第四刷新命令804被依序執行兩次。
然而，如圖8E所示根據本發明的實施例，於該第三模式與該AR模式，在該第三週期T3期間，該常態刷新操作可在該複數記憶體庫BK0至BK15的一半BK0至BK7回應該第一刷新命令801而被依序執行一次，然後在該第三週期T3期間，該常態刷新操作可在該複數記憶體庫BK0至BK15的另一半BK8至BK15回應第二刷新命令802而被依序執行一次。此外，在該第三週期T3期間，該常態刷新操作可在該複數記憶體庫BK0至BK15的一半BK0至BK7回應第三刷新命令803而被依序執行一次，然後在該第三週期T3期間，該常態刷新操作可在該複數記憶體庫BK0至BK15的另一半BK8至BK15回應該第四刷新命令804而被依序執行一次。
在圖8E所示的該第三模式與該AR模式中，記憶體庫的數目受制於每該單一刷新操作的常態刷新操作，除了該刷新命令的週期T2與T3之外，其相同於參照圖3所示的該第二模式。
儘管如此，在該第三週期T3期間，該常規設置與本發明的實施例間其記憶體庫的數目差別受制於每該單一刷新命令的常態刷新操作，在該第一週期T1期間，在所有的該複數記憶體庫BK0至BK15上的總數常態刷新操作，其為四倍的第三週期T3，在相同於該第一模式的第二模式及AR模式之中， 該常規設定與本發明的實施例間藉由製造記憶體庫的數目受制於每該單一刷新命令的常態刷新操作，是彼此相同的。
如上所述，根據本發明實施例，該常態刷新操作在該較低模式(該第三模式)與該AR模式可藉由記憶體庫的數目受制於每該單一刷新命令的該常態刷新操作而執行相同於該較高模式(該第二模式)。
圖8F顯示出該記憶體裝置的一刷新操作，其設定為該第三模式，該AR模式，以及該第二目標刷新模式。
在該第一週期T1期間，對於該第三模式，該AR模式，以及該第二目標刷新模式，其為4倍的第三週期T3，該常態刷新模式應該在所有的該複數記憶體庫BK0至BK15被執行兩次以及該目標刷新命令應該在所有的該複數記憶體庫BK0至BK15被執行一次。當該AR模式與該目標刷新模式設定為該第三模式時，該第一模式與該第二模式的常態操作順序，其為該第三模式的較高模式，同樣可使用。
請參照圖8F，該刷新命令801至804在該第三周期T3被輸入，當該第一刷新命令801被輸入時，該常態刷新操作在該複數記憶體庫BK0至BK15被依序執行，以及當該第二刷新命令802被輸入時，該常態刷新操作在該複數記憶體庫BK0至BK15被依序執行，以及當第三刷新命令803被輸入時，該目標刷新操作在該複數記憶體庫BK0至BK15的一半BK0至BK7被依序執行，以及當第四刷新命令804被輸入時，該目標刷新操作在該複數記憶體庫BK0至BK15的另一半BK8至BK15被依序執行，隨後，當該刷新命令被輸入時，上述的操作可被重複進行。
換句話說，在兩個週期期間，該刷新操作回應該第一刷新命令 801及第二刷新命令802可在該複數記憶體庫BK0至BK15被依序執行兩次，其除了該第一週期T1及第三週期T3，相同於該第一模式。此外，在單一週期期間，該刷新操作回應各該第三刷新命令803及第四刷新命令804可在該複數記憶體庫BK0至BK15的各一半BK0至BK7及BK8至BK15被依序執行，其除了該第二週期T2及第三週期T3，相同於該第二模式。
其結果，在第一週期T1期間，圖8F所示的該刷新操作可滿足在所有的複數記憶體庫BK0至BK15的常態刷新操作兩次，並且可滿足在所有的該複數記憶體庫BK0至BK15的目標刷新操作單一次，其為該第三模式，該AR模式，以及該第一目標刷新模式所必須。
圖8G顯示出該記憶體裝置的一刷新操作，其設定為該第三模式，該AR模式，以及該第二目標刷新模式。
對於該第三模式，該AR模式，以及該第二目標刷新模式，在兩倍的該第一週期T1(2*T1)期間，其為八倍的第三週期T3，該常態刷新操作應該在所有的該複數記憶體庫BK0至BK15被執行四次以及該目標刷新操作應該在所有的該複數記憶體庫BK0至BK15被執行一次。當該AR模式與該目標刷新模式設定為第三模式時，該第一模式及第二模式的常態操作順序，其為該第三模式的較高模式，同樣可使用。
請參照圖8G，刷新命令801至808在該第三週期T3被輸入。當該第一刷新命令801被輸入時，該常態刷新操作可在該複數記憶體庫BK0至BK15被依序執行，以及當該第二刷新命令802被輸入時，該常態刷新操作可在該複數記憶體庫BK0至BK15被依序執行。
當該第三刷新命令803被輸入時，該常態刷新操作可在該複數 記憶體庫BK0至BK15的一半BK0至BK7被依序執行，並且當該第四刷新命令804輸入時，該常態刷新操作可在該複數記憶體庫BK0至BK15的另一半BK8至BK15被依序執行。再者，當該第五刷新命令805被輸入時，該常態刷新操作可在該複數記憶體庫BK0至BK15的一半BK0至BK7被依序執行，並且當該第六刷新命令806被輸入時，該常態刷新操作可在該複數記憶體庫BK0至BK15的另一半BK8至BK15上被依序執行。
當該第七刷新命令807被輸入時，該目標刷新操作可在該複數記憶體庫BK0至BK15的一半BK0至BK7被依序執行，並且當該第八刷新命令808被輸入時，該常態刷新操作可在該複數記憶體庫BK0至BK15的另一半BK8至BK15被依序執行。
換句話說，在兩個週期期間，該刷新操作回應該第一刷新命令801及第二刷新命令802可在該複數記憶體庫BK0至BK15被依序執行兩次，除了該第一週期T1及第三週期T3之外，其相同於該第一模式。此外，在單一週期期間，該刷新操作回應各該第三刷新命令803至第八刷新命令808可在該複數記憶體庫BK0至BK15的各一半BK0至BK7及BK8至BK15上被依序執行，除了該第二週期T2及第三週期T3之外，其相同於該第二模式。
其結果，在兩倍的該第一週期T1(2*T1)期間，圖8G所示的刷新操作可滿足在所有的該複數記憶體庫BK0至BK15的常態刷新操作4次以及可滿足在所有的該複數記憶體庫BK0至BK15上的目標刷新操作單一次，其為該第三模式，該AR模式，以及該第二目標刷新模式所必須。
圖8H及8I顯示出該記憶體裝置的一刷新操作，其設定為該第三模式，該AR模式，以及該第三目標刷新模式。圖8H顯示出該記憶體裝置的 刷新操作回應該第一刷新命令801至第八刷新命令808，並且圖8I顯示出該記憶體裝置的刷新操作回應該第九刷新命令809至第十六刷新命令816。
對於該第三模式，該AR模式，以及該第三目標刷新模式，在四倍的第一週期T1(4*T1)期間，其為16倍的第三週期T3，該常態刷新模式應該在所有的該複數記憶體庫BK0至BK15被執行八次，並且該目標刷新操作應該在所有的該複數記憶體庫BK0至BK15被執行一次。當該AR模式與該目標刷新模式設定為該第三模式時，該第一模式及第二模式的常態操作順序，其為該第三模式的較高模式，同樣可使用。
請參照圖8H及8I，該第1刷新命令801至第16個刷新命令816在該第三週期T3被輸入。當該第一刷新命令801被輸入時，該常態刷新操作可在該複數記憶體庫BK0至BK15被依序執行，並且當該第二刷新命令802被輸入時，該常態刷新操作可在該複數記憶體庫BK0至BK15被依序執行。
當該第三刷新命令803被輸入時，該常態刷新操作可在該複數記憶體庫BK0至BK15的一半BK0至BK7被依序執行，並且該當第四刷新命令804被輸入時，該常態刷新操作可在該複數記憶體庫BK0至BK15的另一半BK8至BK15被依序執行。同樣的，該常態刷新操作回應各該第五刷新命令805至第十四刷新命令814可在該複數記憶體庫BK0至BK15的各一半BK0至BK7及BK8至BK15被依序執行。
該目標刷新操作回應該第15刷新命令815可在該複數記憶體庫BK0至BK15的一半BK0至BK7被依序執行，並且回應該第16刷新命令816可在該複數記憶體庫BK0至BK15的另一半BK8至BK15被依序執行。
換句話說，在兩個週期期間，該刷新操作回應該第一刷新命令 801及第二刷新命令802可在該複數記憶體庫BK0至BK15被依序執行兩次，除了該第一週期T1及第三週期T3，其相同於該第一模式。此外，在一個週期期間，該刷新操作回應各該第三刷新命令803至第十六刷新命令808可在該複數記憶體庫BK0至BK15的各一半BK0至BK7及BK8至BK15被依序執行，除了該第二週期T2及第三週期T3，其相同於該第二模式。
其結果，在4倍的第一週期期間，如圖8H及8I所示的刷新操作可滿足在所有的該複數記憶體庫BK0至BK15的常態刷新操作八次以及在所有的該複數記憶體庫BK0至BK15的目標刷新操作單一次，其為該第三模式，該AR模式，以及該第三目標刷新模式所必須。
請參照如圖8A至8H所示，圖7所示的記憶體裝置可設定為該第二模式或第三模式，以及當設定為該高階模式中一個或一個以上模式及該目標刷新模式時，滿足所有該預定模式的刷新操作基於該較高模式可被執行。具體而言，請參照圖8F至8H，當該記憶體裝置設定為該第三模式時，該高階模式的操作及該目標刷新模式可藉由彈性的使用該第一模式及第二模式的操作來涵蓋。
當該刷新命令在被輸入預定的一第一輸入次數時，該記憶體裝置一次地使一第一數目的記憶體庫執行該刷新操作，如前述的第一模式。當該刷新命令被輸入該第一輸入次數之後被輸入預定的一第二輸入次數，該記憶體裝置一次地使一第二數目的記憶體庫執行該刷新操作，如前述的第二模式。當該刷新命令在被輸入該第二輸入次數之後被輸入預定的一第三輸入次數時，該記憶體裝置可執行該目標刷新操作。
例如，請參照圖8F，該刷新命令的第一輸入次數可為2(對應於該第一刷新命令801及第二刷新命令802)，該刷新命令的第二輸入次數可為2 (對應於該第三刷新命令803及第四刷新命令804)，以及該刷新命令的第三輸入次數可為2(對應於該第三刷新命令803及第四刷新命令804)。
另例而言，請參照圖8G，該刷新命令的第一輸入次數可為2(對應於該第一刷新命令801及第二刷新命令802)，該刷新命令的第二輸入次數可為6(對應於該第三刷新命令803至第八刷新命令808)，以及該刷新命令的第三輸入次數可為2(對應於該第七刷新命令807及第八刷新命令808)。
再一另例而言，請參照圖8H及圖8I，該刷新命令的第一輸入次數可為2(對應於該第一刷新命令801及第二刷新命令802)，該刷新命令的第二輸入次數可為14(對應於該第三刷新命令803至第十六刷新命令816)，以及該刷新命令的第三輸入次數可為2(對應於該第十五刷新命令815及第十六刷新命令816)。
該刷新命令的第一輸入至第三輸入次數可根據該記憶體裝置的設計來被改變，並且當該預定刷新模式可被執行時，其方式是無關的。雖然圖8A至8H顯示出操作於一4堆積刷新方式的記憶體裝置，該記憶體裝置可根據該記憶體裝置的設計操作於一2堆積、8堆積或其他堆積刷新方式，並不僅限於4堆積刷新方式。
圖9顯示出一刷新控制區塊750的方塊圖。
請參照圖9，該刷新控制區塊750可包含一刷新計數單元910，一第一刷新控制單元920以及一第二刷新控制單元930。
該刷新計數單元910可計算一刷新命令REF的被輸入次數，並且產生計數資訊CNT_REF。當對應於一目標刷新部的一目標刷新訊號TR被失能時，該刷新計數單元910被初始化。因此，該刷新計數單元910可初始化該計 數信息CNT_REF並且計算該刷新命令REF從一開始被再次輸入的次數。
該第一刷新控制單元920可控制該複數記憶體庫BK0至BK15的常態刷新操作來回應該刷新命令REF，該計數資訊CNT_REF及模式資訊M1、M2、AR及TR1至TR3。
該第二刷新控制單元930可控制該複數記憶體庫BK0至BK15的目標刷新操作來回應該刷新命令REF，該計數資訊CNT_REF及該模式資訊M1、M2、AR及TR1至TR3。該第二刷新控制單元930可在一目標刷新部開始時致能該目標刷新訊號TR以及在該目標刷新部結束時失能該目標刷新訊號TR。
如下所述，圖8A至8I描述了該第一刷新控制單元920及第二刷新控制單元930的操作。
當圖8A中該模式資訊M1被致能、該模式資訊AR被失能、及該模式資訊TR1至TR3被失能時，每當該刷新命令REF被輸入，該第一刷新控制單元920可依序致能該常態庫刷新訊號K0_REF1至BK15_REF1一次，並且該第二刷新控制單元930可失能該常態庫刷新訊號K0_REF1至BK15_REF1。
當圖8B中該模式資訊M1被致能、該模式資訊AR被致能、及該模式資訊TR1至TR3被失能時，每當該刷新命令REF被輸入，該第一刷新控制單元920可依序致能該常態庫刷新訊號BK0_REF1至BK15_REF1兩次，並且該第二刷新控制單元930可失能該常態庫刷新訊號BK0_REF1至BK15_REF1。
當圖8C中該模式資訊M2被致能、該模式資訊AR被致能，及該模式資訊TR1至TR3被失能時，每當刷新命令REF被輸入，該第一刷新控制單元920可依序致能該常態庫刷新訊號BK0_REF1至BK7_REF1或BK8_REF1至BK15_REF1一次，並且該第二刷新控制單元930可失能該常態庫刷新訊號 BK0_REF1至BK7_REF1或BK8_REF1至BK15_REF1。
當圖8D中該模式資訊M2被致能、該模式資訊AR被失能，及該模式資訊TR1至TR3被致能時，每當刷新命令REF被輸入於第一次，該第一刷新控制單元920可依序致能該常態庫刷新訊號BK0_REF1至BK15_REF1一次，並且每當刷新命令REF被輸入於第二次，該第二刷新控制單元930可依序致能目標庫刷新訊號BK0_REF2至BK15_REF2兩次。
當圖8E中該模式資訊M3被致能、該模式資訊AR被失能，及該資訊TR1至TR3被失能時，每當刷新命令REF被輸入，該第一刷新控制單元920可依序致能該常態庫刷新訊號BK0_REF1至BK7_REF1或BK8_REF1至BK15_REF1一次，並且該第二刷新控制單元930可失能該常態庫刷新訊號BK0_REF1至BK7_REF1或BK8_REF1至BK15_REF1。
當圖8F中該模式資訊M3被致能、該模式資訊AR被致能，及該模式資訊TR1被致能時，每當該刷新命令REF被輸入第一次及第二次，該第一刷新控制單元920可依序致能該常態庫刷新訊號BK0_REF1至BK15_REF1一次，並且每當該刷新命令REF被輸入第三次及第四次，該第二刷新控制單元930可依序致能目標庫刷新訊號BK0_REF2至BK7_REF2或BK8_REF2至BK15_REF2兩次。
當圖8G中該模式資訊M3被致能時、該模式資訊AR被致能，及該模式資訊TR2被致能時，每當刷新命令REF被輸入第一次及第二次，該第一刷新控制單元920可依序致能該常態庫刷新訊號BK0_REF1至BK15_REF1一次，並且每當該刷新命令REF被輸入第三次至第六次，該第一刷新控制單元920可依序致能該常態庫刷新訊號BK0_REF1至BK7_REF1或BK8_REF1至 BK15_REF1一次，且每當該刷新命令REF輸入第七次及第八次，該第二刷新控制單元930可依序致能該目標庫刷新訊號BK0_REF2至BK7_REF2或BK8_REF2至BK15_REF2兩次。
當在圖8H與8I中，該模式資訊M3被致能時、該模式資訊AR被致能時，及該模式資訊TR3被致能時，每當該刷新命令REF被輸入第一次及第二次，該第一刷新控制單元920可依序致能該常態庫刷新訊號BK0_REF1至BK15_REF1一次，以及每當該刷新命令REF被輸入第三次至第十四次，依序致能該常態庫刷新訊號BK0_REF1至BK7_REF1或BK8_REF1至BK15_REF1一次，以及每當該刷新命令REF被輸入第十五次及第十六次，該第二刷新控制單元930可依序致能該目標庫刷新訊號BK0_REF2至BK7_REF2或BK8_REF2至BK15_REF2兩次。
圖10顯示出根據本發明實施例的記憶體系統之方塊圖。
請參照圖10，記該憶體系統包含一記憶體控制器1010及一記憶體裝置1020。
該記憶體控制器1010可藉由輸入命令CMD及位址ADD至該記憶體裝置1020來控制該記憶體裝置1020的操作，並且在讀取與寫入操作期間與記憶體裝置1020交換資料DATA。該記憶體裝置1020可藉由傳送該命令CMD與位址ADD至該記憶體裝置1020來設定一刷新模式，並且刷新命令可藉由發送命令CMD而被施加於該記憶體裝置1020。由於在一刷新操作期間，藉由該記憶體裝置1020內部產生的計數位址CNT_ADD被使用，該記憶體控制器1010不需要發送該位址ADD至該記憶體裝置1020。
該記憶體裝置1020藉由接收該命令CMD及位址ADD來設定 該刷新模式。該記憶體裝置1020回應透過從該記憶體控制器1010來的該命令CMD而被施加的刷新命令而執行該刷新操作。基於預定刷新模式M1、M2、AR及TR1至TR3執行該刷新操作的判斷方法。當該記憶體裝置1020設定為第一模式時，該記憶體控制器1010可在該第一週期輸入該刷新命令，並且當該記憶體裝置1020設定為第二模式時，該記憶體控制器1010可在該第二週期輸入該刷新命令，以及當該記憶體裝置1020設定為該第三模式時，該記憶體控制器1010可在該第三週期輸入該刷新命令。當該讀/寫命令從該記憶體控制器1010被施加時，該記憶體裝置1020與記憶體控制器1010交換資料DATA。
該記憶體裝置1020可藉由彈性的控制同一時間內被刷新庫的數目滿足從一外部裝置來的刷新操作要求，並且在一內部易受攻擊的字元線執行目標刷新操作。
根據本發明實施例，在同一時間執行刷新操作的記憶體區塊之數目可被彈性的控制。
此外，根據本發明實施例，刷新操作的預定數目可在各記憶體區塊執行以對應於一個從一外部裝置設定的該記憶體區塊之數目的情況，並且另外，當該刷新操作在同一時間執行，一目標刷新操作可藉由彈性的控制記憶體區塊的數目來執行。
當本發明已描述相關特定實施例，該等實施例並非用來限制，而是描述而已。此外，應注意的是，對於本發明所屬技術領域中具有通常知識者而言，在不背離下述的申請專利範圍所定義的本發明之範圍下，可藉由取代、改變及修改的各種方式來達成本發明。

Claims (23)

  1. 一種記憶體裝置，包含：一複數記憶體區塊；一位址計數區塊，適用於產生一計數位址，當所有該等記憶體區塊被刷新時，改變該計數位址的值；一目標位址產生區塊，適用於產生一目標位址，該目標位址為在該記憶體區塊中需要一額外刷新操作的一字元線的一位址；以及一刷新控制區塊，適用於當一刷新命令被輸入一第一次數時，於單次刷新控制一第一數目的該等記憶體區塊被刷新並且當該刷新命令被輸入一第二次數時，於單次刷新控制一第二數目的該等記憶體區塊被刷新，其中，該刷新控制區塊控制對應準備被刷新的該計數位址的一字元線，以及當一目標刷新操作執行時，控制對應於準備被刷新的該目標位址的一字元線。
  2. 如申請專利範圍第1項所述之記憶體裝置，其中該刷新控制區塊基於一第一預定次數設定該第一次數及該第二次數，該第一預定次數為該目標刷新操作在一第一週期期間在各該記憶體區塊被執行的次數。
  3. 如申請專利範圍第2項所述之記憶體裝置，其中當該第一預定次數設定為1/N，該刷新控制區塊在對應於該第一週期的N(N為自然數)倍的一期間，控制各該記憶體區塊進行目標刷新一次。
  4. 如申請專利範圍第1項所述之記憶體裝置，其中該目標位址是資料保存時間短於其他字元線的資料保存時間之一字元線的一位址。
  5. 如申請專利範圍第4項所述之記憶體裝置，其中該目標位址是相鄰另一字元線的一字元線的一位址，該另一字元線的啟動次數超過一參考次數，或啟動頻率超過一參考頻率，或啟動時間超過一參考時間。
  6. 如申請專利範圍第3項所述之記憶體裝置，其中當該第一預定次數設定為0時，該刷新控制區塊控制該目標刷新操作不執行。
  7. 如申請專利範圍第1項所述之記憶體裝置，其中該刷新控制區塊包含：一刷新計數單元，適用於計算該刷新命令被輸入的次數及產生計數資訊；一第一刷新控制單元，適用於控制對應於該計數位址的該字元線被刷新以回應該刷新命令；以及一第二刷新控制單元，適用於當該計數資訊對應於一第三次數(其相同於該第一次數或該第二次數)時，產生對應於一目標刷新部的一目標刷新訊號，並且控制對應於該目標位址的該字元線被刷新來回應該刷新命令，其中該第一刷新控制單元及該第二刷新控制單元個別地在該計數資訊對應於該第一次數時，控制該第一數目的該等記憶體區塊被刷新，以及在該計數資訊對應於該第二次數時，控制該第二數目的該等記憶體區塊被刷新。
  8. 如申請專利範圍第7項所述之記憶體裝置，其中當該目標刷新訊號被失能時，該刷新計數單元被初始化。
  9. 如申請專利範圍第2項所述之記憶體裝置，其中該預定次數係在該第一週期期間，該目標刷新操作在各該記憶體區塊執行的一平均次數。
  10. 一種記憶體裝置，包含：一複數記憶體區塊； 一模式設定區塊，適用於設定一第一模式或一第二模式，以於一記憶體控制器的控制下分別地單次刷新一第一數目的該等記憶體區塊或一第二數目的該等記憶體區塊，且該第二數目小於該第一數目；以及一刷新控制區塊，適用於當該模式設定區塊設定為該第二模式且一刷新命令被輸入時，控制該第一數目的該等記憶體區塊進行刷新，其中該刷新控制區塊控制對應於一計數位址的一字元線被刷新，該計數位址在該等記憶體區塊被刷新後被改變，該刷新控制區塊並控制對應於一目標位址的一字元線在一目標刷新操作期間被刷新，該目標位址為需要一額外刷新操作的一字元線的一位址。
  11. 如申請專利範圍第10項所述之記憶體裝置，其中當每一該記憶體區塊為目標刷新且該刷新命令在該第一模式輸入的一第一預定次數設定為1/N，該刷新控制區塊在對應於一第一週期N(N為自然數)倍的一期間，控制各該記憶體區塊進行目標刷新一次。
  12. 如申請專利範圍第11項所述之記憶體裝置，其中該模式設定區塊設定一第三模式，用以單次刷新一第三數目的該等記憶體區塊，該第三數目小於該第二數目，以及其中當該模式設定區塊設定為該第三模式時，於該刷新命令被輸入一第一次數時，該刷新控制區塊控制該第一數目的該等記憶體區塊被刷新，於該刷新命令被輸入一第二次數時，該刷新控制區塊控制該第二數目的該等記憶體區塊被刷新。
  13. 如申請專利範圍第12項所述之記憶體裝置，其中該刷新命令在該第一模式中的該第一週期被輸入，其中該刷新命令在該第二模式中小於該第一週期的一第二週期被輸入；以及其中該刷新命令在該第三模式中小於該第二週期的一第三週期被輸入。
  14. 如申請專利範圍第12項所述之記憶體裝置，其中當在該第三模式且該第一預定次數設定為0時，該刷新控制區塊控制該目標刷新操作不執行，並且當該刷新命令被輸入時，控制該第二數目的該等記憶體區塊被刷新。
  15. 如申請專利範圍第10項所述之記憶體裝置，其中該目標位址是資料保存時間短於其他字元線的資料保存時間之一字元線的一位址。
  16. 如申請專利範圍第15項所述之記憶體裝置，其中該目標位址是相鄰另一字元線的一字元線的一位址，該另一字元線的啟動次數超過一參考次數，或啟動頻率超過一參考頻率，或啟動時間超過一參考時間。
  17. 如申請專利範圍第12項所述之記憶體裝置，其中該刷新控制區塊包含：一刷新計數單元，適用於計算該刷新命令被輸入的次數及產生計數資訊；一第一刷新控制單元，適用於控制對應於該計數位址的該字元線以回應該刷新命令；以及一第二刷新控制單元，適用於當該計數資訊對應於一第三次數(其相同於該第一次數或該第二次數時)時，產生對應於一目標刷新部的一目標刷新訊號，並且控制對應於該目標位址的該字元線被刷新來回應該刷新命令，其中該第一刷新控制單元及該第二刷新控制單元個別地在該計數資訊對應於該第一次數時，控制該第一數目的該等記憶體區塊被刷新，以及在該計數資訊對應於該第二次數時，控制該第二數目的該等記憶體區塊被刷新。
  18. 如申請專利範圍第17項所述之記憶體裝置，其中當該目標刷新訊號被失能時，該刷新計數單元被初始化。
  19. 如申請專利範圍第13項所述之記憶體裝置，其中該第一數目相同於該記憶體區塊數目，其中該第二數目相同於該記憶體區塊數目的一半，其中該第三數目相同於該記憶體區塊數目的四分之一，其中該第二週期相同於該第一週期的一半，以及其中該第三週期相同於該第二週期的一半。
  20. 一種記憶體系統，包含：一記憶體裝置，包含一複數記憶體區塊，其中該記憶體裝置被設定為一第一模式或一第二模式，以根據輸入的設定資訊個別地單次刷新一第一數目的該等記憶體區塊或一第二數目的該等記憶體區塊，且該第二數目小於該第一數目，並且在一刷新命令被輸入且被設定為該第二模式時，刷新該第一數目的該等記憶體區塊，並且刷新對應於一計數位址的一字元線，當該等記憶體區塊被刷新時該計數位址相應被改變，以及在目標刷新操作期間，刷新對應於一目標位址的一字元線，該目標位址為需要一額外刷新操作的一字元線的一位址；以及一記憶體控制器，其輸入該設定資訊至該記憶體裝置，並且當該記憶體裝置設定為該第一模式時，在一第一週期輸入該刷新命令，以及當該記憶體裝置設定為該第二模式時，在小於該第一週期的一第二週期輸入該刷新命令。
  21. 如申請專利範圍第20項所述之記憶體系統，其中當每一該記憶體區塊於一第一週期為目標刷新且該刷新命令在該第一模式輸入的一第一預定次數設定為1/N，該記憶體裝置在對應於該第一週期的N(N為自然數)倍的一期間，控制各該記憶體區塊進行目標刷新一次。
  22. 如申請專利範圍第21項所述之記憶體系統，其中該記憶體裝置進一步設定用以單次刷新一第三數目的該等記憶體區塊的一第三模式，該第三數目小於該第二數目，並且當該記憶體裝置設定為該第三模式時，當該刷新命令被輸入一第一次數時，刷新該第一數目的該等記憶體區塊，並且當該刷新命令被輸入一第二次數時，刷新該第二數目的該等記憶體區塊。
  23. 如申請專利範圍第22項所述之記憶體系統，其中當該記憶體裝置被設定為該第三模式時，該記憶體控制器在小於該第二週期的一第三週期時輸入該刷新命令。
TW103143464A 2014-09-11 2014-12-12 記憶體裝置及包含該記憶體裝置之記憶體系統 TWI651735B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2014-0120243 2014-09-11
KR1020140120243A KR102204240B1 (ko) 2014-09-11 2014-09-11 메모리 장치 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
TW201611033A TW201611033A (zh) 2016-03-16
TWI651735B true TWI651735B (zh) 2019-02-21

Family

ID=55455358

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103143464A TWI651735B (zh) 2014-09-11 2014-12-12 記憶體裝置及包含該記憶體裝置之記憶體系統

Country Status (4)

Country Link
US (2) US9349430B2 (zh)
KR (1) KR102204240B1 (zh)
CN (1) CN106158004B (zh)
TW (1) TWI651735B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102204240B1 (ko) * 2014-09-11 2021-01-19 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102419535B1 (ko) 2016-03-18 2022-07-13 에스케이하이닉스 주식회사 메모리 장치
US9576637B1 (en) * 2016-05-25 2017-02-21 Advanced Micro Devices, Inc. Fine granularity refresh
KR102436992B1 (ko) 2016-09-21 2022-08-29 에스케이하이닉스 주식회사 리프레시 제어 장치
KR20180114712A (ko) * 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US10991413B2 (en) * 2019-07-03 2021-04-27 Micron Technology, Inc. Memory with programmable die refresh stagger
US10937468B2 (en) 2019-07-03 2021-03-02 Micron Technology, Inc. Memory with configurable die powerup delay
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11462291B2 (en) * 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11853617B2 (en) 2021-09-07 2023-12-26 Micron Technology, Inc. Managing write disturb based on identification of frequently-written memory units
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
US12165687B2 (en) 2021-12-29 2024-12-10 Micron Technology, Inc. Apparatuses and methods for row hammer counter mat
CN115954026B (zh) * 2023-03-10 2023-07-28 长鑫存储技术有限公司 刷新次数确定方法及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060198226A1 (en) * 2005-03-04 2006-09-07 Nec Electronics Corporation Semiconductor storage device and operating method therefor
US20070019491A1 (en) * 2005-07-19 2007-01-25 Jang Young M Refresh control circuit and method for performing a repetition refresh operation and semiconductor memory device having the same
US20120014199A1 (en) * 2010-07-15 2012-01-19 Elpida Memory, Inc. Semiconductor device that performs refresh operation
US20130016574A1 (en) * 2011-07-15 2013-01-17 Jung-Sik Kim Semiconductor memory device having improved refresh characteristics

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100522431B1 (ko) * 2003-04-30 2005-10-20 주식회사 하이닉스반도체 리프레쉬 동작이 향상된 고속 데이터 억세스를 위한반도체 메모리 장치
KR100618858B1 (ko) 2004-08-31 2006-08-31 삼성전자주식회사 리프레쉬 수행 시 리프레쉬 할 뱅크의 개수를 가변할 수있는 반도체 메모리 장치 및 그 리프레쉬 방법
US7266032B2 (en) * 2005-09-30 2007-09-04 Infineon Technologies Ag Memory device having low Vpp current consumption
KR102020905B1 (ko) 2012-04-10 2019-09-11 삼성전자주식회사 집중 어드레스 캐어링 방법 및 집중 어드레스 캐어링 기능을 갖는 메모리 시스템
KR102011796B1 (ko) 2012-08-30 2019-08-20 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9030897B2 (en) * 2012-08-31 2015-05-12 SK Hynix Inc. Memory and memory system for preventing degradation of data
KR102118520B1 (ko) * 2013-08-09 2020-06-04 에스케이하이닉스 주식회사 메모리, 메모리 시스템 및 메모리의 동작 방법
KR102204240B1 (ko) * 2014-09-11 2021-01-19 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060198226A1 (en) * 2005-03-04 2006-09-07 Nec Electronics Corporation Semiconductor storage device and operating method therefor
US20070019491A1 (en) * 2005-07-19 2007-01-25 Jang Young M Refresh control circuit and method for performing a repetition refresh operation and semiconductor memory device having the same
US20120014199A1 (en) * 2010-07-15 2012-01-19 Elpida Memory, Inc. Semiconductor device that performs refresh operation
US20130016574A1 (en) * 2011-07-15 2013-01-17 Jung-Sik Kim Semiconductor memory device having improved refresh characteristics

Also Published As

Publication number Publication date
US20160232960A1 (en) 2016-08-11
TW201611033A (zh) 2016-03-16
KR20160030716A (ko) 2016-03-21
US9627025B2 (en) 2017-04-18
KR102204240B1 (ko) 2021-01-19
US20160078918A1 (en) 2016-03-17
US9349430B2 (en) 2016-05-24
CN106158004B (zh) 2020-12-29
CN106158004A (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
TWI651735B (zh) 記憶體裝置及包含該記憶體裝置之記憶體系統
US9691466B1 (en) Memory device including refresh controller
US9165634B2 (en) Semiconductor memory device and refresh control system
TWI646532B (zh) 記憶體裝置
US9786351B2 (en) Semiconductor memory device for performing refresh operation and operating method therof
CN105989870B (zh) 存储器件和包括存储器件的存储系统
US9570143B2 (en) Semiconductor memory device for performing refresh operation
CN104240745B (zh) 半导体存储装置和包括其的存储系统
US20150162066A1 (en) Address storage circuit and memory and memory system including the same
TWI615855B (zh) 位址偵測電路及具有該位址偵測電路之記憶體裝置
US11783884B2 (en) Semiconductor memory device and memory system including the same
KR20150033949A (ko) 메모리 및 이를 포함하는 메모리 시스템
KR20120012056A (ko) 메모리장치
CN106057232A (zh) 半导体存储器件
US8626999B2 (en) Dynamic random access memory unit and data refreshing method thereof
CN110931067B (zh) 执行刷新操作的存储器及其操作方法
CN105845169B (zh) 半导体器件及其驱动方法
CN114974345A (zh) 存储器和存储器的操作方法
KR20070069879A (ko) 반도체 메모리 장치
KR20100001213A (ko) 리프레쉬 신호 생성회로 및 이를 이용한 반도체 메모리장치