[go: up one dir, main page]

TWI445981B - A connection device, a semiconductor wafer test device having the connection device, and a connection method - Google Patents

A connection device, a semiconductor wafer test device having the connection device, and a connection method Download PDF

Info

Publication number
TWI445981B
TWI445981B TW100121380A TW100121380A TWI445981B TW I445981 B TWI445981 B TW I445981B TW 100121380 A TW100121380 A TW 100121380A TW 100121380 A TW100121380 A TW 100121380A TW I445981 B TWI445981 B TW I445981B
Authority
TW
Taiwan
Prior art keywords
substrate
terminal
connection
wiring
wiring substrate
Prior art date
Application number
TW100121380A
Other languages
English (en)
Other versions
TW201209428A (en
Inventor
坂田宏
Original Assignee
阿德潘鐵斯特股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 阿德潘鐵斯特股份有限公司 filed Critical 阿德潘鐵斯特股份有限公司
Publication of TW201209428A publication Critical patent/TW201209428A/zh
Application granted granted Critical
Publication of TWI445981B publication Critical patent/TWI445981B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H10P74/00—
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

連接裝置、具有該連接裝置之半導體晶圓測試裝置以及連接方法
本發明係有關於將在測試形成於半導體晶圓之積體電路元件等的被測試電子元件(以下亦代表性地稱為IC組件)所使用之配線基板與測試頭以電性連接的連接裝置、具有該連接裝置之半導體晶圓測試裝置以及連接方法。
已知一種測試裝置(例如，參照專利文獻1)，該測試裝置係使探測卡的配線基板連接與測試頭之針電子以電性連接的接點。
在該測試裝置，將傾斜部形成於接點之接點外殼，並將具有輥的引導單元設置於配線基板，藉由使傾斜部與輥滑動，將接點壓在配線基板，而將測試頭與配線基板以電性連接。
[專利文獻]
[專利文獻1]專利第4437508號公報
在上述的發明，因為傾斜部與輥之滑動部分的磨耗、或可能從該滑動部分產生灰塵，所以有無法充分確保測試頭與配線基板之間之電性連接之可靠性的情況。
本發明所欲解決之課題係提供一種可提高配線基板與測試頭之間之電性連接之可靠性的連接裝置、具有該連接裝置之半導體晶圓測試裝置以及連接方法。
本發明的連接裝置係用以將具有第1端子之配線基板與測試頭以電性連接，其特徵在於包括：連接基板，係具有第2端子，該第2端子與該測試頭以電性連接，並與該第1端子相對向；密封手段，係將密封空間形成於該連接基板與該配線基板之間；及降壓手段，係將該密封空間降壓；藉由該降壓手段將該密封空間降壓，而該配線基板與該連接基板彼此接近，該第1端子與該第2端子接觸(參照申請專利範圍第1項)。
在該發明，亦可該第1端子或該第2端子的一方具有可沿著該第1端子與該第2端子之接觸方向彈性變形的接觸件(參照申請專利範圍第2項)。
在該發明，亦可該密封手段係具有：外殼，係具有比該連接基板更大的外形，並在該連接基板安裝於與該第2端子之形成面相反側的面；及環狀的第1密封構件，係設置於在該外殼位於比該連接基板更外側的外側部分與該配線基板之間(參照申請專利範圍第3項)。
在該發明，亦可該密封手段係更具有設置於該外殼與該連接基板之間之環狀的第2密封構件(參照申請專利範圍第4項)。
在該發明，亦可該第1密封構件係安裝於該外殼或該配線基板的一方；該密封手段係更具有環狀的導體圖案，該導體圖案係設置於該配線基板或該外殼的另一方，並與該第1密封構件密接(參照申請專利範圍第5項)。
在該發明，亦可該第1密封構件係安裝於該外殼；該導體圖案係包含金屬製的配線圖案，而該配線圖案係設置於該配線基板，並與該第1端子同時形成(參照申請專利範圍第6項)。
在該發明，亦可該密封手段係具有設置於該配線基板與該連接基板之間之環狀的密封構件(參照申請專利範圍第7項)。
在該發明，亦可該密封構件係安裝於該配線基板或該連接基板的一方；該密封手段係更具有環狀的導體圖案，該導體圖案係設置於該連接基板或該配線基板的另一方，並與該密封構件密接(參照申請專利範圍第8項)。
在該發明，亦可該密封構件係安裝於該連接基板；該導體圖案係包含金屬製的配線圖案，而該配線圖案係設置於該配線基板，並與該第1端子同時形成(參照申請專利範圍第9項)。
在該發明，亦可該配線基板或該連接基板的一方具有在該密封空間所開口的吸入孔；該降壓手段係經由該吸入孔將該密封空間降壓(參照申請專利範圍第10項)。
在該發明，亦可該配線基板、該連接基板或外殼之任一個具有在該密封空間所開口的吸入孔；該降壓手段係經由該吸入孔將該密封空間降壓(參照申請專利範圍第11項)。
在該發明，亦可更包括將該連接基板相對該配線基板相對地定位的定位手段(參照申請專利範圍第12項)。
在該發明，亦可該第1端子及該第2端子係位於該密封空間的內部；該定位手段係位於該密封空間的外部(參照申請專利範圍第13項)。
本發明之半導體晶圓測試裝置的特徵在於：包括：測試頭；配線基板，係與探測卡以電性連接；及上述之連接裝置，係將該測試頭與該配線基板以電性連接；該連接裝置係經由配線電纜與該測試頭以電性連接(參照申請專利範圍第14項)。
在該發明，亦可該配線基板係具有第1端子；該連接裝置係具有複數片連接基板，而該連接基板係具有可與該第1端子接觸的第2端子；該半導體晶圓測試裝置係更包括機架，而該機架係具有在該第1端子與該第2端子的接觸方向，可游動地保持複數片該連接基板的保持構件(參照申請專利範圍第15項)。
在該發明，亦可更包括移動手段，該移動手段係在與該配線基板之主面實質上平行的方向，經由該機架使該連接基板相對該配線基板相對地移動(參照申請專利範圍第16項)。
本發明之連接方法係將具有第1端子的配線基板與測試頭以電性連接，其特徵在於包括：相對向步驟，係使與該測試頭以電性連接之連接基板的第2端子與該第1端子相對向；密封步驟，係將密封空間形成於該配線基板與該連接基板之間；及降壓步驟，係將該密封空間降壓，使該配線基板與該連接基板彼此接近，而使該第1端子與該第2端子接觸(參照申請專利範圍第17項)。
在該發明，亦可更包括將該連接基板相對該配線基板相對地定位的定位步驟(參照申請專利範圍第18項)。
在該發明，亦可更包括移動步驟，該移動步驟係在與該配線基板之主面實質上平行的方向，使該連接基板相對該配線基板相對地移動(參照申請專利範圍第19項)。
在本發明，藉由將在與測試頭以電性連接的連接基板和配線基板之間所形成的密封空間降壓，而配線基板與連接基板之間彼此接近，因為第1端子與第2端子接觸，所以可提高測試頭與配線基板之間之電性連接的可靠性。
以下，根據圖面說明本發明的實施形態。
<第1實施形態>
第1圖係表示本實施形態之半導體晶圓測試裝置的圖。
本實施形態的半導體晶圓測試裝置1(電子元件測試裝置)係測試在半導體晶圓100所形成之IC組件的裝置，如第1圖所示，包括測試頭(Test Head)20、晶圓托盤30、搬運裝置40、性能板(Performance Board)50、探測卡(Probe Card)60、連接裝置70、機架80及連接移動裝置90。此外，性能板50相當於本發明之配線基板的一例。
該半導體晶圓測試裝置1在測試IC組件時，使晶圓托盤30所吸附保持之半導體晶圓100與探測卡60相對向，從該狀態利用搬運裝置40使晶圓托盤30進一步上昇。因此，將半導體晶圓100壓在探測卡60的凸起61。然後，藉由從測試頭20經由連接裝置70、性能板50及探測卡60，向IC組件輸出入測試信號，而實施IC組件的測試。此外，亦可利用推壓方式以外的方式(例如降壓方式)，使半導體晶圓100與探測卡60接觸。
搬運裝置40係可使保持半導體晶圓100的晶圓托盤30三維地移動、轉動，而使半導體晶圓100移至與探測卡60相對向的位置。
探測卡60係將具有凸起61之膜片基板或間距變換基板等(未圖示)的基板疊層所構成，並與性能板50以電性連接。凸起61係配置成與半導體晶圓100之IC組件的墊對應，並作用為對半導體晶圓100的接點(接觸件)。此外，探測卡的構成未特別限定為上述者。又，亦可利用懸臂支撐型式的探針或POGO針等構成。
在本實施形態，利用搬運裝置40將半導體晶圓100壓在探測卡60的凸起61時，探測卡60與半導體晶圓100以電性連接，而且亦確保探測卡60內之基板間的電性連接。
在此，在本實施形態之測試頭20的測試通道數(最多可測試針數)係例如約5千，與後述之性能板50之PB端子52的個數(約1萬個)相比，約一半。
第2圖係本實施形態之連接裝置及性能板的剖面圖，第3圖係第2圖之Ⅲ部的放大剖面圖，第4圖係表示本實施形態之接觸件的立體圖，第5圖係本實施形態之性能板及連接裝置的立體圖，第6圖至第10圖係表示本實施形態之連接裝置之變形例的剖面圖，第11圖係表示本實施形態之連接裝置之變形例的平面圖。
性能板50係經由探測卡60，與半導體晶圓100以電性連接，而且經由連接裝置70，與測試頭20以電性連接之大致矩形板狀的基板。作為該性能板50的具體例，可列舉由玻璃環氧樹脂等之合成樹脂材料所構成的剛性基板。
在性能板50的上面51，如第3圖所示，設置成為與副基板72之副端子722(後述)的電性接點的PB端子52。該PB端子52係經由未特別圖示之性能板50內的配線與探測卡60內的基板，與凸起61(參照第1圖)以電性連接。PB端子52例如可對上面51進行電鍍處理、或印刷導電膏後，進行蝕刻等而形成。此外，PB端子52相當於本發明之第1端子的一例。
在本實施形態，如第3圖及第5圖所示，利用複數個PB端子52構成PB端子群54，並將複數群這種PB端子群54配置於性能板50的上面51。此外，在本實施形態之性能板50的上面51，設置全部約1萬個的PB端子52。
又，如第3圖及第5圖所示，在本實施形態，接觸件53安裝於這些PB端子52上。該接觸件53如第4圖所示，是由具有導電性的材料所構成之圓錐形的彈簧圈，並可沿著與副基板72之副端子722的接觸方向A(在第3圖中以箭號表示)彈性變形。該接觸件53係例如利用焊接固定於PB端子52。此外，作為這種接觸件53的具體例，例如可列舉螺旋接點(SPIRALCONTACT(登錄商標))。
又，接觸件53係只要可沿著接觸方向A彈性變形，而且具有導電性即可，未限定為上述的彈簧圈。例如，亦可利用具有導電性的板彈簧構成接觸件。
連接裝置70如第2圖所示，係將測試頭20與性能板50以電性連接的裝置。該連接裝置70具有：連接單元71，係經由配線電纜21與測試頭20以電性連接；及降壓裝置79，係將形成於連接單元71與性能板50之間的密封空間731(參照第13圖)降壓。此外，降壓裝置79相當於本發明之降壓手段的一例。又，在本實施形態，雖然連接裝置70具有複數個連接單元71，但是未特別限定。
連接單元71如第3圖及第5圖所示，具有副基板72、密封機構73及定位機構78。此外，副基板72相當於本發明之連接基板的一例，密封機構73相當於本發明之密封手段的一例，定位機構78相當於本發明之定位手段的一例。又，在第5圖，權宜上僅圖示一個連接單元71，而省略其他的連接單元的圖示。
副基板72如第3圖及第5圖所示，是矩形的配線基板，利用螺栓721a固定於外殼74(後述)的下面743。此外，副基板72與外殼74的固定方法係未特別限定。又，副端子722相當於本發明之第2端子的一例。
該副基板72如第3圖所示，在上面723，與測試頭20的配線電纜21連接。另一方面，在副基板72的下面721，配置成為與性能板50之PB端子52的電性接點的複數個副端子722。此外，在第3圖，雖然權宜上分別圖示各5個PB端子52及副端子722，但是PB端子52及副端子722的個數係未特別限定(在第6圖~第10圖、第13圖~第15圖、第17圖~第20圖、第24圖及第25圖相同)。
該副端子722係經由設置於副基板72內的配線(未圖示)與配線電纜21以電性連接。副端子722例如可對副基板72的下面721進行電鍍處理、或印刷導電膏後，進行蝕刻等而形成。此外，副基板72的下面721相當於本發明之形成面的一例。
在此，在本實施形態，如上述所示，雖然將接觸件53設置於性能板50，但是未特別限定如此，如第6圖所示，亦可將接觸件53安裝於該副端子722。
密封機構73係將密封空間731(參照第13圖)形成於性能板50與副基板72之間的機構，如第3圖及第5圖所示，具有外殼74、第1密封構件75、氣密用圖案76及第2密封構件77。此外，氣密用圖案76相當於本發明之導體圖案的一例。又，關於氣密用圖案或第2密封構件的有無，係未特別限定。
外殼74是具有比副基板72更大之外形的塊狀構件。並安裝於副基板72的上面723。在該外殼74的中央部分，從上面742至下面743形成於使配線電纜21通過的貫穿孔741。
又，在外殼74的下面743，形成沿著副基板72的外緣之環狀的槽744。該槽744係內緣部分744a位於副基板72上，而外緣部分744b具有如位於比副基板72更外側之大小的寬度。
在本實施形態的外殼74，形成在第1密封構件75與第2密封構件77之間(密封空間731)所開口的吸入孔745。該吸入孔745係經由吸入路791與降壓裝置79連通。此外，該吸入孔745係只要在密封空間731開口即可，未限定為形成於外殼74。例如，如第7圖所示，亦可將在密封空間731所開口的吸入孔511形成於性能板50。或者，如第8圖所示，亦可將在密封空間731所開口的吸入孔724形成於副基板72。
第1密封構件75如第3圖所示，係將性能板50與外殼74之間環狀地密封的構件。本實施形態的第1密封構件75具有環形(帶狀)的形狀。該環形之第1密封構件75的前端(第3圖中下端)751與性能板50上的氣密用圖案76密接時，形成密封空間731(參照第13圖)。第1密封構件75係利用例如如橡膠或矽橡膠等般可彈性變形而且在密閉性優異的材料所構成。
該第1密封構件75係以沿著位於比副基板72更外側的外側部分743a(在本實施形態，槽744的外緣部分744b)包圍副基板72的方式環狀地安裝於外殼74的下面743。
此外，第1密封構件75只要配置於性能板50與外殼74之間即可，未限定為安裝於外殼74的槽744(下面743)。例如，如第9圖所示，亦可以包圍副基板72的方式沿著外殼74的側面安裝第1密封構件75。此外，在第9圖。省略定位機構(導銷及導孔)的圖示。
又，如第10圖所示，亦可將第1密封構件75安裝於性能板50的上面51，並使第1密封構件75的前端(第10圖中之上端)751與外殼74密接。在此情況，將氣密用圖案76設置於外殼74之槽744的底面(外殼74的下面743)。
氣密用圖案76如第3圖所示，是以與第1密封構件75對應的方式設置於性能板50上之環狀的導體圖案。該氣密用圖案76係比在性能板50之上面51之其他的部分更平坦。因此，可提高密封空間731的密封性。
這種氣密用圖案76可利用實質上可與PB端子52同時形成之金屬製的配線圖案構成。因此，能以比較低耗費提高密封空間731的密封性。此外，作為構成氣密用圖案76之金屬的具體例，可列舉金。
第2密封構件77如第3圖所示，是環狀地密封副基板72與外殼74之間的構件，並沿著外殼74之槽744的內緣部分744a安裝。作為該環狀之第2密封構件77的具體例，例如可列舉O環或墊圈。
定位機構78如第3圖所示，係經由外殼74，將副基板72相對性能板50相對地定位的機構。
該定位機構78具有：安裝於外殼74的導銷781；及導孔782，係在與導銷781對應的位置形成於性能板50。在本實施形態，藉由將導銷781插入導孔782，而將副基板72相對性能板50相對地定位。
又，在本實施形態，導銷781配置於比環狀之第1密封構件75更外側的位置，導孔782亦配置於比環狀之氣密用圖案76更外側的位置。因此，在形成密封空間731之狀態，導銷781及導孔782位於密封空間731的外側。
此外，副基板72對性能板50的定位方法未限定為利用如上述所示之導銷及導孔者，例如如第11圖所示，亦可將局部沿著外殼74之外緣的肋783設置於性能板50的上面51，並經由外殼74將副基板72定位。
降壓裝置79如第3圖所示，係經由形成於外殼74的吸入孔745，將密封空間731(參照第13圖)內降壓的裝置。在本實施形態，藉由降壓裝置79將密封空間731降壓，而使副基板72向性能板50相對地接近，再經由接觸件53，使副端子722與PB端子52接觸。
機架80如第3圖及第5圖所示，是安裝可游動地保持複數個連接單元71之保持構件83的板狀構件。在該機架80，在與連接單元71對應的部分，形成使配線電纜21通過的貫穿孔81。此外，機架80所保持之連接單元71的個數係未特別限定，亦可是1個。
保持構件83具有：銷狀的引導構件84，係沿著上述之副端子722與PB端子52的接觸方向A引導連接單元71；及彈簧85，係以可沿著接觸方向A游動的方式連接連接單元71與機架80之間。在本實施形態，雖然對一個連接單元71，將2個保持構件83安裝於機架80，但是保持構件83的個數係未特別限定。
引導構件84具有引導部84a、固定部84b及止動件84c。引導部84a係引導構件84的本體部分，可滑動地插入在機架80所形成的引導貫穿孔82。利用該引導構件84及引導貫穿孔82，在接觸方向A引導連接單元71，而且限制連接單元71相對機架80在平面方向(圖中XY方向)相對地移動。
固定部84b係位於引導構件84的下端，並形成螺絲。在本實施形態，藉由使該螺絲與在外殼74之上面所形成的螺絲孔746螺合，而將引導構件84固定於外殼74。
止動件84c係具有比機架80之引導貫穿孔82更大的外形，並位於引導部84a的上端。該止動件84c係藉由與機架80的上面抵接，而限制連接單元71的下限。
連接移動裝置90如第2圖所示，係經由機架80使連接單元71移動的裝置。該連接移動裝置90係具有Z軸移動裝置91與平行移動裝置92。此外，平行移動裝置92相當於本發明之移動裝置的一例。
Z軸移動裝置91係以沿著接觸方向A(第2圖中Z方向)接近或離開性能板50的方式使連接單元71相對性能板50相對移動的裝置。該Z軸移動裝置91係在下端與機架80連接，並在上端與平行移動裝置92連接。作為這種Z軸移動裝置91的具體例，雖然例如可列舉氣壓缸等的致動器，但是未特別限定如此。
平行移動裝置92係沿著實質上與性能板50之上面51平行的方向使連接單元71相對性能板50相對地移動的裝置，並安裝於測試頭20的下部。作為這種平行移動裝置92的具體例，雖然可列舉由馬達或滾珠螺桿等所構成之進給裝置，但是未特別限定如此。
其次，說明在本實施形態之測試頭20與性能板50的連接方法。
第12圖係表示本實施形態之連接方法的流程圖，第13圖係說明第12圖之密封步驟的剖面圖，第14圖係表示第12圖之密封步驟之變形例的剖面圖，第15圖係說明第12圖之降壓步驟的剖面圖，第16圖係說明第12圖之移動步驟的整體剖面圖。
本實施形態的連接方法如第12圖所示，係包括相對向步驟S10、定位步驟S20、密封步驟S30、降壓步驟S40及移動步驟S50。
在相對向步驟S10，利用平行移動裝置92使連接單元71移至性能板50的PB端子群54上，再使副基板72的副端子722與PB端子52相對向。
接著，在定位步驟S20，利用連接移動裝置90的Z軸移動裝置91使連接單元71下降，而將導銷781插入導孔782。因此，將副基板72相對性能板50相對地定位，在降壓步驟S40，抑制副端子722與接觸件53的誤接觸。
接著，在密封步驟S30，如第13圖所示，使連接單元71進一步下降，而使第1密封構件75與性能板50上的氣密用圖案76密接。因此，形成由性能板50、副基板72、外殼74、第1密封構件75、氣密用圖案76及第2密封構件77所劃分的密封空間731。
此外，在未設置氣密用圖案的情況，如第14圖所示，亦可使第1密封構件75與性能板50的上面51直接密接，而形成由性能板50、副基板72、外殼74、第1密封構件75及第2密封構件77所劃分的密封空間731。
在此，在本實施形態因為在保持構件83沿著接觸方向A浮動之狀態保持連接單元71，所以連接單元71可進一步沿著接觸方向A移動(可下降)。
接著，在降壓步驟S40，如第15圖所示，利用降壓裝置79，經由吸入孔745使密封空間731內降壓。使密封空間731內降壓時，在密封空間731與外氣(大氣壓)之間產生壓差，推壓外殼74及副基板72，而保持構件83的彈簧85伸長，而且第1密封構件75一面與氣密用圖案76密接一面變形，連接單元71進一步下降。
藉由連接單元71進一步下降，如第15圖所示，副基板72向性能板50接近，而副端子722經由接觸件53與PB端子52接觸。因此，經由連接裝置70，測試頭20與性能板50以電性連接，而可測試形成於半導體晶圓100的IC組件。
在此，在本實施形態，相對於性能板50之PB端子52的個數是約1萬個，測試頭20的測試通道數係約5千個。即，在本實施形態，需要進行測試頭20與性能板50的電性連接複數次。
因此，在本實施形態，在移動步驟S50，如第16圖所示，使連接單元71移至尚未與測試頭20以電性連接的PB端子群54(參照第5圖)上。
具體而言，首先，停止藉降壓裝置79的降壓，並利用未特別圖示的放洩閥開放密封空間731的降壓狀態。接著，如第16圖所示，利用Z軸移動裝置91使連接單元71上昇。然後，利用平行移動裝置92，沿著與性能板50之上面51實質上平行的方向(第16圖中X方向)，使連接單元71相對性能板50相對地移動。
在移動步驟S50結束後，再執行上述的步驟S10至S40，藉此，測試頭20與性能板50再以電性連接，而可測試在半導體晶圓100上未測試的IC組件。
此外，在測試頭20之測試通道數是性能板50之PB端子52的個數以上的情況，亦可不執行上述的移動步驟S50，此外，亦可連接移動裝置未具有平行移動裝置。
在此，替代上述的密封步驟S30及降壓步驟S40，暫時使用凸輪機構，使副基板靠近性能板時，由於凸輪隨動件與凸輪槽的滑動，可能發生構件間的磨耗或因該磨耗而產生灰塵。
相對地，在本實施形態，將密封空間731形成於性能板50與副基板72之間，藉由將該密封空間731降壓，而使副基板72往性能板50相對地接近，而使副端子722與PB端子52接觸。即，因為在用以使性能板50接近副基板72的動作不需要滑動，所以抑制滑動所造成之構件間的磨耗或灰塵的產生。
因此，可使連接裝置70與性能板50間的連接狀態穩定，進而，可提高測試頭20與性能板50之間之電性連接的可靠性。
又，在本實施形態，導銷781及導孔782配置於密封空間731的外部。因此，即使因導銷781與導孔782的滑動而產生灰塵，該灰塵亦難進入位於密封空間731之內部的副端子722與PB端子52之間。因此，可提高測試頭20與性能板50之間之電性連接的可靠性。
又，在使用凸輪機構使副基板靠近性能板的情況，需要利用被施加可承受該拉近之力的特殊加工之強剛性的加強件加強性能板。又，為了促進探測卡內之基板間的電性導通，在將探測卡降壓的情況，因為無法將貫穿孔形成於性能板，所以用以將這種加強件固定於性能板的構造亦易變得複雜。
相對地，在本實施形態，因為不必進行這種加強，所以和使用凸輪機構的情況相比，可簡化性能板或連接裝置的構造，而可低耗費化。又，因為不必將加強件配置於性能板上，所以可將更多的配線形成於性能板的上面。
又，在本實施形態，使可彈性變形的接觸件53介於副端子722與PB端子52之間，用以促進副端子722與PB端子52之間的導通所需之接觸壓比較低(例如每一針約5g)。
在本實施形態，因為利用降壓所造成之比較低的接觸壓，使副端子722與PB端子52接觸，所以可抑制在連接兩者時在性能板50發生彎曲。又，在本實施形態的性能板50，因為壓力僅施加於形成密封空間731的部分，所以在性能板50易發生彎曲的部分亦變窄。因此，可使連接裝置70與性能板50之間的連接狀態穩定，進而，可提高測試20頭與性能板50之間之電性連接的可靠性。
其次，說明第2實施形態。
<第2實施形態>
第17圖係本實施形態之連接裝置的剖面圖，第18圖至第20圖係表示本實施形態之連接裝置之變形例的剖面圖。
在本實施形態的連接裝置70a，雖然在未包括外殼及第2密封構件上與第1實施形態相異，但是關於除此以外的構成，係與第1實施形態一樣。以下，僅說明與第1實施形態的相異點，關於係與第1實施形態相同之構成的部分，附加相同的符號，並省略說明。
在本實施形態的密封機構73a如第17圖所示，由第1密封構件75與氣密用圖案76所構成。此外，關於氣密用圖案的有無，與第1實施形態一樣，未特別限定。
在本實施形態，如第17圖所示，保持構件83直接保持副基板72的上面723。又，第1密封構件75安裝於副基板72的下面721。本實施形態的密封空間731a係利用性能板50、副基板72、第1密封構件75及氣密用圖案76所劃分，而在該密封空間731a所開口的吸入孔724形成於副基板72。
此外，與第1實施形態一樣，在副基板72，安裝第1密封構件75的位置未特別限定。例如，如第18圖所示，亦可沿著副基板72的側面環狀地安裝第1密封構件75。此外，在第18圖，省略導銷及導孔的圖示。
或者如第19圖所示，亦可將第1密封構件75安裝於性能板50的上面51。此外，在此情況，將氣密用圖案76設置於副基板72的下面721。
又，在本實施形態，雖然吸入孔724形成於副基板72，但是未特別限定，如第20圖所示，亦可將在密封空間731a(參照第17圖)所開口的吸入孔511形成於性能板50。
在本實施形態，因為在用以使性能板50接近副基板72的動作不需要滑動，所以抑制滑動所造成之構件間的磨耗或灰塵的產生。因此，可提高測試20頭與性能板50之間之電性連接的可靠性。
其次，說明第3實施形態。
<第3實施形態>
第21圖係表示本實施形態之半導體晶圓測試裝置的圖，第22圖係第21圖之ⅩⅩⅡ部的放大圖。此外，第21圖係與第1實施形態之第1圖對應的圖，關於搬運裝置，省略圖示。
在本實施形態的半導體晶圓測試裝置1a，如第21圖所示，雖然在更具有將性能板50支撐成可沿著接觸方向A游動的保持構件42、及沿著接觸方向A使性能板50相對連接裝置70相對地移動的PB移動裝置43上，與第1實施形態相異，但是關於除此以外的構成，係與第1實施形態一樣。以下，僅說明與第1實施形態的相異點，關於係與第1實施形態相同之構成的部分，附加相同的符號，並省略說明。此外，在本實施形態，關於Z軸移動裝置的有無，係未特別限定。
保持構件42如第22圖所示，具有引導構件42a與彈簧42b，並支撐性能板50的外緣部分。此外，在本實施形態，雖然2個保持構件42支撐性能板50，但是保持構件42的個數係未特別限定。
引導構件42a係沿著接觸方向A引導性能板50之銷狀的構件，並插入在50所形成的引導貫穿孔58。又，該引導構件42a係在下端與PB移動裝置43連接。
彈簧42b係連接PB移動裝置43的上面與性能板50的下面55，並將性能板50支撐成可相對PB移動裝置43相對地游動。
PB移動裝置43係經由彈簧42b使性能板50沿著接觸方向A移動的裝置，並配置於收容搬運裝置40(參照第1圖)的筐體41上。在本實施形態，因應於保持構件42，將2台PB移動裝置43配置於筐體41上。作為該PB移動裝置43的具體例，雖然列舉氣壓缸等的致動器，但是未特別限定如此。
其次，說明本實施形態的連接方法。
第23圖係表示本實施形態之連接方法的流程圖，第24圖係說明第23圖之密封步驟的剖面圖，第25圖係說明第23圖之降壓步驟的剖面圖。
在本實施形態的連接方法，雖然定位步驟S21、密封步驟S31及降壓步驟S41與第1實施形態相異，但是關於除此以外的步驟，係與第1實施形態一樣。以下，僅說明與第1實施形態的相異點，關於係與第1實施形態相同的部分，附加相同的符號，並省略說明。此外，關於移動步驟S50的有無，與第1實施形態一樣，未特別限定。
在本實施形態的定位步驟S21，利用PB移動裝置43，使性能板50向連接裝置70接近，再使導銷781相對地插入導孔782。因此，將副基板72相對性能板50相對地定位。
接著，在密封步驟S31，如第24圖所示，利用PB移動裝置43使性能板50更向連接裝置70接近，而使氣密用圖案76與第1密封構件75的前端751密接。因此，形成利用性能板50、副基板72、外殼74、第1密封構件75、氣密用圖案76及第2密封構件77所劃分的密封空間731。
接著，在降壓步驟S41，如第25圖所示，利用降壓裝置79，經由吸入孔745使密封空間731內降壓。在此時，保持構件42的彈簧42b伸長，而且第1密封構件75一面與氣密用圖案76密接，一面變形，而性能板50更上昇。
藉由性能板50更上昇，如第25圖所示，副基板72與性能板50彼此接近，PB端子52經由接觸件53與副端子722接觸。因此，經由連接裝置70，測試頭20與性能板50以電性連接，而可測試形成於半導體晶圓100的IC組件。
在本實施形態，亦因為在用以使性能板50接近副基板72的動作不需要滑動，所以抑制滑動所造成之構件間的磨耗或灰塵的產生。因此，可提高測試20頭與性能板50之間之電性連接的可靠性。
以上所說明的實施形態係為了易於理解本發明所記載，不是為了限定本發明所記載。因此，在上述的實施形態所揭示的各要素係亦包含屬於本發明的技術性範圍之全部的設計變更或對等物。
1．．．半導體晶圓測試裝置
20．．．測試頭
50．．．性能板
52．．．PB端子
53．．．接觸件
60．．．探測卡
70．．．連接裝置
71．．．連接單元
72．．．副基板
722．．．副端子
73．．．密封機構
731、731a．．．密封空間
74．．．外殼
745．．．吸入孔
75．．．第1密封構件
76．．．氣密用圖案
77‧‧‧第2密封構件
78‧‧‧定位機構
79‧‧‧降壓裝置
80‧‧‧機架
83‧‧‧保持構件
第1圖係表示本發明之第1實施形態之半導體晶圓測試裝置的圖。
第2圖係本發明之第1實施形態之連接裝置及性能板的剖面圖。
第3圖係第2圖之Ⅲ部的放大剖面圖。
第4圖係表示本發明之第1實施形態之接觸件的立體圖。
第5圖係本發明之第1實施形態之性能板及連接裝置的立體圖。
第6圖係表示本發明之第1實施形態的連接裝置之第1變形例的剖面圖。
第7圖係表示本發明之第1實施形態的連接裝置之第2變形例的剖面圖。
第8圖係表示本發明之第1實施形態的連接裝置之第3變形例的剖面圖。
第9圖係表示本發明之第1實施形態的連接裝置之第4變形例的剖面圖。
第10圖係表示本發明之第1實施形態的連接裝置之第5變形例的剖面圖。
第11圖係表示本發明之第1實施形態的連接裝置之第6變形例的平面圖。
第12圖係表示本發明之第1實施形態之連接方法的流程圖。
第13圖係說明第12圖之密封步驟的剖面圖。
第14圖係表示第12圖之密封步驟之變形例的剖面圖。
第15圖係說明第12圖之降壓步驟的剖面圖。
第16圖係說明第12圖之移動步驟的整體剖面圖。
第17圖係本發明之第2實施形態之連接裝置的剖面圖。
第18圖係表示本發明之第2實施形態的連接裝置之第1變形例的剖面圖。
第19圖係表示本發明之第2實施形態的連接裝置之第2變形例的剖面圖。
第20圖係表示本發明之第2實施形態的連接裝置之第3變形例的剖面圖。
第21圖係表示本發明之第3實施形態之半導體晶圓測試裝置的圖。
第22圖係第21圖之ⅩⅩⅡ部的放大圖。
第23圖係表示本發明之第3實施形態之連接方法的流程圖。
第24圖係說明第23圖之密封步驟的剖面圖。
第25圖係說明第23圖之降壓步驟的剖面圖。
20．．．測試頭
21．．．配線電纜
50．．．性能板
51．．．上面
70．．．連接裝置
71．．．連接單元
79．．．降壓裝置
80．．．機架
90．．．連接移動裝置
91．．．Z軸移動裝置
92．．．平行移動裝置

Claims (17)

  1. 一種連接裝置，係用以將具有第1端子之配線基板與測試頭以電性連接，其特徵在於包括：連接基板，係具有第2端子，該第2端子與該測試頭以電性連接，並與該第1端子相對向；密封手段，係將密封空間形成於該連接基板與該配線基板之間；及降壓手段，係將該密封空間降壓；定位手段，係將該連接基板相對該配線基板相對地定位；藉由該降壓手段將該密封空間降壓，而該配線基板與該連接基板彼此接近，該第1端子與該第2端子接觸。
  2. 如申請專利範圍第1項之連接裝置，其中該第1端子或該第2端子的一方具有可沿著該第1端子與該第2端子之接觸方向彈性變形的接觸件。
  3. 如申請專利範圍第1項之連接裝置，其中該密封手段係具有：外殼，係具有比該連接基板更大的外形，並在該連接基板安裝於與該第2端子之形成面相反側的面；及環狀的第1密封構件，係設置於在該外殼位於比該連接基板更外側的外側部分與該配線基板之間。
  4. 如申請專利範圍第3項之連接裝置，其中該密封手段係更具有設置於該外殼與該連接基板之間之環狀的第2密封構件。
  5. 如申請專利範圍第3項之連接裝置，其中該第1密封構件係安裝於該外殼或該配線基板的一方；該密封手段係更具有環狀的導體圖案，該導體圖案係設置於該配線基板或該外殼的另一方，並與該第1密封構件密接。
  6. 如申請專利範圍第5項之連接裝置，其中該第1密封構件係安裝於該外殼；該導體圖案係包含金屬製的配線圖案，而該配線圖案係設置於該配線基板，並與該第1端子同時形成。
  7. 如申請專利範圍第1項之連接裝置，其中該密封手段係具有設置於該配線基板與該連接基板之間之環狀的密封構件。
  8. 如申請專利範圍第7項之連接裝置，其中該密封構件係安裝於該配線基板或該連接基板的一方；該密封手段係更具有環狀的導體圖案，該導體圖案係設置於該連接基板或該配線基板的另一方，並與該密封構件密接。
  9. 如申請專利範圍第8項之連接裝置，其中該密封構件係安裝於該連接基板；該導體圖案係包含金屬製的配線圖案，而該配線圖案係設置於該配線基板，並與該第1端子同時形成。
  10. 如申請專利範圍第1項之連接裝置，其中該配線基板或該連接基板的一方具有在該密封空間所開口的吸入孔； 該降壓手段係經由該吸入孔將該密封空間降壓。
  11. 如申請專利範圍第3項之連接裝置，其中該配線基板、該連接基板或外殼之任一個具有在該密封空間所開口的吸入孔；該降壓手段係經由該吸入孔將該密封空間降壓。
  12. 如申請專利範圍第1項之連接裝置，其中該第1端子及該第2端子係位於該密封空間的內部；該定位手段係位於該密封空間的外部。
  13. 一種半導體晶圓測試裝置，其特徵在於包括：測試頭；配線基板，係與探測卡以電性連接；及申請專利範圍第1項之連接裝置，係將該測試頭與該配線基板以電性連接；該連接裝置係經由配線電纜與該測試頭以電性連接。
  14. 一種半導體晶圓測試裝置，其特徵在於包括：測試頭；配線基板，具有第1端子，且與探測卡以電性連接；連接裝置，係經由配線電纜與該測試頭以電性連接；複數片連接基板，與該測試頭電性連接，並具有可與該第1端子接觸的第2端子；密封裝置，係將密封空間形成於該配線基板與該連接基板之間；降壓裝置，係將該密封空間降壓；機架，係具有在該第1端子與該第2端子的接觸方向， 可游動地保持複數片該連接基板的保持構件；該降壓裝置，係將該密封空間降壓，使該配線基板與該連接基板彼此接近，而使該第1端子與該第2端子接觸。
  15. 如申請專利範圍第14項之半導體晶圓測試裝置，其中更包括移動手段，該移動手段係在與該配線基板之主面實質上平行的方向，經由該機架使該連接基板相對該配線基板相對地移動。
  16. 一種連接方法，將具有第1端子的配線基板與測試頭以電性連接，其特徵在於包括：相對向步驟，係使與該測試頭以電性連接之連接基板的第2端子與該第1端子相對向；密封步驟，係將密封空間形成於該配線基板與該連接基板之間；降壓步驟，係將該密封空間降壓，使該配線基板與該連接基板彼此接近，而使該第1端子與該第2端子接觸；及定位步驟，將該連接基板相對該配線基板相對地定位。
  17. 一種連接方法，將具有第1端子的配線基板與測試頭以電性連接，其特徵在於包括：相對向步驟，係使與該測試頭以電性連接之連接基板的第2端子與該第1端子相對向；密封步驟，係將密封空間形成於該配線基板與該連接基板之間；降壓步驟，係將該密封空間降壓，使該配線基板與該 連接基板彼此接近，而使該第1端子與該第2端子接觸；及移動步驟，該移動步驟係在與該配線基板之主面實質上平行的方向，使該連接基板相對該配線基板相對地移動。
TW100121380A 2010-08-17 2011-06-20 A connection device, a semiconductor wafer test device having the connection device, and a connection method TWI445981B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/063880 WO2012023180A1 (ja) 2010-08-17 2010-08-17 接続装置、それを備えた半導体ウェハ試験装置、及び接続方法

Publications (2)

Publication Number Publication Date
TW201209428A TW201209428A (en) 2012-03-01
TWI445981B true TWI445981B (zh) 2014-07-21

Family

ID=45604854

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100121380A TWI445981B (zh) 2010-08-17 2011-06-20 A connection device, a semiconductor wafer test device having the connection device, and a connection method

Country Status (5)

Country Link
US (1) US20130093453A1 (zh)
JP (1) JPWO2012023180A1 (zh)
KR (1) KR20120112648A (zh)
TW (1) TWI445981B (zh)
WO (1) WO2012023180A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6339345B2 (ja) * 2013-10-31 2018-06-06 三菱電機株式会社 半導体評価装置および半導体評価方法
US10388579B2 (en) * 2017-09-21 2019-08-20 Texas Instruments Incorporated Multi-plate semiconductor wafer testing systems
KR102243839B1 (ko) * 2018-07-13 2021-04-22 도쿄엘렉트론가부시키가이샤 중간 접속 부재, 및 검사 장치
US10750617B2 (en) * 2018-12-31 2020-08-18 Keysight Technologies, Inc. Bond-free interconnect between a microcircuit housing and a printed circuit assembly
TWI714103B (zh) * 2019-05-28 2020-12-21 楊潤善 一種使用平板顯示器檢查裝置的z軸進給器檢查探針接觸壓力的裝置
JP7398253B2 (ja) * 2019-11-26 2023-12-14 株式会社ヨコオ 治具
KR102259225B1 (ko) * 2020-04-16 2021-06-01 스테코 주식회사 프로브 카드
CN112259134B (zh) * 2020-11-05 2021-10-19 邵阳学院 一种基于指纹识别的便携式数据安全存储器
US12051864B2 (en) * 2021-10-05 2024-07-30 Te Connectivity Solutions Gmbh Guide module with integrated connector protection
CN114236269A (zh) * 2021-11-25 2022-03-25 重庆科技学院 一种便于固定的多功能材料电性能测试装置
CN115000762A (zh) * 2022-06-16 2022-09-02 浙江盛迪科技股份有限公司 一种排母对接模组
AT526936B1 (de) * 2023-04-18 2024-09-15 Rainer Gaggl Dipl Ing Dr Vorrichtung zum elektrischen Prüfen von Halbleiterbauelementen

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS607079U (ja) * 1983-06-27 1985-01-18 富士通株式会社 プリント板試験治具
US4870354A (en) * 1988-08-11 1989-09-26 Zehntel, Inc. Apparatus for contacting a printed circuit board with an array of test probes
US5136238A (en) * 1990-11-26 1992-08-04 Electro-Fix, Inc. Test fixture with diaphragm board with one or more internal grounded layers
KR0140034B1 (ko) * 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
JPH09159729A (ja) * 1995-12-08 1997-06-20 Asia Electron Inc 半導体試験装置
US5892366A (en) * 1996-05-24 1999-04-06 International Business Machines Corporation Adjustable tooling pin for a card test fixture
JPH1048288A (ja) * 1996-08-06 1998-02-20 Yokogawa Electric Corp テストヘッドとプローバの接続装置
US6060891A (en) * 1997-02-11 2000-05-09 Micron Technology, Inc. Probe card for semiconductor wafers and method and system for testing wafers
JP3467394B2 (ja) * 1997-10-31 2003-11-17 松下電器産業株式会社 バーンイン用ウェハカセット及びプローブカードの製造方法
JPH11160356A (ja) * 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法
TW462103B (en) * 1998-03-27 2001-11-01 Shiu Fu Jia Wafer testing device and method
US6307386B1 (en) * 1998-05-29 2001-10-23 Agilent Technologies, Inc. Modular mechanical fixturing and automated handling of printed circuit assemblies on automated test equipment
US6799976B1 (en) * 1999-07-28 2004-10-05 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US6340895B1 (en) * 1999-07-14 2002-01-22 Aehr Test Systems, Inc. Wafer-level burn-in and test cartridge
JP4490539B2 (ja) * 2000-02-15 2010-06-30 東京エレクトロン株式会社 ウエハチャック及び半導体ウエハの検査方法
JP2002181887A (ja) * 2000-12-12 2002-06-26 Advantest Corp 電子部品試験装置
JP3631451B2 (ja) * 2001-02-05 2005-03-23 松下電器産業株式会社 半導体集積回路の検査装置および検査方法
JP3891798B2 (ja) * 2001-06-19 2007-03-14 松下電器産業株式会社 プローブ装置
JP4110171B2 (ja) * 2003-04-04 2008-07-02 株式会社アドバンテスト 接続ユニットおよび試験装置
JP4187718B2 (ja) * 2004-12-20 2008-11-26 松下電器産業株式会社 プローブカード
JP5032170B2 (ja) * 2007-03-23 2012-09-26 東京エレクトロン株式会社 検査装置
US7456643B2 (en) * 2006-06-06 2008-11-25 Advanced Inquiry Systems, Inc. Methods for multi-modal wafer testing using edge-extended wafer translator
US20090066353A1 (en) * 2007-08-29 2009-03-12 Heetronix Probe assemblies and methods for housing and providing electrical contact to planar or chip-type sensors and heaters
JP5351151B2 (ja) * 2008-05-28 2013-11-27 株式会社アドバンテスト 試験システム
JP5258395B2 (ja) * 2008-06-03 2013-08-07 株式会社日本マイクロニクス プロービング装置
JP5675239B2 (ja) * 2010-09-15 2015-02-25 東京エレクトロン株式会社 ウエハ検査用インターフェース及びウエハ検査装置
JP5690321B2 (ja) * 2012-11-29 2015-03-25 株式会社アドバンテスト プローブ装置および試験装置

Also Published As

Publication number Publication date
JPWO2012023180A1 (ja) 2013-10-28
WO2012023180A1 (ja) 2012-02-23
KR20120112648A (ko) 2012-10-11
TW201209428A (en) 2012-03-01
US20130093453A1 (en) 2013-04-18

Similar Documents

Publication Publication Date Title
TWI445981B (zh) A connection device, a semiconductor wafer test device having the connection device, and a connection method
JP4769538B2 (ja) 電子部品用コンタクタ及びコンタクト方法
US9733299B2 (en) Inspection jig
KR101267145B1 (ko) 프로브 카드
US8400182B2 (en) Wafer inspection device and semiconductor wafer inspection method using the same
US20170219629A1 (en) Wafer testing system and associated methods of use and manufacture
JP2002175859A (ja) スパイラルコンタクタ、これを用いた半導体検査装置及び電子部品
JP6440587B2 (ja) 吸着プレート、半導体装置の試験装置および半導体装置の試験方法
US20100033199A1 (en) Holding member for inspection, inspection device and inspecting method
CN102549735A (zh) 探针板
WO2012014899A1 (ja) トレーユニットおよび半導体デバイスの検査装置
JP2016095141A (ja) 半導体デバイスの検査ユニット
US9612278B2 (en) Wafer prober integrated with full-wafer contacter
WO2008013273A1 (en) Socket for inspection
CN109791895B (zh) 基片检查方法和基片检查装置
KR101218471B1 (ko) 테스트 유닛 및 테스트 시스템
US8183878B2 (en) Electrical testing device and electrical testing method with control of probe contact pressure
WO2010125605A1 (ja) 配線基板ユニットおよび試験装置
JP7060661B2 (ja) プレスヘッドロック機構及びプレスヘッドロック機構を有する電子部品検査装置
JP2009231848A (ja) 半導体ウェハのテスト装置、半導体ウェハのテスト方法及び半導体ウェハ用プローブカード
CN1705095A (zh) 半导体检查装置及其所使用的被检查部件托盘
JP5619855B2 (ja) プローブ装置、試験装置、及び、プローブ方法
WO2006132243A1 (ja) 検査装置
KR102079213B1 (ko) 신호 전송 커넥터
KR101052836B1 (ko) 프로브 카드

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees