TWI445099B - 引腳框架封裝結構及其製作方法 - Google Patents
引腳框架封裝結構及其製作方法 Download PDFInfo
- Publication number
- TWI445099B TWI445099B TW099143382A TW99143382A TWI445099B TW I445099 B TWI445099 B TW I445099B TW 099143382 A TW099143382 A TW 099143382A TW 99143382 A TW99143382 A TW 99143382A TW I445099 B TWI445099 B TW I445099B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- metal
- metal layer
- block
- lead frame
- Prior art date
Links
Classifications
-
- H10W74/014—
-
- H10W70/04—
-
- H10W70/457—
-
- H10W70/479—
-
- H10W72/50—
-
- H10W72/884—
-
- H10W74/00—
-
- H10W74/111—
-
- H10W74/114—
-
- H10W90/736—
-
- H10W90/754—
-
- H10W90/756—
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本發明是有關於一種封裝結構及其製作方法,且特別是有關於一種引腳框架封裝結構及其製作方法。
在射頻(radio frequency,RF)/無線、攜帶型應用及個人電腦(personal computer,PC)周邊設備市場中,一般對於提高較小封裝之效能以及增加之輸入/輸出(input/output,I/O)數目存在較高的需求。包括四方扁平無引腳(QFN)封裝以及增強型無引腳之引腳框架式封裝已被廣泛接受,且通常適用於包括高頻傳輸(諸如經由RF頻寬進行之高頻傳輸)的晶片封裝。
進階引腳框架封裝結構的需求增加激起業者尋找更有效率的封裝方法。此外,當輸入/輸出(input/output,I/O)的接墊數目增加時,進階引腳框架封裝結構須提升其電性品質以及產品可靠度。
本發明提供一種引腳框架結構、一引腳框架封裝結構及其製作方法,其可簡化製程步驟與增加產品可靠度。
本發明提供一種引腳框架封裝結構的製作方法。於提供一具有一上金屬層與一下金屬層的金屬片之後,形成一第一光阻層於金屬片的一上表面上且圖案化上金屬層。接著,疊壓一介電層於圖案化上金屬層上。形成一第二光阻層於金屬片的一下表面上,且以第二光阻層為一罩幕,形成一金屬層於金屬片上。然後,配置且電性連接至少一晶片至金屬片或金屬層上,且形成一封裝體於金屬片或金屬層上以包覆至少一晶片。
在本發明之一實施例中,上述之晶片配置於金屬片的圖案化上金屬層上或金屬層上。當晶片配置於圖案化上金屬層上,圖案化上金屬層更包括至少一區域塊。當晶片配置於金屬層上時,金屬層更包括至少一區域塊。
在本發明之一實施例中,上述之在形成金屬層之前以及提供第二光阻層之後,局部移除下金屬層,且金屬層直接形成於圖案化上金屬層上。
在本發明之一實施例中,上述之在形成金屬層之後以及移除第二光阻層之後,局部移除下金屬層。
本發明另提供一種引腳框架封裝結構的製作方法。在提供一金屬片之後,其中金屬片具有一形成在金屬片之一上表面上的第一光阻層,以第一光阻層為一罩幕,形成一具有多個第一金屬塊的第一金屬層於金屬片的上表面上。接著,疊壓一介電層於第一金屬層上。在提供一第二光阻層於金屬片的一下表面上之後,以第二光阻層為一罩幕,形成一具有多個第二金屬塊的第二金屬層於金屬片的下表面上。以第二金屬層為一蝕刻罩幕,圖案化金屬片,且配置並電性連接至少一晶片至第一金屬層或第二金屬層上。然後,形成一封裝體於第一金屬層上或第二金屬層上,以包覆至少一晶片。
在本發明之一實施例中,上述之位於晶片旁的金屬層更包括至少一位於中心塊旁且介於金屬塊之間的區域塊。
本發明還提供一種引腳框架封裝結構,其具有一金屬片、至少一晶片以及一封裝體。金屬片包括一形成於一上表面上的第一中心塊、多個形成於上表面上且環繞第一中心塊的第一金屬塊、一形成於一下表面上的第二中心塊以及多個形成於下表面上且環繞第二中心塊的第二金屬塊。晶片配至於第一中心塊或第二中心塊上且電性連接至金屬片。封裝體包覆晶片與部分金屬片。
在本發明之一實施例中,上述之第一金屬塊的位置對應第二金屬塊的位置。
在本發明之一實施例中,上述之晶片配置於第一中心塊或第二中心塊上。當晶片配置於第一中心塊上時,金屬片更包括至少一形成於金屬片之上表面上且位於第一中心塊旁的區域塊。當晶片配置於第二中心塊時,金屬片更包括至少一形成於金屬片之下表面上且位於第二中心塊旁的區域塊。
無論如何,依據產品的需求,引腳框架或封裝結構可設計成具有一有凹穴的中心塊或設計成有或無中心塊(如同晶片座的功能)。
在本發明之一實施例中,上述之形成一介電層於上表面上且填充於第一中心塊與第一金屬塊之間。介電層可以是一預先鑽洞的玻纖膠片層(predrilled prepreg layer)、一背膠銅箔(resin coated copper layer,RCC layer)、一乾膜銲罩層(dry-film solder mask layer)或一樹脂層(resin layer)。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
現將詳細參考本發明之一些實施例,其實例說明於附圖中。相同參考數字將在諸圖及本說明書中盡可能用以指代相同或類似部件。
圖1A至圖1I展示根據本發明之一實施例之一種引腳框架封裝結構之製作方法的示意圖。圖1A至圖1I是以橫截面圖展示,而圖1F’是以俯視圖展示。
請參考圖1A,提供一具有一上表面110a以及一下表面110b的金屬片110於一承載器100上。金屬片110例如是由一第一金屬層111與一鎳層112所構成之疊置薄膜。無論如何,第一金屬層111可以是由銅、銅合金或其他適當材料所構成。接著,請參考圖1B,形成一第一光阻層114於金屬片110的上表面110a上。可在金屬片110的上表面110a上疊壓乾膜抗蝕劑層(dry film resist layer)(未繪示)、進行曝光且接著顯影以在乾膜抗蝕劑層中形成圖案來形成第一光阻層114。可以理解的是,在此所提及的第一光阻層114亦可於提供時形成有圖案於其上。
接著,請參考圖1C,以第一光阻層114為一罩幕,進行一蝕刻過程以局部移除金屬片110的第一金屬層111,以得到一圖案化第一金屬層111a。由於蝕刻製程,圖案化第一金屬層111a的側邊可為彎曲的。可選擇性地,透過電鍍的方式形成一鎳/金層於圖案化第一金屬層111a上,以作為一表面塗佈層。接著,移除第一光阻層114。
接著,請參考圖1D,形成一介電層116於圖案化第一金層層111a以及鎳層112上。介電層116填充於圖案化第一金屬層111a的圖案之間。介電層116的上表面116a與圖案化第一金屬層111a的上表面110a共平面。介電層116可例如是一預先鑽洞的玻纖膠片層、一背膠銅箔、一乾膜銲罩層或一樹脂層(例如是ABF膜(Ajinomoto build-up film)。預先鑽洞的玻纖膠片層可具有一互補於圖案化第一金層層111a之圖案的圖案。若介電層116為一背膠銅箔層,此背膠銅箔層的銅箔可在固化背膠銅箔之樹脂後被蝕刻。介電層116可加強引腳框架結構的結構強度與提供較佳的絕緣效果。
請參考圖1E,將承載器100從下表面110b移至上表面110a上。也就是說,承載器100貼附於介電層116的上表面116a上與圖案化第一金屬層111a的上表面110a上。接著,形成一第二光阻層118於金屬片110的下表面110b上。可在金屬片110的下表面110b上疊壓乾膜抗蝕劑層(dry film resist layer)、進行曝光且接著顯影以在乾膜抗蝕劑層中形成圖案來形成第二光阻層118。
請參考圖1F,以第二光阻層118為一罩幕,進行一電
鍍製程以於金屬片110(例如是在鎳層112)的下表面110b上形成一第二金屬層120。接著,移除第二光阻層118。可選擇性地,於移除第二光阻層之前,透過電鍍的方式形成一鎳/金層於第二金屬層120上,以作為一表面塗佈層。第二金屬層120的材質可例如是銅或銅合金。一般來說,第二金屬層120的圖案與圖1F之圖案化第一金屬層111a相對應。無論如何,依據產品的設計,第二金屬層120的圖案可不同於圖案化第一金屬層111a。
圖案化第一金屬層111a包括至少一第一中心塊1110以及多個環繞第一中心塊1110(圖1C)的第一金屬塊1112。第二金屬層120包括至少一第二中心塊1210以及多個環繞第二中心塊1210(圖1F)的第二金屬塊1212。這些第一金屬塊1112的尺寸可大於(請參考圖1F)、等於或小於這些第二金屬塊1212的尺寸。這些第一金屬塊1112的位置對應這些第二金屬塊1212的位置,且這些第一金屬塊1112與這些第二金屬塊1212可作為內引腳與外引腳。這些第一金屬塊1112與這些第二金屬塊1212可配置成列、行或陣列。自俯視圖觀之,舉例而言,這些第一金屬塊1112與第二金屬塊1212之形狀可為正方形(如圖1F’所示)、圓形或多邊形。根據晶片的排列,第一中心塊1110可作為晶片座,且第二中心塊1210對應第一中心塊1110,可充當散熱片(heat sink)或反之亦然。較佳地,若第一中心塊1110或第二中心塊1210做為晶片座時,第一中心塊1110或第二中心塊1210上無形成表面塗佈層。
請參考圖1G,以第二金屬層120做為一蝕刻罩幕,局部移除鎳層112以形成一圖案化鎳層112a。兩者擇一地,於形成第二光阻層118之後與形成第二金屬層120之前,圖案化鎳層112,以使第二金屬層120直接形成於圖案化第一金屬層111a上,請參考圖1F”。於此實施例中,當鎳層112不存在於第一金屬層111a與第二金屬層120之間時,可得到較佳的電性品質。然後,以第二金屬層120為一罩幕,移除剩餘的鎳層112。
然後,在參考圖1G之後,請參考圖1H,移除承載器100,以得到一引腳框架結構10。
請參考圖1I,在參考圖1G與圖1H之後,提供一晶片20至第一中心塊1110(作為晶片座),且形成多條導線30於晶片20與這些第一金屬塊1112及晶片座1110之間。之後,形成一封裝體40以包覆晶片20與這些導線30,而得到一引腳框架封裝結構1A。封裝體40的材料例如是環氧樹脂或其他適用聚合物材料。
依據產品設計,為了下一級的電性連接需要較大的高度,可使未位於晶片20旁的金屬層(於上述實施例中的第二金屬層120)具有較大的厚度。
如上所述,這些第一金屬塊1112的尺寸可小於這些第二金屬塊1212的尺寸。圖2展示本發明之一實施例之封裝結構的橫截面圖,除了這些第一金屬塊1112的尺寸小於這些第二金屬塊1212的尺寸之外,皆是依據上述實施之製程步驟。請參考圖2,一封裝結構1B包括一配置於第二中心塊1210(作為晶片座)的晶片20,且多條導線30連接於晶片20與晶片座1210與這些第二金屬塊1212之間。封裝體40包覆晶片20、這些導線30以及第二金屬層120。
於另一方面,為了減少導線的長度,圖案化第一金屬層111A可具有不同於第二金屬層120的圖案。
除了第一中心塊1110(作為晶片座)以及多個環繞第一中心塊1110的第一金屬塊1112之外,引腳框架10的圖案化第一金屬層111a可更包括一或多個位於第一中心塊1110旁且介於這些第一金屬塊1112之間的區域塊1114,請參考圖3A-3B。圖3B為圖3A之封裝結構未形成封裝體之一部分的例示性俯視圖。
這些區域塊1114與這些第一金屬塊1112(作為接觸端子或接觸引腳)環繞晶片座1110配置,且僅繪示三行或三列的接觸端子。無論如何,這些引腳(或接觸端子)的排列或形狀不應受例示性圖式限制,而是可根據產品要求進行修改。具體來說,請參考圖3B,這些區域塊1114包括一內部擴大部分1114a(靠近中心塊)、一外部擴大部分1114c(遠離中心塊)以及一連接內部擴大部分1114a以及外部擴大部分1114c的延伸部分1114b。在此所繪示之延伸部分1114b至少具有二種形態(Z字形與直線形),因此內部擴大部分1114a與外部擴大部分1114c配置於二不同行中。原理上,這些區域塊1114排列於晶片側(晶片所配置的側邊)以作為走線佈局之用。
於此實施例中,這些區域塊1114可作為多個線路區域引腳或多個引腳。這些線路區域地不僅可縮短導線長度以具有較佳電性品質外,亦可提供較好設計靈活性的客制化產品。
圖4A至圖4G展示根據本發明之另一實施例之一種形成引腳框架封裝結構之方法的示意圖。
請參考圖4A,提供一具有一上表面410a與一下表面410b的金屬片410於一承載器400上。金屬片410可由銅、銅合金或其他適當材料所構成。接著,請參考圖4B,形成一第一光阻層412於金屬片410的上表面410a上。可在金屬片410的上表面410a上疊壓乾膜抗蝕劑層(dry film resist layer)(未繪示)、進行曝光且接著顯影以在乾膜抗蝕劑層中形成圖案來形成第一光阻層412。
接著,請參考圖4C,以第一光阻層412為一罩幕,進行一電鍍製程以形成一第一金屬層414。第一金屬層414可例如是一銅層或一銅合金層。可選擇性地,透過電鍍的方式形成一鎳/金層於第一金屬層414上,以作為一表面塗佈層。接著,移除第一光阻層412。
然後,請參考圖4D,形成一介電層416於第一金屬層414與金屬片410上。介電層416填滿第一金屬層414的圖案。介電層416的上表面416a與第一金屬層414的上表面414a共平面。介電層416可例如是一預先鑽洞的玻纖膠片層、一背膠銅箔、一乾膜銲罩層或一樹脂層(例如是ABF膜(Ajinomoto build-up film)。預先鑽洞的玻纖膠片層可具有一互補於第一金層層414之圖案的圖案。若介電層416為一背膠銅箔層,此背膠銅箔層的銅箔可在固化背膠銅箔之樹脂後被蝕刻。介電層116可加強引腳框架結構的結構強度與提供較佳的絕緣效果。
請參考圖4E,將承載器400從下表面410b移至上表面414a/416a上。也就是說,承載器400貼附於介電層416的上表面416a上與第一金屬層414的上表面414a上。接著,形成一第二光阻層418於金屬片410的下表面410b上。可在金屬片410的下表面410b上疊壓乾膜抗蝕劑層(dry film resist layer)(未繪示)、進行曝光且接著顯影以在乾膜抗蝕劑層中形成圖案來形成第二光阻層418。
請參考圖4F,以第二光阻層418為一罩幕,進行一電鍍製程以於金屬片410的下表面410b上形成一第二金屬層420。接著,移除第二光阻層418。可選擇性地,於移除第二光阻層之前,透過電鍍的方式形成一鎳/金層於第二金屬層420上,以作為一表面塗佈層。第二金屬層420的材質可例如是銅或銅合金。於圖4F中,第二金屬層420的圖案不同於第一金屬層414的圖案,用以提供線路區域引腳。
請參考圖4G,以第二金屬層420做為一蝕刻罩幕,局部移除金屬片410以形成一圖案化金屬片410a。之後,移除承載器400,以得到一引腳框架結構40。
第一金屬層414包括至少一第一中心塊4110、一或多個區域塊4114以及多個環繞第一中心塊4110的第一金屬塊4112。第二金屬層420包括至少一第二中心塊4210以及多個環繞第二中心塊4210的第二金屬塊4212。這些第一金屬塊4112的尺寸可大於、等於或小於這些第二金屬塊4212的尺寸。區域塊4114的尺寸大於這些第一金屬塊4112與這些第二金屬塊4212。這些第二金屬塊4212可與這些第一金屬塊4112或這些區域塊4114以一對一的方式對應配置。
圖5A至圖5B展示根據本發明之多個實施例之引腳框架封裝結構的橫截面圖。請參考圖5A,晶片20配置於第一金屬層414具有一中心凹穴Sa的第一中心塊4110(作為晶片墊)上。中心凹穴Sa很大可容納晶片20,可有效降低封裝結構5A的封裝高度。兩者擇一地,多個晶片或堆疊的晶片可被應用,或第一金屬層414可設計成無第一中心塊,而晶片直接配置於第二金屬層420的第二中心塊4210下面。
請參考圖5B,為了具有較佳的散熱效果,第一中心塊4110可劃分為多個接墊塊4110a/4110b/4110c,且第二中心塊4210可劃分為多個接墊塊4210a/4210b/4210c。晶片20配置於這些接墊塊4110a/4110b/4110c上。
由上述實施例之製作方法,蝕刻製程的進行可在製作引腳框架的期間或配置晶片之前。相較於習知四方扁平無引腳封裝的製作方法,本實施例之引腳框架封裝的產品可靠度優於在組裝期間或之後無蝕刻製程的封裝結構。
依據上述實施例之封裝結構,這些線路區域塊可無疑地排列於晶片側,可有效減短導線長度且可依據產品需求而提供較好設計靈活性。此外,介電層的應用可有效提升封裝強度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1A...引腳框架封裝結構
1B...封裝結構
5A...封裝結構
5B...封裝結構
10...引腳框架結構
20...晶片
30...導線
40...封裝體
100...承載器
110...金屬片
110a...上表面
110b...下表面
111...第一金屬層
111a...圖案化第一金屬層
1110...第一中心塊
112...鎳層
112a...圖案化鎳層
1112...第一金屬塊
114...第一光阻層
1114...區域塊
1114a...內部擴大部分
1114b...延伸部分
1114c...外部擴大部分
116...介電層
116a...上表面
118...第二光阻層
120...第二金屬層
1210...第二中心塊
1212...第二金屬塊
400...承載器
410...金屬片
410a...上表面
410b...下表面
4110...第一中心塊
4110a...接墊塊
4110b...接墊塊
4110c...接墊塊
4112...第一金屬塊
4114...區域塊
412...第一光阻層
414...第一金屬層
414a...上表面
416...介電層
416a...上表面
418...第二光阻層
420...第二金屬層
4210...第二中心塊
4210a...接墊塊
4210b...接墊塊
4210c...接墊塊
4212...第二金屬塊
Sa...中心凹穴
本文包含附圖以提供對本發明之一些實施例之進一步理解,且附圖併入本說明書中並構成本說明書之一部分。諸圖說明本發明之實施例,且與本說明書一起用以解釋本發明之一些實施例之原理。
圖1A至圖1I展示根據本發明之一實施例之一種引腳框架封裝結構之製作方法的示意圖。
圖2展示本發明之一實施例之封裝結構的橫截面圖。
圖3A展示根據本發明之另一實施例之一種封裝結構的橫截面圖。
圖3B為圖3A之封裝結構之一部分的例示性俯視圖。
圖4A至圖4G展示根據本發明之另一實施例之一種形成引腳框架封裝結構之方法的示意圖。
圖5A至圖5B展示根據本發明之多個實施例之引腳框架封裝結構的橫截面圖。
1A...引腳框架封裝結構
20...晶片
30...導線
40...封裝體
111a...圖案化第一金屬層
1110...第一中心塊
112a...圖案化鎳層
1112...第一金屬塊
116...介電層
120...第二金屬層
1210...第二中心塊
1212...第二金屬塊
Claims (6)
- 一種半導體引腳框架封裝結構的製作方法,包括:提供一金屬片,該金屬片具有一形成於該金屬片之一上表面上的第一光阻層,其中該第一金屬片包括一上金屬層以及一下金屬層;圖案化該上金屬層;移除該第一光阻層;疊壓一介電層於該圖案化上金屬層上;提供一第二光阻層於該金屬片的一下表面上;以該第二光阻層為一罩幕,形成一金屬層於該金屬片上;移除該第二光阻層;局部移除該下金屬層;配置且電性連接至少一晶片至該金屬片或該金屬層;以及形成一封裝體於該金屬片或該金屬層上,以包覆至少一該晶片。
- 如申請專利範圍第1項所述之半導體引腳框架封裝結構的製作方法,其中該金屬層為一透過進行一電鍍製程所形成之銅層。
- 如申請專利範圍第1項所述之半導體引腳框架封裝結構的製作方法,其中該介電層為一預先鑽洞的玻纖膠片層、一背膠銅箔、一乾膜銲罩層或一樹脂層。
- 如申請專利範圍第1項所述之半導體引腳框架封 裝結構的製作方法,其中配置該晶片至該圖案化上金屬層的一第一中心塊上,且該圖案化上金屬層更包括至少一位於該第一中心塊旁的區域塊以及多個環繞第一中心塊的第一金屬塊。
- 如申請專利範圍第1項所述之半導體引腳框架封裝結構的製作方法,其中在形成該金屬層之前與提供該第二光阻層之後,局部移除該下金屬層,且該金屬層直接形成於該圖案化上金屬層上。
- 一種引腳框架封裝結構的製作方法,包括:提供一金屬片,該金屬片具有一形成於該金屬片之一上表面上的第一光阻層;以該第一光阻層為一罩幕,形成一具有多個第一金屬塊的第一金屬層於該金屬片的該上表面上;移除該第一光阻層;疊壓一介電層於該第一金屬層上;提供一第二光阻層於該金屬片的一下表面上;以該第二光阻層為一罩幕,形成一具有多個第二金屬塊的第二金屬層於該金屬片的該下表面上;移除該第二光阻層;以該第二金屬層為一蝕刻罩幕,圖案化該金屬片;配置且電性連接至少一晶片至該第一金屬層或該第二金屬層上;以及形成一封裝體於該第一金屬層或該第二金屬層上,以包覆至少一該晶片。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/905,085 US8309400B2 (en) | 2010-10-15 | 2010-10-15 | Leadframe package structure and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201216379A TW201216379A (en) | 2012-04-16 |
| TWI445099B true TWI445099B (zh) | 2014-07-11 |
Family
ID=44216446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099143382A TWI445099B (zh) | 2010-10-15 | 2010-12-10 | 引腳框架封裝結構及其製作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8309400B2 (zh) |
| CN (1) | CN102117752B (zh) |
| TW (1) | TWI445099B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120168920A1 (en) | 2010-12-30 | 2012-07-05 | Stmicroelectronics, Inc. | Leadless semiconductor package and method of manufacture |
| TWI455269B (zh) | 2011-07-20 | 2014-10-01 | 南茂科技股份有限公司 | 晶片封裝結構及其製作方法 |
| CN102683315B (zh) * | 2011-11-30 | 2015-04-29 | 江苏长电科技股份有限公司 | 滚镀四面无引脚封装结构及其制造方法 |
| US9165878B2 (en) | 2013-03-14 | 2015-10-20 | United Test And Assembly Center Ltd. | Semiconductor packages and methods of packaging semiconductor devices |
| US9087777B2 (en) | 2013-03-14 | 2015-07-21 | United Test And Assembly Center Ltd. | Semiconductor packages and methods of packaging semiconductor devices |
| US8916422B2 (en) | 2013-03-15 | 2014-12-23 | United Test And Assembly Center Ltd. | Semiconductor packages and methods of packaging semiconductor devices |
| US9831023B2 (en) * | 2014-07-10 | 2017-11-28 | Cyntec Co., Ltd. | Electrode structure and the corresponding electrical component using the same and the fabrication method thereof |
| CN105720036A (zh) * | 2014-12-03 | 2016-06-29 | 恒劲科技股份有限公司 | 封装结构及其制法 |
| US20160218021A1 (en) * | 2015-01-27 | 2016-07-28 | Advanced Semiconductor Engineering, Inc. | Semiconductor package and method of manufacturing the same |
| US9934989B1 (en) * | 2016-09-30 | 2018-04-03 | Texas Instruments Incorporated | Process for forming leadframe having organic, polymerizable photo-imageable adhesion layer |
| CN115360099B (zh) * | 2022-08-22 | 2025-09-12 | 深圳市电通材料技术有限公司 | 一种散热器件及其制备方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6306685B1 (en) * | 2000-02-01 | 2001-10-23 | Advanced Semiconductor Engineering, Inc. | Method of molding a bump chip carrier and structure made thereby |
| US6238952B1 (en) * | 2000-02-29 | 2001-05-29 | Advanced Semiconductor Engineering, Inc. | Low-pin-count chip package and manufacturing method thereof |
| JP3942457B2 (ja) * | 2002-02-27 | 2007-07-11 | Necエレクトロニクス株式会社 | 電子部品の製造方法 |
| US20070196979A1 (en) * | 2006-02-21 | 2007-08-23 | Advanpack Solutions Pte Ltd | Flip chip in package using flexible and removable leadframe |
| CN101068005B (zh) * | 2006-05-02 | 2010-12-29 | 捷敏服务公司 | 由多个金属层制成的半导体装置封装引线框架 |
| JP2008181951A (ja) * | 2007-01-23 | 2008-08-07 | Nec Electronics Corp | 固体撮像装置 |
| US7749809B2 (en) * | 2007-12-17 | 2010-07-06 | National Semiconductor Corporation | Methods and systems for packaging integrated circuits |
| CN101814482B (zh) * | 2010-04-30 | 2012-04-25 | 江苏长电科技股份有限公司 | 有基岛引线框结构及其生产方法 |
-
2010
- 2010-10-15 US US12/905,085 patent/US8309400B2/en active Active
- 2010-12-10 TW TW099143382A patent/TWI445099B/zh active
-
2011
- 2011-01-25 CN CN2011100265333A patent/CN102117752B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8309400B2 (en) | 2012-11-13 |
| US20120091569A1 (en) | 2012-04-19 |
| CN102117752B (zh) | 2013-10-02 |
| CN102117752A (zh) | 2011-07-06 |
| TW201216379A (en) | 2012-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI445099B (zh) | 引腳框架封裝結構及其製作方法 | |
| US8994193B2 (en) | Semiconductor package including a metal plate, semiconductor chip, and wiring structure, semiconductor apparatus and method for manufacturing semiconductor package | |
| TWI299551B (en) | Quad flat no-lead type chip carrier | |
| US9510453B2 (en) | Package carrier | |
| US20100175917A1 (en) | Wiring board and method of manufacturing the same | |
| TWI419291B (zh) | 引線框架結構、使用引線框架結構之進階四方扁平無引線封裝結構,以及其製造方法 | |
| TWI455213B (zh) | 無外引腳封裝結構及其製作方法 | |
| TWI397358B (zh) | 打線基板及其製作方法 | |
| US9331041B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| TWI459514B (zh) | A substrate for selectively exposing a solder for an integrated circuit package and a method of manufacturing the same | |
| TWI506753B (zh) | 無芯層封裝結構及其製造方法 | |
| US9165789B2 (en) | Fabrication method of packaging substrate | |
| KR101382843B1 (ko) | 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법 | |
| JP2014078658A (ja) | 半導体パッケージ用基板、及びその製造方法 | |
| KR101186879B1 (ko) | 리드 프레임 및 그 제조 방법 | |
| CN101944520B (zh) | 半导体封装结构与半导体封装工艺 | |
| TW201351515A (zh) | 封裝載板及其製作方法 | |
| TWI464852B (zh) | 四方扁平無引腳封裝及適用於四方扁平無引腳封裝之線路板 | |
| TW201446086A (zh) | 封裝結構及其製作方法 | |
| TWI576979B (zh) | 封裝基板及其製造方法 | |
| KR101415489B1 (ko) | 연성 기재의 패킹 제조 공정 및 그 구조 | |
| JP2002270725A (ja) | 半導体装置およびその製造方法 | |
| TWI418006B (zh) | 單層線路之封裝基板及其製法暨封裝結構 | |
| TWI539563B (zh) | 軟性基材之封裝製程及其結構 | |
| TW201721824A (zh) | 半導體封裝結構及其製作方法 |