[go: up one dir, main page]

TWI445083B - Insulation film formation method, the computer can read the memory media and processing system - Google Patents

Insulation film formation method, the computer can read the memory media and processing system Download PDF

Info

Publication number
TWI445083B
TWI445083B TW098103865A TW98103865A TWI445083B TW I445083 B TWI445083 B TW I445083B TW 098103865 A TW098103865 A TW 098103865A TW 98103865 A TW98103865 A TW 98103865A TW I445083 B TWI445083 B TW I445083B
Authority
TW
Taiwan
Prior art keywords
plasma
processing
insulating film
less
forming
Prior art date
Application number
TW098103865A
Other languages
English (en)
Other versions
TW200947552A (en
Inventor
壁義郎
北川淳一
山部紀久夫
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008029476A external-priority patent/JP5374748B2/ja
Priority claimed from JP2008029477A external-priority patent/JP5374749B2/ja
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW200947552A publication Critical patent/TW200947552A/zh
Application granted granted Critical
Publication of TWI445083B publication Critical patent/TWI445083B/zh

Links

Classifications

    • H10P95/00—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H10D64/013—
    • H10P14/6309—
    • H10P14/6334—
    • H10P14/6506—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H10P14/6319—
    • H10P14/6336—
    • H10P14/69215—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

絕緣膜之形成方法，電腦可讀取記憶媒體及處理系統
本發明是關於經由化學氣相沈積(chemical vapor deposition：CVD)法，形成絕緣膜的絕緣膜之形成方法、電腦可讀取記憶媒體及處理系統。
CVD法係各種半導體裝置的製程中以形成氧化矽膜或高介電率絕緣膜等的絕緣膜為目的而被廣泛利用。CVD法則是應用熱等的能量來對於成膜原料物質產生氣相反應，將絕緣膜形成在被處理上。
經由CVD法來形成絕緣膜的情況，大致上會有以下的問題點。首先，列舉出的第1問題點：在經由CVD法所沉積之絕緣膜與基底膜之間的界面形成有微小的凹凸導致界面態位密度變大。界面態位密度變大，當例如基底膜為矽層時，恐會降低矽層與絕緣膜的界面進行移動的載體之移動度，使裝置的電性能降低。另外，由於凹凸導致膜厚的不平均，因而存在有微弱的處所，對於絕緣破壞的壽命造成影響。
另外，列舉出的第2問題點：在藉由CVD法或電漿CVD法所成膜之絕緣膜(例如氧化矽膜)中，存在有很多的懸鍵(dangling bond)，並且殘留有成膜材料所引出的水分或氯等之雜質，膜質並不太良好。因而必須將經由CVD法或電漿CVD法所成膜之絕緣膜，在例如700℃以上的高溫下進行退火處理，將膜質予以改善。但是，供應熱的能量是不可能重組Si-O結合，故藉由成膜後的退火處理，進行基礎性膜質的改善會有困難。另外，欲利用退火處理來提高改質效果的話，必須在高溫下進行處理，在高溫下進行退火會導致熱預算(thermal budget)的增大。熱預算增大的話，控制擴散到矽層的雜質分布會有困難，恐會對於半導體的品質造成不良的影響。
另外，例如如同液晶顯示器或電激發光顯示器，採用玻璃基板或合成樹脂製基板的情況，對於絕緣膜的改質處理，材質本身不可能在高溫下進行退火處理。
因而，提案：藉由將氧化矽膜予以電漿處理而在較低溫下將膜質予以改質之技術。
專利文獻1：日本文獻WO2002/059956號
專利文獻2：日本文獻WO2001/69665號
上述專利文獻1及專利文獻2所述之用稀有氣體及氧氣的電漿來處理經由CVD法所形成的絕緣膜之絕緣膜的改質處理是一種既減低熱預算又能製造出良質的絕緣膜之優異的技術。但是，即使進行這種電漿改質處理，仍無法將矽與絕緣膜的界面予以平坦化。即是經由CVD法將絕緣膜形成在矽上時，利用熱，先使矽氧化，形成矽氧化膜。該矽氧化膜的形成過程中，由於矽的(100)面及(111)面之氧化率些微不同，故會形成凹凸的矽氧化膜。然後，即使經由CVD法將絕緣膜沉積在該凹凸的矽氧化膜上，界面的形狀仍不會改變，故以專利文獻1、2的方法來對這種方式所形成的絕緣膜進行電漿改質處理，界面仍無法平坦化，該凹凸並不會改善。也就是利用電漿的改質處理，對於上述的第1問題點幾乎沒有期待的效果。
本發明係鑑於上述的問題點而提案，其目的則是提供當藉由CVD法來形成絕緣膜時，能夠儘可能使矽與絕緣膜的界面之形狀平坦化的絕緣膜之形成方法。
為了要解決上述課題，本發明的絕緣膜之形成方法，具備有以下的步驟：將被處理體的表面所露出的矽予以電漿氧化處理，形成作為第1絕緣膜的氧化矽膜之電漿氧化處理步驟；及藉由CVD法，將第2絕緣膜形成在前述氧化矽膜上之CVD步驟；及用含有氧氣之處理氣體的電漿，對前述第2絕緣膜進行改質處理之電漿改質處理步驟。
如同本發明的絕緣膜之形成方法，最好是在經由具有複數孔的平面天線將微波導入處理室內之電漿處理裝置中，處理壓力為6.7Pa以上267Pa以下的範圍內，且前述處理氣體全體流量中氧氣流量的比率為0.1%以上30%以下的範圍內進行。進而，如同本發明的絕緣膜之形成方法，最好是前述電漿氧化處理步驟之前述處理壓力為6.7Pa以上67Pa以下的範圍內。
另外，如同本發明的絕緣膜之形成方法，前述電漿改質處理步驟最好是在處理壓力為6.7Pa以上267Pa以下的範圍內，且前述處理氣體全體流量中氧氣流量的比率為0.1%以上30%以下的範圍內進行。此情況，最好是前述電漿改質處理步驟之前述處理壓力為6.7Pa以上67Pa以下的範圍內。進而，前述電漿改質處理步驟最好是用經由具有複數個孔的平面天線將微波導入處理室內之電漿處理裝置進行。
另外，如同本發明的絕緣膜之形成方法，最好是藉由電漿CVD法或熱CVD法，形成前述第2絕緣膜。
另外，本發明的絕緣膜之形成方法最好是反覆複數次進行前述CVD步驟及前述電漿改質處理步驟。
另外，本發明的絕緣膜之形成方法最好是前述電漿氧化處理步驟和前述電漿改質處理步驟的處理溫度為200℃以上600℃以下的範圍內。
另外，本發明的絕緣膜之形成方法最好是在相同處理室內，進行前述電漿氧化處理步驟和前述電漿改質處理步驟。
另外，本發明的絕緣膜之形成方法最好是經由前述電漿氧化處理步驟所形成之前述氧化矽膜與前述矽的界面為平坦的界面。
另外，本發明的絕緣膜之形成方法最好是前述第1絕緣膜的膜厚為3nm以上10nm以下的範圍內，前述第2絕緣膜的膜厚為3nm以上10nm以下的範圍內。
另外，本發明的絕緣膜之形成方法最好是前述第2絕緣膜為藉由用二氯矽烷(dichlorosilane)及一氧化二氮(N2 O)作為原料氣體之CVD法，進行沉積之氧化矽膜。
本發明的電腦可讀取記憶媒體，是記憶有電腦上進行動作的控制程式之電腦可讀取記憶媒體，前述控制程式係當執行時，以在用來對被處理體進行特定的處理之具有複數個處理室之處理系統中，進行：包括將被處理體的表面所露出的矽予以電漿氧化處理以形成作為第1絕緣膜的氧化矽膜之電漿氧化處理步驟、及藉由CVD法，將第2絕緣膜形成在前述氧化矽膜上之CVD步驟、及用含有氧氣之處理氣體的電漿，對前述第2絕緣膜進行改質處理之電漿改質處理步驟的絕緣膜之形成方法的方式，令電腦控制前述處理系統。
本發明的處理系統，是具有：對被處理體進行第1處理之第1處理室、及對被處理體進行與前述第1處理不同的第2處理之第2處理室、及對被處理進行與前述第2處理不同的第3處理之第3處理室之處理系統，具備有控制部，該控制部係以在第1處理室內，進行前述第1處理，將被處理體的表面所露出的矽予以電漿氧化處理以形成作為第1絕緣膜的氧化矽膜，接著在第2處理室中進行前述第2處理，藉由CVD法，將第2絕緣膜形成在前述氧化矽膜上，接著在第3處理室中進行前述第3處理，用含有氧氣之處理氣體的電漿，對前述第2絕緣膜進行電漿改質處理的方式，控制各處理室。此情況，最好是前述的第1處理室與前述第3處理室為相同的處理室。
依據本發明的絕緣膜之形成方法，在CVD步驟之前，以將矽表面予以電漿氧化處理使與矽的界面變平坦的方式，形成作為第1絕緣膜的矽氧化膜，經由CVD法將第2絕緣膜形成在該矽氧化膜上，藉由此方式，可以抑制矽/絕緣膜界面附近受到固定電荷的累積而造成界面態位密度的上升。且，藉由對第2絕緣膜進行電漿改質處理的方式，可使第2絕緣膜的膜質變得細密，形成雜質或懸鍵少的良質絕緣膜。因此，依據本發明的絕緣膜之形成方法，能夠確保矽/絕緣膜界面附近之載體的移動度，可以改善例如電晶體的作動速度等裝置的電特性，並且藉由膜質的改善可以製造出高可靠度的裝置。
 [第1實施形態]
以下，參考圖面來詳細說明本發明的實施形態。首先，參考第1圖來說明採用本實施形態的絕緣膜之形成方法實施之基板處理系統。第1圖為表示以例如對於作為基板的半導體晶圓(以下，簡稱為「晶圓」)W，例如進行電漿氧化處理、成膜處理、改質處理的各種處理的方式所構成的基板處理系統200之概略構成圖。該基板處理系統200則是由多處理室(multi-chamber)構造的叢集型製程設備(cluster tool)所構成。
基板處理系統200的主要構成包括：對晶圓W進行各種的處理之4個製程模組(process module)101a和101b和101c和101d、及經由閘閥G1對該等4個製程模組101a~101d進行連接之真空側搬送室103、及經由閘閥G2與該真空側搬送室103相連接之2個真空進樣室105a和105b、及經由閘閥G3對該等2個真空進樣室105a和105b進行連接之裝載器單元107。
4個製程模組101a~101d為對晶圓W例如進行電漿氧化處理、CVD處理、電漿改質處理等的處理之處理裝置。製程模組101a~101d可以是對晶圓W，進行同樣內容的處理，或者也可以是分別進行不同內容的處理。本實施形態的構成為至少可以在製程模組101a~101d中，進行：將晶圓W的矽予以氧化以形成氧化矽膜之電漿氧化處理、及經由CVD法之成膜處理、及使電漿對藉由該成膜處理所形成之氧化矽膜產生作用而進行改質之電漿改質處理。
構成為可抽真空之真空側搬送室103設有：對製程模組101a~101d或真空進樣室105a、105b進行晶圓W的交接之作為第1基板搬送裝置的搬送裝置109。該搬送裝置109具有相互對向配置之一對搬送臂部111a、111b。各搬送部臂111a、111b則是構成為以相同的旋轉軸為中心，可進行伸屈和迴旋。另外，在各搬送臂部111a、111b的前端分別設有用來載置晶圓W並予以保持之叉具113a、113b。搬送裝置109係在晶圓W載置在該等叉具113a、113b上的狀態下，於製程模組101a~101d間或者製程模組101a~101d與真空進樣室105a、105b之間進行晶圓W的搬送。
真空進樣室105a、105b內分別設有載置晶圓W之載置台106a、106b。真空進樣室105a、105b係以將真空狀態與大氣張開狀態進行切換的方式構成。經由該真空進樣室105a、105b的載置台106a、106b，於真空側搬送室103與大氣側搬送室119(後述)之間進行晶圓W的交接。
裝載器單元107具有：設有晶圓W進行搬送之作為第2基板搬送裝置的搬送裝置117之大氣側搬送室119、及與該大氣側搬送室119相鄰配置之3個裝載口LP、及與大氣側搬送室119的其他側面相鄰配置，具有進行晶圓W的位置檢測的位置檢測裝置(方位器)121之處理室122。
大氣側搬送室119例如具備有使氮氣或清淨空氣降流而形成乾淨的環境之循環設備(未圖示)，維持著乾淨的環境。大氣側搬送室119形成為平面看呈矩形形狀，沿著該長軸方向設有導軌123。在該導軌123上可滑動移動地支撐著搬送裝置117。也就是搬送裝置117是以利用驅動裝置(未圖示)，沿著導軌123可往X方向移動的方式構成。該搬送裝置117具有被配置成上下2段之一對搬送臂部125a、125b。各搬送臂部125a、125b則是以可進行伸屈和迴旋的方式構成。在各搬送臂部125a、125b的前端，分別設有載置晶圓W並予以保持的作為保持構件之叉具127a、127b。搬送裝置117係在晶圓W載置在該叉具127a、127b上的狀態下，於裝載口LP的晶圓匣CR與真空進樣室105a、105b與位置檢測裝置121之間進行晶圓W的搬送。
裝載口LP係形成為可以載置晶圓匣CR。晶圓匣CR則是以隔著相同間隔多段載置而可以收容複數片晶圓W的方式構成。
位置檢測裝置121具備有：藉由驅動馬達(未圖示)進行旋轉之旋轉板133、及被設置在該旋轉板133的外周位置，用來檢測出晶圓W的周緣部之光學檢測器135。
具有這種構成之基板處理系統200，依照以下的順序，對晶圓W進行電漿氧化處理、CVD處理以及電漿改質處理。首先，用大氣側搬送室119中之搬送裝置117的叉具127，由裝載口LP的晶圓匣CR取出1片晶圓W，經由方位器121進行對位之後，搬入真空進樣室105a(或105b)。真空進樣室105a(或105b)在晶圓W載置於載置台106a(或106b)的狀態下，關閉閘閥G3，內部減壓排氣成真空狀態。之後，閘閥G2張開，藉由真空側搬送室103內之搬送裝置109的叉具113，從真空進樣室105a(或105b)搬出晶圓W，搬入製程模組101a~101d的任何一個。
本實施形態中，例如製程模組101a係以可以進行將晶圓W表面的矽予以氧化之電漿氧化處理的方式構成。另外，製程模組101b、101c係以可以進行將絕緣膜例如氧化矽膜等形成在晶圓W上之CVD處理的方式構成。另外，製程模組101d係以可以在形成前述絕緣膜之後進行將該絕緣膜予以改質之電漿改質處理的方式構成。此外，也可以構成為能在製程模組101a和101d中，分別進行電漿氧化處理及電漿改質處理的兩種處理。
利用搬送裝置109從真空進樣室105a(或105b)搬出之晶圓W，首先，搬入製程模組101a，關閉閘閥G1之後，對晶圓W進行電漿氧化處理。
接著，前述閘閥G1張開，已形成有氧化矽膜的晶圓W，利用搬送裝置109，從製程模組101a維持著真空狀態搬入製程模組101b、101c的其中一方。然後，關閉閘閥G1之後，用成膜氣體，對晶圓W進行CVD處理。藉由CVD處理，使絕緣膜沉積形成在前述氧化矽膜上。
接著，前述閘閥G1張開，已經由CVD法形成有絕緣膜的晶圓W，利用搬送裝置109，從製程模組101b(或101c)維持著真空狀態搬入製程模組101d。然後，閘閥G1關閉之後，對前述絕緣膜進行電漿改質處理。接著，製程模組101d的閘閥G1張開，經電漿改質處理過的晶圓W，利用搬送裝置109予以取出，搬入真空進樣室105a(或105b)。然後，依照與前述相反的順序，處理過的晶圓W收納到裝載口LP的晶圓匣CR，完成基板處理系統200中對1片晶圓的處理。此外，基板處理系統200中各處理裝置的配置，若為可以有效進行處理的話，也可以是任何一種配置構成。進而，基板處理系統200中的製程模組數量並不侷限於4個，也可以是5個以上。
第2圖為概略表示基板處理系統200中所進行之電漿氧化處理和電漿改質處理可共用之電漿處理裝置100的概略構成之模式剖面圖。另外，第3圖為表示第2圖中電漿處理裝置100之平面天線的構造之平面圖。
電漿處理裝置100係由經由具有複數個溝槽狀的孔之平面天線，具體上是經由RLA(radial line slot antenna：幅射狀排列的溝槽型天線)，將微波導入處理室內，使電漿產生，能夠使既高密度又低電子溫度的微波激發電漿產生之RLSA(radial line slot antenna)微波電漿處理裝置所構成。電漿處理裝置100係利用既有1×1010 ~5×1012 /cm2 的電漿密度又具有7~2eV(具體上是晶圓W附近為1.1eV以下)的低電子溫度之電漿，能夠進行不會對晶圓W造成破壞之處理。因此，電漿處理裝置100適合應用於以經由各種半導體裝置的製程，將矽予以氧化而形成氧化矽膜(例如，SiO2 膜)之電漿氧化處理、或使藉由CVD法所形成之氧化矽膜(例如，SiO2 膜)不會受到電漿破壞予以改質為目的。
電漿處理裝置100中主要的構成具備有：氣密構成之處理室1、及對處理室1內供應氣體之氣體供應部18、及用來將處理室1內予以減壓排氣之排氣裝置24、及被設置在處理室1的上部，將微波導入處理室1內之微波導入部27、及控制電漿處理裝置100中的各構成部之控制部50。
處理室1則是以由被接地之大致圓筒狀的容器所形成。此外，處理室1也可以由角筒形狀的容器所形成。處理室1中具有由鋁等的材質所組成之底壁1a及側壁1b。
處理室1的內部設有用來水平地支撐被處理體也就是晶圓W之載置台2。載置台2係由導熱性很高的材質例如AlN等的陶瓷所構成。該載置台2則是利用從排氣室11的底部中央向上方延伸之圓筒狀的支撐構件3予以支撐著。支撐構件3係由例如AlN等的陶瓷所構成。
另外，載置台2設有遮蓋該外緣部且用來導引晶圓W之遮蓋環4。該遮蓋環4為例如由石英、AlN、Al2 O3 、SiN等的材質所構成之環狀構件。
另外，載置台2埋設有作為溫度調節機構之電阻加熱型的電熱器5。該電熱器5係從電熱器電源5a供電，將載置台2予以加熱，利用該熱，將被處理基板也就是晶圓W予以均等加熱。
另外，載置台2裝備有熱電偶(TC)6。藉由該熱電偶6進行溫度測量，能夠將晶圓W的加熱溫度例如控制在室溫至900℃為止的範圍。
另外，載置台2設有用來支撐晶圓W並進行升降之晶圓支撐桿(未圖示)。各晶圓支撐桿能夠對載置台2的表面進行伸進伸出。
處理室1的內周設有由石英所組成的襯套(liner)7。另外，為了要將處理室1內予以均等排氣，在載置台2的外周側呈環狀設有具有多數個排氣孔8a之石英製的擋板(baffle plate)8。該擋板8則是由複數個支柱9所支撐著。
處理室1之底壁1a的大致中央部形成有圓形的開口部10。底壁1a設有與該開口部10相連通且朝向下方突出之排氣室11。該排氣室11連接著排氣管12，經由該排氣管12連接至真空泵等的排氣裝置24。
處理室1的上部配置有中央呈環狀開口之蓋體13，進行處理室開關的功能。蓋體13的內周朝向內側(處理室內空間)突出，形成環狀的支撐部13a。
處理室1的側壁1b設有形成為環狀之氣體導入部15。該氣體導入部15則是與供應含氧氣體或電漿激發用氣體之氣體供應部18相連接著。此外，氣體導入部15也可以設成噴嘴狀或噴淋頭狀。
另外，處理室1的側壁1b還設有：在電漿處理裝置100與相鄰於該電漿處理裝置之搬送室103(參考第1圖)之間，用來進行晶圓W的搬入搬出之搬進搬出口16、及開關該搬進搬出口16之閘閥G1。
氣體供應部18例如具有惰性氣體供應源19a、含氧氣體供應源19b以及氫氣供應源19c。此外，氣體供應部18也可以具有例如用於置換處理室1內的氛圍時之沖洗氣供應源、用於清潔處理室1內時之清潔氣體供應源等，作為上述以外的氣體供應源(未圖示)。
惰性氣體例如可以使用N2 氣體或稀有氣體等。稀有氣體例如可以使用Ar氣體、Kr氣體、Xe氣體、He氣體等。這些當中，依據既穩定生成電漿又有優異的經濟性的這點，使用Ar氣體最理想。另外，含氧氣體例如可以使用氧氣(O2 )、水蒸氣(H2 O)、一氧化氮(NO)、一氧化二氮(N2 O)等。
惰性氣體、含氧氣體以及氫氣係從氣體供應部18的惰性氣體供應源19a、含氧氣體供應源19b以及氫氣供應源19c，經由氣體管線20送到氣體導入部15，從氣體導入部15導入處理室1內。與各氣體供應源相連接之各條氣體管線20設有質流控制器(mass flow controller)21和該前後的開關閥22。利用這種氣體供應部18的構成，可以進行供應氣體的切換或流量等的控制。
排氣裝置24例如具備有渦輪分子泵(turbo molecular pump)等之高速真空泵等的真空泵。如同前述，真空泵經由排氣管12與處理室1的排氣室11相連接著。處理室1內的氣體均等地流往排氣室11的空間11a，再從空間11a使排氣裝置24作動，經由排氣管12排往外部。藉由此方式，能夠高速地將處理室1內減壓到特定的真空度，例如0.133Pa。
其次，針對微波導入部27的構成進行說明。微波導入部27被配置在蓋體13的上面，主要構成具備有：透過板28、平面天線31、慢波材33、遮蓋構件34、導波管37、匹配電路38以及微波產生裝置39。
使微波透過之透過板28支撐於蓋體13中向內周側伸出之支撐部13a上。透過板28則是由介電體，例如石英、Al2 O3 、AlN等的陶瓷所構成。該透過板28與支撐部13a之間透過密封構件29予以氣密密封著。因此，處理室1內係與蓋體一起氣密保持。
平面天線31係被設置成位於透過板28的上方，與載置台2相對向。平面天線31形成為圓板狀。此外，平面天線31的形狀並不侷限於圓板狀，例如也可以是四角板狀。該平面天線31被卡止在蓋體13的上端並予以接地。
平面天線31例如由表面鍍金或鍍銀的銅板、鋁板或鎳板、或者這些金屬的合金板所構成。平面天線31具有放射微波之多數個溝槽狀的微波放射孔32。微波放射孔32係以特定的圖案貫穿平面天線31而形成。
例如如第3圖所示，各個微波放射孔32形成為細長的長方形狀(溝槽狀)。然後，典型上呈「T」形狀配置相鄰的微波放射孔32。另外，如此組合成特定的形狀(例如T形狀)所配置之微波放射孔32再把全體上配置成同心圓狀。
微波放射孔32的長度或配列間隔則是依照微波的波長(λg)來決定。例如，微波放射孔32的間隔被配置成隔著λg/4、λg/2或λg。此外，第3圖中，呈同心圓狀形成之相鄰微波放射孔32彼此間的間隔以△r表示。此外，微波放射孔32的形狀也可以是圓形狀，圓弧狀等的其他形狀。進而，微波放射孔32的配置形態並沒有特別的限定，配置成同心圓狀之外，例如還可以配置成螺旋狀、放射狀等。
平面天線31的上面配置有具有比真空還要更大的介電率之慢波材33。真空中微波的波長變長，故該慢波材33具有將微波的波長調整成很短之功能，以從微波放射孔32可以將微波效率良好地導入處理室1內的方式構成。慢波材33的材質例如可以使用石英、聚四氟乙烯(polytetrafluoroethylene)樹脂、聚醯亞胺(polyimide)樹脂等。
此外，平面天線31與透過板28之間或遲波材33與平面天線31之間可以是相接觸，也可以是隔著間隙，不過在有效地將微波導入處理室1的前提下，最好是相接觸。
以遮蓋該等平面天線31和慢波材33的方式，在處理室1的上部設置遮蓋構件34，構成平面天線31及扁平導波路。遮蓋構件34例如由鋁或不銹鋼等的金屬材料所形成。蓋體13的上端及遮蓋構件34利用密封構件35予以密封。另外，遮蓋構件34的內部形成有冷卻水流路34a。讓冷卻水流通該冷卻水流路34a，可以冷卻遮蓋構件34、遲波材33、平面天線31以及透過板28。
遮蓋構件34之上壁(頂棚部)的中央形成有開口部36，該開口部36連接著導波管37。導波管37的另一端側經由匹配電路38連接著產生微波的微波產生裝置39。
導波管37具有：從上述遮蓋構件34的開口部36往上方伸出之剖面圓形狀的同軸導波管37a、及經由模式變換器40連接到該同軸導波管37a的上端部之在水平方向上延伸之矩形導波管37b。模式變換器40具有將矩形導波管37b內以TE模式傳播之微波變換成TEM模式之功能。
同軸導波管37a的中心延伸存在著內導體41。該內導體41則是在該下端部與平面天線31的中心相連接固定著。利用這種構造，微波則會在同軸導波管37a的內導體41傳播，呈放射狀既效率良好又均等地傳播到作為遮蓋構件34及平面天線31而形成之扁平導波管內。扁平導波管內抑制反射波的微波，由溝槽導入處理室內。
形成為：利用這種構成的微波導入部27，微波產生裝置39所產生的微波，經由導波管37，傳送給平面天線31，再經由透過板28，導入處理室1內。此外，微波的頻率最好是使用2.45GHz，其他例如也可以使用8.35GHz、1.98GHz等。
電漿處理裝置100的各構成部為連接在控制部50進行控制之構成。控制部50具有電腦，例如如第4圖所示，具備有：裝備了CPU之製程控制器51、及與該製程控制器51相連接之使用者界面52和記憶部53。製程控制器51是一種在電漿處理裝置100中，統籌控制與例如溫度、壓力、氣體流量、微波輸出等的製程條件有關係之各構成部(例如，電熱器電源5a、氣體供應部18、排器裝置24、微波產生裝置39等)之控制手段。
使用者介面52具有：製程管理者為了要管理電漿處理裝置100而進行指令的輸入操作之鍵盤、或顯示電漿處理裝置100的運作狀況之顯示器等。另外，記憶部53中保存著記錄有經由製程控制器51的控制以實現電漿處理裝置100所執行的各種處理之控制程式(軟體)或處理條件資料等之生產製程參數(recipe)。
然後，若有必要，根據來自使用者介面52的指示，從記憶部53中讀出任意的生產製程參數，經由製程控制器51予以執行，以此方式，在製程控制器51的控制下，電漿處理裝置100的處理室1內進行所期望的處理。另外，前述控制程式或處理條件資料等的生產製程參數係利用電腦可讀取記憶媒體，例如採用儲存在CD-ROM、硬碟、軟碟、快閃記憶體、DVD、藍光光碟等的狀態之記憶媒體，或者從其他的裝置，例如經由專線隨時進行傳輸，在線上加以利用。
這種構成的電漿處理裝置100，可以在600℃以下，最好是500℃以下的低溫下，進行既是對基底膜無破壞又很少熱預算之電漿處理。另外，電漿處理裝置100係有優異的電漿均等性，因而即使是對大直徑的晶圓W，在該面內仍可以實現處理的均等性。
第5圖中表示可應用來作為製程模組101b、101c之單片式CVD成膜處理裝置300的概略構成例子。該單片式CVD成膜處理裝置300具有氣密構成之大致圓筒狀的處理容器301。處理容器301中配置有用來水平支撐被處理體也就是晶圓W之載置台303。載置台303則是由圓筒狀的支撐構件305所支撐著。另外，載置台303中埋設有電熱器307。該電熱器307係從電熱器電源309供電，將晶圓W加熱到特定的溫度。
處理容器301的開關頂壁301a設有噴淋頭311。該噴淋頭311的內部具有氣體擴散空間311a。噴淋頭311的下面形成有與氣體擴散空間311a相連通之多數個氣體注出孔313。另外，噴淋頭311的中央部連接著與氣體擴散空間311a相連通的氣體供應配管315。該氣體供應配管315則是經由質流控制器(MFC)317、及被配備在該控制器前後之開關閥318a、318b，與例如供應二氯矽烷(dichlorosilane)、一氧化二氮(N2 O)等的成膜原料氣體或用來進行置換處理容器301內的氛圍之沖洗氣等之氣體供應源319相連接著。然後。前述成膜原料氣體等，從氣體供應源319，經由氣體供應配管315、質流控制器317，供應給噴淋頭311。
處理容器301的底壁301b形成有排氣孔331，該排氣孔331經由排氣管333連接著排氣裝置335。然後，被構成為使該排氣裝置335動作，處理容器301內可以減壓到特定的真空度。此外，也可以從高頻電源(未圖示)，對噴淋頭311供應高頻電力，將藉由噴淋頭311供應到處理容器301內之原料氣體予以電漿化以進行成膜。
另外，處理容器301的側壁301c設有用來搬進搬出晶圓W之搬進搬出口337，經由該搬進搬出口337進行晶圓W的搬進搬出。搬進搬出口337則是藉由閘閥G1進行開關。
如同以上構成的單片式CVD成膜裝置300係可以在晶圓W載置在載置台303上的狀態下，利用電熱器307將晶圓W予以加熱，並從噴淋頭311朝向晶圓W供應原料氣體，經由CVD法，例如將SiO2 膜的薄膜形成在晶圓W的表面。
具有以上構成之單片式CVD成膜裝置300也是藉由控制部50(參考第4圖)進行控制。此外，CVD成膜裝置並不侷限於單片式，也能夠使用整批式的LP(low pressure)CVD成膜裝置。
其次，參考第6圖和第7圖來說明基板處理系統200中進行包括電漿氧化處理、電漿改質處理的絕緣膜之形成方法。第6圖為表示含有將矽予以電漿氧化處理以形成第1絕緣膜之步驟、及將第2絕緣膜形成在該第1絕緣膜上之步驟、及將該第2絕緣膜予以改質之步驟的絕緣膜之形成方法的流程之流程圖。第7圖為說明該主要步驟之圖面。
本實施形態的絕緣膜之形成方法係依循例如第6圖所示的步驟S1至步驟S7的順序實施。首先，第6圖中的步驟S1係經由真空側搬送室103內的搬送裝置109，依照前述的順序，將處理對象的晶圓W搬入電漿處理裝置100(製程模組101a)。其次，步驟S2係如第7A圖所示，對晶圓W的表面所露出的矽層201進行電漿氧化處理。藉由該電漿氧化處理，如第7B圖所示，將矽層201的表面予以氧化，以特定膜厚來形成作為第1絕緣膜的氧化矽膜202。電漿氧化處理則是在以下所示的順序和條件下實施。
[電漿氧化處理的順序]
首先，一面將電漿處理裝置100的處理室1內予以減壓排氣，一面從氣體供應機構18的惰性氣體供應源19a和含氧氣體供應源19b，以特定的流量，將稀有氣體和含氧氣體，分別經由氣體導入部15，導入處理室1內。以此方式，將處理室1內調節成特定的壓力。
其次，將微波產生裝置39所產生的特定頻率，例如2.45GHz的微波，經由匹配電路38，導至導波管37。被導至導波管37的微波，依序通過矩形波管37b和同軸導波管37a，經由內導體41，供應給平面天線31。也就是微波在矩形波管37b內，以TE模式進行傳播，該TE模式的微波經由模式變換器40變換成TEM模式，在同軸導波管37a內朝向平面天線31逐一進行傳送。然後，微波從平面天線31所貫穿形成之構槽狀的微波放射孔32，經由透過板28，放射到處理室1內之晶圓W的上方空間。這時候的微波輸出，例如處理200mm直徑以上的晶圓W時，可以從1000W以上5000W以下的範圍內，依照目的來選擇。
利用從平面天線31經過透過板28放射到處理室1之微波，在處理室1內形成電磁場，使惰性氣體和含氧氣體分別予以電漿化。該微波激發電漿成為微波從平面天線31的多數個微波放射孔32進行放射，成為既有大致1×1010 ~5×1012 /cm2 的高密度又在晶圓W附近，具有1eV以下的低電子溫度之電漿。以此方式所形成之微波激發高密度電漿為例如以O(1 D2 )自由基或O2 + 離子為主體作為電漿中的氧化活性種之電漿，利用該電漿的作用，使晶圓W的矽層201氧化，形成離子等造成電漿破壞很少之氧化矽膜202。
[電漿氧化處理條件]
電漿氧化處理的處理氣體最好是使用含有稀有氣體及氧氣的氣體。最好是稀有氣體使用Ar氣體，含氧氣體使用O2 氣體。此情況，全體處理氣體中O2 氣體的體積流量比率(O2 氣體流量/全體處理氣體流量的百分比)，基於使O2 + 離子和O(1 D2 )自由基作為電漿中的氧化活性種的濃度提高的觀點，最好是設定在0.1%以上30%以下的範圍內，0.5%以下3%以下的範圍內則更加理想。例如，處理200mm直徑以上的晶圓W時，可以從Ar氣體的流量為50mL/min(sccm)以上5000mL/min(sccm)以下的範圍內，O2 氣體的流量為0.05mL/min(sccm)以上1000mL/min(sccm)以下的範圍內進行設定成成為上述流量比。
另外，基於提高O2 + 離子和O(1 D2 )自由基的濃度來作為電漿中的氧化活性種的觀點，處理壓力最好是6.7Pa以上267Pa以下的範圍內，6.7Pa以上67Pa以下的範圍內則更加理想。
另外，基於使作為電漿中的氧化活性種之O2 + 離子和O(1 D2 )自由基效率良好地產生的觀點，微波的功率密度能夠設定為0.5W/cm2 以上3W/cm2 以下的範圍內，0.51W/cm2 以上2.56W/cm2 以下的範圍內則更加理想。此外，微波的功率密度代表透過板28的面積1cm2 所供應之微波功率(以下，同樣)。例如，處理200mm直徑以上的晶圓W時，最好是將微波功率設定為1000W以上5000W以下的範圍內。
另外，晶圓W的加熱溫度最好是例如設定為200℃以上600℃以下的範圍內，作為載置台2的溫度，設定在400℃以上600℃以下則更加理想。
基於提高矽層201與氧化矽膜202之界面的平坦性的觀點，藉由電漿氧化處理形成在晶圓W的矽層201之氧化矽膜202的膜厚T1 ，最好是3nm以上10nm以下的範圍內，4nm以上8nm以下的範圍內則更加理想。
以上的條件係保存在控制部50的記憶部53，作為生產製程參數。然後，製程控制器51讀出該生產製程參數而送出控制訊號，對電漿處理裝置100的各構成部，例如氣體供應機構18、排氣裝置24、微波產生裝置39、電熱器電源5a等送出控制訊號，依照所期望的條件，進行電漿氧化處理。
其次，步驟S3中，利用真空側搬送室103內的搬送裝置109，將已形成有矽氧化膜的晶圓W，移送到單片式CVD成膜裝置300(製程模組101b或101c)。該移送則是在維持著真空狀態下，藉由真空側搬送室103內的搬送裝置109予以實施。
其次，步驟S4中，如第7C圖所示，對晶圓W的表面所形成的氧化矽膜202上，利用CVD法進行成膜處理。藉由此方式，如第7D圖所示，重疊在氧化矽膜202上而形成作為第2絕緣膜的氧化矽膜203。使用基板處理系統200的本實施形態中，該CVD法則是利用熱CVD法，但能夠例如利用電漿CVD法、減壓CVD法、常壓CVD法等的方法，進行成膜。此外，成膜方法可以是單片式，也可以是整批式。
基於提高對膜厚方向的改質效果的觀點，藉由CVD法的成膜處理而積層形成在晶圓W的氧化矽膜202上之氧化矽膜203的膜厚T2 ，最好是3nm以上10nm以下的範圍內，4nm以上8nm以下的範圍內則更加理想。
其次，步驟S5中，將已形成有氧化矽膜202和氧化矽膜203的晶圓W，移送到作為電漿改質處理裝置的電漿處理裝置100(製程模組101d)。該移送則是在維持著真空狀態下，藉由空側搬送室103內的搬送裝置109予以實施。其次，步驟S6中，如第7E圖所示，對氧化矽膜203實施電漿改質處理。利用電漿處理裝置100所進行之電漿改質處理的順序係以上述電漿氧化處理的順序為基準，此處則省略說明。步驟S6中之電漿改質處理的條件如同以下所述。
[電漿改質處理條件]
電漿改質處理的處理氣體最好是含有稀有氣體及含氧氣體的氣體。最好是稀有氣體使用Ar氣體，含氧氣體使用O2 氣體。此時，全體處理氣體中O2 氣體的體積流量比率(O2 氣體流量/全體處理氣體流量的百分比)，基於生成高濃度的O2 + 離子和O(1 D2 )自由基作為電漿中的氧化活性種的觀點，最好是0.1%以上30%以下的範圍內，0.1%以上5%以下的範圍內則更加理想。例如處理200mm直徑以上的晶圓W時，可以從Ar氣體的流量為500mL/min(sccm)以上5000mL/min(sccm)以下的範圍內，O2 氣體的流量為0.5mL/min(sccm)以上1000mL/min(sccm)以下的範圍內進行設定成為上述流量比。
另外，基於產生高濃度的O2 + 離子和O(1 D2 )自由基作為電漿中的氧化活性種的觀點，處理壓力最好是6.7Pa以上267Pa以下的範圍內，6.7Pa以上67Pa以下的範圍內則更加理想。
另外，基於使作為電漿中的氧化活性種之O2 + 離子和O(1 D2 )自由基效率良好地生成，使電漿密度提高，以使氧化矽膜203中的缺陷修復的觀點，微波的功率密度最好是設定為0.51W/cm2 以上2.56W/cm2 以下的範圍內。例如處理200mm直徑以上的晶圓W時，最好是將微波功率設定為1000W以上5000W以下的範圍內。
另外，晶圓W的加熱溫度最好是例如設定為200℃以上600℃以下的範圍內，作為載置台2的溫度，設定在400℃以上600℃以下則更加理想。
以上的條件保存在控制部50的記憶部53，作為生產製程參數。然後，製程控制器51讀出該生產製程參數而送出控制訊號，對電漿處理裝置100的各構成部，例如氣體供應機構18、排氣裝置24、微波產生裝置39、電熱器電源5a等送出控制訊號，依照所期望的條件，進行電漿改質處理。
結束步驟S6的電漿改質處理之後，在步驟S7，利用真空搬送室103內的搬送裝置109，從電漿處理裝置100(製程模組101d)搬出處理過的晶圓W，依照前述順序，收納到裝載口LP的晶圓匣CR中。
以上，基板處理系統200中，可以在真空下連續實施CVD法之氧化矽膜203的成膜處理、及氧化矽膜203的改質處理。利用CVD法形成氧化膜也可在其他的系統中進行。此外，也可以在製程模組101a和101d中，分別進行步驟S2的電漿氧化處理及步驟S6的電漿改質處理的兩方之處理。
[作用]
其次，參考第8A圖、第8B圖來說明基板處理系統200中所實施的氧化矽膜之形成方法的作用機構。藉由通常的CVD法形成在矽層201的表面之氧化矽膜203係利用熱進行沉積。成膜的初期，首先使矽表面熱氧化以形成矽氧化膜。但是，矽有面方位，故如第8A圖所示，與矽層201的界面形成有微小的凹凸，會有微米範圍的平坦性不良。另外，氧化矽膜203與矽層201的交界處(SiO2 /Si界面)附近，形成有很多的缺陷，界面態位密度變大。其結果，載體(電子或電洞)的移動度降低，例如為電晶體的話，該動作速度降低，或使漏電流增大而使裝置的電性能降低。
本實施形態的絕緣膜之形成方法係在CVD處理之前，首先，用電漿處理裝置100，在低壓、低氧分壓下，對矽層201的表面施予電漿氧化處理。這種方式所形成之氧化矽膜202與矽層201的交界處(SiO2 /Si界面)則如第8B圖所示，可以形成為極平坦。因而，氧化矽膜202與矽層201的交界處(SiO2 /Si界面)附近，缺陷很少，界面態位密度的增加受到抑制。然後，藉由CVD法，將特定厚度的氧化矽膜203，形成在該氧化矽膜202上。進而，用電漿處理裝置100，對氧化膜203進行電漿改質處理。電漿改質處理最好是本電漿裝置。
用電漿處理裝置100來產生含有氧氣之處理氣體的電漿時，主要生成O2 + 離子、O(1 D2 )自由基、O(3 Pj )自由基作為電漿中的氧化活性種。此外，O(3 Pj )自由基的j表示0~2，但這當中O(3 P2 )自由基生成最多。這些氧化活性種當中，O2 + 離子具有很大的能量(12.1eV)。對於Si-Si結合或者Si與雜質元素的結合產生作用，進行切斷該結合的作動。O(1 D2 )自由基(4.6eV)為Si反應的主要氧化活性種，容易置入藉由O2 + 離子所切斷之Si-Si結合、或者Si與雜質元素的結合，形成穩定的Si-O-Si結合。O(3 Pj )自由基能量不足(2.6eV)，幾乎無助於Si的氧化。因此，為了要將氧化矽膜予以改質，必須生成含有多數O2 + 離子和O(1 D2 )自由基的電漿。O2 + 離子或O(1 D2 )自由基在低處理壓力條件下(267Pa以下，最好是6.7Pa以上267Pa以下，更好的是6.7Pa以上67Pa以下)會生成更多，隨著增加處理壓力而減少生成量。一方面，O(3 Pj )自由基並不會藉由處理壓力而大幅改變生成量。因此，在低處理壓力下生成電漿，會生成含有多數O2 + 離子和O(1 D2 )自由基的電漿，效率良好地進行氧化矽膜的改質。
第9圖為表示藉由電漿改質處理而在氧化矽膜內所造成的化學變化之模式圖。如同圖示，使含有多數O2 + 離子和O(1 D2 )自由基的電漿對於氧化矽膜產生作用，首先，O2 + 離子對Si的懸鍵產生作用，將該結合予以活性化，藉由O(1 D2 )自由基使反應容易進行，形成Si-O-Si的穩定結合。其結果，疏密的氧化矽膜203中所含有的懸鍵減少，進而氧化矽膜203中含有之CVD法中成膜原料所引出Cl、H、OH等之不穩定的雜質，藉由與O(1 D2 )自由基的置換，排往膜外。藉由這種構成，使氧化矽膜203的膜質變細緻，改質成雜質或懸鍵很少之良質的膜。一方面，在高壓力條件下(例如333Pa以上)，作為電漿中的活性種之O2 + 離子或O(1 D2 )自由基減少，改成O(3 Pj )自由基為主體。該O(3 Pj )自由基係該本身並不是活性，具有透過氧化矽膜203的性質，故在該自由基受到支配之電漿生成條件下，得不到含有多數O2 + 離子或O(1 D2 )自由基的電漿之優質的改質效果。
本實施形態的絕緣膜的形成方法係針對如同上述的處理壓所造成電漿中之活性種、O2 + 離子或O(1 D2 )自由基的改變，選擇生成高濃度的O2 + 離子或O(1 D2 )自由基之低壓力條件(267Pa以下)，對氧化矽膜203進行電漿改質處理，藉由此方式，對於疏密的氧化矽膜203可以獲得很高的改質效果。
如此，以將矽予以電漿氧化處理使與矽的界面成為極平坦的方式形成氧化矽膜，經由CVD法將絕緣膜形成在該氧化矽膜上，再利用含有氧氣的電漿，將該絕緣膜予以改質，可以改善成SiO2 /Si界面之界面態位密度很小，且既細緻又懸鍵很少之膜質。因此，SiO2 /Si界面進行移動的載體之移動度降低受到抑制，可以形成裝置的電性能已被改善之良質的絕緣膜(氧化矽膜202和氧化矽膜203)。該絕緣膜的用途上例如作為薄膜電晶體(thin film transistor：TFT)元件的閘極絕緣膜來應用，具體上是在5nm以上1000nm以下的範圍內，最好是在8nm以上100nm以下的範圍內，可以有效地應用。
第10圖為表示能夠應用本實施形態的絕緣膜之形成方法之TFT元件400的概略構成之剖面圖。玻璃基板401上局部形成有例如由多晶矽(polysilicon)所形成的閘極電極402。閘極電極402的表面形成有氧化矽膜402a的薄膜。然後，以覆蓋含有氧化矽膜402a之閘極電極402和玻璃基板401的表面的方式，形成由二氧化矽(SiO2 )所形成之閘極絕緣膜403。閘極絕緣膜403上形成有a-Si(非晶質矽)膜404，作為用來形成電晶體之Si系膜，且閘極電極402的上部形成有通道部405。a-Si膜404上形成有含有高熔點金屬材料例如鉬、鎢等之源極電極406和汲極電極407。源極電極406和汲極電極407上形成有由氮化矽(Si3 N4 )所形成之鈍化膜408，保護TFT元件400的表面。
將本實施形態的絕緣膜之形成方法應用於第10圖所示的構成之TFT元件400的情況，將由多晶矽(polysilicon)所形成之閘極電極402圖案形成在玻璃基板401上之後，用電漿處理裝置100，將該表面予以電漿氧化處理，在閘極電極402的表面部分形成氧化矽膜402a。其次，以覆蓋閘極電極402和玻璃基板401的表面的方式，經由CVD法形成閘極絕緣膜403。進而，用電漿處理裝置100，將閘極絕緣膜403予以電漿改質處理，改質成既細緻又很少雜質的氧化矽膜。以上的處理可以依照第6圖中的步驟S1~步驟S7的順序予以實施。之後，依照通常方法，反覆進行成膜及蝕刻，進行a-Si膜404的成膜及圖案形成、源極電極406和汲極電極407的成膜及圖案形成、鈍化膜408的成膜以及ITO電極(未圖示)的形成，即可以形成TFT元件400。
第10圖中所例示之TFT元件400係用電漿處理裝置100，將閘極電極402的表面部分予以電漿氧化處理，形成氧化矽膜402a，即可以使經由CVD已形成有閘極絕緣膜403之後之絕緣膜(氧化矽膜402a和閘極絕緣膜403)與閘極電極402(多晶矽)的界面變為極平坦。因而，絕緣膜(氧化矽膜402a和閘極絕緣膜403)與閘極電極402的交界處(SiO2/多晶矽界面)附近，缺陷變少，界面態位密度的增加受到抑制。因此，界面進行移動的載體之移動度降低受到抑制，可以改善TFT元件400的電性能。
另外，用電漿處理裝置100，在低壓力條件下，進行電漿改質處理，即可以使閘極絕緣膜403的膜質變細緻，並改質成雜質或懸鍵很少之良質的膜。此外，基於熱預算的觀點，閘極絕緣膜403最好是藉由可在低溫下成膜之電漿CVD法進行成膜。
其次，針對成為本發明的基礎之實驗資料進行說明。用第2圖所示的電漿處理裝置100，在以下的條件1~條件4下，對經由熱CVD法成膜之氧化矽膜，進行電漿改質處理。針對改質後的氧化矽膜，測量膜厚的增加量、折射率的增加量、0.125%的稀氟酸處理(30秒間)之濕式蝕刻速率。另外，使用改質後的氧化矽膜來作為閘極絕緣膜製造MOS電容器，針對作為該電特性之漏電流密度(Jg；-10MV/cm)、崩潰電荷量(Qbd；63%(這是代表表示全體63%的個數之資料))、電子陷阱的改變量(△vge；11秒)進行測量。此外，為了要進行比較，也針對未進行電漿改質的情況、只藉由退火進行改質的情況(熱改質處理)、以及熱氧化膜(WVG法)，進行與上述相同的測定。該結果顯示在表1中。
[電漿改質條件1]
Ar氣體流量：1000mL/min(sccm)
O2 氣體流量：300mL/min(sccm)
流量比(O2 /Ar+O2 )：0.23
處理壓力：6.7Pa
載置台2的溫度：500℃
微波功率：4000W
微波功率密度：2.05W/cm2 (透過板面積約1cm2 )
[電漿改質條件2]
Ar氣體流量：1980mL/min(sccm)
O2 氣體流量：20mL/min(sccm)
流量比(O2 /Ar+O2 )：0.01
處理壓力：200Pa
載置台2的溫度：500℃
微波功率：4000W
微波功率密度：2.05W/cm2 (透過板面積約1cm2 )
[電漿改質條件3]
Ar氣體流量：1200mL/min(sccm)
O2 氣體流量：400mL/min(sccm)
流量比(O2 /Ar+O2 )：0.25
處理壓力：667Pa
載置台2的溫度：500℃
微波功率：4000W
微波功率密度：2.05W/cm2 (透過板面積約1cm2 )
[電漿改質條件4]
Ar氣體流量：1200mL/min(sccm)
O2 氣體流量：370mL/min(sccm)
H2 氣體流量：30mL/min(sccm)
流量比(O2 /Ar+O2 +H2 )：0.23
流量比(H2 /Ar+O2 +H2 )：0.019
處理壓力：667Pa
載置台2的溫度：500℃
微波功率：4000W
微波功率密度：2.05W/cm2 (透過板面積約1cm2 )
[退火改質處理條件]
氛圍：N2 /O2 =10/0.1L/min
溫度：900℃
壓力：133Pa
[熱氧化膜形成條件]
氛圍：H2 /O2 =450/900mL/min(sccm)
溫度：950℃
壓力：15000Pa
[熱CVD成膜條件]
SiH2 Cl2 氣體流量：75mL/min(sccm)
N2 O氣體流量：150mL/min(sccm)
處理壓力：48Pa
處理溫度：780℃
依據表1所示之物理分析的結果，在200Pa以下的低壓條件1和條件2下進行電漿改質處理的情況，折射率增加，濕式蝕刻速率減少。該等資料表示藉由電漿改質處理，氧化矽膜的膜質受到改善，膜密度升高。另外，改善處理條件1、條件2與只經由熱退火進行改質處理作比較的話，顯示：條件1及條件2的改質處理比熱改質處理還會使蝕刻速率減小，改質效果更加提高。這點被認為是利用電漿生成的O2 + 、O(1 D2 )自由基，使膜中的雜質、懸鍵減少而變細緻。
另外，在條件4下進行電漿改質處理的情況，折射率並未發現改變，濕式蝕刻速率也與熱改質處理大致同等。也就是針對膜質的改善效果，條件4的電漿改質處理的結果與熱改質處理同樣。但是，在條件4下進行電漿改質的情況，由於處理壓力很高，因而O2 + 、O(1 D2 )的生成減少，改質效果很小，明顯發現矽氧化膜的膜厚增加。這點被認為是經由CVD法所成膜的氧化矽膜與基底的矽之界面，藉由電漿中的O(3 P2 )自由基而被氧化，導致膜厚增加。
依據以上的結果，基於容易使O2 + 、O(1 D2 )自由基生成的觀點，處理壓力最好是267Pa以下，例如6.7Pa以上267Pa以下。在該條件下的電漿改質處理，顯示：經由CVD法所成膜之氧化矽膜的膜質改善效果很大。一方面，在處理壓力高達267Pa的壓力條件下進行電漿改質處理的情況，判定：經由CVD法所成膜之氧化矽膜的膜質改善效果與熱改質處理同等小，且有膜厚增加的作用。
表2所示之電特性的評估結果，在處理壓力低達200Pa以下的條件1和條件2下進行電漿改質處理的情況，漏電流密度(Jg)比處理壓力高達667Pa的條件3或熱改質處理還要更大幅改善。
第11圖中表示條件1~條件3之電漿改質處理的處理壓力與漏電流之兩者的關係。另外還一倂揭示退火改質處理及熱氧化膜的漏電流。從該第11圖得知：處理壓力為267Pa以下，例如6.7Pa以上267Pa以下的話，能夠將漏電流抑制在2.1×10-4 [A/cm2 ]以下。因此，以改善漏電流特性為目的的情況，最好是把電漿改質處理的處理壓力設定在267Pa。
崩潰電荷量(Qbd)係在條件1~條件3下進行電漿改質處理的情況比熱改質處理還要更大幅改善。尤其，在條件2下進行電漿改質處理的情況，顯示：超過熱氧化膜之非常優異的可靠度。
第12圖中表示在條件1~條件3下進行電漿改質處理的處理壓力與Qbd的關係。此處則是一倂揭示熱改質處理及熱氧化膜的漏電流。從第12圖得知：處理壓力為533Pa以下的話，Qbd能在33[C/cm2 ]以上。因此，以改善Qbd特性為目的的情況，最好是將電漿改質處理的處理壓力設定在6.7Pa以上533Pa以下，更好的是6.7Pa以上400Pa以下，6.7Pa以上267Pa以下則較為期望。
另外，第13圖中表示在條件1~條件3下進行電漿改質處理之O2 /(Ar+O2 )比與Qbd的關係。電漿改質處理判定：如第13圖所示，藉由O2 /(Ar+O2 )比為0.23以下使氧分壓降低，可以有效改善Qbd特性，具體上O2 /(Ar+O2 )比為0.1以下的話，利用O2 + 離子、O(1 D2 )自由基的作用變成細緻的膜，獲得超過熱氧化膜之高Qbd特性。
表2中，有關電子陷阱的改變量(△vge)，在條件1和條件2下進行電漿改質處理的情況，比熱改質處理大致減半，大幅受到改善。在條件3下進行電漿改質處理的情況，也比經由退火進行改質處理還要若干使電子陷阱的改變量減少且受到改善。因而，電漿改質處理判定：O2 /(Ar+O2 )比為0.23以下，可以有效改善△vge特性。
由以上的結果顯示：在267Pa以下的低處理壓力下，且在O2 /Ar+O2 比為0.23以下的條件下，進行電漿改質處理，可以將氧化矽膜改善成達到與熱氧化膜同等的水準，缺陷很少之既細緻又良質的膜質。另外，還確認：使用以這種方法進行改質過的氧化矽膜，可以改善裝置之電特性的可靠度。
其次，藉由電漿改質處理進行檢討，經由CVD法成膜的氧化矽膜中所殘留之氯(原料引出的SiH2 Cl2 )的暈會如何改變。氧化矽膜中的氯殘留量則是藉由TXRF(全反射X光螢光分析儀：total reflection X-ray fluorescence)分析進行測定。該結果顯示在表3中。
表3中顯示：實施電漿改質處理的情況，比未實施改質處理的情況減少成1/5的氯殘留量，可以除去氧化矽膜中的雜質。此外，也能夠在電漿改質處理之後，進行熱退火處理。把熱退火處理與電漿改質處理相組合，可以將氯殘留量更加減少到9.60×1011 [atoms/cm2 ]。
其次，用電漿處理裝置100，在下述表4所示的條件下(條件5~條件7)，將矽基板予以電漿氧化處理，形成氧化矽膜。剝離所被形成的氧化矽膜後，用原子力顯微鏡(AFM)，測量該氧化矽膜與矽基板的矽之界面(SiO2 /Si界面)的狀態，算出平坦度的RMS。該結果顯示在表4和第14圖中。另外，用來作為參考，也針對以WVG法將矽基板予以熱氧化處理過的氧化矽膜，同樣算出SiO2 /Si的界面之平坦度的RMS，顯示在表4和第14圖中。
從上述表4和第14圖所示的結果，確認：在用電漿處理裝置100，以133Pa以下的低處理壓力，進行電漿氧化處理之條件5、條件6下，平坦度的RMS均為0.13nm以下，可以將氧化矽膜與矽的界面(SiO2 /Si界面)的狀態形成為極平坦。相對於此，熱氧化處理或在667Pa的高壓力條件下進行電漿氧化處理所形成之氧化矽膜，平坦度的RMS均超過0.2nm，無法太將氧化矽膜與矽的界面平坦化。
平坦度的RMS係在0.1nm~0.2nm的範圍作改變，會對演變為高積體化之裝置的性能造成很大的影響。為了要維持良好的裝置性能，平坦度的RMS最好是0.13nm以下，例如0.05~0.13nm以下。本實施形態的絕緣膜之形成方法，用電漿處理裝置100，進行電漿氧化處理，能夠達到上述平坦度的要求。
由上述的結果，為了要使氧化矽膜與矽的界面(SiO2 /Si界面)之平坦度的RMS成為0.13nm以下，最好是將電漿氧化處理的處理壓力設定為267Pa以下，例如6.7Pa以上267Pa以下，更好的是設定在133Pa以下，例如6.7Pa以上133Pa以下，設定為67Pa以下，例如6.7Pa以上67Pa以下則更加期望。
另外，電漿氧化處理的氧分壓最好是5Pa以下，例如0.1Pa以上5Pa以下，更好的是2Pa以下，例如0.1Pa以上2Pa以下。
另外，由條件5與條件6的比較，也判定：電漿氧化處理為在處理氣體中添加氫氣則更加理想。此情況，氫氣流量相對於氧氣流量的比率最好是25%以上，例如25%以上75%以下，更好的是50%以上75%以下。
如同以上，實施形態的絕緣膜之形成方法係藉由形成氧化矽膜以使矽與作為絕緣膜的氧化矽的界面比用於裝置製造的矽基板之平坦度還要更極度平坦，再經由CVD法將絕緣膜形成在該氧化矽膜上，將該絕緣膜予以電漿改質處理，以此方式形成絕緣膜，所以可以適用於例如抑制界面準位密度的必要性很高，且必須既細緻又良質的絕緣膜之上述應用上(例如形成TFT元件的閘極絕緣膜)。
[第2實施形態]
其次，參考第15圖及第16圖來說明本發明的第2實施形態的絕緣膜之形成方法。第15圖為表示第2實施形態的絕緣膜之形成方法的順序的一個例子之流程圖。第16圖為說明該主要步驟之圖面。本實施形態中，形成為電漿氧化處理之後，反覆複數次進行經由CVD法形成絕緣膜及電漿改質處理，即可以形成厚膜之既細緻又良質的絕緣膜。
第15圖中，首先，在步驟S11，利用真空側搬送室103內的搬送裝置109，依照前述的順序，將處理對象的晶圓W搬入電漿處理裝置100(製程模組101a)。其次，在步驟S12，如第16A圖所示，對晶圓W表面所露出的矽層201進行電漿氧化處理。如第16B圖所示，藉由該電漿氧化處理，從表面來將矽層201的矽予以氧化，形成特定膜厚之作為第1絕緣膜的氧化矽膜202。以上，步驟S11、步驟S12的處理，與第1實施形態中步驟S1~步驟S2的處理(參考第6圖)相同，故該詳細說明省略。
其次，在步驟S13，利用真空側搬送室103內的搬送裝置109，將已形成有氧化矽膜的晶圓W，移送到單片式CVD成膜裝置300(製程模組101b或101c)。該移送則是藉由真空側搬送室103內的搬送裝置109，在仍維持著真空狀態下實施。
其次，如第16C圖所示，在步驟S14，對晶圓W的表面所形成的氧化矽膜202上，經由CVD法進行成膜處理。藉由此方式，如第16D圖所示，重疊在氧化矽膜202上而形成作為第2絕緣膜的氧化矽膜203。使用基板處理系統200來進行該CVD法的本實施形態中，雖是用CVD法，但也能夠例如用熱CVD法、減壓CVD法、常壓CVD法等的方法，進行成膜。
其次，在步驟S15，將已形成有氧化矽膜202和氧化矽膜203的晶圓W，移送到作為電漿改質處理的電漿處理裝置100(製程模組101d)。該移送則是藉由真空側搬送室103內的搬送裝置109，在維持著真空狀態下實施。其次，如第16E圖所示，在步驟S16，對氧化矽膜203實施電漿改質處理。本實施形態中，因應於所需，反覆複數次實施上述步驟S13~步驟S16的處理。即是如第16F圖所示和第16G圖所示，藉由CVD法，再次將作為第2絕緣膜的氧化矽膜204，積層形成在作為第2絕緣膜的氧化矽膜203上，接著，如第16H圖所示，對最上層的氧化矽膜204施予電漿改質處理。步驟S13~步驟S16的處理係直到第2絕緣膜(氧化矽膜203、----)的總膜厚T3 達到預先設定的特定膜厚為止(步驟S17為YES)反覆實施。此外，步驟S13~步驟S16的處理係與第1實施形態中的步驟S3~步驟S6的處理(參考第6圖)相同，此處則省略詳細說明。
如同以上，反覆進行從步驟S13至步驟S16的處理之後，在步驟S18，利用真空側搬送室103內的搬送裝置109，從電漿處理裝置100(製程模組101a)搬出處理過的晶圓W，依照前述的順序，收納到裝載口LP的晶圓匣CR。
本實施形態的絕緣膜之形成方法係經由該步驟S13~步驟S16的反覆進行，可以形成期望厚度的既細緻又良質之絕緣膜(氧化矽膜)的膜厚T3 。即是藉由進行1次CVD法，如果能夠形成10nm~1000nm之較厚的氧化矽膜，直接改質成既細緻又良質的膜質仍有困難。其理由是因如同前述，O2 + 離子或O(1 D2 )自由基透過改質的對象之氧化矽膜的能力很低，因而可電漿改質之氧化矽膜的膜厚(離表面的深度)會有極限之故。因而，本實施形態的絕緣膜之形成方法，藉由反覆實施作為絕緣膜之經由CVD法之氧化矽膜的沉積、及電漿改質處理，可以形成所期望膜厚T3 之既細緻又良質的膜質之絕緣膜。
另外，最好是在經由複述次CVD法進行成膜處理之前，在步驟S12將基底的矽層予以電漿氧化處理，即可以將矽與氧化矽膜的界面平坦化。藉由此方式，防止固定電荷累積造成介面態位密度的上升，即可以確保載體的移動度而改善裝置的電特性。
本實施形態中，其他的構成、作用以及效果均與第1實施形態相同。此外，也可以在製程模組101a和101d，分別進行步驟S12的電漿氧化處理及步驟S16的電漿改質處理之兩種的處理。
其次，參考第17圖和第18A~18G圖來說明本發明的第3實施形態。該第3實施形態的特徵係與第1和第2實施形態不同，不進行晶圓W之矽層的電漿氧化處理，即形成氧化矽的厚膜。第17圖為表示含有作為絕緣膜之氧化矽膜的成膜步驟及其改質處理步驟的氧化矽膜之形成方法的流程之流程圖。第18A~18G圖為說明該主要步驟之圖面。
本實施形態的絕緣膜之形成方法係例如依照第17圖所示的步驟S21至步驟S26的順序予以實施。首先，在第17圖中的步驟S21，利用真空側搬送室103內的搬送裝置109，將處理對象的晶圓W搬入CVD成膜裝置(製程模組101a或101c)。
其次，如第18A圖所示，在步驟S22，對晶圓W的表面所露出的矽層221上，利用CVD法進行成膜處理。藉由此方式，如第18B圖所示，在矽層221上形成作為絕緣膜的氧化矽膜222。使用基板處理系統200來進行該CVD法之本實施形態中，雖是使用熱CVD法，但也能夠例如用電漿CVD法、減壓CVD法、常壓CVD法等的方法，進行成膜。此外，基於熱預算的觀點，最好是電漿CVD法。
基於在之後進行的電漿改質處理步驟獲得充分的改質效果的觀點，經由CVD法進行成膜處理而形成在晶圓W的矽層221上之氧化矽膜222的膜厚T11 ，最好是2nm以上10nm以下的範圍內，4nm以上8nm以下的範圍內則更加理想。成為改質處理的對象之氧化矽膜222的膜厚T11 不到2nm則直到達到所期望的膜厚予以厚膜化為止反覆進行的次數變多，並非有效率。一方面，氧化矽膜222的膜厚T11 超過10nm的情況，如同後述，要將厚度方向的全體充分改質會有困難。
其次，在步驟S23，將已形成有氧化矽膜222的晶圓W，移送到作為電漿改質處理裝置的電漿處理裝置100(製程模組101b或101d)。該移送則是在維持著真空狀態下，藉由空側搬送室103內的搬送裝置109予以實施。其次，如第18C圖所示，在步驟S24，對氧化矽膜222實施電漿改質處理。使用電漿處理裝置100所進行之電漿改質處理之程序和條件則為與第1實施形態中的說明所述的相同。
使用電漿處理裝置100，在上述條件下，對藉由CVD法所形成之氧化矽膜222，進行電漿改質處理，即可以離氧化矽膜222的表面深達2nm以上10nm以下的範圍內，改善成實用上良好的膜質。因此，經由1次CVD過程所形成之氧化矽膜222的膜厚T11 ，最好是如同前述，設定在2nm以上10nm以下的範圍內，此情況，電漿改質處理時間最好是設定在5秒以上600秒以下的範圍內。即使在上述的條件下，經過不到5秒的時間，對上述膜厚的氧化矽膜222，進行電漿改質處理，仍會有改質不完全的情況，一方面，即使超過600秒進行電漿改質處理，對於提升改質效果仍無法期待，並非有效率。
以上的條件係保存在控制部50的記憶部53，作為生產製程參數(recipe)。然後，製程控制器51讀出該生產製程參數而送出控制訊號，對電漿處理裝置100的各構成部，例如氣體供應機構18、排氣裝置24、微波產生裝置39、電熱器電源5a等進行控制，依照所期望的條件，進行電漿氧化處理。
步驟S24的電漿改質處理結束之後，本實施形態則是因應於所需，反覆複述次上述步驟S22和步驟S24的處理。即是步驟S24的處理結束之後，在步驟S25，判定經改質處理過的氧化矽膜222的總膜厚是否達到預先設定的特定膜厚，若達到的話(步驟S25為NO)，回到步驟S21，將晶圓W移送到CVD成膜裝置(製程模組101a或101c)(參考步驟S21)。然後，如第18D圖所示，藉由CVD法，再度將絕緣膜沉積在已被質過的氧化矽膜222a上(參考步驟S22)。藉由此方式，如第18E圖所示，膜厚T11 的氧化矽膜223積層在改質過的氧化矽膜222a上。
接著，將晶圓W移送到電漿處理裝置100(製程模組101b或101d)(參考步驟S23)，如第18F圖所示，對最上層的氧化矽膜223實施電漿改質處理(參考步驟S24)。步驟S22和步驟S24的處理係如第18G圖所示，直到積層絕緣膜230(改質過的氧化矽膜222a、223a、224a、225a、226a、----)的總膜厚T20 (=膜厚T11 ×成膜次數)達到特定的膜厚為止反覆實施。此時的總膜厚T20 最好是設定為4nm以上1000nm以下，設定為4nm以上100nm以下則更加理想。
如同以上，反覆進行步驟S22和步驟S24的處理，形成特定膜厚的積層絕緣膜230，在步驟S25則會判定為YES，故在步驟S26，利用真空搬送室103內的搬送裝置109，從電漿處理裝置100(製程模組101b或101d)，搬出處理過的晶圓W，依照前述的順序，收納到裝載口LP的晶圓匣CR。
本實施形態的絕緣膜之形成方法，經由反覆進行步驟S22和步驟S24的處理，即可以形成所期望膜厚T20 之既細緻又良質的膜質之絕緣膜(氧化矽膜222、223、---)。此外，如果藉由1次CVD法可以形成10nm~1000nm的膜厚之氧化矽膜，對於將全體藉由電漿改質處理改質成既細緻又良質的膜質仍有困難。如同後述，電漿改質處理中重要的活性種也就是O2 + 、O(1 D2 )自由基透過改質的對象之氧化矽膜的能力很低，因而可電漿改質之氧化矽膜的膜厚(從表面起的深度)會有極限之故。本實施形態的絕緣膜之形成方法，藉由反覆實施作為絕緣膜之經由CVD法之氧化矽膜的沉積、及電漿改質處理，可以形成與習知的CVD膜同等的膜厚之比習知的CVD膜還要更既細緻又良質的膜質之絕緣膜。
另外，基板處理系統200中，可以在真空下連續實施經由CVD之氧化矽膜的成膜處理及其改質處理，所以可以獲得實用上必要的生產量(例如每單位時間處理30片~60片)，並且形成與習知的CVD法同等厚度的膜厚之比習知的CVD膜還要更良質之絕緣膜。
第19圖為表示可應用第3實施形態的絕緣膜之形成方法之TFT元件410的概略構成之剖面圖。此外，與第10圖所示的TFT元件400相同的圖號表示相同或類似的構成要件，不再重複進行說明。第19圖所示的元件410，其特徵為：比照第3實施形態中的絕緣膜403X，形成第10圖所示的元件400之閘極絕緣膜403。
將本實施形態的絕緣膜之形成方法應用在第19圖所示的構成之TFT元件410的情況，將成為閘極電極402之金屬材料形成在玻璃基板401上並予以形成圖案。其次，以覆蓋閘極電極402和玻璃基板401的表面的方式，利用CVD法，形成閘極絕緣膜403X。當要進行該閘極絕緣膜403X時，如同前述，反覆進行複述次CVD步驟及電漿改質處理步驟。即是先經由CVD法形成第1氧化矽膜403a，接著用電漿處理裝置100，將該第1氧化矽膜403a予以電漿改質處理。其次，經由CVD法，將第2氧化矽膜403b形成在第1氧化矽膜403a上，再用電漿處理裝置100，將第2氧化矽膜403b予以電漿改質處理。進而，經由CVD法，將第3氧化矽膜403c形成在第2氧化矽膜403b上，再用電漿處理裝置100，將第3氧化矽膜403c予以電漿改質處理。基於熱予算觀點，CVD法最好是電漿CVD。以此方式，經由低溫處理，可以形成雜質或懸鍵等的缺陷很少之細緻的閘極絕緣膜403X。此外，構成閘極絕緣膜403X的氧化矽膜並不侷限於3層，依照閘極絕緣膜403X的膜厚，也可以是2層或者4層以上。以上的處理則是可以依照第17圖中的步驟S21~步驟S26的順序予以實施。
之後，依照常規，反覆予以成膜及蝕刻，進行：a-Si膜404的成膜及圖案形成、源極電極406和汲極電極407的形成及圖案形成、鈍化膜408的成膜以及ITO電極(未圖示)的形成，即可以形成TFT元件410。
第19圖中所例示的TFT元件410係反覆進行CVD處理及電漿改質處理，即能夠形成所期望厚度的閘極絕緣膜403X。而且藉由電漿改質處理，經由低溫處理，能夠將闡極絕緣膜403X全體的膜質改質成懸鍵等的缺陷很少之既細緻又良質的膜質，因而可以改善TFT元件410的電特性。
以上，雖敘述過本發明的實施形態，但本發明並不侷限於上述的實施形態，能夠進行各種的變形。例如，上述實施例中，雖列舉經由熱CVD法所形成之氧化矽膜(SiO2 膜)作為電漿改質處理的對象之絕緣膜，但並不侷限於經由熱CVD法的氧化矽膜，能夠以經由其他的CVD法，例如電漿CVD法所形成的氧化矽膜為對象。此情況，膜質並不太良好(例如膜質疏鬆)的氧化矽膜愈發獲得高改質效果。
另外，成為電漿改質處理的對象之絕緣膜，並不侷限於氧化矽膜，即使對於例如含有鋯(zirconium)、鉭(tantal)、鈦(titan)、鋇(barium)、鍶(strontium)、鋁(aluminium)、鉿(hafnium)等之金屬的氧化物之高介電率金屬氧化膜(Hi-k膜)，仍夠適用電漿改質處理。此情況，僅是經由CVD法來將高介電率金屬氧化膜形成在矽表面並無法形成平坦的界面，所以有效的方式是在成膜之前進行電漿氧化處理，先形成極平坦的界面，再在該上面形成高介電率金屬氧化膜。
1．．．處理室
2．．．載置台
3．．．支撐構件
5．．．電熱器
12．．．排氣管
15．．．氣體導入部
16．．．搬進搬出口
18．．．氣體供應機構
19a．．．惰性氣體供應源
19b．．．含氧氣體供應源
19c．．．氫氣供應源
24．．．排氣裝置
28．．．透過板
29．．．密封構件
31．．．平面天線
32．．．微波放射孔
37．．．導波管
37a．．．同軸導波管
37b．．．矩型導波管
39．．．微波產生裝置
50．．．控制部
51．．．製程控制器
52．．．使用者介面
53．．．記憶部
100．．．電漿處理裝置
200．．．基板處理系統
300．．．單片式CVD成膜裝置
W．．．半導體晶圓(基板)
第1圖為表示基板處理系統的概略構成之平面圖。
第2圖為表示適合實施本發明的絕緣膜之形成方法之電漿處理裝置的一個例子之概略剖面圖。
第3圖為表示平面天線的構造之圖面。
第4圖為表示控制部的構成之說明圖。
第5圖為表示適於實施本發明的絕緣膜之形成方法之單片式CVD成膜處理裝置的一個例子之概略剖面圖。
第6圖為概略表示本發明的第1實施形態的絕緣膜之形成方法的順序之說明圖。
第7A~7E圖為說明本發明的第1實施形態的絕緣膜之形成方法的主要步驟之說明圖。
第8A~8B圖為電漿氧化處理之Si/SiO2 界面的平坦化機構之模式說明圖面。
第9圖為電漿改質處理的改質機構之說明圖。
第10圖為表示可應用本發明的第1實施形態的絕緣膜之形成方法的TFT元件的概略構成之剖面圖。
第11圖為表示電漿改質處理的壓力與MOS電容器的漏電流特性之兩者的關係之曲線圖面。
第12圖為表示電漿改質處理的壓力與MOS電容器的Qbd特性之兩者的關係之曲線圖面。
第13圖為表示電漿改質處理中O2 /(Ar+O2 )比與Qbd的關係之曲線圖面。
第14圖為表示經由原子力顯微鏡所測定之SiO2 /Si界面的平坦度RMS的結果之圖形。
第15圖為概略表示本發明的第2實施形態的絕緣膜之形成方法的順序之說明圖。
第16A~16H圖為說明本發明的第2實施形態的絕緣膜之形成方法的主要步驟之說明圖。
第17圖為概略表示本發明的第3實施形態的絕緣膜之形成方法的順序之說明圖。
第18A~18G圖為說明本發明的第3實施形態的絕緣膜之形成方法的主要步驟之說明圖。
第19圖為表示可應用本發明的第3實施形態的絕緣膜之形成方法的TFT元件的概略構成之剖面圖。

Claims (14)

  1. 一種絕緣膜之形成方法，其特徵為，具備有以下的步驟：將被處理體的表面所露出的矽予以電漿氧化處理，形成作為第1絕緣膜的氧化矽膜之電漿氧化處理步驟；及藉由CVD法，將第2絕緣膜形成在前述氧化矽膜上之CVD步驟；及用含有氧氣之處理氣體的電漿，對前述第2絕緣膜進行改質處理之電漿改質處理步驟；前述電漿氧化處理步驟所使用的電漿為以O2 + 離子和O(1 D2 )自由基作為電漿中的氧化活性種之高濃度的電漿；前述電漿改質處理步驟所使用的電漿為以O2 + 離子和O(1 D2 )自由基作為電漿中的氧化活性種之高濃度的電漿；前述電漿氧化處理步驟係在經由具有複數孔的平面天線將微波導入處理室內之電漿處理裝置中，處理壓力為6.7Pa以上267Pa以下的範圍內，且前述處理氣體全體流量中氧氣流量的比率為0.1%以上30%以下的範圍內進行；前述電漿改質處理步驟係在處理壓力為6.7Pa以上267Pa以下的範圍內，且前述處理氣體全體流量中氧氣流量的比率為0.1%以上30%以下的範圍內進行； 前述電漿改質步驟係利用經由具有複數孔的平面天線將微波導入處理室內之電漿處理裝置進行。
  2. 如申請專利範圍第1項所述的絕緣膜之形成方法，其中，經由前述電漿氧化處理步驟所形成之前述第1絕緣膜係與前述矽的界面之平坦度為0.05~0.13nm，膜厚為3~10nm。
  3. 如申請專利範圍第1項所述的絕緣膜之形成方法，其中，經由前述CVD步驟所形成的前述第2絕緣膜係該膜厚為3~10nm。
  4. 如申請專利範圍第1項所述的絕緣膜之形成方法，其中，前述電漿氧化處理步驟之前述處理壓力為6.7Pa以上67Pa以下的範圍內。
  5. 如申請專利範圍第1項所述的絕緣膜之形成方法，其中，前述電漿改質處理步驟之前述處理壓力為6.7Pa以上67Pa以下的範圍內。
  6. 如申請專利範圍第1項所述的絕緣膜之形成方法，其中，藉由電漿CVD法或熱CVD法，形成前述第2絕緣膜。
  7. 如申請專利範圍第1項所述的絕緣膜之形成方法，其中，直到前述第2絕緣膜的總厚度達到預先設定之特定的厚度為止，反覆複數次進行前述CVD步驟及前述電漿改質處理步驟。
  8. 如申請專利範圍第1項所述的絕緣膜之形成方法，其中，前述電漿氧化處理步驟和前述電漿改質處理步驟的 處理溫度為200℃以上600℃以下的範圍內。
  9. 如申請專利範圍第1項所述的絕緣膜之形成方法，其中，在相同處理室內，進行前述電漿氧化處理步驟和前述電漿改質處理步驟。
  10. 如申請專利範圍第1項所述的絕緣膜之形成方法，其中，前述第2絕緣膜為藉由使用二氯矽烷(dichlorosilane)及一氧化二氮(N2 O)作為原料氣體之CVD法進行沉積之氧化矽膜。
  11. 一種絕緣膜之形成方法，其特徵為：具備有：藉由CVD法，將膜厚為2nm以上10nm以下的範圍內之絕緣膜，形成在被處理體表面所露出之矽上之CVD步驟；及在經由具有複數孔的平面天線將微波導入處理室內之電漿處理裝置中，用含有氧氣之處理氣體的電漿，對前述絕緣膜進行改質處理之電漿改質處理步驟；反覆進行前述CVD步驟及前述電漿改質處理步驟，即形成絕緣膜；前述電漿改質處理步驟所使用的電漿為以O2 + 離子和O(1 D2 )自由基作為電漿中的氧化活性種之高濃度的電漿；前述電漿改質步驟係利用經由具有複數孔的平面天線將微波導入處理室內之電漿處理裝置進行；前述電漿改質處理步驟係在處理壓力為6.7Pa以上267Pa以下的範圍內，且前述處理氣體全體流量中氧氣流量的比率為0.1%以上30%以下的範圍內進行。
  12. 如申請專利範圍第11項所述的絕緣膜之形成方法，其中，直到前述絕緣膜的總膜厚成為4nm以上1000nm以下的範圍內為止，反覆進行前述CVD步驟及前述電漿改質處理步驟。
  13. 一種電腦可讀取記憶媒體，是記憶有電腦上進行動作的控制程式之電腦可讀取記憶媒體，其特徵為：前述控制程式係當執行時，以在用來對被處理體進行特定的處理之具有複數個處理室之處理系統中，進行：包括將被處理體的表面所露出的矽予以電漿氧化處理以形成作為第1絕緣膜的氧化矽膜之電漿氧化處理步驟、及藉由CVD法，將第2絕緣膜形成在前述氧化矽膜上之CVD步驟、及用含有氧氣之處理氣體的電漿，對前述第2絕緣膜進行改質處理之電漿改質處理步驟的絕緣膜之形成方法的方式，令電腦控制前述處理系統；前述電漿氧化處理步驟所使用的電漿為以O2 + 離子和O(1 D2 )自由基作為電漿中的氧化活性種之高濃度的電漿；前述電漿改質處理步驟所使用的電漿為以O2 + 離子和O(1 D2 )自由基作為電漿中的氧化活性種之高濃度的電漿；前述電漿氧化處理步驟係在經由具有複數孔的平面天線將微波導入處理室內之電漿處理裝置中，處理壓力為6.7Pa以上267Pa以下的範圍內，且前述處理氣體全體流量中氧氣流量的比率為0.1%以上30%以下的範圍內進行； 前述電漿改質處理步驟係在處理壓力為6.7Pa以上267Pa以下的範圍內，且前述處理氣體全體流量中氧氣流量的比率為0.1%以上30%以下的範圍內進行；前述電漿改質步驟係利用經由具有複數孔的平面天線將微波導入處理室內之電漿處理裝置進行。
  14. 一種處理系統，是具有：對被處理體進行第1處理之第1處理室、及對被處理體進行與前述第1處理不同的第2處理之第2處理室、及對被處理進行與前述第2處理不同的第3處理之第3處理室之處理系統，其特徵為：具備有控制部，該控制部係以在第1處理室內，進行前述第1處理，將被處理體的表面所露出的矽予以電漿氧化處理以形成作為第1絕緣膜的氧化矽膜，接著在第2處理室中進行前述第2處理，藉由CVD法，將第2絕緣膜形成在前述氧化矽膜上，接著在第3處理室中進行前述第3處理，用含有氧氣之處理氣體的電漿，對前述第2絕緣膜進行電漿改質處理的方式，控制各處理室；前述電漿氧化處理步驟所使用的電漿為以O2 + 離子和O(1 D2 )自由基作為電漿中的氧化活性種之高濃度的電漿；前述電漿改質處理步驟所使用的電漿為以O2 + 離子和O(1 D2 )自由基作為電漿中的氧化活性種之高濃度的電漿；前述電漿氧化處理步驟係在經由具有複數孔的平面天線將微波導入處理室內之電漿處理裝置中，處理壓力為 6.7Pa以上267Pa以下的範圍內，且前述處理氣體全體流量中氧氣流量的比率為0.1%以上30%以下的範圍內進行；前述電漿改質處理步驟係在處理壓力為6.7Pa以上267Pa以下的範圍內，且前述處理氣體全體流量中氧氣流量的比率為0.1%以上30%以下的範圍內進行；前述電漿改質步驟係利用經由具有複數孔的平面天線將微波導入處理室內之電漿處理裝置進行。
TW098103865A 2008-02-08 2009-02-06 Insulation film formation method, the computer can read the memory media and processing system TWI445083B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008029476A JP5374748B2 (ja) 2008-02-08 2008-02-08 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JP2008029477A JP5374749B2 (ja) 2008-02-08 2008-02-08 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム

Publications (2)

Publication Number Publication Date
TW200947552A TW200947552A (en) 2009-11-16
TWI445083B true TWI445083B (zh) 2014-07-11

Family

ID=40952314

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098103865A TWI445083B (zh) 2008-02-08 2009-02-06 Insulation film formation method, the computer can read the memory media and processing system

Country Status (4)

Country Link
US (1) US8034179B2 (zh)
KR (1) KR101248651B1 (zh)
TW (1) TWI445083B (zh)
WO (1) WO2009099254A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9685320B2 (en) * 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
JP5663384B2 (ja) * 2011-04-19 2015-02-04 三菱電機株式会社 絶縁膜の製造方法
US9512520B2 (en) * 2011-04-25 2016-12-06 Applied Materials, Inc. Semiconductor substrate processing system
WO2012165263A1 (ja) * 2011-06-03 2012-12-06 東京エレクトロン株式会社 ゲート絶縁膜の形成方法およびゲート絶縁膜の形成装置
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
US20170229554A1 (en) * 2016-02-05 2017-08-10 Applied Materials, Inc. High-k dielectric materials utilized in display devices
JP6586443B2 (ja) * 2017-10-10 2019-10-02 東京エレクトロン株式会社 被処理体を処理する方法
CN109887837A (zh) * 2019-03-05 2019-06-14 常州工程职业技术学院 一种晶硅电池正表面氧化膜的制备方法
KR20240160679A (ko) 2019-05-01 2024-11-11 램 리써치 코포레이션 변조된 원자 층 증착
US12431349B2 (en) 2019-06-07 2025-09-30 Lam Research Corporation In-situ control of film properties during atomic layer deposition
KR20200143254A (ko) * 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
CN110767668B (zh) * 2019-12-30 2020-03-27 杭州美迪凯光电科技股份有限公司 含纳米级表面的clcc封装体盖板、封装体和摄像模组
KR102891144B1 (ko) * 2020-11-19 2025-11-25 세메스 주식회사 기판 처리 장치 및 그 방법
US20240355616A1 (en) * 2021-12-17 2024-10-24 Hitachi High-Tech Corporation Film formation method and plasma processing method
CN118525352A (zh) * 2022-01-24 2024-08-20 Hpsp有限公司 半导体工艺的绝缘膜制造方法
CN114823730A (zh) * 2022-04-20 2022-07-29 广州华星光电半导体显示技术有限公司 显示面板和显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0443642A (ja) * 1990-06-11 1992-02-13 G T C:Kk ゲート絶縁膜の形成方法
JPH09181072A (ja) * 1995-12-22 1997-07-11 Ricoh Co Ltd 酸化膜形成方法および酸化膜形成装置
JP3757566B2 (ja) 1997-08-21 2006-03-22 ソニー株式会社 シリコン酸化膜の形成方法及び酸化膜成膜装置
EP1265279B1 (en) 2000-03-13 2009-10-14 OHMI, Tadahiro Method of fabricating a flash memory device
DE60238389D1 (de) 2001-01-25 2011-01-05 Tokyo Electron Ltd Verfahren zur herstellung von elektronikbauteilmaterial
TWI235433B (en) * 2002-07-17 2005-07-01 Tokyo Electron Ltd Oxide film forming method, oxide film forming apparatus and electronic device material
JP4083000B2 (ja) * 2002-12-12 2008-04-30 東京エレクトロン株式会社 絶縁膜の形成方法
TW200620471A (en) * 2004-08-31 2006-06-16 Tokyo Electron Ltd Silicon oxide film forming method, semiconductor device manufacturing method and computer storage medium
US7060594B2 (en) * 2004-10-19 2006-06-13 Macronix International Co., Ltd. Memory device and method of manufacturing including deuterated oxynitride charge trapping structure

Also Published As

Publication number Publication date
TW200947552A (en) 2009-11-16
US20110039418A1 (en) 2011-02-17
WO2009099254A1 (ja) 2009-08-13
KR20100106576A (ko) 2010-10-01
KR101248651B1 (ko) 2013-03-28
US8034179B2 (en) 2011-10-11

Similar Documents

Publication Publication Date Title
TWI445083B (zh) Insulation film formation method, the computer can read the memory media and processing system
KR101250057B1 (ko) 절연막의 플라즈마 개질 처리 방법 및 플라즈마 처리 장치
TWI433237B (zh) A plasma oxidation treatment method and a plasma processing apparatus
TW200836262A (en) Method for forming insulating film and method for manufacturing semiconductor device
JP5166297B2 (ja) 酸化珪素膜の形成方法、半導体メモリ装置の製造方法およびコンピュータ読み取り可能な記憶媒体
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
JP2012216632A (ja) プラズマ処理方法、及び素子分離方法
CN101053083A (zh) 半导体装置的制造方法和等离子体氧化处理方法
TWI402912B (zh) Manufacturing method of insulating film and manufacturing method of semiconductor device
US20060269694A1 (en) Plasma processing method
US7968470B2 (en) Plasma nitriding method, method for manufacturing semiconductor device and plasma processing apparatus
CN102165568B (zh) 硅氧化膜的形成方法和装置
WO2006025363A1 (ja) シリコン酸化膜の形成方法、半導体装置の製造方法およびコンピュータ記憶媒体
WO2005098961A1 (ja) ゲート絶縁膜の形成方法、記憶媒体、及びコンピュータプログラム
TW201234480A (en) Method of modifying insulating film
JP2008091409A (ja) シリコン酸化膜の形成方法
JP5374748B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JP5374749B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JP2023043583A (ja) 基板処理方法、基板処理装置および半導体構造
US12351905B2 (en) Film forming method and film forming apparatus

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees