[go: up one dir, main page]

JP2008091409A - シリコン酸化膜の形成方法 - Google Patents

シリコン酸化膜の形成方法 Download PDF

Info

Publication number
JP2008091409A
JP2008091409A JP2006267742A JP2006267742A JP2008091409A JP 2008091409 A JP2008091409 A JP 2008091409A JP 2006267742 A JP2006267742 A JP 2006267742A JP 2006267742 A JP2006267742 A JP 2006267742A JP 2008091409 A JP2008091409 A JP 2008091409A
Authority
JP
Japan
Prior art keywords
plasma
oxide film
silicon oxide
oxidation treatment
treatment step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006267742A
Other languages
English (en)
Other versions
JP2008091409A5 (ja
JP5089121B2 (ja
Inventor
Yoshiro Kabe
義郎 壁
Takashi Kobayashi
岳志 小林
Toshihiko Shiozawa
俊彦 塩澤
Junichi Kitagawa
淳一 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006267742A priority Critical patent/JP5089121B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to TW096136355A priority patent/TW200834729A/zh
Priority to CN2007800359879A priority patent/CN101517716B/zh
Priority to KR1020097006183A priority patent/KR101102690B1/ko
Priority to PCT/JP2007/069041 priority patent/WO2008038787A1/ja
Priority to US12/443,044 priority patent/US8003484B2/en
Publication of JP2008091409A publication Critical patent/JP2008091409A/ja
Publication of JP2008091409A5 publication Critical patent/JP2008091409A5/ja
Application granted granted Critical
Publication of JP5089121B2 publication Critical patent/JP5089121B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W10/17
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D64/01346
    • H10D64/01354
    • H10P14/6316
    • H10P14/6526
    • H10P14/6532
    • H10P14/6927
    • H10P14/69433
    • H10W10/014
    • H10W10/0145
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311Gate electrodes for field-effect devices
    • H10D64/411Gate electrodes for field-effect devices for FETs
    • H10D64/511Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H10P14/6309
    • H10P14/6319
    • H10P14/69215

Landscapes

  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 プラズマ酸化処理の長所を損なうことなく、絶縁耐性に優れ、半導体装置の歩留りを向上させ得る良質な膜質のシリコン酸化膜を形成する。
【解決手段】 処理ガス中の酸素の割合が1%以下で、かつ圧力が133Pa以下の第1の処理条件でプラズマを形成し、該プラズマにより、被処理体表面のシリコンを酸化してシリコン酸化膜を形成する第1の酸化処理工程と、前記第1の酸化処理工程に引き続き、処理ガス中の酸素の割合が20%以上で、かつ圧力が400〜1333Paの第2の処理条件でプラズマを形成し、該プラズマにより、前記被処理体表面のシリコンを酸化してシリコン酸化膜を形成する第2の酸化処理工程と、
を含む、シリコン酸化膜の形成方法。
【選択図】図1

Description

本発明は、シリコン酸化膜の形成方法に関し、詳細には、例えば、各種半導体装置の製造過程で絶縁膜としてのシリコン酸化膜を形成する場合などに適用可能なシリコン酸化膜の形成方法に関する。
各種半導体装置の製造過程では、例えばトランジスタのゲート絶縁膜等の絶縁膜としてSiOなどのシリコン酸化膜の形成が行なわれている。このようなシリコン酸化膜を形成する方法としては、酸化炉やRTP(Rapid Thermal Process)装置を用いる熱酸化処理と、プラズマ処理装置を用いるプラズマ酸化処理に大別される。例えば、熱酸化処理の一つである酸化炉によるウエット酸化処理では、800℃超の温度にシリコン基板を加熱し、WVG(Water Vapor Generator)装置を用いて酸化雰囲気に曝すことによりシリコン表面を酸化させてシリコン酸化膜を形成する。
一方、プラズマ酸化処理としては、アルゴンガスと酸素ガスを含み、酸素の流量比率が約1%の処理ガスを用い、133.3Paのチャンバー内圧力で形成されたマイクロ波励起プラズマをシリコン表面に作用させてプラズマ酸化処理を行なうことにより、膜厚のコントロールが容易で良質なシリコン酸化膜を形成できる酸化膜形成方法が提案されている(例えば、特許文献1)。
WO2004/008519号
熱酸化処理は、良質なシリコン酸化膜を形成できる方法であると考えられている。しかし、800℃超の高温による処理が必要であることから、サーマルバジェットが増大し、熱応力によってシリコン基板に歪みなどを生じさせてしまうという問題があった。
一方、上記特許文献1のプラズマ酸化処理では、処理温度が400℃前後であるため、熱酸化処理におけるサーマルバジェットの増大や基板の歪みなどの問題を回避することができる。また、処理ガス中のO流量1%、処理圧力133.3Pa程度の条件(説明の便宜上、「低圧力、低酸素濃度条件」という)でプラズマ処理を行なうことによって、高い酸化レートが得られるなどの長所を有している。
しかし、プラズマ酸化処理によって得られたシリコン酸化膜は、プラズマ酸化処理条件によって絶縁特性に変動がみられ、プラズマ酸化処理によるシリコン酸化膜を絶縁膜として使用するMOSキャパシタ等のデバイスの製造において、初期耐圧不良が発生し、歩留りの低下を招く等のおそれがあった。
従って本発明の目的は、低圧力、低酸素濃度条件でのプラズマ酸化処理の長所を損なうことなく、絶縁耐性に優れ、半導体装置の製造の歩留りを向上させ得る良質な膜質のシリコン酸化膜を形成する方法を提供することにある。
上記課題を解決するため、本発明の第1の観点は、プラズマ処理装置の処理室内で、処理ガス中の酸素の割合が1%以下で、かつ圧力が0.133〜133Paの第1の処理条件でプラズマを形成し、該プラズマにより、被処理体表面のシリコンを酸化してシリコン酸化膜を形成する第1の酸化処理工程と、
前記第1の酸化処理工程に引き続き、処理ガス中の酸素の割合が20%以上で、かつ圧力が400〜1333Paの第2の処理条件でプラズマを形成し、該プラズマにより、前記被処理体表面のシリコンを酸化してシリコン酸化膜を形成する第2の酸化処理工程と、
を含む、シリコン酸化膜の形成方法を提供する。
上記第1の観点において、前記第2の酸化処理工程の処理時間が、1〜600秒であることが好ましい。
また、前記第1の酸化処理工程および前記第2の酸化処理工程において形成された前記シリコン酸化膜の合計膜厚に対して、前記第2の酸化処理工程において形成された前記シリコン酸化膜の膜厚の割合が0.1〜5%であることが好ましい。
また、前記第1の酸化処理工程における前記処理ガス中の酸素の割合が0.2〜1%であることが好ましい。
また、前記第2の酸化処理工程における前記処理ガス中の酸素の割合が20〜50%であることが好ましい。
また、前記第1の酸化処理工程において、前記処理ガスは、水素を0.1〜10%の割合で含むことが好ましい。
また、処理温度が200〜800℃であることが好ましい。
さらに、前記プラズマは、前記処理ガスと、複数のスロットを有する平面アンテナにより前記処理室内に導入されるマイクロ波によって形成されるマイクロ波励起プラズマであることが好ましい。
本発明の第2の観点は、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読取り可能な記憶媒体であって、前記制御プログラムは、実行時に、プラズマ処理装置の処理室内で、上記第1の観点のシリコン酸化膜の形成方法が行なわれるように前記プラズマ処理装置を制御する、コンピュータ読取り可能な記憶媒体を提供する。
本発明の第3の観点は、プラズマを発生させるプラズマ供給源と、
前記プラズマにより、被処理体を処理するための真空排気可能な処理室と、
前記処理室内で、上記第1の観点のシリコン酸化膜の形成方法が行なわれるように制御する制御部と、
を備えた、プラズマ処理装置を提供する。
本発明によれば、処理ガス中の酸素の割合が1%以下で、かつ圧力が133Pa以下の第1の処理条件でシリコン酸化膜を形成する第1の酸化処理工程に引き続き、処理ガス中の酸素の割合が20%以上で、かつ圧力が400〜1333Paの第2の処理条件(説明の便宜上、「高圧力・高酸素濃度条件」という)でシリコン酸化膜を形成する第2の酸化処理工程、を行なうことによりプラズマ酸化処理における高酸化レート、パターン肩部の丸み形成、面方位依存性の抑制など、第1の処理条件におけるプラズマ酸化処理の長所を損なうことなく、絶縁耐圧に優れたシリコン酸化膜を形成することができる。
すなわち、第2の酸化処理工程で、高圧力・高酸素濃度でのプラズマ処理を行なうことにより、第1の処理条件によるプラズマ酸化処理の短所であった初期耐圧試験における低い歩留りや、膜質不良が改善され、緻密でSi−O結合欠陥の少ないシリコン酸化膜が得られる。
従って、この方法により得られたシリコン酸化膜を絶縁膜として使用する半導体装置に良好な電気的特性を付与できる。
以下、図面を参照しながら、本発明の好ましい形態について説明する。
図1は、本発明のシリコン酸化膜の形成方法の実施に適したプラズマ処理装置の一例を模式的に示す断面図である。このプラズマ処理装置は、複数のスロットを有する平面アンテナ、特にRLSA(Radial Line Slot Antenna;ラジアルラインスロットアンテナ)にて処理室内にマイクロ波を導入してプラズマを発生させることにより、高密度かつ低電子温度のマイクロ波プラズマを発生させ得るRLSAマイクロ波プラズマ処理装置として構成されており、例えば、トランジスタのゲート絶縁膜をはじめとする各種半導体装置における絶縁膜の形成に好適に用いられる。
このプラズマ処理装置100は、気密に構成され、接地された略円筒状のチャンバー1を有している。チャンバー1の底壁1aの略中央部には円形の開口部10が形成されており、底壁1aにはこの開口部10と連通し、下方に向けて突出する排気室11が設けられている。
チャンバー1内には被処理基板である半導体ウエハ(以下、「ウエハ」と記す)Wを水平に支持するためのAlN等のセラミックスからなるサセプタ2が設けられている。このサセプタ2は、排気室11の底部中央から上方に延びる円筒状のAlN等のセラミックスからなる支持部材3により支持されている。サセプタ2の外縁部にはウエハWをガイドするためのガイドリング4が設けられている。また、サセプタ2には抵抗加熱型のヒータ5が埋め込まれており、このヒータ5はヒータ電源6から給電されることによりサセプタ2を加熱して、その熱で被処理体であるウエハWを加熱する。このとき、例えば室温から800℃までの範囲で処理温度が制御可能となっている。なお、チャンバー1の内周には、石英からなる円筒状のライナー7が設けられている。また、サセプタ2の外周側には、チャンバー1内を均一排気するため、多数の排気孔8aを有する石英製のバッフルプレート8が環状に設けられ、このバッフルプレート8は、複数の支柱9により支持されている。
サセプタ2には、ウエハWを支持して昇降させるためのウエハ支持ピン(図示せず)がサセプタ2の表面に対して突没可能に設けられている。
チャンバー1の側壁には環状をなすガス導入部材15が設けられており、均等にガス放射孔が形成されている。このガス導入部材15にはガス供給系16が接続されている。ガス導入部材はシャワー状に配置してもよい。このガス供給系16は、例えばArガス供給源17、Oガス供給源18、Hガス供給源19を有しており、これらのガスが、それぞれガスライン20を介してガス導入部材15に至り、ガス導入部材15のガス放射孔からチャンバー1内に均一に導入される。ガスライン20の各々には、マスフローコントローラ21およびその前後の開閉バルブ22が設けられている。なお、Arガスに代えて他の希ガス、例えばKr、He、Ne、Xeなどのガスを用いてもよく、また、後述するように希ガスは含まなくてもよい。
上記排気室11の側面には排気管23が接続されており、この排気管23には高速真空ポンプを含む排気装置24が接続されている。そしてこの排気装置24を作動させることによりチャンバー1内のガスが、排気室11の空間11a内へ均一に排出され、排気管23を介して排気される。これによりチャンバー1内を所定の真空度、例えば0.133Paまで高速に減圧することが可能となっている。
チャンバー1の側壁には、プラズマ処理装置100に隣接する搬送室(図示せず)との間でウエハWの搬入出を行うための搬入出口25と、この搬入出口25を開閉するゲートバルブ26とが設けられている。
チャンバー1の上部は開口部となっており、この開口部の周縁部に沿ってリング状の支持部27が設けられている。この支持部27に誘電体、例えば石英やAl等のセラミックスからなり、マイクロ波を透過するマイクロ波透過板28がシール部材29を介して気密に設けられている。したがって、チャンバー1内は気密に保持される。
マイクロ波透過板28の上方には、サセプタ2と対向するように、円板状の平面アンテナ部材31が設けられている。この平面アンテナ部材31はチャンバー1の側壁上端に係止されている。平面アンテナ部材31は、例えば8インチサイズのウエハWに対応する場合には、直径が300〜400mm、厚みが0.1〜数mm(例えば1mm)の導電性材料からなる円板である。具体的には、例えば表面が銀または金メッキされた銅板またはアルミニウム板からなり、多数のマイクロ波放射孔32(スロット)が対をなして所定のパターンで貫通して形成された構成となっている。このマイクロ波放射孔32は、例えば図2に示すように長溝状をなし、典型的には隣接するマイクロ波放射孔32同士が「T」字状に配置され、これら複数のマイクロ波放射孔32が同心円状に配置されている。マイクロ波放射孔32の長さや配列間隔は、マイクロ波の波長(λg)に応じて決定され、例えばマイクロ波放射孔32の間隔は、λg/4、λg/2またはλgとなるように配置される。なお、図2においては、同心円状に形成された隣接するマイクロ波放射孔32同士の間隔をΔrで示している。
また、マイクロ波放射孔32は、円形状、円弧状等の他の形状であってもよい。さらに、マイクロ波放射孔32の配置形態は特に限定されず、同心円状のほか、例えば、螺旋状、放射状に配置することもできる。
この平面アンテナ部材31の上面には、真空よりも大きい誘電率を有する例えば石英、ポリテトラフルオロエチレン、ポリイミドなどの樹脂からなる遅波材33が設けられている。この遅波材33は、真空中ではマイクロ波の波長が長くなることから、マイクロ波の波長を短くしてプラズマを調整する機能を有している。なお、平面アンテナ部材31とマイクロ波透過板28との間、また、遅波材33と平面アンテナ部材31との間は、それぞれ密着して配置されているが、離間して配置されていてもよい。
チャンバー1の上面には、これら平面アンテナ部材31および遅波材33を覆うように、例えばアルミニウムやステンレス鋼、銅等の金属材からなるシールド蓋体34が設けられている。チャンバー1の上面とシールド蓋体34とはシール部材35によりシールされている。シールド蓋体34には、冷却水流路34aが形成されており、そこに冷却水を通流させることにより、シールド蓋体34、遅波材33、平面アンテナ部材31、マイクロ波透過板28を冷却するようになっている。なお、シールド蓋体34は接地されている。
シールド蓋体34の上壁の中央には開口部36が形成されており、この開口部には導波管37が接続されている。この導波管37の端部には、マッチング回路38を介してマイクロ波発生装置39が接続されている。これにより、マイクロ波発生装置39で発生した例えば周波数2.45GHzのマイクロ波が導波管37を介して上記平面アンテナ部材31へ伝搬されるようになっている。なお、マイクロ波の周波数としては、8.35GHz、1.98GHz等を用いることもできる。
導波管37は、上記シールド蓋体34の開口部36から上方へ延出する断面円形状の同軸導波管37aと、この同軸導波管37aの上端部にモード変換器40を介して接続された水平方向に延びる矩形導波管37bとを有している。矩形導波管37bと同軸導波管37aとの間のモード変換器40は、矩形導波管37b内をTEモードで伝播するマイクロ波をTEMモードに変換する機能を有している。同軸導波管37aの中心には内導体41が延在しており、この内導体41の下端部は、平面アンテナ部材31の中心に接続固定されている。これにより、マイクロ波は、同軸導波管37aの内導体41を介して平面アンテナ部材31へ均一に効率よく伝播される。
プラズマ処理装置100の各構成部は、CPUを備えたプロセスコントローラ50に接続されて制御される構成となっている。プロセスコントローラ50には、工程管理者がプラズマ処理装置100を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置100の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース51が接続されている。
また、プロセスコントローラ50には、プラズマ処理装置100で実行される各種処理をプロセスコントローラ50の制御にて実現するための制御プログラム(ソフトウエア)や処理条件データ等が記録されたレシピが格納された記憶部52が接続されている。
そして、必要に応じて、ユーザーインターフェース51からの指示等にて任意のレシピを記憶部52から呼び出してプロセスコントローラ50に実行させることで、プロセスコントローラ50の制御下で、プラズマ処理装置100での所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばCD−ROM、ハードディスク、フレキシブルディスク、フラッシュメモリーなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
このように構成されたプラズマ処理装置100は、800℃以下、より好ましくは500℃以下の低い温度でもダメージフリーなプラズマ処理により、良質な膜を形成できるとともに、プラズマ均一性に優れており、プロセスの均一性を実現できる。
このプラズマ処理装置100は、例えば、トランジスタのゲート絶縁膜としてのシリコン酸化膜を形成する場合や、半導体装置の製造過程で素子分離技術として利用されているシャロートレンチアイソレーション(Shallow Trench Isolation;STI)においてトレンチ内に酸化膜を形成する場合などに、好適に利用可能なものである。
次に、プラズマ処理装置100を用いたシリコン酸化膜形成方法について説明する。図3は本発明の一実施形態に係るシリコン酸化膜形成方法の概要を示すフロー図である。本実施形態のシリコン酸化膜の形成方法では、まずステップS1において、比較的低圧力、低酸素濃度条件である第1の処理条件により第1の酸化処理工程を行ない、次に、ステップS2において、第1の処理条件よりも高圧力、高酸素濃度条件である第2の酸化処理工程を実施する。以下、第1および第2の酸化処理工程の詳細について説明を行なう。
第1の酸化処理工程:ステップS1
まず、ゲートバルブ26を開にして搬入出口25から例えばトレンチなどの凹部が形成されたウエハWをチャンバー1内に搬入し、サセプタ2上に載置する。そして、ガス供給系16のArガス供給源17およびOガス供給源18から、ArガスおよびOガスを所定の流量でガス導入部材15を介してチャンバー1内に導入し、チャンバー内圧力およびサセプタ温度を第1の処理条件に調整する。この第1の処理条件として、処理ガス中の酸素の割合は、例えば1%以下が好ましく、0.2〜1%とすることがより好ましい。処理ガスの流量は、Arガス:50〜5000mL/min、Oガス:0.5〜50mL/minの範囲から、全ガス流量に対する酸素の割合が上記値となるように選択することができる。
また、処理圧力は、133Pa以下が好ましく、90〜133Paがより好ましい。
また、処理温度は200℃〜800℃の範囲から選択でき、400℃〜500℃が好ましい。
また、Arガス供給源17およびOガス供給源18からのArガスおよびOガスに加え、Hガス供給源19からHガスを所定比率で導入することができる。Hガスを供給することにより、プラズマ酸化処理における酸化レートを向上させることができる。これは、Hガスを供給することでOHラジカルが生成され、これが酸化レート向上に寄与するためである。この場合、Hの割合は、処理ガス全体の量に対して0.1〜10%となるようにすることが好ましく、0.1〜5%がより好ましく、0.1〜2%が望ましい。
次いで、マイクロ波発生装置39からのマイクロ波を、マッチング回路38を経て導波管37に導く。マイクロ波は、矩形導波管37b、モード変換器40、および同軸導波管37aを順次通って平面アンテナ部材31に供給され、平面アンテナ部材31からマイクロ波透過板28を経てチャンバー1内におけるウエハWの上方空間に放射される。マイクロ波は、矩形導波管37b内ではTEモードで伝搬し、このTEモードのマイクロ波はモード変換器40でTEMモードに変換されて、同軸導波管37a内を平面アンテナ部材31に向けて伝搬されていく。この際、マイクロ波発生装置39のパワーは、0.5〜5kWとすることが好ましい。
平面アンテナ部材31からマイクロ波透過板28を経てチャンバー1に放射されたマイクロ波によりチャンバー1内で電磁界が形成され、Arガス、Oガス等がプラズマ化し、このプラズマによりウエハWに形成された凹部内に露出したシリコン表面を酸化する。このマイクロ波プラズマは、マイクロ波が平面アンテナ部材31の多数のマイクロ波放射孔32から放射されることにより、略1×1010〜5×1012/cmあるいはそれ以上の高密度のプラズマとなり、その電子温度は、0.5〜2eV程度、プラズマ密度の均一性は、±5%以下である。従って、低温かつ高い酸化レートで短時間の酸化処理を行って薄く均一な酸化膜を形成することができ、しかも酸化膜へのプラズマ中のイオン等によるダメージが小さく、良質なシリコン酸化膜を形成できるというメリットがある。
以上の第1の酸化処理工程は、後に続く第2の酸化処理工程における第2の処理条件と比較して低圧力・低酸素濃度である第1の処理条件に特有の高酸化レートという長所を最大限に生かすべく、形成されるシリコン酸化膜の膜厚が目的とする酸化膜厚に成長する直前例えば目的膜厚の95%程度、好ましくは99%程度、より好ましくは99.9%程度の膜厚に達するまで行なう。
第2の酸化処理工程:ステップS2
前記第1の酸化処理工程に引き続き、第2の処理条件でプラズマを形成し、プラズマによりウエハW表面のシリコンを酸化してシリコン酸化膜を形成する第2の酸化処理工程を行なう。第2の酸化処理工程では、ガス供給系16のArガス供給源17およびOガス供給源18から、ArガスおよびOガスを所定の流量でガス導入部材15を介してチャンバー1内に導入し、チャンバー内圧力およびサセプタ温度を第2の処理条件に調整する。
この第2の処理条件として、処理ガス中の酸素の割合は、例えば20〜100%が好ましく、20〜50%がより好ましく、20〜30%が望ましい。処理ガスの流量は、Arガス:0〜5000mL/min、Oガス:10〜5000mL/minの範囲から、全ガス流量に対する酸素の割合が上記値となるように選択することができる。
また、処理圧力は、400Pa以上1333Pa以下が好ましく、400〜667Paがより好ましい。
また、処理温度は200℃〜800℃の範囲から選択でき、400℃〜500℃が好ましい。
また、第2の処理条件においても、Arガス供給源17およびOガス供給源18からのArガスおよびOガスに加え、Hガス供給源19からHガスを所定比率で導入することができる。この場合、Hの割合は、処理ガス全体の量に対して0.1〜10%となるようにすることが好ましく、0.1〜5%がより好ましく、0.1〜2%が望ましい。ただし、第1の酸化処理工程に比べ短時間で行なわれる第2の酸化処理工程では酸化レートを向上させる必要性が少ないため、Hの添加は任意である。
次いで、マイクロ波発生装置39からのマイクロ波を、マッチング回路38を経て導波管37に導く。マイクロ波は、矩形導波管37b、モード変換器40、および同軸導波管37aを順次通って平面アンテナ部材31に供給され、平面アンテナ部材31からマイクロ波透過板28を経てチャンバー1内におけるウエハWの上方空間に放射される。マイクロ波は、矩形導波管37b内ではTEモードで伝搬し、このTEモードのマイクロ波はモード変換器40でTEMモードに変換されて、同軸導波管37a内を平面アンテナ部材31に向けて伝搬されていく。この際、マイクロ波発生装置39のパワーは、0.5〜5kWとすることが好ましい。
以上の第2の酸化処理工程は、先行する第1の酸化処理工程の第1の処理条件との比較において高圧力・高酸素濃度の条件で行なわれる。この第2の酸化処理工程は、シリコン酸化膜の増膜というよりも、第1の酸化処理工程において形成されたシリコン酸化膜の膜質改善を主目的とする工程である。
従って、処理工程時間全体を短縮化する観点から、第2の酸化処理工程の工程時間は、チャンバー1内で生成したプラズマが安定化した後は短い方が好ましく、例えば600秒以下、好ましくは1〜60秒、より好ましくは1〜10秒であり、プラズマの安定化させる観点から、望ましくは5〜10秒である。
また、目的とする膜厚、すなわち、第1の酸化処理工程および第2の酸化処理工程において形成されるシリコン酸化膜の膜厚に対して、第2の酸化処理工程において形成される前記シリコン酸化膜の膜厚の比は5%以下、好ましくは1〜0.1%とする。
このように、低圧力かつ低酸素濃度の第1の処理条件で行なわれる第1の酸化処理工程と、高圧力かつ高酸素濃度の第2の処理条件で行なわれる第2の酸化処理工程と、を組み合わせる2ステップのプラズマ酸化処理によって、絶縁耐性に優れたシリコン酸化膜を高い酸化レートで形成することができる。従って、この方法により得られたシリコン酸化膜を絶縁膜として使用する半導体装置に良好な電気的特性を付与できる。
次に、図4を参照しながら、本発明のシリコン酸化膜の形成方法をSTIにおけるトレンチ内部の酸化膜形成へ適用した例について説明を行なう。図4(a)〜図4(i)は、STIにおけるトレンチの形成とその後で行なわれる酸化膜形成までの工程を図示している。
まず、図4(a)および図4(b)において、シリコン基板101に例えば熱酸化などの方法によりSiOなどのシリコン酸化膜102を形成する。次に、図4(c)では、シリコン酸化膜102上に、例えばCVD(Chemical Vapor Deposition)によりSiなどのシリコン窒化膜103を形成する。さらに、図4(d)では、シリコン窒化膜103の上に、フォトレジストを塗布した後、フォトリソグラフィー技術によりパターニングしてレジスト層104を形成する。
次に、レジスト層104をエッチングマスクとし、例えばハロゲン系のエッチングガスを用いてシリコン窒化膜103とシリコン酸化膜102を選択的にエッチングすることにより、レジスト層104のパターンに対応してシリコン基板101を露出させる[図4(e)]。つまり、シリコン窒化膜103により、トレンチのためのマスクパターンが形成される。図4(f)は、例えば酸素などを含む処理ガスを用いた酸素含有プラズマにより、いわゆるアッシング処理を実施し、レジスト層104を除去した状態を示す。
図4(g)では、シリコン窒化膜103およびシリコン酸化膜102をマスクとして、シリコン基板101に対し選択的にエッチングを実施することにより、トレンチ105を形成する。このエッチングは、例えばCl、HBr、SF、CFなどのハロゲンまたはハロゲン化合物や、Oなどを含むエッチングガスを使用して行なうことができる。
図4(h)は、STIにおけるエッチング後のウエハWのトレンチ105に対し、シリコン酸化膜を形成する工程を示している。ここでは、低圧力・低酸素濃度での第1の処理条件による第1の酸化処理工程と、高圧力・高酸素濃度での第2の処理条件による第2の酸化処理工程とを含むプラズマ酸化処理が行なわれる。このように条件を変えて2ステップのプラズマ酸化処理を行なうことにより、トレンチ105の肩部105aのシリコン101に丸みを持たせることができる。トレンチ105の肩部105aのシリコン101に丸み形状を導入することによって、この部位が鋭角に形成されている場合と比較して、リーク電流の発生を抑制することができる。また、シリコンの面方位に依存することなく、トレンチ105の内面(側壁部、底部)に均一な膜厚でシリコン酸化膜111a,111bを形成できる。このような効果は、低圧力・低酸素濃度の第1の処理条件で行なわれる第1の酸化処理工程において、主にプラズマ中でO()ラジカルが支配的となることによって得られるものと考えられる。
なお、本発明のシリコン酸化膜の形成方法によってシリコン酸化膜111を形成した後は、STIによる素子分離領域形成の手順に従い、例えばCVD法によりトレンチ105内にSiOなどの絶縁膜を埋込んだ後、シリコン窒化膜103をストッパー層としてCMPによって研磨を行ない平坦化する。平坦化した後は、エッチングによってシリコン窒化膜103および埋込み絶縁膜の上部を除去することにより、素子分離構造を形成できる。
次に、本発明の効果を確認した試験結果について説明を行なう。
図5は、下記の条件Aおよび条件Bのプラズマ酸化処理によってEPI基板上に形成されたシリコン酸化膜を用いて、試験用MOS−キャパシタを作製し、絶縁膜信頼性評価試験(TZDB試験)を実施した結果である。なお、TZDB測定対象のシリコン酸化膜の膜厚(Tox)は11.5nm、面積(S)は5mm、測定箇所(N)は112ポイントとした。
<条件A;本発明方法>・・・2ステップ処理
第1の酸化処理工程:低圧力・低酸素濃度プラズマ酸化処理
Ar流量:500mL/min(sccm)
流量:5mL/min(sccm)
流量:5mL/min(sccm)
ガス比率:約1%
処理圧力:133.3Pa(1Torr)
マイクロ波パワー:2750W
処理温度:400℃
処理時間:235秒
マイクロ波透過板28の面積:1027mm
第2の酸化処理工程:高圧力・高酸素濃度プラズマ酸化処理
Ar流量:120mL/min(sccm)
流量:37mL/min(sccm)
流量:3mL/min(sccm)
ガス比率:約23%
処理圧力:666.5Pa(5Torr)
マイクロ波パワー:2750W
処理温度:400℃
処理時間:10秒、30秒、60秒および700秒
マイクロ波透過板28の面積:1027mm
<条件B;比較方法>・・・低圧力・低酸素濃度プラズマ酸化処理のみ
Ar流量:500mL/min(sccm)、
流量:5mL/min(sccm)
流量:5mL/min(sccm)
ガス比率:約1%
処理圧力:133.3Pa(1Torr)
マイクロ波パワー:2750W
処理温度:400℃
処理時間:235秒
マイクロ波透過板28の面積:1027mm
図5より、低圧力・低酸素濃度のみでのプラズマ処理(つまり、高圧力・高酸素濃度条件での処理時間がゼロ)による条件Bでシリコン酸化膜を形成した比較方法に比べて、低圧力・低酸素濃度+高圧力・高酸素濃度による2ステップの条件Aでプラズマ処理を行なった本発明方法の場合、歩留り[合格基準;>15MV/cm]が向上して初期耐圧が改善されていることがわかる。
また、歩留りを改善するには、第2の酸化処理工程の処理時間が10秒以下で十分な効果が得られることも確認された。シリコン酸化膜形成の合計時間を短縮化するためには、酸化レートの高い低圧力・低酸素濃度による第1の酸化処理工程の時間を出来るだけ長くとり、第2の酸化処理工程の工程時間は、歩留り改善効果が得られる範囲で短いほどよい。その一方で、マイクロ波パワーをオン(ON)にしてプラズマを着火し、第2の酸化処理工程を開始してから、一定時間プラズマを安定化させることがプロセスの再現性を維持する上で好ましい。図6に波長777nmにおけるプラズマ中の酸素ラジカルの発光スペクトル(OES)とプロセス時間との関係を示す。この図6から、プロセス時間34秒の時点でマイクロ波パワーをオン(ON)にしてから、酸素ラジカルの発光が安定化するまでに約5秒程度の時間を要することわかる。以上のことから、第2の酸化処理工程の工程時間は、例えば600秒以下、好ましくは1〜60秒、より好ましくは1〜10秒、望ましくは5〜10秒である。
次に、上記条件A、条件Bおよび下記の条件Cでプラズマ酸化処理を行ない、プラズマ酸化処理における酸化レート、パターン肩部の形状、シリコン酸化膜形成における面方位依存性、経時絶縁破壊試験(TDDB試験)、エッチング耐性、ESR(電子スピン共鳴)分析による膜中のSi−O結合の欠損量E’、SiO/Si界面のラフネスについて調べた。これらの結果を表1に示した。なお、表1には、上記TZDB試験の結果についても併記した。
<条件C;比較方法>・・・高圧力・高酸素濃度プラズマ酸化処理のみ
Ar流量:120mL/min(sccm)、
流量:37mL/min(sccm)
流量:3mL/min(sccm)
ガス比率:約23%
処理圧力:666.5Pa(5Torr)
マイクロ波パワー:2750W
処理温度:400℃
処理時間:1500秒
マイクロ波透過板28の面積:1027mm
Figure 2008091409
パターン肩部の形状は、図7に示すような凹凸パターン110が形成された単結晶シリコン101の表面を前記条件A〜Cによりプラズマ酸化処理してシリコン酸化膜111を形成し、パターン肩部112のシリコン101の形状が丸みを帯びているかどうかを観察することにより測定した。また、シリコン酸化膜形成の面方位依存性は、図7に示すa部とb部の膜厚から、シリコンの(100)面と(110)面の酸化レートの違いを測定することにより求めた。なお、パターン110の凹部の深さと開口幅との比(アスペクト比)は2.5であった。
TDDB試験は、前記TZDB試験と同様に、上記条件A〜Cにより形成したシリコン酸化膜を用いてMOSキャパシタ(図示省略)を作成し、評価した。
エッチング耐性は、上記条件A〜Cにより形成したシリコン酸化膜を希フッ酸(HF:HO=1:100)溶液に10秒間浸漬してウェットエッチング処理をした場合のシリコン酸化膜の膜厚の減少量に基づき評価した。ウェットエッチングによる膜厚の減少量が少ないほど緻密で良質な膜であることを示している。
シリコン酸化膜中のSi−O結合の欠損量E’は、上記条件A〜Cにより形成したシリコン酸化膜について、ESR(電子スピン共鳴)分析装置により測定した。なお、Si−O結合の欠損量E’の検出限界は約5×1016[spins/cm]以下である。
SiO/Si界面のラフネス(自乗平均平方根粗さ;Rms)は、AFM(原子間力顕微鏡)分析によって測定した。
表1より、低圧力・低酸素濃度+高圧力・高酸素濃度による条件Aの2ステップのプラズマ処理を行なった本発明方法の場合、低圧力・低酸素濃度による条件Bのプラズマ酸化処理の長所である高酸化レート、パターン肩部112の丸み形成、面方位依存性の抑制という特長を維持しつつ、しかも、第2の酸化処理工程で、高圧力・高酸素濃度でのプラズマ処理を行なうことにより、条件Bのプラズマ酸化処理の短所であった初期耐圧試験における低歩留りや、膜質不良が改善され、緻密(高エッチング耐性)でSi−O結合欠陥の少ない(低E’)のシリコン酸化膜が得られることが示された。
このように、低圧力・低酸素濃度+高圧力・高酸素濃度による2ステップのプラズマ処理によってシリコン酸化膜を形成することにより、低圧力・低酸素濃度条件でのプラズマ酸化処理の長所を生かしつつ、その短所を補うことが確認できた。そこで、このような効果が得られる理由について考察する。
図8は、プラズマ処理装置100内で生成するプラズマ中のラジカルであるO()およびO()の原子密度と処理圧力との関係について示している。プラズマ形成条件は、Ar流量500mL/min(sccm)、O流量5mL/min(sccm)[Oガス混合比率約1%]、処理温度400℃、マイクロ波パワー1500W(1.46W/cm)で処理圧力を90〜667Paの間で変化させた。
この図8より、O()密度は、約133.3Pa前後でピークとなり、処理圧力が高くなるに従いO()密度に比べて速やかに減少する傾向がみられる。
図9は、プラズマ中のO()密度およびO()密度と処理ガスの流量比率との関係について示している。プラズマ形成条件は、処理圧力133.3Pa(1Torr)、処理温度400℃、マイクロ波パワー1500W(1.46W/cm)とし、Ar流量300〜500mL/min(sccm)、O流量1〜200mL/min(sccm)[Oガス流量比率;ここでは、(O/Ar+O)×100として0.2〜40%]の間で変化させた。
この図9より、O()密度は、処理ガス中のOガス流量比率[(O/Ar+O)×100]による影響をほとんど受けないが、O()密度は、処理ガス中のO流量比率が低い程高く、1%前後に急峻なピークが存在することがわかる。
図8および図9から、プラズマ処理装置100において、133.3Pa、O濃度1%の低圧力、低酸素濃度条件では、O()やO()の密度が最も高いプラズマが形成されることがわかる。第1の酸化処理工程では、このようなラジカル主体のプラズマによってシリコンを酸化することにより、高酸化レート、パターン肩部112の丸み形成、面方位依存性の抑制という効果が奏される。また、高圧力・高酸素濃度の第2の酸化処理工程では、図8および図9から理解されるように、O()ラジカル主体のプラズマに第1の酸化処理工程で形成されたシリコン酸化膜が曝される。これにより、シリコン酸化膜が改質され、初期耐圧試験における低歩留りや、膜質不良が改善され、緻密(高エッチング耐性)でSi−O結合欠陥の少ない(低E’)のシリコン酸化膜が形成されるものと考えられる。
以上、本発明の実施形態を述べたが、本発明は上記実施形態に制約されることはなく、種々の変形が可能である。例えば図1では、RLSA方式のプラズマ処理装置100を例に挙げたが、例えばICPプラズマ方式、ECRプラズマ方式、表面反射波プラズマ方式、マグネトロンプラズマ方式等のプラズマ処理装置であってもよい。
また、本発明は、図7に例示されるような凹凸パターンに沿って高品質な酸化膜形成をする必要性が高いアプリケーション、例えばSTIにおけるトレンチ内部の酸化膜形成やトランジスタのポリシリコンゲート電極側壁の酸化膜形成などに適用できる。また、凹凸が形成されて部位により面方位が相違するシリコン表面例えばフィン構造や溝ゲート構造の3次元トランジスタの製造過程でゲート絶縁膜等としてのシリコン酸化膜を形成する場合にも、本発明を適用可能である。さらに、フラッシュメモリーなどのトンネル酸化膜の形成などにも適用可能である。
また、上記実施形態では、絶縁膜としてシリコン酸化膜を形成する方法に関して述べたが、本発明方法により形成されたシリコン酸化膜をさらに窒化処理してシリコン酸窒化膜(SiON膜)を形成することもできる。この場合、窒化処理の方法は問わないが、例えばArガスとNガスを含む混合ガスを用いてプラズマ窒化処理をすることが好ましい。
本発明は、各種半導体装置の製造において、シリコン酸化膜を形成する場合などに好適に利用できる。
本発明方法の実施に適したプラズマ処理装置の一例を示す概略断面図。 平面アンテナ部材の構造を示す図面。 本発明のシリコン酸化膜の形成方法の工程手順の一例を示すフロー図である。 STIによる素子分離への適用例を示すウエハ断面の模式図である。 TZDB試験の結果を示す結果を示すグラフである。 プロセス時間とプラズマ中の酸素発光強度との関係を示すグラフである。 パターンが形成されたウエハ表面付近の縦断面を示す模式図である。 処理圧力とプラズマ中のラジカルの密度との関係を示すグラフである。 処理ガス流量比率とプラズマ中のラジカルの密度との関係を示すグラフである。
符号の説明
1;チャンバー(処理室)
2;サセプタ
3;支持部材
5;ヒータ
15;ガス導入部材
16;ガス供給系
17;Arガス供給源
18;Oガス供給源
19;Hガス供給源
23;排気管
24;排気装置
25;搬入出口
26;ゲートバルブ
28;マイクロ波透過板
29;シール部材
31;平面アンテナ部材
32;マイクロ波放射孔
37;導波管
37a;同軸導波管
37b;矩形導波管
39;マイクロ波発生装置
40;モード変換器
50;プロセスコントローラ
101;シリコン基板
105;トレンチ
105a;肩部
110;パターン
111;シリコン酸化膜
112;肩部
W…ウエハ(基板)

Claims (10)

  1. プラズマ処理装置の処理室内で、処理ガス中の酸素の割合が1%以下で、かつ圧力が0.133〜133Paの第1の処理条件でプラズマを形成し、該プラズマにより、被処理体表面のシリコンを酸化してシリコン酸化膜を形成する第1の酸化処理工程と、
    前記第1の酸化処理工程に引き続き、処理ガス中の酸素の割合が20%以上で、かつ圧力が400〜1333Paの第2の処理条件でプラズマを形成し、該プラズマにより、前記被処理体表面のシリコンを酸化してシリコン酸化膜を形成する第2の酸化処理工程と、
    を含む、シリコン酸化膜の形成方法。
  2. 前記第2の酸化処理工程の処理時間が、1〜600秒である、請求項1に記載のシリコン酸化膜の形成方法。
  3. 前記第1の酸化処理工程および前記第2の酸化処理工程において形成された前記シリコン酸化膜の合計膜厚に対して、前記第2の酸化処理工程において形成された前記シリコン酸化膜の膜厚の割合が0.1〜5%である、請求項1に記載のシリコン酸化膜の形成方法。
  4. 前記第1の酸化処理工程における前記処理ガス中の酸素の割合が0.2〜1%である、請求項1から請求項3のいずれか1項に記載のシリコン酸化膜の形成方法。
  5. 前記第2の酸化処理工程における前記処理ガス中の酸素の割合が20〜50%である、請求項1から請求項4のいずれか1項に記載のシリコン酸化膜の形成方法。
  6. 前記第1の酸化処理工程において、前記処理ガスは、水素を0.1〜10%の割合で含む、請求項1から請求項5のいずれか1項に記載のシリコン酸化膜の形成方法。
  7. 処理温度が200〜800℃である、請求項1から請求項6のいずれか1項に記載のシリコン酸化膜の形成方法。
  8. 前記プラズマは、前記処理ガスと、複数のスロットを有する平面アンテナにより前記処理室内に導入されるマイクロ波によって形成されるマイクロ波励起プラズマである、請求項1から請求項7のいずれか1項に記載のシリコン酸化膜の形成方法。
  9. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読取り可能な記憶媒体であって、前記制御プログラムは、実行時に、プラズマ処理装置の処理室内で、請求項1から請求項8のいずれか1項に記載のシリコン酸化膜の形成方法が行なわれるように前記プラズマ処理装置を制御する、コンピュータ読取り可能な記憶媒体。
  10. プラズマを発生させるプラズマ供給源と、
    前記プラズマにより、被処理体を処理するための真空排気可能な処理室と、
    前記処理室内で、請求項1から請求項8のいずれか1項に記載のシリコン酸化膜の形成方法が行なわれるように制御する制御部と、
    を備えた、プラズマ処理装置。
JP2006267742A 2006-09-29 2006-09-29 シリコン酸化膜の形成方法およびプラズマ処理装置 Expired - Fee Related JP5089121B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006267742A JP5089121B2 (ja) 2006-09-29 2006-09-29 シリコン酸化膜の形成方法およびプラズマ処理装置
CN2007800359879A CN101517716B (zh) 2006-09-29 2007-09-28 硅氧化膜的形成方法、等离子体处理装置
KR1020097006183A KR101102690B1 (ko) 2006-09-29 2007-09-28 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
PCT/JP2007/069041 WO2008038787A1 (en) 2006-09-29 2007-09-28 Method for forming silicon oxide film, plasma processing apparatus and storage medium
TW096136355A TW200834729A (en) 2006-09-29 2007-09-28 Method for forming silicon oxide film, plasma processing apparatus and storage medium
US12/443,044 US8003484B2 (en) 2006-09-29 2007-09-28 Method for forming silicon oxide film, plasma processing apparatus and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006267742A JP5089121B2 (ja) 2006-09-29 2006-09-29 シリコン酸化膜の形成方法およびプラズマ処理装置

Publications (3)

Publication Number Publication Date
JP2008091409A true JP2008091409A (ja) 2008-04-17
JP2008091409A5 JP2008091409A5 (ja) 2009-07-30
JP5089121B2 JP5089121B2 (ja) 2012-12-05

Family

ID=39230219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006267742A Expired - Fee Related JP5089121B2 (ja) 2006-09-29 2006-09-29 シリコン酸化膜の形成方法およびプラズマ処理装置

Country Status (6)

Country Link
US (1) US8003484B2 (ja)
JP (1) JP5089121B2 (ja)
KR (1) KR101102690B1 (ja)
CN (1) CN101517716B (ja)
TW (1) TW200834729A (ja)
WO (1) WO2008038787A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071353A (ja) * 2009-09-25 2011-04-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US8389420B2 (en) 2008-09-30 2013-03-05 Tokyo Electron Limited Method and apparatus for forming silicon oxide film
WO2020054038A1 (ja) * 2018-09-13 2020-03-19 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、及びプログラム
JP2023050747A (ja) * 2021-09-30 2023-04-11 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261217A (ja) * 2005-03-15 2006-09-28 Canon Anelva Corp 薄膜形成方法
KR101120133B1 (ko) * 2009-05-13 2012-03-23 가천대학교 산학협력단 탄성기질의 표면 상에서의 나노구조의 조절성 제조
CN108666206B (zh) * 2018-05-25 2019-08-16 中国科学院微电子研究所 基于两步微波等离子体氧化的碳化硅氧化方法
CN108766887B (zh) * 2018-05-25 2019-07-30 中国科学院微电子研究所 基于两步微波等离子体氧化的凹槽mosfet器件的制造方法
US11049731B2 (en) * 2018-09-27 2021-06-29 Applied Materials, Inc. Methods for film modification
JP7500450B2 (ja) * 2021-01-21 2024-06-17 東京エレクトロン株式会社 プラズマ処理装置
CN113410126B (zh) * 2021-06-18 2024-03-08 上海华虹宏力半导体制造有限公司 热氧化工艺中自动调控硅氧化膜厚度的方法和系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004008519A1 (ja) * 2002-07-17 2004-01-22 Tokyo Electron Limited 酸化膜形成方法および電子デバイス材料
JP2006019413A (ja) * 2004-06-30 2006-01-19 Canon Inc 処理方法及び装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2768685B2 (ja) * 1988-03-28 1998-06-25 株式会社東芝 半導体装置の製造方法及びその装置
US5225036A (en) * 1988-03-28 1993-07-06 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5756402A (en) * 1992-12-28 1998-05-26 Kabushiki Kaisha Toshiba Method of etching silicon nitride film
US6214736B1 (en) * 1998-10-15 2001-04-10 Texas Instruments Incorporated Silicon processing method
JP2000349285A (ja) 1999-06-04 2000-12-15 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
TW200620471A (en) * 2004-08-31 2006-06-16 Tokyo Electron Ltd Silicon oxide film forming method, semiconductor device manufacturing method and computer storage medium
JP5032056B2 (ja) * 2005-07-25 2012-09-26 株式会社東芝 不揮発性半導体メモリ装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004008519A1 (ja) * 2002-07-17 2004-01-22 Tokyo Electron Limited 酸化膜形成方法および電子デバイス材料
JP2006019413A (ja) * 2004-06-30 2006-01-19 Canon Inc 処理方法及び装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8389420B2 (en) 2008-09-30 2013-03-05 Tokyo Electron Limited Method and apparatus for forming silicon oxide film
JP2011071353A (ja) * 2009-09-25 2011-04-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法
WO2020054038A1 (ja) * 2018-09-13 2020-03-19 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、及びプログラム
JPWO2020054038A1 (ja) * 2018-09-13 2021-08-30 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、及びプログラム
JP7165743B2 (ja) 2018-09-13 2022-11-04 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、及びプログラム
US11908682B2 (en) 2018-09-13 2024-02-20 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
JP2023050747A (ja) * 2021-09-30 2023-04-11 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7530878B2 (ja) 2021-09-30 2024-08-08 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Also Published As

Publication number Publication date
WO2008038787A1 (en) 2008-04-03
CN101517716B (zh) 2011-08-17
US8003484B2 (en) 2011-08-23
TW200834729A (en) 2008-08-16
CN101517716A (zh) 2009-08-26
JP5089121B2 (ja) 2012-12-05
KR101102690B1 (ko) 2012-01-05
KR20090043598A (ko) 2009-05-06
US20100093185A1 (en) 2010-04-15

Similar Documents

Publication Publication Date Title
JP5231233B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
CN101652842B (zh) 等离子体氧化处理方法和等离子体处理装置
CN101517716B (zh) 硅氧化膜的形成方法、等离子体处理装置
JP5073482B2 (ja) シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
JP2008109128A (ja) シリコン酸化膜の形成方法
JP5291467B2 (ja) プラズマ酸化処理方法、記憶媒体、及び、プラズマ処理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090611

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120911

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees