[go: up one dir, main page]

TWI443791B - 佈線基板之製造方法、半導體裝置之製造方法及佈線基板 - Google Patents

佈線基板之製造方法、半導體裝置之製造方法及佈線基板 Download PDF

Info

Publication number
TWI443791B
TWI443791B TW097110349A TW97110349A TWI443791B TW I443791 B TWI443791 B TW I443791B TW 097110349 A TW097110349 A TW 097110349A TW 97110349 A TW97110349 A TW 97110349A TW I443791 B TWI443791 B TW I443791B
Authority
TW
Taiwan
Prior art keywords
electrode pad
layer
wiring substrate
insulating layer
manufacturing
Prior art date
Application number
TW097110349A
Other languages
English (en)
Other versions
TW200839993A (en
Inventor
小林和弘
Original Assignee
新光電氣工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新光電氣工業股份有限公司 filed Critical 新光電氣工業股份有限公司
Publication of TW200839993A publication Critical patent/TW200839993A/zh
Application granted granted Critical
Publication of TWI443791B publication Critical patent/TWI443791B/zh

Links

Classifications

    • H10P72/74—
    • H10W70/60—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H10W70/093—
    • H10W90/701—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H10P72/7424—
    • H10W70/655—
    • H10W72/07234—
    • H10W72/07236—
    • H10W72/075—
    • H10W72/952—
    • H10W74/012—
    • H10W74/15—
    • H10W90/724—
    • H10W90/754—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Description

佈線基板之製造方法、半導體裝置之製造方法及佈線基板
本發明係有關於一種佈線基板之製造方法、一種半導體裝置之製造方法及該佈線基板，以及更特別地，是有關於一種佈線基板之製造方法，該佈線基板係構成用以提高一多層基板之一電極墊形成部分的可靠性、一種半導體裝置之製造方法及該佈線基板。
例如，已知一種在一基板上形成複數個電極及然後形成一具有一與該電極相通之孔洞的防焊層以及在一焊球被載入該孔洞之開口的狀態中經由一熱處理(廻焊)熔化該焊球以接合該熔化焊球至該孔同中之電極以及形成一做為一突出物之焊料凸塊於該防焊層之一表面上的製造方法，以做為形成一BGA(球柵陣列)之一焊球的方法，該焊球用於一裸晶與一基板之連接或一封裝基板與一母板間之連接。
另一方面，亦已提升一種用以在一多層基板上安裝一裸晶之封裝在尺寸之縮小及該裸晶整合之增加等方面的進展(例如，見專利文件1)。
圖1顯示一傳統佈線基板之結構的一範例。關於圖1所示之基板的結構，以一第一絕緣層12覆蓋一電極墊10之外周圍及以一第二絕緣層13覆蓋該電極墊10之上表面以及一從該電極墊10之上表面的中心向上延伸之介層14貫穿該第二絕緣層13且連接至在一上部分中之一佈線部分 16之方式來疊合複數層。該電極墊10具有疊合一金層17及一鎳層18之結構以及係以從該第一絕緣層12暴露該金層17之一表面及該介層14連接至該鎳層18之方式來提供。
再者，在某些情況中經由一焊料凸塊在該電極墊10上安裝一半導體晶片及在其它情況中接合一焊球或一接腳。因此，在一具有一多層結構之佈線基板中，使用該電極墊10做為一裸晶裝載墊或一外部連接墊。
[專利文件1] 日本專利第3635219號(JP－A－2000－323613公告)
然而，在圖1所示之佈線基板中，該電極墊10之外周圍係相對平滑的。因此，對該第一絕緣層12之附著係不良的。當經由一廻焊處理實施加熱時，因在該第一絕緣層12與該電極墊10間之熱膨脹的差異所造成之熱應力的施加而在一提供與該電極墊10之外周圍接觸之邊界部分中產生剝層，以致於可能使該第一絕緣層12之一部分斷開。
再者，在因以該廻焊處理實施加熱而使該第一絕緣層12之提供與該電極墊10之一角落部分(B部分)的外周圍所接觸之一部分斷開的情況中，會有從該電極墊10之一角落部分(A部分)朝該第二絕緣層13產生一裂縫20的問題。
此外，在該裂縫20擴大之情況中，可能切割在該第二絕緣層13上所提供之佈線部分16。
因此，考量該等情況，本發明之一目的在於提供用以解決該等問題之一種佈線基板之製造方法、一種半導體裝置之製造方法及該佈線基板。
為了解決該等問題，本發明具有下面手段。
依據本發明之第一態樣，提供一種佈線基板之製造方法，包括：一第一步驟，形成一第一電極墊於一支撐基板上；一第二步驟，疊合一包圍該第一電極墊之外周圍的第一絕緣層於該支撐基板之一表面上一第三步驟，形成一從該第一電極墊之一表面至該第一絕緣層之一表面的第二電極墊，該第二電極墊在平面方向上比該第一電極墊之外周圍寬；一第四步驟，疊合一第二絕緣層於該第二電極墊及該第一絕緣層之表面上；一第五步驟，形成一電性連接至該第二電極墊之佈線層於該第二絕緣層之一表面上；以及一第六步驟，移除該支撐基板以暴露該第一電極墊。因此，可解決該等問題。
依據本發明之第二態樣，提供如第一態樣之方法，其中該第二步驟包括在疊合該第一絕緣層前粗化該第一電極墊之表面的步驟。因此，可解決該等問題。
依據本發明之第三態樣，提供如第一或第二態樣之方法，其中該支撐基板係由一金屬所構成， 該第一步驟包括形成一相同於該支撐基板之型態的金屬層於該支撐基板與該第一電極墊間，以及該第六步驟包括移除該支撐基板、移除該金屬層及以該第一電極墊之一端面形成一凹部之步驟。因此，可解決該等問題。
依據本發明之第四態樣，提供一種使用依據本發明之第一至第三態樣中任何一態樣之佈線基板的製造方法之半導體裝置之製造方法，包括下列步驟：經由一焊料凸塊安裝一半導體晶片於該第一電極墊上。因此，可解決該等問題。
依據本發明之第五態樣，提供一種佈線基板，包括：一第一電極墊；一第一絕緣層，包圍該第一電極墊之外周圍；以及一第二絕緣層，疊合於該第一電極墊之一表面及該第一絕緣層之一表面上，其中在該第一電極墊與該第二絕緣層間提供一第二電極墊，該第二電極墊在平面方向上比該第一電極墊之外周圍寬。因此，可解決該等問題。
依據本發明，形成從該第一電極墊之表面至該第一絕緣層之表面的該第二電極墊，該第二電極墊在平面方向上比該第一電極墊之外周圍寬。因此，可防止比該第一電極墊寬之第二電極墊產生從該第一電極墊之外周圍的角落部分至該二絕緣層的裂縫。
下面將參考圖式以描述用以實施本發明之最佳模式。
(第一具體例)
圖2係顯示一應用依據本發明之一佈線基板的第一具體例之半導體裝置的縱剖面圖。如圖2所示，一半導體裝置100例如具有一種結構，其中例如在一佈線基板120上覆晶安裝一半導體晶片110。該佈線基板120具有一多層結構，其中疊合複數個佈線層及複數個絕緣層。在該具體例中，朝垂直方向上疊合具有佈線層之絕緣層，該等絕緣層係為一第一層122、一第二層124、一第三層126及一第四層128。此外，該第一層122具有下面結構：疊合一第一絕緣層121及一第二絕緣層123，以便實施一用以在一第一電極墊130上提供一第二寬電極墊132之步驟。該等絕緣層之每一絕緣層係由一絕緣樹脂(諸如，一環氧樹脂或一聚亞醯胺樹脂)所構成。
經歷焊接之第一絕緣層121及第四層128可以由一做為一防焊層之絕緣樹脂所構成(由一丙烯酸樹脂或一環氧樹脂所構成)。此外，在該半導體裝置100中，可以在該半導體晶片110與該佈線基板120間填充一具有絕緣特性之底部填充樹脂。
最上階層之第一層122設有該第一電極墊130、該第二電極墊132及一介層134，其中該半導體晶片110之一端覆晶連接至該第一電極墊130、該第二電極墊132及該介層134。此外，在該第一層122下方所疊合之第二層124具有一佈線層140及一介層142，其中該佈線層140及該 介層142連接至該介層134。再者，在該第二層124下方所疊合之第三層126具有一佈線層150及一介層152，其中該佈線層150及該介層152連接至該介層142。此外，在該第三層126下方所提供之第四層128具有一連接至該介層152之第三電極墊160。
另外，在該第一層122中，該第一絕緣層121係形成用以包圍該第一電極墊130之外周圍及該第二電極墊132係形成於該第一絕緣層121與該第二絕緣層123之間。
該第一電極墊130具有一3－層結構，其中提供一金層170、一鎳層172及一銅層174，已們具有對焊料之絕佳接合特性。該金層170暴露於該佈線基板120之上表面側(一半導體晶片安裝側)及該半導體晶片110之一焊料凸塊180連接至該金層170。
該半導體晶片110之一端經由該焊料凸塊180焊接至該金層170及因而可導電至該第一電極墊130。該焊料凸塊180係藉由裝載一焊球至該第一電極墊130及實施廻焊(一熱處理)所構成。
該第二電極墊132係形成於該第一絕緣層121與該第二絕緣層123間之邊界上，其中該第二電極墊132比該第一電極墊130寬。該第二電極墊132係廣泛地形成以從該第一電極墊130之外徑朝徑向(平面方向)突出。在該具體例中，如果該第一電極墊130具有約70至100μm之直徑及約15μm(±10μm)之厚度，則該第二電極墊132例如具有比該第一電極墊130之直徑大約20－90%(適當為50－80%)之 直徑及具有約2至15μm(適當為5μm)之厚度。
該第二電極墊132係提供於該第一電極墊130與該介層134之間，其中該第二電極墊132比該第一電極墊130寬。結果，因該廻焊處理所造成之熱應力的前進方向被該第二電極墊132阻擋及例如在沿著該第一絕緣層121與該第二絕緣層123間之界面的方向上被吸收。因此，縱使在該第一絕緣層121之覆蓋該第一電極墊130之外周圍的一部分中造成剝層，以致於使該第一絕緣層121斷開，可防止在該第二絕緣層123上產生裂縫。
亦可使用下面結構做為該第一電極墊130：以使該金層170暴露於該佈線基板120之一表面的方式只疊合該金層170及該鎳層172。此外，該第一電極墊130可以具有另一電鍍結構，例如，一種結構，其中以使該金層170暴露於該佈線基板120之表面的方式以該金層、該鈀層、該鎳層及該銅層之順序或以該金層、該鈀層及該鎳層之順序實施疊層。
將參考圖3A至3T以描述一製造該半導體裝置100中所使用之佈線基板120的方法。圖3A至3T係用以說明依據第一具體例之製造該佈線基板120之方法(第一至第二十)的圖式。在圖3A至3T中，面向下地(相對於圖2所示之疊層結構的垂直顛倒方向)提供該等個別層，和在該佈線基板120之下表面側上提供該第一電極墊130。
首先，在圖3A中，準備一支撐基板200，該支撐基板200係由具有一預定厚度之一平銅板或一銅箔所構成。然 後，在該支撐基板200之上表面上疊合一做為一防鍍層之乾膜光阻210。
在圖3B中，經由曝光在該乾膜光阻210上形成一用以暴露該支撐基板200之一部分的第一電極墊形成開口220。該第一電極墊形成開口220之內徑等於該第一電極墊130之外徑。
在圖3C中，藉由設定該支撐基板200做為一饋電層實施電解電鍍，以將金沉積於該第一電極墊形成開口220中之支撐基板200上，藉此形成該金層170，以及此外，沈積鎳於該金層170之表面上，藉此疊合該鎳層172。
再者，在圖3D中，藉由設定該支撐基板200做為一饋電層來實施電解電鍍，以將銅沉積於該第一電極墊形成開口220中之鎳層172上，藉此形疊合該銅層174。因而，形成該第一電極墊130。結果，在該第一電極墊形成開口220中提供具有一由該金層170、該鎳層172及該銅層174所形成之3－層結構的第一電極墊130。
在圖3E中，從該支撐基板200剝除該乾膜光阻210，以便在一疊層狀態中在該支撐基板200上保留該第一電極墊130。
在圖3F中，使該支撐基板200及該電極墊130之表面經歷一粗化處理(例如，一半蝕刻處理)，以粗化該支撐基板200及該第一電極墊130之表面。最好藉由粗化處理所獲得之表面粗糙度應該具有例如Ra＝約0.25至0.75μm。
在圖3G中，在經歷該粗化處理之支撐基板200及第一 電極墊130的表面上疊合一樹脂膜(諸如，一環氧樹脂或一聚亞醯胺樹脂)，以便形成一絕緣層230。因為粗化該支撐基板200及該第一電極墊130之表面，所以增加該絕緣層230至該電極墊130之黏著，以便可防止因熱應力而產生剝層。
在圖3H中，使接合至該支撐基板200及該第一電極墊130之表面的絕緣層230之上表面經拋光。實施該拋光處理，直到暴露該第一電極墊130之表面為止。結果，獲得覆蓋該第一電極墊130之外周圍的第一絕緣層121。
在圖3I中，藉由銅之無電解電鍍在該第一絕緣層121及該第一電極墊130之平坦表面上形成一種子層190。可以使用另一薄膜形成方法(一濺鍍方法或一CVD方法)做為一形成該種子層190之方法或者可以形成一不同於銅之導電金屬。此外，為了提高接合特性，亦可在該第一絕緣層121及該第一電極墊130之表面上方實施該粗化處理，藉此形成該種子層。
在圖3J中，在上面形成有該種子層190之第一絕緣層121及第一電極墊130的表面(上表面)上疊合一乾膜光阻240以做為一防鍍層。然後，在該乾膜光阻240上方實施圖案化(曝光及顯影)，以形成一用以暴露該種子層190之一部分的第二電極墊形成開口250。該第二電極墊形成開口250之內徑等於該第二電極墊132之外徑，以及該第二電極墊形成開口250之深度界定該第二電極墊132之高度(厚度)。
在圖3K中，藉由從該種子層190饋電以在該第二電極墊形成開口250中沉積銅來實施電解銅電鍍，藉此形成具有比該第一電極墊130大之直徑的第二電極墊132。結果，在該第一電極墊130之表面上疊合在徑向(平面方向)上具有大直徑之第二電極墊132。
在圖3L中，從該種子層190移除該乾膜光阻240，以及再者，從該第一絕緣層121移除該種子層190之除在該第二電極墊132下方所提供之部分之外的其它部分。結果，在該第一絕緣層121上保留該第二電極墊132。在圖3L中及之後的步驟中，銅與該在該第二電極墊132下方所提供之種子層190結合，以及因而省略該種子層190。
在圖3M中，在該第二電極墊132之表面上方實施一粗化處理(例如，一半蝕刻處理)及然後疊合一樹脂膜(諸如，一環氧樹脂或一聚亞醯胺樹脂)以形成該第二絕緣層123。結果，獲得具有該第一電極墊130及該第二電極墊132之第一層122。接著，例如，在該第二絕緣層123上照射一雷射光束，以暴露該第二電極墊132之表面的中心之方式形成一介層孔260。
在圖3N中，經由非電解銅電鍍在該第二絕緣層123之表面及該介層孔260之內表面上形成一種子層282。隨後，在該第二絕緣層123之表面(上表面)上疊合一做為一防鍍層之乾膜光阻270。然後，在該乾膜光阻270上方實施圖案化(曝光及顯影)，以形成一用以暴露該種子層282之一部分的佈線圖案形成開口280。
在圖30中，藉由從該種子層282饋電來實施該電解銅電鍍，以將銅沉積在該介層孔260及該佈線圖案形成開口280中之種子層282，以便形成該介層134及該佈線圖案層140。
在圖3P中，從該種子層282移除該乾膜光阻270，以及再者，從該第二絕緣層123移除該種子層282之除在該佈線圖案層140下方所提供之部分之外的其它部分。結果，在該第二絕緣層123上保留該佈線圖案層140。在圖3P中及之後，未顯示該種子層282。
在圖3Q中，在該第二絕緣層123及該佈線圖案層140之表面上方實施一粗化處理(一半蝕刻處理)及疊合一採取薄膜形狀且包含一環氧樹脂做為主要成分(填充物之含量係依所需之硬度或彈性而適當改變)之所謂增層樹脂284，以形成一做為該第二層124之絕緣層(一第三絕緣層)。例如，以暴露該佈線圖案層140之表面的方式照射一電射光束以形成一介層孔290。
隨後，藉由重複圖3M至3Q之步驟，形成該第二層124之介層142及該第三層126之佈線圖案層150。再者，在該佈線基板120具有四層或更多層之疊合的情況中，最好相應地重複圖3M至3Q之步驟。
在圖3R中，經由銅之無電解電鍍在一做為該第三層126之絕緣層的表面(上表面)上形成一種子層314，以及隨後，疊合一乾膜光阻300成為一防鍍層。關於一形成該種子層314之方法，亦可使用一不同於該無電解銅電鍍之薄 膜形成方法或者可以藉由一不同於銅之導電金屬形成該種子層314。
然後，在該乾膜光阻300上方實施圖案化(曝光及顯影)，以形成一用以暴露該種子層314之一部分的電極形成開口310。接下來，藉由饋電至該種子層314來實施該電解銅電鍍，以在一介層孔312及該電極形成開口310中沉積銅，以便形成該介層152及該第三電極墊160。之後，從該種子層314移除該乾膜光阻300，以及再者，移除該種子層314之除在該第三電極墊160之外的其它部分。在圖3S中及之後的步驟中，銅與該第三電極墊160下方所提供之種子層314結合，以及因而省略該種子層314。
在圖3S中，在做為該第三層126之絕緣層的表面(上表面)上疊合一防焊層320，藉此形成做為該第四層128之絕緣層，以及然後，以暴露該第三電極墊160之中心部分的方式形成一開口330。
在圖3T中，藉由濕蝕刻移除該支撐基板200，以獲得該佈線基板120。亦使用在垂直方向上彼此黏貼之兩個支撐基板200做為該支撐基板200及將該佈線基板120疊合在其上下表面側上。在那個情況中，該兩個支撐基板200被分割成兩個部分及然後以濕蝕刻來移除。
之後，如圖2所示，將該焊球裝載至該佈線基板120之第一電極墊130及實施一廻焊，以便該半導體晶片110之每一端經由該焊料凸塊180連接至該電極墊130及因而將該半導體晶片110安裝在該佈線基板120上。適當地選擇 在該佈線基板120上安裝該半導體晶片110之步驟，以及例如，在某些情況中將該半導體晶片110安裝在該佈線基板120上以符合客戶之需求及在其它情況中在該佈線基板120所要運送之顧客處將該半導體晶片110安裝在該佈線基板120上。
此外，在因該焊料凸塊180之形成而在該廻焊中產生熱應力之情況中，因為該第二電極墊132係形成以從該第一電極墊130之外徑朝徑向(平面方向)突出，所以該熱應力之前進方向被該第二電極墊132阻擋及在沿著該第一絕緣層121與該第二絕緣層123間之界面的方向上被吸收。因此，在依據該第一具體例之佈線基板120中，可防止在覆蓋該第二電極墊132之外周圍的第二絕緣層123中產生裂縫。
圖4係顯示第一具體例之變化的圖式。在該變化中，如圖4所示，以相反於第一具體例之垂直方向使用一佈線基板120。更特別地，經由一焊料凸塊180將一半導體晶片110安裝在一第三電極墊160上，以及使一焊球經歷一廻焊，以在一第一電極墊130上形成一焊料凸塊340。
如圖2及4所示，該半導體晶片110可以安裝在該佈線基板120中之第一電極墊130或該第三電極墊160上。
在該變化中，該第三電極墊160可以設有一電鍍層，其中該電鍍層疊合有一金層及一鎳層(疊合該金層以暴露於一表面上)。
在該變化中，在圖3S所示之步驟中，可以將該半導體 晶片110裝載至該佈線基板120及然後可以移除一支撐基板200以完成一半導體裝置。
此外，亦在該變化中，可以在該半導體晶片110與該佈線基板120間填充一具有絕緣特性之底部填充樹脂。
再者，可以經由打線接合來安裝依據該變化之被裝載至該佈線基板120的半導體晶片110。
(第二具體例)
圖5係顯示一應用該佈線基板之第二具體例的半導體裝置之縱剖面圖。在圖5中，相同於第一具體例之部分具有相同元件符號及將省略其敘述。
如圖5所示，在一用於依據該第二具體例之一半導體裝置400的佈線基板420中，在一從一第一絕緣層121之表面凹陷之電極開口430上形成一第一電極墊130之一表面(在一金層170側之端面)。在一焊球被插入該電極開口430中之狀態中實施一廻焊(一熱處理)，以及因而在該金層170側上形成一焊料凸塊180。在依據第二具體例之半導體裝置400中，可以在一半導體晶片110與一佈線基板120間填充一具有絕緣特性之底部填充樹脂。
將參考圖6A至6T來描述一製造在該半導體裝置400中所使用之佈線基板420的方法。圖6A至6T係用以說明依據第二具體例之製造該佈線基板420之方法(第一至第二十)的圖式。在圖6A至6T中，面向下地(相對於圖5所示之疊層結構的垂直顛倒方向)提供該等個別層，和在該佈線基板120之下表面側上提供該電極墊130。
首先，在圖6A中，準備一支撐基板200，該支撐基板200係由具有一預定厚度之一平銅板或一銅箔所構成。然後，在該支撐基板200之上表面上疊合一做為一防鍍層之乾膜光阻210。
在圖6B中，經由曝光在該乾膜光阻210上形成一用以暴露該支撐基板200之一部分的第一電極墊形成開口220。該第一電極墊形成開口220之內徑等於該電極墊130之外徑。
隨後，藉由設定該支撐基板200做為一饋電層對該第一電極墊形成開口220之內部實施電解銅電鍍，以將銅沉積在第一電極墊形成開口220中之支撐基板200上，以便形成一銅層440。
在圖6C中，藉由設定該支撐基板200做為一饋電層來實施電解電鍍，以將金沉積在第一電極墊形成開口220中之銅層440上，藉此便形成一金層170，以及再者，在該金層170之表面上沉積鎳，藉此疊合一鎳層172。
此外，在圖6D中，藉由設定該支撐基板200做為一饋電層來實施電解電鍍，以將銅沉積於該第一電極墊形成開口220中之鎳層172上，藉此形疊合一銅層174。結果，在該第一電極墊形成開口220中提供該銅層440以及由該金層170、該鎳層172及該銅層174所構成之第一電極墊130。
在圖6E中，從該支撐基板200剝除該乾膜光阻210，以便在一疊層狀態中在該支撐基板200上保留該銅層440 及該第一電極墊130。
因為在圖6F至6S所示之步驟中實施相同於依據該第一具體例之圖3F至3S所示之步驟的處理，所以將省略其敘述。
在圖6T中，藉由濕蝕刻移除該支撐基板200，以及再者，亦移除該銅層440，以獲得該佈線基板420。在依據該第二具體例之佈線基板420中，移除該銅層440，以便在一下表面側(一晶片安裝側)上形成該電極開口430。
亦可使用在垂直方向上彼此黏貼之兩個支撐基板200做為該支撐基板200及將該佈線基板420疊合在其上下表面側上。在那個情況中，該兩個支撐基板200被分割成兩個部分及然後以濕蝕刻來移除。
之後，如圖5所示，將該焊球裝載至該電極開口430之金層170及然後實施一廻焊，以便該半導體晶片110之每一端經由該焊料凸塊180連接至該第一電極墊130及因而將該半導體晶片110安裝在該佈線基板420上。適當地選擇在該佈線基板420上安裝該半導體晶片110之步驟，以及例如，在某些情況中將該半導體晶片110安裝在該佈線基板420上以符合客戶之需求及在其它情況中在該佈線基板420所要運送之顧客處將該半導體晶片110安裝在該佈線基板420上。
從而，在依據該第二具體例之佈線基板420中，在該下表面側(該晶片安裝側)上形成該電極開口430。因此，當安裝該半導體晶片110時，使該電極開口430經歷該廻焊 (該熱處理)，以便使該焊料凸塊180接合至該第一電極墊130之金層170側。結果，該焊料凸塊180可靠性接合至該第一電極墊130及該電極開口430之周圍邊緣部分亦增加在徑向上之接合強度。
此外，在因該焊料凸塊180之形成而在該廻焊中產生熱應力之情況中，因為一第二電極墊132係範圍廣地形成以從該第一電極墊130之外徑朝徑向(平面方向)突出，所以該熱應力之前進方向被該第二電極墊132阻擋及在沿著該第一絕緣層121與一第二絕緣層123間之界面的方向上被吸收。因此，在依據該第二具體例之佈線基板420中，可以相同於該第一具體例之方式防止在覆蓋該第二電極墊132之外周圍的第二絕緣層123中產生裂縫。
圖7係顯示第二具體例之變化的圖式。在該變化中，如圖7所示，以相反於第二具體例之垂直方向使用該佈線基板420。更特別地，經由該焊料凸塊180將該半導體晶片110安裝在一第三電極墊160上，以及使一焊球經歷一廻焊，以在該第一電極墊130上形成一焊料凸塊340。在此情況中，該焊料凸塊340具有因該電極開口430之周圍邊緣部分而增加在徑向上之接合強度。
如圖5及7所示，該半導體晶片110可以安裝在該佈線基板420中之第一電極墊130或該第三電極墊160上。
在該變化中，該第三電極墊160可以設有一電鍍層，其中該電鍍層疊合有一金層及一鎳層(疊合該金層以暴露於一表面上)。
在該變化中，在圖6S所示之步驟中，可以將該半導體晶片110裝載至該佈線基板420及然後可以移除該支撐基板200以完成一半導體裝置。
此外，亦在該變化中，可以在該半導體晶片110與該佈線基板120間填充一具有絕緣特性之底部填充樹脂。
再者，可以經由打線接合來安裝依據該變化之被裝載至該佈線基板420的半導體晶片110。
(工業可應用性)
除了一用於半導體晶片安裝之電極墊之外，依據本發明之電極墊當然還可應用至一用於外部連接之電極墊，例如，一BGA(球柵陣列)、一PGA(接腳柵陣列)及一LGA(平面柵陣列)。
本發明並非侷限於一具有一形成有該焊料凸塊180之結構的半導體裝置，而是亦可使用一將一電子零件裝載至一基板的結構或一在一基板上形成一佈線圖案之結構。因此，例如，本發明當然亦可應用至一經由一焊料凸塊接合至一基板之覆晶或一多層基板或一經由一焊料凸塊接合一電路板之中介層(interposer)。
10‧‧‧電極墊
12‧‧‧第一絕緣層
13‧‧‧第二絕緣層
14‧‧‧介層
16‧‧‧佈線部分
17‧‧‧金屬
18‧‧‧鎳層
20‧‧‧裂縫
100‧‧‧半導體裝置
110‧‧‧半導體晶片
120‧‧‧佈線基板
121‧‧‧第一絕緣層
122‧‧‧第一層
123‧‧‧第二絕緣層
124‧‧‧第二層
126‧‧‧第三層
128‧‧‧第四層
130‧‧‧第一電極墊
132‧‧‧第二(寬)電極墊
134‧‧‧介層
140‧‧‧佈線層
142‧‧‧介層
150‧‧‧佈線層
152‧‧‧介層
160‧‧‧第三電極墊
170‧‧‧金層
172‧‧‧鎳層
174‧‧‧銅層
180‧‧‧焊料凸塊
190‧‧‧種子層
200‧‧‧支撐基板
210‧‧‧乾膜光阻
220‧‧‧第一電極墊形成開口
230‧‧‧絕緣層
240‧‧‧乾膜光限
250‧‧‧第二電極墊形成開口
260‧‧‧介層孔
270‧‧‧乾膜光阻
280‧‧‧佈線圖案形成開口
282‧‧‧種子層
284‧‧‧增層樹脂
290‧‧‧介層孔
300‧‧‧乾膜光限
310‧‧‧電極形成開口
312‧‧‧介層孔
314‧‧‧種子層
320‧‧‧防焊層
330‧‧‧開口
340‧‧‧焊料凸塊
400‧‧‧半導體裝置
420‧‧‧佈線基板
430‧‧‧電極開口
440‧‧‧銅層
A‧‧‧角落部分
B‧‧‧角落部分
圖1係顯示一傳統佈線基板之結構的一範例之圖式；圖2係顯示一應用依據本發明之一佈線基板的第一具體例之半導體裝置的縱剖面圖；圖3A係用以說明依據第一具體例之一製造一佈線基板之方法(第一)的圖式； 圖3B係用以說明依據第一具體例之製造一佈線基板之方法(第二)的圖式；圖3C係用以說明依據第一具體例之製造一佈線基板之方法(第三)的圖式；圖3D係用以說明依據第一具體例之製造一佈線基板之方法(第四)的圖式；圖3E係用以說明依據第一具體例之製造一佈線基板之方法(第五)的圖式；圖3F係用以說明依據第一具體例之製造一佈線基板之方法(第六)的圖式；圖3G係用以說明依據第一具體例之製造一佈線基板之方法(第七)的圖式；圖3H係用以說明依據第一具體例之製造一佈線基板之方法(第八)的圖式；圖3I係用以說明依據第一具體例之製造一佈線基板之方法(第九)的圖式；圖3J係用以說明依據第一具體例之製造一佈線基板之方法(第十)的圖式；圖3K係用以說明依據第一具體例之製造一佈線基板之方法(第十一)的圖式；圖3L係用以說明依據第一具體例之製造一佈線基板之方法(第十二)的圖式；圖3M係用以說明依據第一具體例之製造一佈線基板之方法(第十三)的圖式； 圖3N係用以說明依據第一具體例之製造一佈線基板之方法(第十四)的圖式；圖30係用以說明依據第一具體例之製造一佈線基板之方法(第十五)的圖式；圖3P係用以說明依據第一具體例之製造一佈線基板之方法(第十六)的圖式；圖3Q係用以說明依據第一具體例之製造一佈線基板之方法(第十七)的圖式；圖3R係用以說明依據第一具體例之製造一佈線基板之方法(第十八)的圖式；圖3S係用以說明依據第一具體例之製造一佈線基板之方法(第十九)的圖式；圖3T係用以說明依據第一具體例之製造一佈線基板之方法(第二十)的圖式；圖4係顯示第一具體例之變化的圖式；圖5係顯示一應用該佈線基板之第二具體例的半導體裝置之縱剖面圖；圖6A係用以說明依據第二具體例之一製造一佈線基板之方法(第一)的圖式；圖6B係用以說明依據第二具體例之製造一佈線基板之方法(第二)的圖式；圖6C係用以說明依據第二具體例之製造一佈線基板之方法(第三)的圖式；圖6D係用以說明依據第二具體例之製造一佈線基板之 方法(第四)的圖式；圖6E係用以說明依據第二具體例之製造一佈線基板之方法(第五)的圖式；圖6F係用以說明依據第二具體例之製造一佈線基板之方法(第六)的圖式；圖6G係用以說明依據第二具體例之製造一佈線基板之方法(第七)的圖式；圖6H係用以說明依據第二具體例之製造一佈線基板之方法(第八)的圖式；圖6I係用以說明依據第二具體例之製造一佈線基板之方法(第九)的圖式；圖6J係用以說明依據第二具體例之製造一佈線基板之方法(第十)的圖式；圖6K係用以說明依據第二具體例之製造一佈線基板之方法(第十一)的圖式；圖6L係用以說明依據第二具體例之製造一佈線基板之方法(第十二)的圖式；圖6M係用以說明依據第二具體例之製造一佈線基板之方法(第十三)的圖式；圖6N係用以說明依據第二具體例之製造一佈線基板之方法(第十四)的圖式；圖60係用以說明依據第二具體例之製造一佈線基板之方法(第十五)的圖式；圖6P係用以說明依據第二具體例之製造一佈線基板之 方法(第十六)的圖式；圖6Q係用以說明依據第二具體例之製造一佈線基板之方法(第十七)的圖式；圖6R係用以說明依據第二具體例之製造一佈線基板之方法(第十八)的圖式；圖6S係用以說明依據第二具體例之製造一佈線基板之方法(第十九)的圖式；圖6T係用以說明依據第二具體例之製造一佈線基板之方法(第二十)的圖式；以及圖7係顯示第二具體例之變化的圖式。
100‧‧‧半導體裝置
110‧‧‧半導體晶片
120‧‧‧佈線基板
121‧‧‧第一絕緣層
122‧‧‧第一層
123‧‧‧第二絕緣層
124‧‧‧第二層
126‧‧‧第三層
128‧‧‧第四層
130‧‧‧第一電極墊
132‧‧‧第二(寬)電極墊
134‧‧‧介層
140‧‧‧佈線層
142‧‧‧介層
150‧‧‧佈線層
152‧‧‧介層
160‧‧‧第三電極墊
170‧‧‧金層
172‧‧‧鎳層
174‧‧‧銅層
180‧‧‧焊料凸塊

Claims (13)

  1. 一種佈線基板之製造方法，包括：一第一步驟，形成一第一電極墊於一支撐基板上，該第一電極墊具有一前表面及相對於該前表面之一後表面，使該第一電極墊之該後表面接觸該支撐基板；一第二步驟，疊合一包圍該第一電極墊之外周圍的第一絕緣層於該支撐基板之一表面上；一第三步驟，形成一從該第一電極墊之該前表面至該第一絕緣層之一表面的第二電極墊，該第二電極墊在平面方向上比該第一電極墊之外周圍寬；一第四步驟，疊合一第二絕緣層於該第二電極墊及該第一絕緣層之表面上；一第五步驟，形成一電性連接至該第二電極墊之佈線層於該第二絕緣層之一表面上；以及一第六步驟，移除該支撐基板以暴露該第一電極墊之該後表面，從而得到該佈線基板，其中被暴露之該第一電極墊之該後表面作為一外部連接表面。
  2. 如申請專利範圍第1項之佈線基板之製造方法，其中，該第二步驟包括在疊合該第一絕緣層前，粗化該第一電極墊之表面的步驟。
  3. 如申請專利範圍第1項之佈線基板之製造方法，其中，該支撐基板係由一金屬所構成， 該第一步驟包括形成一具有相同於該支撐基板之型態的金屬層於該支撐基板與該第一電極墊間，以及該第六步驟包括移除該支撐基板、移除該金屬層及以該第一電極墊之一端面形成一凹部之步驟。
  4. 一種半導體裝置之製造方法，其使用申請專利範圍第1項之佈線基板之製造方法，包括下列步驟：經由一焊料凸塊安裝一半導體晶片於該第一電極墊上。
  5. 一種佈線基板，包括：一第一絕緣層，其具有：一前表面；及相對於該前表面之一後表面，其中該前表面界定該佈線基板之一外表面；一第一電極墊，係嵌入於該第一絕緣層中，並具有一前表面；相對於該前表面之一後表面；及介於該前表面與該後表面間之一側表面，其中該第一電極墊之該前表面係自該第一絕緣層之該前表面曝露出，且該第一電極墊之該側表面接觸該第一絕緣層；一第二絕緣層，形成於該第一絕緣層之該後表面上；一第二電極墊，其具有：一前表面；相對於該前表面之一後表面；及介於該前表面與該後表面間之一側表面，該第二電極墊係嵌入於該第二絕緣層中，使該第二電極墊之該前表面接觸該第一絕緣層之該後表面及該第一電極墊之該後表面，且該第二電極墊之該後表面與該側表面接觸該第二絕緣層，其中，於俯視時該第二電極墊之面積大於該第一電極墊之面積，且該第二電極墊之一外邊緣部分在垂直於該佈線 基板之厚度方向的方向上自該第一電極墊之一外邊緣部分延伸。
  6. 如申請專利範圍第1項之佈線基板之製造方法，其中，該第一電極墊具有約70至100μm之直徑及約5至25μm之厚度，該第二電極墊具有之直徑大於該第一電極墊之直徑約20-90%及具有約2至15μm之厚度。
  7. 如申請專利範圍第5項之佈線基板，其中，該第一電極墊具有約70至100μm之直徑及約5至25μm之厚度，該第二電極墊具有之直徑大於該第一電極墊之直徑約20-90%及具有約2至15μm之厚度。
  8. 如申請專利範圍第1項之佈線基板之製造方法，其中，該第一電極墊具有一種結構，其中以使金層暴露於該佈線基板之一表面的方式只疊合該金層及鎳層。
  9. 如申請專利範圍第1項之佈線基板之製造方法，其中，該第一電極墊具有一種結構，其中以使金層暴露於該佈線基板之表面的方式以該金層、鈀層、鎳層及銅層之順序或以該金層、鈀層及鎳層之順序實施疊層。
  10. 如申請專利範圍第5項之佈線基板，其中，該第一電極墊具有一種結構，其中以使金層暴露於該佈 線基板之一表面的方式只疊合該金層及鎳層。
  11. 如申請專利範圍第5項之佈線基板，其中，該第一電極墊具有一種結構，其中以使金層暴露於該佈線基板之表面的方式以該金層、鈀層、鎳層及銅層之順序或以該金層、鈀層及鎳層之順序實施疊層。
  12. 如申請專利範圍第2項之佈線基板之製造方法，其中，藉由該粗化處理所獲得之表面粗糙度具有Ra=約0.25至0.75μm。
  13. 如申請專利範圍第5項之佈線基板，其中，該第一電極墊之該後表面係形成為一經粗化之表面，且該第二電極墊之該前表面接觸該第一電極墊之該經粗化之表面。
TW097110349A 2007-03-29 2008-03-24 佈線基板之製造方法、半導體裝置之製造方法及佈線基板 TWI443791B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007089019A JP5324051B2 (ja) 2007-03-29 2007-03-29 配線基板の製造方法及び半導体装置の製造方法及び配線基板

Publications (2)

Publication Number Publication Date
TW200839993A TW200839993A (en) 2008-10-01
TWI443791B true TWI443791B (zh) 2014-07-01

Family

ID=39976332

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097110349A TWI443791B (zh) 2007-03-29 2008-03-24 佈線基板之製造方法、半導體裝置之製造方法及佈線基板

Country Status (5)

Country Link
US (1) US20080308308A1 (zh)
JP (1) JP5324051B2 (zh)
KR (1) KR20080088403A (zh)
CN (1) CN101276761A (zh)
TW (1) TWI443791B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8132321B2 (en) * 2008-08-13 2012-03-13 Unimicron Technology Corp. Method for making embedded circuit structure
JP2010087229A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP4803844B2 (ja) * 2008-10-21 2011-10-26 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ
JP5306789B2 (ja) * 2008-12-03 2013-10-02 日本特殊陶業株式会社 多層配線基板及びその製造方法
CN101996900B (zh) * 2009-08-25 2012-09-26 中芯国际集成电路制造(上海)有限公司 再分布结构的形成方法
JP5479073B2 (ja) * 2009-12-21 2014-04-23 新光電気工業株式会社 配線基板及びその製造方法
JP2011138869A (ja) 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板の製造方法及び多層配線基板
JP5504149B2 (ja) * 2009-12-28 2014-05-28 日本特殊陶業株式会社 多層配線基板
JP2011138868A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板
JP5436259B2 (ja) 2010-02-16 2014-03-05 日本特殊陶業株式会社 多層配線基板の製造方法及び多層配線基板
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5638269B2 (ja) * 2010-03-26 2014-12-10 日本特殊陶業株式会社 多層配線基板
JP2011222946A (ja) * 2010-03-26 2011-11-04 Sumitomo Bakelite Co Ltd 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
JP5547615B2 (ja) * 2010-11-15 2014-07-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP5462777B2 (ja) * 2010-12-09 2014-04-02 日本特殊陶業株式会社 多層配線基板の製造方法
JP5861262B2 (ja) * 2011-03-26 2016-02-16 富士通株式会社 回路基板の製造方法及び電子装置の製造方法
TWI528517B (zh) * 2013-03-26 2016-04-01 威盛電子股份有限公司 線路基板、半導體封裝結構及線路基板製程
CN105230135B (zh) * 2013-05-21 2018-04-20 株式会社村田制作所 模块
JP5906264B2 (ja) * 2014-02-12 2016-04-20 新光電気工業株式会社 配線基板及びその製造方法
CN105097564B (zh) * 2014-05-12 2018-03-30 中芯国际集成电路制造(上海)有限公司 芯片封装结构的处理方法
US9603247B2 (en) * 2014-08-11 2017-03-21 Intel Corporation Electronic package with narrow-factor via including finish layer
US9468103B2 (en) * 2014-10-08 2016-10-11 Raytheon Company Interconnect transition apparatus
CN104576586A (zh) * 2014-12-16 2015-04-29 南通富士通微电子股份有限公司 单层基板封装结构
CN104576425A (zh) * 2014-12-16 2015-04-29 南通富士通微电子股份有限公司 单层基板封装工艺
US9660333B2 (en) 2014-12-22 2017-05-23 Raytheon Company Radiator, solderless interconnect thereof and grounding element thereof
JP6373219B2 (ja) * 2015-03-31 2018-08-15 太陽誘電株式会社 部品内蔵基板および半導体モジュール
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
JP6705718B2 (ja) 2016-08-09 2020-06-03 新光電気工業株式会社 配線基板及びその製造方法
KR102179806B1 (ko) 2016-10-06 2020-11-17 미쓰이금속광업주식회사 다층 배선판의 제조 방법
KR102179799B1 (ko) 2016-10-06 2020-11-17 미쓰이금속광업주식회사 다층 배선판의 제조 방법
JP7112962B2 (ja) 2016-11-28 2022-08-04 三井金属鉱業株式会社 多層配線板の製造方法
WO2018097266A1 (ja) 2016-11-28 2018-05-31 三井金属鉱業株式会社 粘着シート及びその剥離方法
US11640934B2 (en) * 2018-03-30 2023-05-02 Intel Corporation Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate
CN111293072B (zh) * 2018-12-10 2023-06-20 联华电子股份有限公司 半导体元件及其制作方法
JP7279624B2 (ja) 2019-11-27 2023-05-23 株式会社ソシオネクスト 半導体装置
TWI742991B (zh) * 2021-01-20 2021-10-11 啟耀光電股份有限公司 基板結構與電子裝置
TWI831318B (zh) * 2021-08-06 2024-02-01 美商愛玻索立克公司 電子器件封裝用基板、其製造方法及包括其的電子器件封裝
CN118136516B (zh) * 2024-03-20 2024-08-16 合肥沛顿存储科技有限公司 一种提升晶圆级封装芯片可靠性的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219669A (en) * 1990-04-26 1993-06-15 International Business Machines Corporation Layer thin film wiring process featuring self-alignment of vias
JP3404266B2 (ja) * 1997-10-23 2003-05-06 京セラ株式会社 配線基板の接続構造
JP3949849B2 (ja) * 1999-07-19 2007-07-25 日東電工株式会社 チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
TW511422B (en) * 2000-10-02 2002-11-21 Sanyo Electric Co Method for manufacturing circuit device
JP2002110717A (ja) * 2000-10-02 2002-04-12 Sanyo Electric Co Ltd 回路装置の製造方法
JP4448610B2 (ja) * 2000-10-18 2010-04-14 日東電工株式会社 回路基板の製造方法
JP4181778B2 (ja) * 2002-02-05 2008-11-19 ソニー株式会社 配線基板の製造方法
US6815126B2 (en) * 2002-04-09 2004-11-09 International Business Machines Corporation Printed wiring board with conformally plated circuit traces
JP3591524B2 (ja) * 2002-05-27 2004-11-24 日本電気株式会社 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
US7474538B2 (en) * 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
EP1601017A4 (en) * 2003-02-26 2009-04-29 Ibiden Co Ltd MULTILAYER PRINTED PCB
US20050001316A1 (en) * 2003-07-01 2005-01-06 Motorola, Inc. Corrosion-resistant bond pad and integrated device
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
JP2006186321A (ja) * 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法
TWI287957B (en) * 2005-04-27 2007-10-01 Phoenix Prec Technology Corp Circuit board structure and fabricating method thereof
US7394028B2 (en) * 2006-02-23 2008-07-01 Agere Systems Inc. Flexible circuit substrate for flip-chip-on-flex applications

Also Published As

Publication number Publication date
TW200839993A (en) 2008-10-01
JP2008251702A (ja) 2008-10-16
US20080308308A1 (en) 2008-12-18
CN101276761A (zh) 2008-10-01
JP5324051B2 (ja) 2013-10-23
KR20080088403A (ko) 2008-10-02

Similar Documents

Publication Publication Date Title
TWI443791B (zh) 佈線基板之製造方法、半導體裝置之製造方法及佈線基板
TWI462237B (zh) 佈線基板之製造方法，半導體裝置之製造方法及佈線基板
US8225502B2 (en) Wiring board manufacturing method
JP6173781B2 (ja) 配線基板及び配線基板の製造方法
TWI436717B (zh) 可內設功能元件之電路板及其製造方法
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5535494B2 (ja) 半導体装置
JP4146864B2 (ja) 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
JP4980295B2 (ja) 配線基板の製造方法、及び半導体装置の製造方法
US20070178686A1 (en) Interconnect substrate, semiconductor device, and method of manufacturing the same
JP6158601B2 (ja) 配線基板及び配線基板の製造方法
JP2017108019A (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP5357239B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
TW202201675A (zh) 封裝載板及其製作方法
JP6378616B2 (ja) 電子部品内蔵プリント配線板
JP2005243850A (ja) 多層プリント配線基板及びその製造方法
JP5693763B2 (ja) 半導体装置及びその製造方法
CN103650652A (zh) 印刷电路板及其制造方法
JP7535463B2 (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP6343058B2 (ja) 配線基板及び配線基板の製造方法
JP2020053560A (ja) プリント配線板の製造方法