[go: up one dir, main page]

CN118136516B - 一种提升晶圆级封装芯片可靠性的方法 - Google Patents

一种提升晶圆级封装芯片可靠性的方法 Download PDF

Info

Publication number
CN118136516B
CN118136516B CN202410322166.9A CN202410322166A CN118136516B CN 118136516 B CN118136516 B CN 118136516B CN 202410322166 A CN202410322166 A CN 202410322166A CN 118136516 B CN118136516 B CN 118136516B
Authority
CN
China
Prior art keywords
layer
pattern
forming
wafer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410322166.9A
Other languages
English (en)
Other versions
CN118136516A (zh
Inventor
何洪文
周雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Peidun Storage Technology Co ltd
Original Assignee
Hefei Peidun Storage Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Peidun Storage Technology Co ltd filed Critical Hefei Peidun Storage Technology Co ltd
Priority to CN202410322166.9A priority Critical patent/CN118136516B/zh
Publication of CN118136516A publication Critical patent/CN118136516A/zh
Application granted granted Critical
Publication of CN118136516B publication Critical patent/CN118136516B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10W70/05
    • H10W70/611
    • H10W70/685

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明属于芯片封装技术领域,具体涉及一种提升晶圆级封装芯片可靠性的方法。方法:在基底上形成金属层,在金属层上形成第一层连接层,在第一层连接层上形成钝化层;在钝化层上制备图案一,去除未被图案一覆盖的钝化层和第一层连接层,在钝化层和第一层连接层中形成第一层图形腔;去除图案一;在第一层图形腔中钝化层裸露处形成第二层连接层,第二层连接层和第一层连接层相连;在钝化层表面制备图案二,形成第二层图形腔,第二层图形腔和第一层图形腔相通,形成空腔;在空腔中钝化层裸露处形成第三层连接层,第三层连接层和第二层连接层相连;在空腔内形成介质层;去除图案二。本发明能增强金属层和钝化层之间的粘接,降低分层风险。

Description

一种提升晶圆级封装芯片可靠性的方法
技术领域
本发明属于芯片封装技术领域,具体涉及一种提升晶圆级封装芯片可靠性的方法。
背景技术
传统封装技术中,先切割晶圆,再进行封装测试。随着集成电路技术的不断发展,传统封装技术已无法满足高密度芯片的封装需求。
因此出现了WLP(晶圆级封装)技术,能够直接在晶圆上进行大多数或全部的封装和测试,再进行切割。WLP关键工艺技术在于RDL(重布线层)和凸点工艺,WLP的失效问题主要包括芯片碎裂、布线分层、凸点断裂等,其中,布线分层包括内部分层和外部分层,内部分层主要是金属层和钝化层之间分层,外部分层主要是布线层和芯片引出端分层。
在本发明中,我们尝试提供新的方法解决内部分层的问题,提高WLP的可靠性。
发明内容
本发明的目的是提供一种提升晶圆级封装芯片可靠性的方法,本发明的意义在于,增强金属层和钝化层之间的粘接强度,降低分层风险,提升WLP可靠性。
为实现上述目的及其他相关目的,本发明提供以下技术方案:
第一方面,本发明提供一种晶圆级封装芯片的结构,其结构为:
从下到上依次为:基底、金属层、第一层连接层、钝化层、介质层,所述介质层有部分穿入钝化层和第一层连接层,且其和钝化层以及第一层连接层接触是通过第二层连接层以及第三层连接层连接完成的。
介质层的底部还和所述金属层连接。
第一层连接层:第二层连接层:第三层连接层的厚度比为1:0.3~1:0.3~1。
需要说明的是,介质层的底部和所述金属层连接的作用是将信号引出。
第二方面,本发明提供一种提升晶圆级封装芯片可靠性的方法,本发明提供本发明的晶圆级封装芯片的结构经过几个变化,其体现在本发明的制备方法中,制备方法包括如下步骤:
在基底上形成金属层,在所述金属层上形成第一层连接层,在所述第一层连接层上形成钝化层;
在所述钝化层上形成第一层光刻胶,曝光、显影,制备图案一,去除所述图案一以外的第一层光刻胶;
去除未被所述图案一覆盖的钝化层和第一层连接层,在钝化层和第一层连接层中形成第一层图形腔;
去除剩余的第一层光刻胶;
在所述第一层图形腔中钝化层裸露处和所述第一层连接层裸露处形成第二层连接层,所述第二层连接层和所述第一层连接层相连;
在所述钝化层表面形成第二层光刻胶,曝光、显影,制备图案二,去除所述图案二以外的第二层光刻胶,形成第二层图形腔,所述第二层图形腔和所述第一层图形腔相通,形成空腔;
在所述空腔中钝化层裸露处形成第三层连接层,所述第三层连接层和所述第二层连接层相连;
在空腔内形成介质层;
去除剩余的第二层光刻胶。
需要说明的是,RDL工艺中包含重构、链接、融合多种要素。图案一和图案二的主要作用是挡板或掩膜,第一层连接层的作用是提高钝化层和金属层的连接强度,钝化层的作用是保护金属层,比如避免金属层被氧化,或降低金属层活泼态,或延缓金属层被腐蚀。介质层的作用是连接金属层,将信号引出,介质层和连接层、金属层相容度佳,连接强度高。
于本发明的一实施例中,所述第一层连接层和第二层连接层以及第三层连接层都为相同的连接材料,所述连接材料的原料包含钝化层的材料、偶联剂、信号引出助剂、自制聚酰亚胺中的至少一种,所述自制聚酰亚胺由二胺单体和二酐单体在有机溶剂条件下聚合而成;所述信号引出助剂包含导电剂。
于本发明的一实施例中,所述导电剂包含碳系导电剂、金属、金属氧化物、导电纤维中的至少一种;所述碳系导电剂包含石墨、炭黑、石墨烯中的至少一种;所述金属包含钽、铑、铝、钛、铬、银、铜、钼、铂、钨、铝、镍中的至少一种;所述金属氧化物包含氧化锡、氧化锌中的至少一种。
所述金属层和所述介质层的材料都包含金属、金属氧化物中的至少一种,所述金属包含钽、铑、铝、钛、铬、银、铜、钼、铂、钨、铝、镍中的至少一种;所述金属氧化物包含氧化锡、氧化锌中的至少一种。
需要说明的是,金属层和介质层的材料可以不相同,但是优选相同,减少或避免应力不匹配的问题。
于本发明的一实施例中,所述钝化层的材料包含无机材料、有机材料中的至少一种,所述无机材料包含二氧化硅、氮化硅中的至少一种;所述有机材料包含聚酰亚胺、苯并环丁烯中的至少一种。
于本发明的一实施例中,所述偶联剂包含硅烷偶联剂,有机溶剂包含N-甲基吡咯烷酮、多聚磷酸、间甲酚、二甲基甲酰胺、二甲基亚砜中的至少一种。
于本发明的一实施例中,所述二胺单体包含4,4'-二氨基二苯醚(ODA)、邻苯二胺、间苯二甲胺、对苯二甲胺、邻苯二胺、间苯二胺、1,5-戊烷二胺、1,4-丁二胺中的至少一种;所述二酐单体包含4,4'-氧双邻苯二甲酸酐、双酚A型二醚二酐、4,4'-对苯二氧双邻苯二甲酸酐、6F-BPDA、DBIZ-DAH、BOZ-DAH中的至少一种。
需要说明的是,6F-BPDA为2,2'-双(三氟甲基)-4,',5,5’-联苯二酐,DBIZ-DAH为苯并双咪唑二酐,BOZ-DAH为双联苯并噁唑二酐。
第三方面,本发明提供一种连接材料的制备方法,包括如下步骤:
冰水浴条件下,在反应釜中加入二胺单体、二酐单体和有机溶剂,同时通入保护气体,搅拌,避光条件下加入所述信号引出助剂、偶联剂,搅拌,撤去避光条件,电场条件下,加入所述信号引出助剂、钝化层的材料,搅拌,得到连接材料。
于本发明的一实施例中,冰水浴条件下,在反应釜中加入二胺单体、二酐单体和有机溶剂,同时通入保护气体,搅拌,避光条件下加入所述石墨、偶联剂,搅拌,撤去避光条件,电场条件下,加入所述铜、聚酰亚胺,搅拌,得到连接材料。
需要说明的是,区别于现有技术(合成聚酰亚胺时先加入二胺单体,再加入二酐单体),本发明选择同时加入二胺单体和二酐单体,确保前期反应溶液中同时有二胺单体和二酐单体,避免出现溶液中只有二胺单体,没有二酐单体或是只有二酐单体没有二胺单体的情况,避免二酐的水解,造成聚酰胺酸溶液分子量极低,粘度极低的情况,同时反应在冰水浴条件下,能控制二胺单体和二酐单体反应温度在0~5℃。待二胺单体和二酐单体反应后,本发明再加入信号引出助剂、偶联剂,选择加入避光条件,为了确保信号引出助剂和偶联剂能够缓慢较佳的分散于聚酰胺酸溶液中,搅拌分散均匀后,再撤去避光条件,电场条件下,加入所述铜、聚酰亚胺,搅拌,此时,电场条件下,因为前期分散均匀,铜在电场下快速进入结构中。
现有技术中,在IC器件中,尽管金属互连的技术已经较为成熟,比如铝互连,但是在深亚微米半导体工艺中,通常还是使用铜互连,因为铜互连的电迁移电阻率高,电阻低,通孔阻抗低。但是铜的互连现在还是通过镶嵌技术完成,互连度仍需加强,本发明能将铜加入连接材料中,虽然铝的钝化系数大于铜的钝化系数,铜的热膨胀系数小于铝的热膨胀系数,铝的热膨胀系数更接近PI,但是本发明的连接材料能很好的平衡各材料性能。
于本发明的一实施例中,所述二胺单体和所述二酐单体的物质的量的比为1:08~1.2,所述保护气体包含氮气;所述电场条件为,施加电压为15~115V,施加电压频率为10~1000Hz。
于本发明的一实施例中,所述连接材料固化成所述第一层连接层和第二层连接层以及第三层连接层,所述固化方式包含紫外照射、烘烤中的至少一种。
于本发明的一实施例中,所述紫外照射的条件为,紫外光强度为50~100mw/cm2,紫外光辐照时间为10~1800s。
本发明的有益效果是:
(1)本发明工艺制备出的晶圆级封装芯片的结构为:从下到上依次为:基底、金属层、第一层连接层、钝化层、介质层,所述介质层有部分穿入钝化层和第一层连接层,且其和钝化层以及第一层连接层接触是通过第二层连接层以及第三层连接层连接完成的。制备过程中,图案一和图案二的主要作用是挡板或掩膜,第一层连接层的作用是提高钝化层和金属层的连接强度,钝化层的作用是保护金属层,比如避免金属层被氧化,或降低金属层活泼态,或延缓金属层被腐蚀。介质层的作用是连接金属层,将信号引出,介质层和连接层、金属层相容度佳,连接强度高。
(2)本发明制备出连接层,1)连接层包含第一层连接层、第二层连接层、第三层连接层,第一层连接层通过第二层连接层和第三层连接层连接,连接层采用相同的自制材料,相容性佳,不存在排斥。连接层还和金属层、钝化层以及介质层相连,金属层和介质层的材料可以不相同,但是优选相同,减少或避免应力不匹配的问题。2)本发明的连接材料原料包含钝化层的材料、偶联剂、信号引出助剂、自制聚酰亚胺中的至少一种,信号引出助剂用于将信号引出,钝化层的材料能起到提高相容性与提高和钝化层连接度的作用。3)本发明还提供连接材料的制备方法:冰水浴条件下,在反应釜中加入二胺单体、二酐单体和有机溶剂,同时通入保护气体,搅拌,避光条件下加入信号引出助剂、偶联剂,搅拌,撤去避光条件,电场条件下,加入信号引出助剂、钝化层的材料,搅拌,得到连接材料。区别于现有技术合成聚酰亚胺先加入二胺单体,再加入二酐单体,本发明选择同时加入二胺单体和二酐单体,确保前期反应溶液中同时有二胺单体和二酐单体的存在,避免出现溶液中只有二胺单体,没有二酐单体或是只有二酐单体,没有二胺单体的情况,避免二酐的水解,造成聚酰胺酸溶液分子量极低,粘度极低的情况,同时反应在冰水浴条件下,能控制二胺单体和二酐单体反应温度在0~5℃。待二胺单体和二酐单体反应后,本发明再加入信号引出助剂、偶联剂,选择加入避光条件,为了确保信号引出助剂和偶联剂能够缓慢较佳的分散于聚酰胺酸溶液中,搅拌分散均匀后,再撤去避光条件,电场条件下,加入铜、聚酰亚胺,搅拌,此时,电场条件下,因为前期分散均匀,铜和聚酰亚胺在电场下快速进入结构中。现有技术中,在IC器件中,尽管金属互连的技术已经较为成熟,比如铝互连,但是在深亚微米半导体工艺中,通常还是使用铜互连,因为铜互连的电迁移电阻率高,电阻低,通孔阻抗低。但是铜的互连现在还是通过镶嵌技术完成,互连度仍需加强,本发明能将铜加入连接材料中,虽然铝的钝化系数大于铜的钝化系数,铜的热膨胀系数小于铝的热膨胀系数,铝的热膨胀系数更接近PI,但是本发明的连接材料能很好的平衡各材料性能。
(3)进一步的,本发明连接材料的更详细作用原理是:二胺单体和二酐单体先反应得到聚酰胺酸溶液,制备出横向和竖向的线性基体,石墨结构较为无序,因此在避光条件下加入石墨,偶联剂配合石墨混入基体中,或者说让基体可以进入石墨的层状结构中,通过竖向和横向线性结构打入石墨中,偶联剂加强不同结构间的连接力,避光条件延缓了制备速度,使得结构的构造能够缓慢但稳定进行,得到稳固结构后,撤去避光条件,在电场下加入金属(比如铜,金属层和介质层以及连接层中的金属最好为相同的)和聚酰亚胺,铜能够掺入基体中,填补结构缝隙,聚酰亚胺在此溶液中的相容性较佳,电场的加持不仅是为了加快反应,弥补前期反应耽误的时间,还能加固前期得到的结构,最后连接材料需要固化成第一层连接层和第二层连接层以及第三层连接层,固化方式包含紫外照射、烘烤中的至少一种,固化能够形成交联结构,进一步加强结构的稳定性。另外,二胺单体和二酐单体同时加入反应釜,也一定程度提高了聚酰胺酸溶液的流动性,为了避免流动性影响粘度,本发明通过电场和固化配合避免此问题的出现。
综上,本发明的方法能增强金属层和钝化层之间的粘接强度,降低分层风险,提升WLP可靠性。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例1的结构图一;
图2为本发明实施例1的结构图二;
图3为本发明实施例1的结构图三;
图4为本发明实施例1的结构图四;
图5为本发明实施例1的结构图五;
图6为本发明实施例1的结构图六;
图中标记为:1.基底;2.金属层;3.第一层连接层;4.钝化层;5.第一层光刻胶;6.第二层连接层;7.第二层光刻胶;8.第三层连接层;9.介质层。
图1~图6是为了体现出本发明制备中结构的变化。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
若如无特别说明,实施例中所使用的材料均可容易地从商业公司获取。
6F-BPDA为2,2'-双(三氟甲基)-4,',5,5’-联苯二酐;
DBIZ-DAH为苯并双咪唑二酐;
BOZ-DAH为双联苯并噁唑二酐。
实施例1
一种提升晶圆级封装芯片可靠性的方法,包括如下步骤:
S1.参照图1,根据实际情况,可选择先清洗基底1,使得基底1干净无污染,基底1可理解为基板材料或半导体基底,基底1也可为覆有衬垫层或衬底的基板,衬垫层或衬底为光学集成材料,光学集成材料包含铌酸锂、钽酸锂、磷化铟、氮化硅、SiPh、氮化镓、砷化镓、氧化镓中的至少一种。
S2.参照图1,在基底1上形成金属层2,具体为,可以磁控溅射镀膜方式镀上金属,或者PVD(物理气相沉积)或者CVD(化学气相沉积)形成金属层2,金属包含钽、铑、铝、钛、铬、银、铜、钼、铂、钨、铝、镍中的至少一种,磁控溅射、PVD、CVD为公知,且不影响本发明的关键工艺,在此不多赘述。金属层的厚度根据实际工艺选择。
S3.参照图1,制备连接材料:冰水浴条件下,在反应釜中加入二胺单体、二酐单体和有机溶剂,同时通入保护气体,搅拌0.5~1h,搅拌均匀,充分溶解反应,避光条件下加入信号引出助剂、偶联剂,搅拌,撤去避光条件,电场条件下,加入信号引出助剂、钝化层4的材料,搅拌,得到连接材料。其中,二胺单体和二酐单体的物质的量的比为1:08~1.2;电场条件为:施加电压为15~115V,施加电压频率为10~1000Hz。
将连接材料喷涂/旋涂在金属层2上,然后烘烤或紫外照射固化,得到第一层连接层3。紫外照射的条件为,紫外光强度为50~100mw/cm2,紫外光辐照时间为10~1800s。
在第一层连接层3上形成钝化层4。
S4.参照图2,在钝化层4上形成第一层光刻胶5,曝光、显影,制备图案一,图案一的作用是挡板/掩膜,去除图案一之外的光刻胶。此为公知,且不影响本发明的关键工艺,在此不多赘述。去除图案之外的光刻胶可用刻蚀机刻蚀。
S5.参照图2,去除未被图案一覆盖的钝化层4和第一层连接层3,可用刻蚀机刻蚀,在钝化层4和第一层连接层3中形成第一层图形腔,图形腔可为梯形或矩形,矩形包含正方形,根据实际需求设计不同形状,层厚度较薄时,容易形成梯形。
S6.去除剩余的第一层光刻胶5,可以用等离子去除光刻胶,此为公知,且不影响本发明的关键工艺,在此不多赘述。
S7.参照图3,在第一层图形腔中钝化层4裸露处和第一层连接层3裸露处形成第二层连接层6,第二层连接层6和第一层连接层3相连;
S8.参照图4,在钝化层4表面形成第二层光刻胶7,曝光、显影,制备图案二,去除图案二以外的第二层光刻胶7,形成第二层图形腔,此为公知,且不影响本发明的关键工艺,在此不多赘述。去除图案之外的光刻胶可用刻蚀机刻蚀。
第二层图形腔和第一层图形腔相通,形成空腔;在空腔中钝化层4裸露处形成第三层连接层8,第三层连接层8和第二层连接层6相连;
S9.参照图5,在空腔内形成介质层9;
S10.参照图6,去除剩余的第二层光刻胶7,可以用等离子去除光刻胶,此为公知,且不影响本发明的关键工艺,在此不多赘述。
S11.根据实际工艺以及堆叠层数需求,选择性在介质层表面形成新的钝化层,再形成新的通孔将信号引出,再进行UBM工艺、植球、封装、测试、切割。此为公知,且不影响本发明的关键工艺,在此不多赘述。
另外,第一层连接层3:第二层连接层6:第三层连接层8的厚度比为1:0.3~1:0.3~1。
前述中形成方式都为公知或不影响本发明的关键工艺,因此不多赘述。
实施例2
一种提升晶圆级封装芯片可靠性的方法,包括如下步骤:
区别于实施例1,
S2.在基底1上形成金属层2,具体为,通过磁控溅射镀膜方式在基底1镀上金属,形成金属层2,金属为铜(麦克林试剂,C805729,AR级别)。
S3.参照表1,制备连接材料:冰水浴条件下,在反应釜中加入4,4'-二氨基二苯醚、4,4'-氧双邻苯二甲酸酐和N-甲基吡咯烷酮,同时通入氮气,搅拌0.5~1h,搅拌均匀,充分溶解反应,避光条件下加入石墨、硅烷偶联剂kh550,搅拌0.5~3h,撤去避光条件,施加电压为80V,施加电压频率为50Hz,加入铜和聚酰亚胺,搅拌均匀,得到连接材料。其中,4,4'-二氨基二苯醚和4,4'-氧双邻苯二甲酸酐的物质的量的比为1:1。
表1
将连接材料喷涂/旋涂在金属层2上,然后365nm、50mw/cm2紫外照射固化,得到第一层连接层3。
在第一层连接层3上形成钝化层4,钝化层4的材料为聚酰亚胺(麦克林试剂,P874997)。
另外,第二层连接层6和第三层连接层8的制备方法和第一层连接层3的方法相同。第一层连接层3:第二层连接层6:第三层连接层8的厚度比为1:1:1。
介质层9的材料为铜,和金属层2的材料相同。
其余步骤和实施例1相同。
实施例3
一种提升晶圆级封装芯片可靠性的方法,区别于实施例2,第一层连接层3:第二层连接层6:第三层连接层8的厚度比为1:0.3:0.3。
其余步骤和实施例2相同。
实施例4
一种提升晶圆级封装芯片可靠性的方法,区别于实施例2,第一层连接层3:第二层连接层6:第三层连接层8的厚度比为1:0.5:0.5。
其余步骤和实施例2相同。
实施例5
一种提升晶圆级封装芯片可靠性的方法,区别于实施例2,
介质层9和金属层2的材料相同,都为铝(麦克林试剂,A800447,AR级别)。
其余步骤和实施例2相同。
对比例1
在此对比例中,不加入连接材料,包括如下步骤:
S1.根据实际情况,可选择先清洗基底1,使得基底1干净无污染,基底1可理解为基板材料或半导体基底,基底1也可为覆有衬垫层或衬底的基板,衬垫层或衬底为光学集成材料,光学集成材料包含铌酸锂、钽酸锂、磷化铟、氮化硅、SiPh、氮化镓、砷化镓、氧化镓中的至少一种。
S2.在基底1上形成金属层2,具体为,可以磁控溅射镀膜方式镀上金属,或者PVD(物理气相沉积)或者CVD(化学气相沉积)形成金属层2,金属包含钽、铑、铝、钛、铬、银、铜、钼、铂、钨、铝、镍中的至少一种,磁控溅射、PVD、CVD为公知,且不影响本发明的关键工艺,在此不多赘述。金属层的厚度根据实际工艺选择。
S3.在金属层2上形成钝化层4。
S4.在钝化层4上形成第一层光刻胶5,曝光、显影,制备图案一,图案一的作用是挡板/掩膜,去除图案一之外的光刻胶。此为公知,且不影响本发明的关键工艺,在此不多赘述。去除图案之外的光刻胶可用刻蚀机刻蚀。
S5.去除未被图案一覆盖的钝化层4,可用刻蚀机刻蚀,在钝化层4,图形腔可为梯形或矩形,矩形包含正方形,根据实际需求设计不同形状。
S6.去除剩余的第一层光刻胶5,可以用等离子去除光刻胶,此为公知,且不影响本发明的关键工艺,在此不多赘述。
S7.在钝化层4表面形成第二层光刻胶7,曝光、显影,制备图案二,去除图案二以外的第二层光刻胶7,形成第二层图形腔,此为公知,且不影响本发明的关键工艺,在此不多赘述。去除图案之外的光刻胶可用刻蚀机刻蚀。
第二层图形腔和第一层图形腔相通,形成空腔;
S8.在空腔内形成介质层9;
S9.去除剩余的第二层光刻胶7,可以用等离子去除光刻胶,此为公知,且不影响本发明的关键工艺,在此不多赘述。
检测:进行老化实验,检测钝化层4和连接层的粘接强度,以及连接层之间的粘接强度,连接层包含第一层连接层3、第二层连接层6、第三层连接层8。
老化实验条件:进行双85实验,在85℃±2℃和85%±5%RH恒温箱中,试验时间为1500h,检测是否脱层。
不将实施例和对比例封装完成后测试,为了直观比较,在形成介质层9,去除第二层光刻胶7后进行检测。对比例1出现分层后不继续其老化实验。
结果参照下述表2。
表2
结果分析:参照表2可知,在本发明的工艺中,在极限环境,且不封装完全的情况下,本发明制备的结构可靠性更高。实施例之间比较,可知,介质层9和金属层2的材料与连接层中的金属材料相同,都加入铜时,粘结强度更高;第一层连接层3:第二层连接层6:第三层连接层8的厚度比为1:0.5:0.5时粘结强度不如实施例2和实施例3的。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,尽管参照前述实施例对本发明进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种提升晶圆级封装芯片可靠性的方法,其特征在于,包括如下步骤:
在基底(1)上形成金属层(2),在所述金属层(2)上形成第一层连接层(3),在所述第一层连接层(3)上形成钝化层(4);
在所述钝化层(4)上形成第一层光刻胶(5),曝光、显影,制备图案一,去除所述图案一以外的第一层光刻胶(5);
去除未被所述图案一覆盖的钝化层(4)和第一层连接层(3),在钝化层(4)和第一层连接层(3)中形成第一层图形腔;
去除剩余的第一层光刻胶(5);
在所述第一层图形腔中钝化层(4)裸露处和所述第一层连接层(3)裸露处形成第二层连接层(6);
在所述钝化层(4)表面形成第二层光刻胶(7),曝光、显影,制备图案二,去除所述图案二以外的第二层光刻胶(7),形成第二层图形腔,所述第二层图形腔和所述第一层图形腔相通,形成空腔;
在所述空腔中钝化层(4)裸露处形成第三层连接层(8),所述第三层连接层(8)和所述第二层连接层(6)相连;
在空腔内形成介质层(9);
去除剩余的第二层光刻胶(7);
所述第一层连接层(3)和第二层连接层(6)以及第三层连接层(8)都为相同的连接材料,所述连接材料的原料包含钝化层(4)的材料、偶联剂、信号引出助剂、自制聚酰亚胺中的至少一种,所述自制聚酰亚胺由二胺单体和二酐单体在有机溶剂条件下聚合而成;所述信号引出助剂包含导电剂。
2.根据权利要求1所述的一种提升晶圆级封装芯片可靠性的方法,其特征在于,所述导电剂包含碳系导电剂、金属、金属氧化物、导电纤维中的至少一种;所述碳系导电剂包含石墨、炭黑、石墨烯中的至少一种;所述金属包含钽、铑、铝、钛、铬、银、铜、钼、铂、钨、铝、镍中的至少一种;所述金属氧化物包含氧化锡、氧化锌中的至少一种。
3.根据权利要求1所述的一种提升晶圆级封装芯片可靠性的方法,其特征在于,所述钝化层(4)的材料包含无机材料、有机材料中的至少一种,所述无机材料包含二氧化硅、氮化硅中的至少一种;所述有机材料包含聚酰亚胺、苯并环丁烯中的至少一种;
所述金属层和所述介质层的材料都包含金属、金属氧化物中的至少一种,所述金属包含钽、铑、铝、钛、铬、银、铜、钼、铂、钨、铝、镍中的至少一种;所述金属氧化物包含氧化锡、氧化锌中的至少一种。
4.根据权利要求1所述的一种提升晶圆级封装芯片可靠性的方法,其特征在于,所述偶联剂包含硅烷偶联剂,有机溶剂包含N-甲基吡咯烷酮、多聚磷酸、间甲酚、二甲基甲酰胺、二甲基亚砜中的至少一种;
第一层连接层(3):第二层连接层(6):第三层连接层(8)的厚度比为1:0.3~1:0.3~1。
5.根据权利要求1所述的一种提升晶圆级封装芯片可靠性的方法,其特征在于,所述二胺单体包含4,4'-二氨基二苯醚、邻苯二胺、间苯二甲胺、对苯二甲胺、邻苯二胺、间苯二胺、1,5-戊烷二胺、1,4-丁二胺中的至少一种;
所述二酐单体包含4,4'-氧双邻苯二甲酸酐、双酚A型二醚二酐、4,4'-对苯二氧双邻苯二甲酸酐、6F-BPDA、DBIZ-DAH、BOZ-DAH中的至少一种。
6.根据权利要求1所述的一种提升晶圆级封装芯片可靠性的方法,其特征在于,所述连接材料的制备方法,包括如下步骤:
冰水浴条件下,在反应釜中加入二胺单体、二酐单体和有机溶剂,同时通入保护气体,搅拌,避光条件下加入所述信号引出助剂、偶联剂,搅拌,撤去避光条件,电场条件下,加入所述信号引出助剂、所述钝化层(4)的材料,搅拌,得到连接材料。
7.根据权利要求6所述的一种提升晶圆级封装芯片可靠性的方法,其特征在于,所述二胺单体和所述二酐单体的物质的量的比为1:08~1.2,所述保护气体包含氮气;所述电场条件为,施加电压为15~115V,施加电压频率为10~1000Hz。
8.根据权利要求1所述的一种提升晶圆级封装芯片可靠性的方法,其特征在于,所述连接材料固化成所述第一层连接层(3)和第二层连接层(6)以及第三层连接层(8),所述固化方式包含紫外照射、烘烤中的至少一种。
9.根据权利要求8所述的一种提升晶圆级封装芯片可靠性的方法,其特征在于,所述紫外照射的条件为,紫外光强度为50~100mw/cm2,紫外光辐照时间为10~1800s。
10.根据权利要求2所述的一种提升晶圆级封装芯片可靠性的方法,其特征在于,所述连接材料的制备方法,包括如下步骤:
冰水浴条件下,在反应釜中加入二胺单体、二酐单体和有机溶剂,同时通入保护气体,搅拌,避光条件下加入所述石墨、偶联剂,搅拌,撤去避光条件,电场条件下,加入所述铜、所述钝化层(4)的材料,搅拌,得到连接材料。
CN202410322166.9A 2024-03-20 2024-03-20 一种提升晶圆级封装芯片可靠性的方法 Active CN118136516B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410322166.9A CN118136516B (zh) 2024-03-20 2024-03-20 一种提升晶圆级封装芯片可靠性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410322166.9A CN118136516B (zh) 2024-03-20 2024-03-20 一种提升晶圆级封装芯片可靠性的方法

Publications (2)

Publication Number Publication Date
CN118136516A CN118136516A (zh) 2024-06-04
CN118136516B true CN118136516B (zh) 2024-08-16

Family

ID=91245396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410322166.9A Active CN118136516B (zh) 2024-03-20 2024-03-20 一种提升晶圆级封装芯片可靠性的方法

Country Status (1)

Country Link
CN (1) CN118136516B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276761A (zh) * 2007-03-29 2008-10-01 新光电气工业株式会社 制造配线基板的方法、制造半导体器件的方法及配线基板
CN110767559A (zh) * 2018-07-26 2020-02-07 中芯国际集成电路制造(天津)有限公司 重布线层的制造方法、晶圆级封装方法及重布线层

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3607515B2 (ja) * 1997-12-26 2005-01-05 株式会社東芝 半導体装置およびその製造方法
US6756671B2 (en) * 2002-07-05 2004-06-29 Taiwan Semiconductor Manufacturing Co., Ltd Microelectronic device with a redistribution layer having a step shaped portion and method of making the same
JP4695842B2 (ja) * 2004-01-26 2011-06-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102006035645B4 (de) * 2006-07-31 2012-03-08 Advanced Micro Devices, Inc. Verfahren zum Ausbilden einer elektrisch leitfähigen Leitung in einem integrierten Schaltkreis
TWI353030B (en) * 2008-04-03 2011-11-21 Wei Hua Lu Tin processing method for surfaces of copper pads
JP6738718B2 (ja) * 2016-11-30 2020-08-12 新光電気工業株式会社 配線基板の製造方法
JP6901921B2 (ja) * 2017-04-10 2021-07-14 ルネサスエレクトロニクス株式会社 半導体装置
CN113725104A (zh) * 2021-10-10 2021-11-30 深圳市德金元科技有限公司 一种晶圆级芯片封装结构及工艺
CN117637499A (zh) * 2023-12-19 2024-03-01 芯联集成电路制造股份有限公司 半导体器件及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276761A (zh) * 2007-03-29 2008-10-01 新光电气工业株式会社 制造配线基板的方法、制造半导体器件的方法及配线基板
CN110767559A (zh) * 2018-07-26 2020-02-07 中芯国际集成电路制造(天津)有限公司 重布线层的制造方法、晶圆级封装方法及重布线层

Also Published As

Publication number Publication date
CN118136516A (zh) 2024-06-04

Similar Documents

Publication Publication Date Title
JP3773845B2 (ja) ポジティブ型感光性ポリイミド前駆体およびこれを含む組成物
US5536584A (en) Polyimide precursor, polyimide and metalization structure using said polyimide
JP7643165B2 (ja) ポリイミド樹脂、ポリイミド組成物、ポリイミド組成物の硬化膜及びその製造方法、絶縁膜、保護膜、並びに、電子部品
JP2003501832A (ja) シロキサン誘電性フィルムを電子装置の有機物誘電性フィルムの集積化に使用する方法
JPS6030153A (ja) 半導体装置
JP5585133B2 (ja) 半導体素子及び半導体素子の製造方法
JP2019031597A (ja) 樹脂組成物、硬化膜、半導体装置および半導体装置の製造方法
JP2003133477A (ja) 半導体チップおよびその製造方法
JP2013151627A (ja) 硬化膜の処理方法および半導体装置
CN118136516B (zh) 一种提升晶圆级封装芯片可靠性的方法
JP2013010940A (ja) 液状樹脂組成物およびそれを用いた半導体装置
JPS6314452A (ja) 半導体装置
JP5428964B2 (ja) 半導体素子及び半導体素子の製造方法
US20120142879A1 (en) Composition for film formation, insulating film and semiconductor device
JP3079740B2 (ja) ポリイミド及びそれを用いた配線構造体
JP2013207068A (ja) 半導体装置の製造方法
CN115322140B (zh) 一种含双键化合物及制备方法、聚酰胺酸酯树脂组合物及应用
JP2011116843A (ja) 液状封止用樹脂組成物およびそれを用いた半導体装置
JPH1135915A (ja) 樹脂封止型半導体装置
Funakoshi et al. High resolution dry-film photo imageable dielectric (PID) Material for Fowlp, Foplp, and high density package substrates
Tazaki et al. Novel Photosensitive Polyimides Compositions with Low Dielectric Property and Good Flexibility Corresponding to Redistribution Layers for High Speed Transmission Applications
WO1997003542A1 (en) Circuit board and method of manufacturing the same
JPH05275417A (ja) 配線構造体とその製造法
JPH0693123B2 (ja) 感光性高分子膜およびこれを用いた多層配線板
JP3689985B2 (ja) 回路基板及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant